[go: up one dir, main page]

TWI777409B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI777409B
TWI777409B TW110105234A TW110105234A TWI777409B TW I777409 B TWI777409 B TW I777409B TW 110105234 A TW110105234 A TW 110105234A TW 110105234 A TW110105234 A TW 110105234A TW I777409 B TWI777409 B TW I777409B
Authority
TW
Taiwan
Prior art keywords
epitaxial
fin
fin structure
source
semiconductor device
Prior art date
Application number
TW110105234A
Other languages
English (en)
Other versions
TW202201642A (zh
Inventor
朱峯慶
溫宗錡
呂偉元
楊豐誠
陳燕銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201642A publication Critical patent/TW202201642A/zh
Application granted granted Critical
Publication of TWI777409B publication Critical patent/TWI777409B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種半導體裝置的製造方法，其包括在兩個相鄰的鰭片結構之間延伸的合併(merged)源極／汲極部件。一氣隙形成於合併源極／汲極部件的下方。形成磊晶部件的步驟包括成長在第一鰭片結構上具有第一部分，且在第二鰭片結構上具有第二部分的第一磊晶部件，生長在第一磊晶部件的第一部分及第二部分上的第二磊晶部件，以及生長在第二磊晶部件上的第三磊晶部件。第二磊晶部件包括在第一鰭片結構與第二鰭片結構之間的合併部分。

Description

半導體裝置及其製造方法
本發明實施例是關於一種半導體裝置及其製造方法，特別是關於一種鰭式場效電晶體裝置及其製造方法。
電子產業對體積較小與速度較快的電子裝置的需求不斷成長，且這些電子裝置可同時支援大量且日益複雜的功能。因此，製造低成本、高效能、以及低耗能的積體電路為半導體產業中持續的趨勢。目前為止，藉由縮小半導體積體電路的尺寸（例如使部件尺寸最小化）可達成大部份的上述目標，並從而改善產能並減少相關成本。然而，縮小尺寸亦增加半導體製程的複雜度。因此，為了實現半導體積體電路與裝置的持續演進，便需要在半導體製造製程和技術方面取得類似的進步。
近來導入的多閘極(multi-gate)裝置可藉由增加閘極－通道耦合、降低關閉狀態電流、並且減少短通道效應(short-channel effects, SCEs)來改良閘極控制。這些導入的多閘極裝置之一為鰭式場效電晶體(FinFET)。鰭式場效電晶體的名稱來自於鰭狀結構，其形成於一基板上並自此基板向上延伸，且可用以形成場效電晶體通道。鰭式場效電晶體可與傳統的互補式金屬―氧化物―半導體(complementary metal-oxide-semiconductor, CMOS)製程相容，且其三維結構可在大幅縮小時維持對閘極的控制並減少短通道效應。
在各種傳統製程中，可磊晶成長用於鰭式場效電晶體的源極／汲極區。在一些現有的實施方式中，由於源極／汲極區的結構，裝置可能會表現出大於所期望的電容。因此，現有技術尚未完全滿足所有方面。
本揭露提供一種半導體裝置的製造方法，此方法包括形成延伸自基板的第一鰭片結構及第二鰭片結構，形成閘極結構於第一鰭片結構及第二鰭片結構上，形成磊晶部件於第一鰭片結構及第二鰭片結構上。其中，形成磊晶部件的步驟包括：生長在第一鰭片結構上具有第一部分，並且在第二鰭片結構上具有第二部分的第一磊晶部件，生長第二磊晶部件於第一磊晶部件的第一部分及第二部分上，其中第二磊晶部件包括在第一鰭片結構及第二鰭片結構之間的合併部分，以及生長第三磊晶部件於第二磊晶部件上。
本揭露提供一種半導體裝置，此裝置包括延伸自基板的第一鰭片結構與第二鰭片結構，且具有插入第一鰭片結構與第二鰭片結構的隔離區；於各個第一鰭片結構與第二鰭片結構的頂面的第一區域上的閘極結構；以及相鄰於閘極結構的矽磷(SiP)磊晶源極／汲極部件，其中矽磷(SiP)磊晶源極／汲極部件延伸至第一鰭片結構與第二鰭片結構上，其中矽磷磊晶源極／汲極部件包括頂面，此頂面高於第一鰭片結構與第二鰭片結構之間的隔離區，並且高於第一鰭片結構與第二鰭片結構的頂面的第一區域。
本揭露提供一種半導體裝置，此裝置包括一基板，其包括延伸自基板的第一鰭片元件與第二鰭片元件；在第一鰭片元件與第二鰭片元件之間延伸的隔離結構；形成於第一鰭片元件與第二鰭片元件上的閘極結構；以及一源極／汲極部件，相鄰於閘極結構且位於第一鰭片元件及第二鰭片元件上，其中源極／汲極部件具有頂面，此頂面具有高於由第一鰭片元件的頂面定義的平面的第一高度，以及高於此平面的第二高度，以及高於此平面的第三高度，其中第一高度定義於第一鰭片元件上，以及第三高度定義於第二鰭片元件上，以及第二高度定義於隔離結構上，其中第三高度對第一高度的比值約為0.5至0.9。
以下內容提供了許多不同的實施例或範例，用於實施所提供之標的之不同部件。組件和配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上或上方，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本揭露實施例在不同範例中可重複使用參考數字及/或字母。此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，其中可能用到與空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述圖示中一個（些）元件或部件與另一個（些）元件或部件之間的關係，這些空間相對用語包含使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
應注意的是，本揭露的一些實施例為多閘極電晶體，或在本文被稱為鰭式場效電晶體(FinFET)裝置的鰭式多閘極電晶體的形式。這樣的裝置可包含P型金屬氧化物半導體鰭式場效電晶體裝置或N型金屬氧化物半導體鰭式場效電晶體裝置。鰭式場效電晶體裝置可為雙閘極裝置、三閘極裝置、塊體裝置、絕緣層上覆矽(silicon on insulator, SOI)裝置及/或其他配置。在本發明所屬技術領域中具有通常知識者可認知其他可從本揭露的各個方面中受益的半導體裝置的示例。舉例來說，本文所敘述的一些實施例可用於全繞式閘極(gate-all-around, GAA)裝置、Ω形閘極(omega-gate, Ω-gate)裝置或π形閘極(pi-gate, π-gate)裝置。
本揭露大致上關於半導體裝置與製造方法，且特別關於使用磊晶生長製程來提供源極／汲極區的裝置（例如：鰭式場效電晶體）的形成步驟，如下文所詳細描述。然而，在本發明所屬技術領域中具有通常知識者可認知對於其他裝置類型的應用，如上所述，以及所述裝置的其他部件。
本揭露的實施例提供優於現有技術的優點，儘管應當理解，其他實施例可以提供不同的優點，在此並非所有優點都需要被討論，並且任何實施例都不一定需要特定的優點。舉例來說，各種實施例提供改善鰭式場效電晶體的電容的方法以及相關結構。
現在參照第1圖，其根據一些實施例繪示製造包括磊晶層的裝置的方法100的流程圖。應理解的是，方法100包括具有互補式金屬―氧化物―半導體(complementary metal-oxide-semiconductor, CMOS)技術製程流程的特徵的步驟，因此在本文僅簡單描述。可在方法100之前、之後及／或期間執行額外的步驟。第3、4、5A、6A、7A、7C、8A、9A、10以及11A圖提供根據第1圖中的方法100的各個階段的半導體裝置300的一實施例的等角視圖(isometric view)。第5B、6B、7B、7D、8B、9B以及11B圖為根據第1圖中的方法100的各個階段的半導體裝置300的一實施例的與上面列出的等角視圖所對應的剖面圖（例如：沿著如第5A圖中所示的一示例平面A-A’）。第11C圖根據一些實施例繪示第11A圖中的裝置300的一區域的上視圖。進一步地，半導體裝置300可包括各種其他裝置及部件，例如其他種類的裝置，像是額外的電晶體、雙極型接面電晶體(bipolar junction transistors)、電阻、電容、電感器、二極管、保險絲、靜態隨機存取記憶體(static random-access memory, SRAM)及／或其他邏輯電路等，但是為了更加理解本揭露的發明概念而被簡化。在一些實施例中，半導體裝置300包括複數個半導體裝置（例如：電晶體），包括PFETs、NFETs等，其可能為互連的(interconnected)。此外，應注意的是，方法100的製程步驟（包括參照圖式所提供的任何描述）僅為示例性的，且並非旨在限制以下的專利申請範圍中所具體敘述的內容。
在一實施例中，在示例性圖式中繪示的裝置300為n型鰭式場效電晶體(nFET)。n型鰭式場效電晶體可能適用於SRAM的應用。裝置300可為雙鰭片結構，使得與兩個鰭片相連的單一閘極結構與生長於所述鰭片上的源極／汲極區合併。
方法100從方框102開始，從基板延伸形成用於後續的鰭式場效電晶體形成步驟的鰭片元件。參照第3圖的例子，在方框102的一實施例中，形成從基板302延伸的複數個鰭片結構304。在一些實施例中，基板302可為半導體基板，例如矽基板。基板302可包括各種層，包括形成於半導體基板上的導電層或絕緣層。基板302可包括各種摻雜組成，取決於本發明所屬技術領域中所習知的設計要求。基板302亦可包括其他半導體，例如鍺、碳化矽(SiC)、矽鍺(SiGe)、或金剛石。替代地，基板302可包括化合物半導體及／或合金半導體。此外，基板302可以視需要包括一層或多層磊晶層(epi-layers)，可為了提高性能而為應變的(strained)，可包括絕緣上覆矽(silicon-on-insulator, SOI)結構，及／或具有其他適合的增強特徵。
在一些實施例中，在形成鰭片結構304之前，可執行抗接面擊穿 (anti-punch　through, APT) 佈植。在一些情況下，亦可在形成鰭片結構304之前於基板302上形成硬遮罩(hard mask, HM)層306。硬遮罩層可包括氧化物層部分306A（例如：可包括SiO2 的墊氧化物層）以及形成於氧化物層上的氮化物層部分306B（例如：可包括Si3 N4 的墊氮化物層）。在一些例子中，氧化物層可包括熱生長氧化物、CVD沉積氧化物、及／或ALD沉積氧化物，並且氮化物層可包括由CVD或其他適合的技術所沉積的氮化物層。舉例來說，硬遮罩層的氧化物層306A可具有介於約5nm及約40nm之間的厚度。在一些實施例中，硬遮罩層的氮化物層306B可具有介於約20nm及約160nm之間的厚度。
如同基板302，鰭片304可包括矽或其他元素半導體，例如鍺；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及／或銻化銦的化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及／或GaInAsP的合金半導體；或上述之組合。可使用適合的製程來製造鰭片304，包括光微影以及蝕刻製程。光微影製程可包括形成光阻層於基板302上（例如：於形成於基板302上的硬遮罩層上），將光阻曝光於圖案、執行曝光後烘烤(post-exposure bake)製程、並且顯影光阻以形成包括光阻的遮罩元件。在一些實施例中，可使用電子束(e-beam)微影製程來執行圖案化光阻以形成遮罩元件的步驟。遮罩元件可接著被用來保護基板302以及形成於其上的層的區域，而以蝕刻製程在未被保護的區域中形成穿過硬遮罩層至基板302中的溝槽308，從而留下複數個延伸鰭片結構304與在每個鰭片304上的硬遮罩層部分306。可使用乾式蝕刻（例如：反應性離子蝕刻）、濕式蝕刻、及／或其他適合的製程來蝕刻溝槽308。也可使用在基板302上形成鰭片304的方法的數個其他實施例。
方法100接著進行方框104，在鰭片元件之間形成隔離區。參照第4圖的例子，在方框104的一實施例中，形成複數個隔離區402。在一些實施例中，複數個隔離區402可包括複數個包括介電材料的淺溝槽隔離(STI)部件。舉例來說，首先於基板302上沉積介電材料，以介電材料填充溝槽308。在一些實施例中，介電材料可包括SiO2 、氮化矽、氮氧化矽、熔融矽石玻璃(fused silica glass, FSG)、低介電常數介電質、上述的組合、及／或其他本發明所屬技術領域中習知的適合的材料。在各種例子中，可藉由CVD製程、次常壓化學氣相沉積(subatmospheric CVD, SACVD)製程、流動式化學氣相沉積製程(flowable CVD)、ALD製程、PVD製程、或其他適合的製程來沉積介電材料。在一些實施例中，在沉積介電材料之後，裝置300可進行退火以提升介電材料的品質。在一些實施例中，可以附加地或替代地在基板上及／或內部設置場氧化物、LOCOS部件及／或其他合適的隔離部件。然而，其他實施例也是可能的。舉例來說，在一些實施例中，介電材料（以及隨後形成的隔離區402）可包括多層結構，舉例來說，具有一層或多層襯層。在沉積介電材料之後，被沉積的介電材料被減薄且平坦化，使用例如CMP製程。在一些實施例中，這樣的CMP製程可用來移除多餘的介電材料、平坦化裝置300的頂面，並形成隔離區（例如：隨後被凹蝕以形成隔離區402，如以下所述）。
在一些實施例中，被用以平坦化裝置300的頂面且形成隔離區（例如：在凹蝕隔離區之前）的CMP製程亦可從複數個鰭片結構304的每一個移除硬遮罩層部分306或其多個部分。在一些實施例中，移除硬遮罩層部分306的步驟包括在同時執行的或分開的製程（例如:CMP）中移除氧化物層部分306A以及氮化物層部分306B。可替代地使用適合的一道或多道蝕刻製程（例如：乾式或濕式蝕刻）來執行移除硬遮罩層部分306（包括氧化物層部分306A以及氮化物層部分306B）的步驟。無論藉由使用CMP製程及／或蝕刻製程，在從每個鰭片結構304的頂部移除硬遮罩層部分306時，都使得鰭片結構304（例如：半導體材料）的頂面露出。
在以CMP製程移除多餘的介電材料並平坦化裝置300的頂面之後，鰭片結構304周圍的隔離區被凹蝕且橫向地露出鰭片結構304的上部部分，且形成如第4圖中所繪示的隔離區402。在各種例子中，隔離區402被配置為隔離鰭片主動區。在一些實施例中，凹蝕製程可包括乾式蝕刻製程、濕式蝕刻製程、及／或上述的組合。在各種實施例中，控制凹蝕深度（例如：藉由控制蝕刻時間）以達到鰭片元件304露出的上部部分的所需的高度「H」。在一些實施例中，高度「H」可介於約30nm至60nm之間。在一些情況下，鰭片寬度「W」可介於約4nm至10nm之間。高度「H」與寬度「W」提供了裝置300的通道區，且因此被選擇以提供適合的裝置效能（Vth、Ion、Ioff、DIBL等）。在一些實施例中，在製程中的此階段，隔離區402可具有實質上平坦的頂面。
方法100接著進行方框106，其中於鰭片元件上形成閘極結構。在一實施例中，閘極結構為虛置閘極。在一實施例中，閘極結構的形成步驟包括形成一層或多層閘極介電層以及閘極電極層，所述的一層或多層為犧牲層。參照第5A圖及第5B圖的例子，在方框106的一實施例中，形成閘極結構500。在一些實施例中，閘極結構500為犧牲的，或者換句話說，為隨後將會被功能閘極（例如：於下文討論的500’）替代的虛置閘極。閘極結構500可包括界面層502，其形成於鰭片結構304露出的上部部分上方，閘極介電層504形成於界面層502上，且電極層506形成於介電層504上。在一些實施例中，界面層502、閘極介電層504、以及電極層506中的一層或多層保形地形成於鰭片結構304上，包括相鄰的鰭片結構304之間的溝槽之中，且隨後被圖案化。
在一些實施例中，界面層502可包括介電材料，例如氧化矽 (SiO2 )、HfSiO、或氮氧化矽(SiON)。界面層502可藉由化學氧化、熱氧化、原子層沉積(ALD)、化學氣相沉積(CVD)、及／或其他適合的方法來形成。在各種例子中，界面層502的厚度可為約0.5nm至約3nm。界面層502的厚度影響裝置300的等效氧化物厚度(equivalent oxide thickness, EOT)，所增加的厚度可提高等效氧化厚度，而在一些實施例中，太薄的界面層可能影響通道積集度(channel integrity)（例如：界面陷阱態(interfacial trap states)）。在一些實施例中，界面層502並未形成於隔離區402上。在一實施例中，介電層504包括氧化矽。其他可能的組成也包括高介電常數介電材料，例如氧化鉿(HfO2 )、HfZrO、TiO2 、Ta2 O3 、HfSiO4 、ZrO2 、ZrSiO2 、LaO、AlO、ZrO、TiO、Ta2 O5 、Y2 O3 、SrTiO3 (STO)、BaTiO3 (BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3 (BST)、Al2 O3 、Si3 N4 、氮氧化物(SiON)、上述的組合、或其他適合的材料。閘極介電層504可藉由化學氧化、熱氧化、化學氣相沉積(CVD)、ALD、物理氣相沉積(PVD)、及／或其他適合的方法來形成。在各種例子中，閘極介電層504的厚度可為約1nm至5nm。閘極介電層504的厚度影響裝置300的效能（電容），而太薄的閘極介電質可能導致在操作的時候發生耗損(degradation)與擊穿(breakdown)，導致漏電流。
在一些實施例中，電極層506可包括多晶矽。替代地，在一些實施例中，金屬閘極電極層可形成為包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Re、Ir、Co、Ni、其他適合的金屬材料或上述的組合。如上所述，在一些情況下，電極層506（像是介電層504，或者可能像是界面層502）在後續的替換閘極製程中被替換，如同本文所討論。在其他實施例中，電極層506被保留，且可能提供N型或P型功函數，舉例來說，取決於形成N型還是P型鰭式場效電晶體。在各種實施例中，電極層506可由ALD、PVD、CVD、電子束蒸鍍(e-beam evaporation)、或其他適合的製程來形成。
在一些例子中，硬遮罩508可形成於閘極電極層506上，其中硬遮罩508包括氧化物層508A以及形成於氧化物層508A上的氮化物層508B。在一些例子中，可使用CVD、PVD、ALD、熱氧化、或其他適合的沉積技術來完成硬遮罩508的沉積。在一些實施例中，氧化物層508A包括墊氧化物層，其可能包括SiO2 。在一些實施例中，氮化物層508B包括墊氮化物層，其可能包括Si3 N4 、氮氧化矽或碳化矽。
方框106包括如上文所討論的材料的沉積，以及這些層隨後的圖案化。參照第5A圖／5B圖的例子，硬遮罩508與閘極電極層506被圖案化以形成閘極結構500（例如：使用光微影及蝕刻製程）。在一些實施例中，光微影製程可包括光阻塗佈（例如：在硬遮罩508上）、軟烘烤、遮罩對準(mask aligning)、曝光、曝光後烘烤、光阻顯影、清洗(rinsing)、乾燥（例如：旋轉乾燥及／或硬烘烤）、及／或其他適合的微影技術、及／或上述的組合。光微影製程可提供圖案化的光阻層，其作為後續的蝕刻製程的遮罩元件。遮罩元件可用來保護裝置300的一些區域，而蝕刻製程（例如：乾式蝕刻、濕式蝕刻、或上述的組合）蝕刻穿過裝置300未被保護的區域，包括硬遮罩508與電極層506的未被保護的區域，從而留下（虛置）閘極結構500。在一些實施例中，介電層502及／或504亦可被圖案化。在替代的實施例中，介電層502及／或504未被圖案化。
在方框106的方法100可包括形成一層或多層間隔物層的步驟。參照第6A圖／6B圖的例子，在方框106的一實施例中，間隔物材料層沉積於包括閘極結構500上方的基板302上方。間隔物材料層在保形沉積後可被回蝕刻，例如露出閘極500（硬遮罩508B）的頂部以形成閘極間隔物602。在相同或不同的製程中，間隔物材料層可被回蝕刻，使得具有第一高度的鰭片間隔物604形成於源極／汲極區的鰭片側壁上。在一些例子中，間隔物層602可稱為偏移間隔物(offset spacer)。在一些實施例中，間隔物層602及／或604可包括介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiOC、SiOCN、低介電常數介電材料、或上述的組合。間隔物層602及／或604可藉由化學氧化、熱氧化、ALD、CVD、及／或其他適合方法來形成。在各種例子中，間隔物層602及／或604的厚度可為約1nm至8nm。間隔物層的厚度可定義源極／汲極相對於通道區的定位(positioning)，及／或為後續製程（例如：替換閘極）提供側壁。在一些實施例中，在保形沉積之後，間隔物層、高介電常數閘極介電層、及／或界面層被回蝕刻（或者回拉(pulled-back)）以露出源極／汲極區中相鄰於閘極結構500的鰭片304，與源極／汲極區中的鰭片304側壁上的鰭片間隔物604。
方法100接著進行至方框108，其中形成源極／汲極部件。源極／汲極部件形成於鰭片的源極／汲極區中，其相鄰於覆蓋鰭片的通道區的閘極結構。可藉由磊晶成長來形成源極／汲極部件。第2圖的方法200繪示形成適合用來作為源極／汲極部件的磊晶部件的一示例方法。第2圖為示例性方法200，包括三階段磊晶成長製程。然而，在一些實施例中，可省略第2圖的方法200的一個或多個階段，亦即額外的磊晶成長製程。
在一實施例中，方法200於方框202開始，其中源極／汲極中的鰭片元件被回蝕刻。在一些實施例中，方框202被省略。舉例來說，於鰭片元件的頂面提供下文所描述的後續的磊晶成長步驟的晶種區(seed area)，而沒有進行回蝕刻。
參照第7A圖／7B圖的例子，鰭片結構304被選擇性地回蝕刻以提供凹蝕的頂面304A。凹蝕的頂面304為下文所描述的後續的磊晶成長步驟提供晶種（例如：磊晶材料在其上成核的表面(nucleate)）。凹蝕的頂面304A為鰭片304的半導體材料的曲線表面。凹蝕的頂面304A可為曲線矽表面。特別地，凹蝕的頂面304A可包括為Si(100)晶向(crystal orientation)的底部部分。曲線頂面304A的側部可以是不同的Si晶向，例如Si(111)。應注意的是，所描繪的凹蝕的頂面304A實質上相鄰於隔離部件504的頂面。然而，在其他實施例中，凹蝕的頂面304A可在隔離結構504的頂面下方。在其他實施例中，凹蝕的頂面304A可在隔離結構504的頂面上方。鰭片間隔物604’材料可保留於隔離部件上方，此隔離部件相鄰於鰭片結構304先前存的側壁（現在已被凹蝕）並且與凹蝕的頂面304A相鄰。應注意的是，如第7A圖／7B圖所繪示，鰭片間隔物604’已從第6A圖／6B圖中的鰭片間隔物604的初始高度開始被回蝕刻。此回蝕刻製程與凹蝕鰭片結構304的製程可為不同的製程。在一些實施例中，鰭片間隔物604’保持在先前設置的鰭片304的內部側壁與外部側壁上。內部及外部鰭片間隔物604’的高度可為不同的。在一實施例中，內部間隔物604’的高度可低於外部間隔物604’的高度，如圖所示。在一實施例中，內部鰭片間隔物604’可在相鄰的鰭片之間連接，如第8B圖中的輪廓604’’所示。亦即，間隔物材料604在相鄰的鰭片之間的隔離材料402上方的部分可能保留。
可藉由濕式蝕刻製程、乾式蝕刻製程或上述的組合來執行鰭片結構304的回蝕刻製程。應注意的是，在第7B圖中為了方便參考而以虛線來表示在包括回蝕刻的一些實施例中被移除的鰭片304的輪廓。鰭片結構304的回蝕刻製程對鰭片材料可為選擇性的，使得周圍的介電質實質上未被蝕刻。
一些製程可能導致隔離結構402的耗損（蝕刻），例如鰭片間隔物604的回蝕刻，以及在一些實施例中的對鰭片304的回蝕刻（雖然可能程度較小）。在第7A圖／7B圖中以隔離部件的非平坦表面來繪示。隔離結構402在晶種區（表面304A）的下方可介於約17至20nm之間。隔離結構402在凹蝕的鰭片表面304A下方約為距離t。在一實施例中，「t」介於約17至20nm之間。距離「t」影響晶體成長性質，包括隨後於其上生長磊晶的鰭片結構的柔韌性(flexibility)，以及在合併之前將要生長的磊晶材料的厚度，而這會影響裝置性能，如下文所述。隔離部件402可呈現曲線或內凹表面(concave)，例如第7B圖中所繪示。
方法200接著進行至包括形成第一磊晶層、第二磊晶層以及第三磊晶層的三階段製程，其共同形成磊晶部件。舉例來說，第一磊晶層形成於晶種上，此晶種為鰭片結構的表面。在執行方框202的回蝕刻的情況下，晶種表面為凹蝕頂面，如曲線表面304A所繪示。第一磊晶層從表面304A的晶種形成。進一步地如下文所討論，第二磊晶層使用第一磊晶層的一個或多個表面的晶種來環繞第一磊晶層。在一些進一步的實施例中，第三磊晶層可例如使用第二磊晶層的表面的晶種進一步地環繞先前的一層或多層的磊晶層。此方法可包括額外的磊晶層或者較少的磊晶層。此多步驟製程將在下文進一步地詳細討論。
方法200接著進行至方框204，其中執行磊晶成長的第一階段。在一實施例中，執行磊晶成長的第一階段以形成第一磊晶部分702，也稱為L1，如第7C/7D圖中所繪示。在一實施例中，第一磊晶部分702為摻雜的矽，例如以砷(As)摻雜的矽。在一實施例中，第一磊晶部分702可包括以磷摻雜的矽或者磷化矽(SiP)。在一些實施例中，磷的濃度低於下方討論的第二與第三磊晶製程。在一些實施例中，磷(P)的濃度相對於矽前驅物為低於2%莫耳比例。在另一個實施例中，第一磊晶部分702可為矽或碳化矽(SiC)。在另一個實施例中，第一磊晶部分702為以砷摻雜的矽(SiAs)。第一磊晶製程可由CVD沉積技術（例如：氣相磊晶(vapor-phase epitaxy, VPE)、超高真空CVD(ultra-high vacuum CVD, UHV-CVD)、LPCVD、及／或PECVD）、分子束磊晶、其他適合的SEG製程、或上述的組合來實現。在一實施例中，第一磊晶製程（如方框206及／或208）為VPE。在一些實施例中，在沉積製程期間藉由添加雜質至磊晶製程的來源材料來摻雜第一磊晶部分702。在一些實施例中，藉由沉積製程之後的離子佈植製程來摻雜第一磊晶部分702。在第7A/7B圖所繪示的實施例中，第一磊晶部分702並未與相鄰鰭片的磊晶區合併。第一磊晶部分702的厚度可為約1nm至10nm。在一實施例中，第一磊晶部分702包括在側壁的第一厚度t1以及在底部區域的第二厚度t2。厚度t2可大於厚度t1。在一實施例中，厚度t2介於約4nm及約8nm。在一實施例中，厚度t1介於約2nm及約4nm。在一實施例中，厚度t2對厚度t1的比例為約1.5:1至1:4。雖然並未被任何理論限制，厚度差異可能導致單一磊晶成長製程經歷不同的成長速率，取決於晶體平面（例如：底部晶種區或表面304A上的平面(100)的生長較快）。摻質種類、摻質品質以及第一磊晶部分702的厚度影響此區域的導電度、第一磊晶部分702與下方的鰭片304之間的晶格失配（例如：應力）、以及磊晶成長速率和刻面的形成。舉例來說，摻質濃度的增加提供相對於矽鰭片304的增加的導電度以及更大的晶格失配。厚度t1和t2應足夠提供有序的晶體特徵，而過大的厚度可能使整個磊晶部件的形狀為非期望的（例如：由於第一磊晶部分702的成長幅度較大而造成的較低的合併端點）。
第一磊晶部分702可延伸至高於鰭片間隔物604’的頂面。在一實施例中，鰭片間隔物604’延伸至低於與第一磊晶部分702皆共平面的平面。在一實施例中，鰭片間隔物604’具有上表面，此上表面設置於一區域，此區域與第一磊晶部分702的高度的介於40至60%之間共平面。鰭片間隔物604’與第一磊晶部分的介面可定義所需的U形區域，以及阻擋第二磊晶層802從第一磊晶部件702上的下部區域生長，其可能提供例如較低的合併端點。
方法200接著進行至方框206，其中執行磊晶成長的第二階段。參照第8A圖／8B圖的例子，在一實施例中，執行磊晶成長的第二階段以形成第二磊晶部分802，也稱為L2-1。在一實施例中，第二磊晶部分802為摻雜的矽，例如摻雜磷的矽(SiP)。在一實施例中，第一磊晶部分702(L1)包括具有約5x1020 至約 2x1021 atoms/cm-3 的磷摻雜濃度的SiP；以及第二磊晶部分802(L2) 包括具有約2.8x1021 至約 3.2x1021 atoms/cm-3 的磷摻雜濃度的SiP。在另一個實施例中，第一磊晶部分702(L1)包括具有約5x1020 至約 5x1021 atoms/cm-3 的砷摻雜濃度的SiAs；以及第二磊晶部分802(L2) 包括具有2.8x1021 至約 3.2x1021 atoms/cm-3 的磷摻雜濃度的SiP。摻質種類與摻質品質影響此區域的導電度、第一磊晶部分702與第二磊晶部分802之間的晶格失配、以及磊晶成長速率和刻面的形成。太低的摻質濃度無法提供足夠的載子來形成裝置300；太高的摻質濃度除了其他可能的問題外，還會增加與下層的晶格失配。
第二磊晶部分802成長自包括第一磊晶部分702的表面的晶種。在一實施例中，第二磊晶部分802生長自U形第一磊晶部分702的內表面和一部分的外表面或相鄰於U形形狀第一磊晶部分的上部部分的剩餘鰭片的側壁。在進一步的實施例中，第二磊晶部分802生長自延伸至鰭片間隔物604’上方的半導體表面的一部分。在一些實施例中，在沉積製程期間藉由添加雜質至磊晶製程的來源材料來摻雜（例如：磷）第二磊晶部分802。在一些實施方法中，藉由沉積製程之後的離子佈植製程來摻雜第二磊晶部分802。第二磊晶部分802與相鄰的一個或多個鰭片的第二磊晶部分802合併。在下文進一步討論合併端點、合併區、以及第二磊晶部分802的相對尺寸。如上所述，在一實施例中，第一磊晶部分702環繞每個鰭片結構304的上部主動區（例如：如方框202所述，在沒有凹蝕鰭片的情況下執行第一階段）。在進一步的實施例中，第二磊晶部分802同樣地形成於第一磊晶部分702露出的表面上。在這樣的一實施例中，其中一個鰭片的第二磊晶部分802持續地與相鄰的第二磊晶部分802合併。在這樣的一實施例中，合併端點與相對尺寸與下文所討論的實質上相同。
在一實施例中，第二磊晶製程為氣相磊晶(VPE)製程。在一實施例中，第二磊晶製程與方框204的第一磊晶製程原位進行。
在一實施例中，第二磊晶製程的載氣可包括H2 。在進一步的實施例中，第二磊晶製程的載氣不包括N2 。舉例來說，在一實施例中，第二磊晶製程包括包含矽和磷的一種或多種來源氣體以及包含H2 的載氣。在一實施例中，一種或多種來源氣體包括矽源，例如矽烷(SiH4 )或乙矽烷(Si2 H6 )。在一實施例中，一種或多種來源氣體包括磷源，例如磷化氫(PH3 )。在一實施例中，第二磊晶製程的壓力為約20Torr至30Torr。載氣H2 可提供晶種的表面活化作用；這種活化作用可改善可能未與晶種發生相互作用的N2 的活化作用。H2 可與第一磊晶部分702的表面上的懸鍵(dangling bond)相互作用，從而提供更快的磊晶生長速率。特別地，H2 載氣可以在晶種（第一磊晶部分702）的(100)Si晶向表面上提供更快的生長速率。H2 載氣可以有助於解離(disassociation)矽源氣體（例如：SiH4 ）的速率。應注意的是，載氣並非來源氣體，因此不會提供元素至所成長的第二磊晶部分802。亦即，H2 載氣可以用於活化表面，但是元素氫不包括在所成長的磊晶部件中。
在一實施例中，第二磊晶製程的沉積溫度可高於標準磊晶製程（例如：第一磊晶製程）的溫度。舉例來說，在一實施例中，第二磊晶製程可包括約690至730°C的溫度。在進一步的實施例中，第二磊晶製程可包括約700至730°C的溫度。相較之下，第一磊晶製程（方框204）及／或第三磊晶製程（方框208）可在670至690°C的溫度下執行。在一實施例中，第二磊晶製程可以比第一磊晶製程及／或第三磊晶製程大至少100°C。較高的溫度亦可提供更快的磊晶成長，特別是在晶種（第一磊晶部分702）的100(Si)晶向表面上。在一實施例中，第二磊晶製程包括H2 載氣以及上述的高溫。在垂直成長的時候，較快速的成長速率可允許較高的合併端點。較低的溫度所提供的較低的成長速率可提供較低的合併端點，因為磊晶成長在橫向方向的比例相對較大。合併端點越高，在合併的源極／汲極部件下方的氣隙（介電質）就越大，其可減少裝置的電容。
第二磊晶部分802的合併區的最高端點被稱為合併端點，在第8A／8B圖中標記為「M」。在一實施例中，由於在晶種的(100)平面上的成長增加（例如：取決於溫度和載氣），第二磊晶製程在相鄰的鰭片結構304的第二磊晶部分802之間提供相對較高的合併端點M。較高的合併端點M在鰭片結構304之間、在隔離結構402上方以及在第二磊晶部分802下方提供較高的間隙（例如：氣隙）。第8A／8B圖提供氣隙804。在一實施例中，合併端點M約為鰭片結構304的高度H（在表面304A上方）的40%至60%。可調整合併端點M的位置以決定與裝置相關的電容。舉例來說，較低的合併端點高度可導致裝置電容的效能損失。較高的合併端點高度可減少電容並提高裝置效能。
在一實施例中，在合併端點M上方的合併區的厚度T可介於約23.5與28.5nm之間。在一實施例中，隔離區402（頂面）至合併端點M的距離可介於約30.5與34nm之間。在一實施例中，這些測量與65nm臨界尺寸製程節點相關。在一實施例中，合併厚度T對臨界尺寸CD的比值(T/CD)可介於約0.36至0.4之間。厚度T影響相鄰的鰭片304之間的可用的載子與導電度。舉例來說，太小的厚度T可導致不連續性以及減少相鄰的磊晶部件（亦即：第二磊晶部分802的左側及右側的部件）之間的互連（電阻增加）。
第8B圖繪示描述第二磊晶部分802的各方面的數個額外尺寸圖。距離a1為鰭片結構304的頂部與第一磊晶部分702（例如：表面304A）的底部端點之間的垂直距離。距離b為鰭片結構304的頂部與第二磊晶部分802之間的合併區之間的長度。若距離b太大，則當後續的磊晶層在其上生長時，平坦度將會下降。距離C為介於鰭片側壁與第二磊晶部分802的邊緣之間的距離。可在0.3*a1測量距離C。在相鄰的兩個鰭片結構304之間測量距離d。可在0.3*a1測量距離d。距離d影響裝置（包括裝置300）的節距(pitch)，當距離d越大則節距越大，並且每單位面積的基板上的裝置越少。
在一實施例中，第二磊晶部分802具有位於b/a1的比值的合併端點，其中b/a1介於約0.15至0.25。在一實施例中，第二磊晶部分802具有介於約0.15與0.45的底部磊晶橫向比值(C*2/d)。若b/a1的比值太大，可能會影響形成最終的磊晶部件的具有足夠平坦度的第三磊晶層的能力。這些部件具體地示例了方法200和方框206的一些實施例的優點，特別是合併端點高於藉由其他製程來形成的部件，使得第二磊晶部分802的頂部形狀更平坦（亦即：距離b較小）。上述的尺寸為裝置300提供了益處，包括如同上文以及下文所討論的。如果尺寸C較大，則合併端點M將會較低。較高的合併端點M可以減少裝置的電容。合併端點M在鰭片間隔物604’的頂面上方。在一實施例中，鰭片304的內側壁上沒有鰭片間隔物604’，並且在鰭片304的外側壁上具有鰭片間隔件604’。在進一步的實施例中，合併端點M在鰭片間隔物604’的頂面上方。在一實施例中，在內側壁及／或外側壁上具有鰭片間隔物604’，且合併端點(M)在鰭片間隔物604’的頂面上方約10至20nm。
在一實施例中，兩個內側間隔物可彼此連接，形成具有U形形狀的介電質區。參照第8B圖中的虛線604”。在一實施例中，合併端點M在鰭片間隔物604’的U形形狀的最低端點上方的至少20nm處。在一實施例中，合併端點M在鰭片間隔物604”的U形形狀的最低端點上方介於20至40nm處。因此，形成於磊晶部件904（參照下文）以及最靠近的介電質材料（例如：鰭片間隔物604”或隔離部件402）之間的氣隙可為至少20nm，或者約介於表面304A上的鰭片高度的1/3與2/3之間。如上所述，合併端點M與鰭片間隔物604”之間的距離影響氣隙的高度，從而影響裝置的電容。氣隙的增大可改善裝置的電容效能。
方法200接著前進至方框208，其執行磊晶成長的第三階段。參照第9A/9B圖的例子，在一實施例中，執行磊晶成長的第三階段以形成第三磊晶部分902，也稱為L2-2。在一實施例中，第三磊晶部分902為摻雜的矽，例如摻雜磷的矽(SiP)。在一實施例中，第三磊晶部分902包括具有約3.8x1021 至約4.2x1021 atoms/cm-3 的磷摻雜濃度的SiP。在一實施例中，第三磊晶部分902具有的磷摻雜濃度大於第二磊晶部分802的磷摻雜濃度。
第三磊晶部分902從包括第二磊晶部分802的表面的晶種成長。第三磊晶部分902從第二磊晶部分802所有露出的表面成長，使得第三磊晶部分902遵循第二磊晶部分802的輪廓。在一些實施例中，在沉積製程期間藉由添加雜質至磊晶製程的來源材料來摻雜第三磊晶部分902。在一些實施例中，藉由沉積製程之後的離子佈植製程來摻雜第三磊晶部分902。
在一實施例中，使用氣相磊晶(VPE)製程來進行第三磊晶製程。在一實施例中，第三磊晶製程與方框206的第二磊晶製程原位執行。在一實施例中，第三磊晶製程在比第二磊晶製程低的溫度下執行。在一實施例中，第三磊晶製程（以及在一些實施例中的第一磊晶製程）的載氣包括N2 。在進一步的實施例中，第三磊晶製程的載氣不包括H2 。舉例來說，在一實施例中，第三磊晶製程包括包含矽和磷的一種或多種來源氣體以及包含N2 的載氣。在一實施例中，一種或多種來源氣體包括矽源，例如矽烷(SiH4 )或乙矽烷(Si2 H6 )。在一實施例中，一種或多種來源氣體包括磷源，例如膦 (PH3 )。
第9B圖繪示數個尺寸圖，這些圖顯示了第三磊晶部分902的一些方面。距離e定義從鰭片結構304的頂部向下的距離，其等於由磊晶部分702、802、902所形成的磊晶部件的高度的約1/5。第二磊晶部分802的頂部部分稍微低於距離e，而第三磊晶部分902的頂部部分（因此，結構904也）在距離e上方。進一步地，第三磊晶部分902的頂面與鰭片304的頂部和直接覆蓋鰭片304的區域的距離為f2。當在第一方向測量時，距離f2為正值，第一方向沿著鰭片的高度延伸。第三磊晶層的頂面的與鰭片304的頂部共平面的平面到直接在隔離區402及／或合併端點M上方測量的第三磊晶部分902的頂部的距離為f1。應注意的是，距離f1在第一方向上為正值距離，亦即，距離f1是在鰭片304的頂部上方的距離中測量的。在一實施例中，磊晶部件904的高度變化比值(f1/f2)約介於0.5至0.9之間。由於f1與f2在第一方向上為正值距離，因此此比值為正值數字。如果f1減少（例如：接近0或甚至為負值），或者f1/f2 的比值離1.0相差較遠，則磊晶部件904表面的平坦度降低。
在一實施例中，尺寸f1、f2不只定義到第三磊晶部分902的頂部的距離，亦定義磊晶部件904的最外側的表面。
如同包括第9A/9B圖的示例性圖式中所繪示，方法200可用來形成包括第一磊晶部分702、第二磊晶部分802與第三磊晶部分902的磊晶部件904。亦形成額外的磊晶層。磊晶部件904為合併的磊晶部件。本文所述的合併的磊晶部件提供了從一個鰭片延伸至相鄰的鰭片的磊晶部件。雖然合併的磊晶部件被繪示為介於兩個鰭片之間，但合併的磊晶部件可延伸以與任何數量的鰭片相連。合併的磊晶部件被稱為例如本文所述的磊晶成長，此磊晶成長從至少兩個鰭片上的晶種表面開始，並且藉由磊晶成長連接至少一個端點，使得磊晶在第一方向（平行於閘極）上橫向合併。應注意的是，第一磊晶層可能不會被合併，但第二磊晶層可能會被合併。
磊晶部件904為鰭式場效電晶體裝置300提供源極／汲極。在一實施例中，磊晶部件904被適當地摻雜以用於鰭式場效電晶體裝置300。在一些實施例中，第一磊晶部分702包括第一摻雜濃度、第二磊晶部分802包括第二摻雜濃度、以及第三磊晶部分902包括第三摻雜濃度。第一摻雜濃度可小於第二摻雜濃度；第二摻雜濃度可小於第三摻雜濃度。摻雜濃度的增加可為裝置300提供適合的功能，同時也減少由磊晶部件904形成的源極／汲極的電阻。在一些實施例中，方法200可繼續以提供退火製程。
磊晶部件904比起其他源極／汲極的實施例可提供優點。如同上文的尺寸說明所示，磊晶部件904具有相對平坦的與上方的部件（例如：接觸件）相連的上表面。也就是說，f1為實質上靠近f2的長度的正值尺寸，使得f1/f2大於約0.5或者f1為f2的長度的至少50%。磊晶部件904的平坦度的增加可允許提升著陸在(landing on)磊晶部件904上的接觸元件的產率，以提供與裝置的源極／汲極部件的電性接觸。
磊晶部件904也繪示了相較於其他源極／汲極部件的實施例有所增加的合併端點M的高度。如同上文的尺寸說明所示，磊晶部件904具有較大的氣隙。第二磊晶部分802的橫向擴展小於鰭片304之間的距離的一半（參照c）。由於第三磊晶部分902基本上沒有在氣隙中成長（因為合併區阻擋來源氣體進入氣隙），因此在磊晶部件904中保持了此距離。
再參照第1圖的方法100，在形成方框108中的源極／汲極區之後，方法100可前進至方框110，其中形成接觸蝕刻停止層(CESL)及／或層間介電質(ILD)層。參照第10圖的例子，在方框110的一實施例中，接觸蝕刻停止層1002與層間介電質層1004形成於基板302上。層間介電質層1004可設置於接觸蝕刻停止層1002上。在一些例子中，接觸蝕刻停止層1002包括氮化矽層、氧化矽層、氮氧化矽層、及／或其他本發明所屬技術領域中習知的材料。可藉由CVD、ALD、或其他適合的製程來形成接觸蝕刻停止層1002。在一些實施例中，層間介電質層1004的材料可包括例如四乙氧基矽烷(tetraethylorthosilicate, TEOS)、未摻雜的矽酸鹽玻璃、或者例如硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、熔融矽石玻璃(FSG)、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼矽酸鹽玻璃(boron doped silicon glass, BSG) 的摻雜氧化矽、及／或其他適合的介電材料。可藉由CVD、ALD、或其他適合的製程來沉積層間介電質層1004。在一些實施例中，在形成層間介電質層1004之後，可執行退火製程以退火層間介電質層1004。在一些例子中，在沉積接觸蝕刻停止層1002與層間介電質層1004之後，可執行平坦化製程以露出閘極結構500的頂面。平坦化製程可包括化學機械平坦化(CMP)製程，其移除接觸蝕刻停止層1002及／或層間介電質層1004在閘極構造500上方的部分，且平坦化半導體裝置300的頂面。CMP製程亦可移除閘極結構500的包括氧化物層508A與氮化物層508B的硬遮罩508以露出閘極電極506，其可包括多晶矽層，如上所述。
方法100接著前進至方框112，其中在一些實施例中，形成於方框106中的閘極結構被移除，以由功能性金屬閘極結構替代。在此實施例中，虛置閘極結構被移除，且以金屬閘極電極替代。在一些實施例中，閘極介電層及／或界面層亦被移除及取代。參照第11A圖的例子，在方框112的一實施例中，虛置閘極電極部分可從基板被移除。可使用選擇性蝕刻製程來執行移除閘極電極層506的步驟，例如選擇性濕式蝕刻、選擇性乾式蝕刻、或上述的組合。在一些實施例中，閘極電極層506、介電層502與504被移除。在形成開口之後，金屬閘極電極1104可形成於溝槽中以形成最終的閘極結構500’，如第11A圖所示。
在各種例子中，金屬閘極電極1104可包括金屬、金屬合金、或金屬矽化物。金屬閘極電極1104可包括單層或替代地為多層結構，例如以下的各種組合：具有選擇的功函數以增強裝置效能的金屬層（功函數金屬層）、襯層、潤濕層(wetting layer)、黏合層、金屬合金或金屬矽化物。舉例來說，金屬閘極電極1104可包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Re、Ir、Co、Ni、其他適合的金屬材料或上述的組合。此外，金屬閘極電極1104可提供N型功函數，可作為電晶體（例如：鰭式場效電晶體）閘極電極。在各種實施例中，可藉由ALD、PVD、CVD、電子束蒸鍍、或其他適合的製程來形成金屬閘極電極1104。進一步地，可分別形成用於可能使用不同的金屬層的N-FET與P-FET電晶體的金屬閘極電極1104。在各種實施例中，可執行CMP製程以從金屬閘極電極1104移除多餘的金屬，且從而提供金屬閘極電極1104與裝置300的實質上平坦的頂面。
閘極500’可進一步地包括閘極介電層1106及／或界面層1108。閘極介電層1106可實質上與上文關於層504的討論相似。在一些實施例中，閘極介電層1106為高介電常數介電材料，例如氧化鉿(HfO2 )、HfZrO、TiO2 、Ta2 O3 、HfSiO4 、ZrO2 、ZrSiO2 、LaO、AlO、ZrO、TiO、Ta2 O5 、Y2 O3 、SrTiO3 (STO)、BaTiO3 (BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3 (BST)、Al2 O3 、Si3 N4 、氮氧化物 (SiON)、上述的組合、或其他適合的材料。界面層1108可包括例如氧化矽、氮氧化矽的氧化物、或其他適合的材料。
方法100可接著進行至方框114，其中形成與源極／汲極部件及／或閘極結構接觸的接觸元件。在一些實施例中，在磊晶部件904上的層間介電質層1004中形成開口。可藉由圖案化硬遮罩或光阻遮罩元件來定義開口，並藉由開口蝕刻層間介電質層1004來執行開口。圖案化步驟亦可被其他適合的方法實現或取代，例如無遮罩的光微影、電子束寫入、離子束寫入以及分子壓印(molecular imprint)。形成開口的移除步驟可包括電漿蝕刻、離子束蝕刻(RIE)、乾式蝕刻、濕式蝕刻、其他適合的移除製程或上述的組合。
可接著在開口中形成一種或多種接觸填充金屬且與磊晶部件904相連。可執行各種沉積製程以沉積形成接觸件1102的材料。舉例來說，銅的沉積可包括形成晶種層的PVD以及在銅晶種層上形成塊體銅的電鍍。在一些實施例中，在接觸開口中填充導電材料之前，可在磊晶部件904上形成矽化物以進一步地減少接觸電阻。在一些實施例中，矽化物可將第三磊晶部分902的一部分轉換為矽化物。矽化物包括矽和金屬，例如矽化鈦、矽化鉭、矽化鎳或矽化鈷。可藉由稱為自對準矽化物((self-aligned silicide；salicide)的製程來形成矽化物。此製程包括金屬沉積、退火以使金屬與矽反應，以及蝕刻以移除未反應的金屬。填充接觸開口形成導電接觸部件1102，如第11A、11B圖所示，以及第11C圖的上視圖。
如圖9B和11B所示，接觸件1102有利地接觸磊晶部件904的實質上平坦的頂面。這允許接觸件1102適當地著陸在磊晶部件904上，且在部件之間的適合的界面減少了接觸電阻。
半導體裝置300可進行進一步的製程以形成各種在本發明所屬技術領域中習知的部件與區域。舉例來說，後續的製程可在基板302上形成額外的一層或多層層間介電質(ILD)層、額外的接觸件／導孔／線路以及多層互連部件（例如：金屬層與層間介電質），配置以連接各種部件以形成功能電路，其可包括一個或多個鰭式場效電晶體裝置，包括鰭式場效電晶體裝置300。在進一步的例子中，多層互連可包括垂直互連（例如導孔或接觸件），以及水平互連（例如金屬線路）。各種互連部件可使用各種導電材料，包括銅、鎢、及／或矽化物。在一例子中，使用鑲嵌(damascene) 及／或雙鑲嵌(dual damascene)製程來形成銅相關的多層互連結構。此外，可在方法100之前、期間或之後實施額外的製程步驟，且上述的製程步驟可根據方法100的各種實施例而被替代或刪去。
因此，在一些實施例中，方法100、方法200及相關的示例300提供了鰭式場效電晶體裝置的源極／汲極的結構配置的改良及／或在接觸結構與在鰭式場效電晶體裝置中形成源極／汲極的磊晶部件之間的界面的改良。一些實施例提供形成磊晶部件的方法，其允許較高的合併端點、增大在合併的源極／汲極部件下方的氣隙（介電質），其可能減少裝置的電容。一些實施例提供具有更平坦的頂面的合併的磊晶部件，其允許接觸元件的著陸區(landing area)更加均勻。
因此，本揭露的一實施例描述一方法，其包括形成延伸自基板的第一鰭片結構及第二鰭片結構。形成閘極結構於第一鰭片結構及第二鰭片結構上。形成磊晶部件於第一鰭片結構及第二鰭片結構上。形成磊晶部件的步驟包括生長在第一鰭片結構上具有第一部分，並且在第二鰭片結構上具有第二部分的第一磊晶部件，生長第二磊晶部件於第一磊晶部件的第一部分及第二部分上，以及生長第三磊晶部件於第二磊晶部件上。第二磊晶部件包括在第一鰭片結構及第二鰭片結構之間的合併(merged)部分。
在進一步的一實施例中，生長第二磊晶部件的步驟包括使用氫(H2 )作為載氣。在另一個實施例中，生長第二磊晶部件的步驟包括一矽源及一磷源以及載氣。在一實施例中，生長第二磊晶部件的步驟在介於約690℃及730℃之間的第一溫度下執行。
在進一步的一實施例中，生長第一磊晶部件的步驟在低於第一溫度的第二溫度下執行。將介於合併部分上的上端點(upper point)以及第一鰭片結構的頂部之間的第一距離除以在第一鰭片結構與第二鰭片結構之間延伸的隔離結構上的第一鰭片結構的高度，其值約介於0.15與0.25之間。
在一實施例中，在形成磊晶部件之前，凹蝕各個第一鰭片結構與第二鰭片結構以形成各個第一鰭片結構與第二鰭片結構的經凹蝕的表面。從經凹蝕的表面進行生長第一磊晶部件的步驟。第一磊晶部件具有U形形狀(U-shape)。
在一實施例中，生長第二磊晶部件的步驟包括形成以磷摻雜的第二磊晶部件。在一實施例中，生長第一磊晶部件的步驟包括生長U形形狀部件，其延伸至相鄰的鰭片間隔物上。
在另一個實施例中討論一方法，包括形成延伸自基板的第一鰭片結構與第二鰭片結構，且具有插入(interposing)第一鰭片結構與第二鰭片結構的隔離區。閘極結構形成於各個第一鰭片結構與第二鰭片結構上。形成相鄰於閘極結構的磊晶源極／汲極部件。形成源極／汲極部件的步驟包括生長具有在第一鰭片結構上的第一部分以及在第二鰭片結構上的第二部分的第一磊晶部件。第二矽磷(SiP)磊晶部件生長於第一磊晶部件的第一部分與第二部分上。使用H2 載氣生長第二矽磷磊晶部件。第二矽磷磊晶部件包括介於第一鰭片結構與第二鰭片結構之間的合併端點。第三磊晶部件生長於第二矽磷磊晶部件上。形成接觸部件至第三磊晶部件。
在進一步的實施例中，生長第一磊晶部件包括使用N2 載氣生長矽磷磊晶部件。生長第三磊晶部件可進一步包括使用N2 載氣生長矽磷磊晶部件。在一實施例中，生長第二矽磷(SiP)磊晶部件的步驟可在高於生長第一磊晶部件的溫度下執行。在一實施例中，生長第二磊晶部件包括矽源氣體、磷源氣體以及H2 載氣。生長第二磊晶部件的步驟在一些情況下可包括氣相磊晶製程。在一實施例中，生長第三磊晶部件的步驟包括形成源極／汲極部件的頂面，其自第一鰭片結構的上方延伸至第二鰭片結構的上方。源極／汲極部件的頂面完全位於由第一鰭片結構的頂面所定義的平面上方。
在另一個實施例中，討論一半導體裝置，其具有延伸自基板的第一鰭片結構與第二鰭片結構，且具有插入第一鰭片結構與第二鰭片結構的隔離區。於各個第一鰭片結構與第二鰭片結構的頂面的第一區域上的閘極結構。設置相鄰於閘極結構的矽磷(SiP)磊晶源極／汲極部件。矽磷磊晶源極／汲極部件延伸至第一鰭片結構與第二鰭片結構上。矽磷磊晶源極／汲極部件包括頂面，此頂面高於第一鰭片結構與第二鰭片結構之間的隔離區，並且高於第一鰭片結構與第二鰭片結構的頂面的第一區域。
在進一步的實施例中，矽磷磊晶源極／汲極部件在隔離區與矽磷磊晶源極／汲極部件的頂面之間具有合併端點。在一些實施例中，合併端點大約為矽磷磊晶源極／汲極部件的底部上方的第一鰭片結構的高度的40%至60%。在進一步的實施例中，多個間隔物元件與矽磷磊晶源極／汲極部件的底部相連 (interfacing)。在一些實施例中，一接觸結構與矽磷磊晶源極／汲極部件的頂面相連。在一實施例中，矽磷磊晶源極／汲極部件的底部與第一鰭片結構的凹蝕部分及第二鰭片結構的凹蝕部分相連。在一些實施方法中，隔離區的頂面為凹面(concave)。
在另一實施例中，討論一半導體裝置。此裝置包括基板，其包括延伸自基板的第一鰭片元件與第二鰭片元件，在第一鰭片元件與第二鰭片元件之間延伸的隔離結構，形成於第一鰭片元件與第二鰭片元件上的一閘極結構；以及相鄰於閘極結構且位於第一鰭片元件及第二鰭片元件上的源極／汲極部件。源極／汲極部件具有頂面，此頂面具有高於由第一鰭片元件的頂面定義的平面的一第一高度，以及高於此平面的第二高度，以及高於此平面的第三高度。第一高度定義於第一鰭片元件上，以及第三高度定義於第二鰭片元件上。第二高度定義於隔離結構上。第三高度對第一高度的比值約為0.5至0.9。
在進一步的實施例中，氣隙設置於源極／汲極部件下方。氣隙延伸至合併端點，此合併端點約為源極／汲極部件的底部上方的第一鰭片元件的高度的40%至60%。在與合併端點垂直對齊的端點測量第三高度。在進一步的實施例中，源極／汲極部件包括三個矽磊晶部分，各個具有不同的磷摻雜濃度。
以上概述數個實施例之部件，使得在所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。在所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例之精神和範圍下，做各式各樣的改變、取代和替換。
100,200:方法 102,104,106,108,110,112,114,202,204,206,208:方框 300:半導體裝置 302:基板 304:鰭片結構 304A:頂面 306:硬遮罩層 306A:氧化物層部分 306B:氮化物層部分 308:溝槽 402:隔離區 500,500’:閘極結構 502:界面層 504:閘極介電層 506:電極層 508:硬遮罩 508A:氧化物層 508B:氮化物層 602:閘極間隔物 604,604’,604”:鰭片間隔物 702:第一磊晶部分 802:第二磊晶部分 804:氣隙 902:第三磊晶部分 904:磊晶部件 1002:接觸蝕刻停止層 1004:層間介電質層 1102:導電接觸部件 1104:金屬閘極電極 1106:閘極介電層 1108:界面層 A-A’:示例平面 a1,b,C,d,e,f1,f2,t:距離 H:高度 M:合併端點 t1,t2,T:厚度 W:寬度
結合所附圖式來閱讀以下細節描述為理解本揭露的最佳方式。應注意的是，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為了能清楚地討論，可以任意地放大或縮小各種特徵的尺寸。 第1圖為根據本揭露的一個或多個面向的製造鰭式場效電晶體裝置或其部分的方法的流程圖。 第2圖為根據本揭露的一個或多個面向之可用來與第1圖中的方法的一實施例結合的磊晶部件的形成方法的流程圖。 第3、4、5A、6A、7A、7C、8A、9A、10以及11A圖為根據第1圖中的方法的多個面向的裝置300的一實施例的等角視圖(isometric view)。 第5B、6B、7B、7D、8B、9B以及11B圖為根據第1圖中的方法的多個面向的裝置300的一實施例的與上面列出的等角視圖所對應的剖面圖。 第11C圖為根據第1圖中的方法的多個面向的裝置300的一實施例的與上面列出的等角視圖所對應的上視圖。
304:鰭片結構
304A:頂面
402:隔離區
604’,604”:鰭片間隔物
702:第一磊晶部分
802:第二磊晶部分
804:氣隙
902:第三磊晶部分
904:磊晶部件
e,f1,f2:距離
M:合併端點

Claims (14)

  1. 一種半導體裝置的製造方法，包括：形成延伸自一基板的一第一鰭片結構及一第二鰭片結構；形成一閘極結構於該第一鰭片結構及該第二鰭片結構上；形成一磊晶部件於該第一鰭片結構及該第二鰭片結構上，其中形成該磊晶部件的步驟包括：生長在該第一鰭片結構上具有一第一部分，並且在該第二鰭片結構上具有一第二部分的一第一磊晶部件；生長一第二磊晶部件於該第一磊晶部件的該第一部分及該第二部分上，其中該第二磊晶部件包括在該第一鰭片結構及該第二鰭片結構之間的一合併(merged)部分；以及生長一第三磊晶部件於該第二磊晶部件上。
  2. 如請求項1所述之半導體裝置的製造方法，其中生長該第二磊晶部件的步驟包括矽源及磷源以及使用氫(H2)作為一載氣。
  3. 如請求項1或2所述之半導體裝置的製造方法，其中生長該第二磊晶部件的步驟在介於約690℃及730℃之間的一第一溫度下執行。
  4. 如請求項3所述之半導體裝置的製造方法，其中生長該第一磊晶部件的步驟在低於該第一溫度的一第二溫度下執行。
  5. 如請求項1或2所述之半導體裝置的製造方法，其中將介於該合併部分上的一上端點(upper point)以及該第一鰭片結構的一頂部之間的一第一距離除以在該第一鰭片結構與該第二鰭片結構之間延伸的一隔離結構上的該第一鰭片結構的一高度，其值約介於0.15與0.25之間。
  6. 如請求項1或2所述之半導體裝置的製造方法，更包括：在形成該磊晶部件之前，凹蝕各個該第一鰭片結構與該第二鰭片結構以形成各個該第一鰭片結構與第二鰭片結構的經凹蝕的表面；其中從該些經凹蝕的表面進行生長該第一磊晶部件的步驟，該第一磊晶部件具有U形形狀(U-shape)。
  7. 一種半導體裝置，包括：一第一鰭片結構與一第二鰭片結構，延伸自一基板，且具有插入(interposing)該第一鰭片結構與該第二鰭片結構的一隔離區；一閘極結構，於各個該第一鰭片結構與該第二鰭片結構的一頂面的一第一區域上；一矽磷(SiP)磊晶源極/汲極部件，相鄰於該閘極結構，其中該矽磷(SiP)磊晶源極/汲極部件延伸至該第一鰭片結構與該第二鰭片結構上，其中該矽磷磊晶源極/汲極部件包括一頂面，該頂面高於該第一鰭片結構與該第二鰭片結構之間的該隔離區，並且高於第一鰭片結構與該第二鰭片結構的該頂面的該第一區域；以及多個間隔物元件，與該矽磷磊晶源極/汲極部件的一底部相連(interfacing)。
  8. 如請求項7所述之半導體裝置，其中該矽磷磊晶源極/汲極部件在該隔離區與該矽磷磊晶源極/汲極部件的該頂面之間具有一合併端點。
  9. 如請求項7或8所述之半導體裝置，其中該矽磷磊晶源極/汲極部件的一底部與該第一鰭片結構的一凹蝕部分及該第二鰭片結構的一凹蝕部分相連。
  10. 如請求項7或8所述之半導體裝置，其中該隔離區的一頂面為 凹面(concave)。
  11. 一種半導體裝置，包括：一基板，包括延伸自該基板的一第一鰭片元件與一第二鰭片元件；一隔離結構，在該第一鰭片元件與該第二鰭片元件之間延伸；一閘極結構，形成於該第一鰭片元件與該第二鰭片元件上；以及一源極/汲極部件，相鄰於該閘極結構且位於該第一鰭片元件及該第二鰭片元件上，其中該源極/汲極部件具有一頂面，該頂面具有高於由該第一鰭片元件的一頂面定義的一平面的一第一高度，以及高於該平面的一第二高度，以及高於該平面的一第三高度，其中該第一高度定義於該第一鰭片元件上，以及該第三高度定義於該第二鰭片元件上，以及該第二高度定義於該隔離結構上，其中該第三高度對該第一高度的比值約為0.5至0.9。
  12. 如請求項11所述之半導體裝置，更包括：一氣隙，於該源極/汲極部件下方，其中該氣隙延伸至一合併端點，該合併端點約為該源極/汲極部件的一底部上方的該第一鰭片元件的一高度的40%至60%。
  13. 如請求項12所述之半導體裝置，其中在與該合併端點垂直對齊的一端點測量該第三高度。
  14. 如請求項11至13任一項所述之半導體裝置，其中該源極/汲極部件包括三個矽磊晶部分，各個具有不同的磷摻雜濃度。
TW110105234A 2020-02-19 2021-02-17 半導體裝置及其製造方法 TWI777409B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062978731P 2020-02-19 2020-02-19
US62/978,731 2020-02-19
US16/949,728 US11862712B2 (en) 2020-02-19 2020-11-12 Methods of semiconductor device fabrication including growing epitaxial features using different carrier gases
US16/949,728 2020-11-12

Publications (2)

Publication Number Publication Date
TW202201642A TW202201642A (zh) 2022-01-01
TWI777409B true TWI777409B (zh) 2022-09-11

Family

ID=77272831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105234A TWI777409B (zh) 2020-02-19 2021-02-17 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11862712B2 (zh)
CN (1) CN113284848A (zh)
TW (1) TWI777409B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration
KR102883713B1 (ko) * 2020-12-24 2025-11-12 삼성전자주식회사 반도체 장치 및 제조방법
US12477818B2 (en) 2021-10-29 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of damages to source/drain features
US20230143986A1 (en) * 2021-11-09 2023-05-11 Invention And Collaboration Laboratory Pte. Ltd. Transistor structure
US20240096959A1 (en) * 2022-09-16 2024-03-21 Taiwan Semiconductor Manufactoring Co., Ltd. Profile Control of Epitaxial Structures in Semiconductor Devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053912A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
US20190109217A1 (en) * 2016-11-29 2019-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and Methods of Forming FETs
US20190164966A1 (en) * 2017-11-27 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US9397098B2 (en) * 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9905641B2 (en) * 2015-09-15 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9935199B2 (en) * 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10163898B2 (en) * 2016-04-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US9870926B1 (en) * 2016-07-28 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10707328B2 (en) * 2016-11-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming epitaxial fin structures of finFET
US11476349B2 (en) * 2016-12-15 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10510762B2 (en) * 2016-12-15 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain formation technique for fin-like field effect transistor
US10049936B2 (en) * 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
DE102017124779A1 (de) * 2016-12-30 2018-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und ihr Herstellungsverfahren
DE102018114209A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Source -und-drain-struktur mit einem reduzierten kontaktwiderstand und einer verbesserten beweglichkeit
US10141431B1 (en) * 2017-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy source/drain regions of FinFETs and method forming same
US10680084B2 (en) * 2017-11-10 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial structures for fin-like field effect transistors
US10680106B2 (en) * 2017-11-15 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming source/drain epitaxial stacks
US10658242B2 (en) * 2017-11-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with Fin structures
US10361279B2 (en) * 2017-11-24 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing FinFET structure with doped region
US10340190B2 (en) * 2017-11-24 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10319581B1 (en) * 2017-11-30 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Cut metal gate process for reducing transistor spacing
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
US11227918B2 (en) * 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions
US11043424B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increase the volume of epitaxy regions
US11222951B2 (en) * 2018-08-31 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain structure and method
US11107810B2 (en) * 2018-09-17 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
KR102814794B1 (ko) * 2019-07-23 2025-05-29 삼성전자주식회사 반도체 소자
KR102821369B1 (ko) * 2019-08-07 2025-06-17 삼성전자주식회사 반도체 소자
US11527650B2 (en) * 2019-10-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having a source/drain region with a multi-sloped undersurface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053912A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
US20190109217A1 (en) * 2016-11-29 2019-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and Methods of Forming FETs
US20190164966A1 (en) * 2017-11-27 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US12408363B2 (en) 2025-09-02
US20210257482A1 (en) 2021-08-19
US11862712B2 (en) 2024-01-02
US20220352353A1 (en) 2022-11-03
TW202201642A (zh) 2022-01-01
CN113284848A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
TWI804735B (zh) 半導體裝置及其製造方法
US10157799B2 (en) Multi-gate device and method of fabrication thereof
US20230282720A1 (en) High Speed Semiconductor Devices
TWI737296B (zh) 半導體裝置及其製造方法
US10790280B2 (en) Multi-gate device and method of fabrication thereof
US11532732B2 (en) Multi-gate device and method of fabrication thereof
US11121036B2 (en) Multi-gate device and related methods
TWI777409B (zh) 半導體裝置及其製造方法
US12191307B2 (en) Multi-gate device and related methods
US20250318194A1 (en) Multi-gate device including semiconductor fin between dielectric fins and method of fabrication thereof
TWI868612B (zh) 半導體裝置及其製造方法
US20220384654A1 (en) Epitaxial features of semiconductor devices
TW202029460A (zh) 半導體裝置的製造方法
US11769820B2 (en) Methods of manufacturing a FinFET by forming a hollow area in the epitaxial source/drain region
CN116525445A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent