TWI774481B - 半導體器件及其製造方法 - Google Patents
半導體器件及其製造方法 Download PDFInfo
- Publication number
- TWI774481B TWI774481B TW110126874A TW110126874A TWI774481B TW I774481 B TWI774481 B TW I774481B TW 110126874 A TW110126874 A TW 110126874A TW 110126874 A TW110126874 A TW 110126874A TW I774481 B TWI774481 B TW I774481B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- planarization
- conductive
- layer
- conductive structure
- Prior art date
Links
Images
Classifications
-
- H10P95/062—
-
- H10P70/277—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
-
- H10P14/6304—
-
- H10P14/6319—
-
- H10P14/6504—
-
- H10P72/0406—
-
- H10P72/0472—
-
- H10P95/00—
-
- H10W20/056—
-
- H10W20/062—
-
- H10W20/081—
-
- H10W20/40—
-
- H10W20/43—
-
- H10W20/031—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma & Fusion (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種半導體器件的製造方法包括:在基底之上形成介電
層以及將介電層圖案化以在介電層中形成開口。此外,在介電層的開口內形成導電材料。執行平坦化製程,以移除導電材料的佈置在介電層之上的部分,從而在介電層的開口內形成導電特徵。在導電特徵的上表面上形成抗氧化層,然後移除抗氧化層。
Description
本發明的實施例是有關於一種半導體器件及其製造方法,更具體來說,是有關於一種半導體器件的製造方法包括用於防止因平坦化製程造成的介電質損耗的抗氧化層。
半導體器件製作是一種用於製造日常電子器件中存在的積體電路的製程。製作製程是期間在由半導體材料構成的晶圓上逐漸製造出電子電路的微影、化學及機械加工步驟的多步驟序列。在加工步驟之間,可使用清潔製程來移除任何污染物顆粒,以減少積體電路中的物理缺陷及電性缺陷。
根據一些實施例,一種半導體器件的製造方法包括在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵;在所述導電特徵的
上表面上形成抗氧化層;以及移除所述抗氧化層。
根據一些實施例,一種半導體器件的製造方法包括在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵,其中所述平坦化製程是在第一加工腔室中執行的;將所述基底從所述第一加工腔室運送到第二加工腔室;在所述第二加工腔室中執行平坦化後清潔製程,以對所述導電特徵的最頂表面及所述介電層的最頂表面進行清潔;將所述基底從所述第二加工腔室運送到第三加工腔室;在所述第三加工腔室中執行平坦化後乾燥製程;在所述導電特徵的所述最頂表面上形成抗氧化層;以及從所述導電特徵的所述最頂表面移除所述抗氧化層。
根據一些實施例,一種半導體器件包括佈置在基底之上的第一介電層、佈置在所述第一介電層內的第一導電結構、佈置在所述第一導電結構及所述第一介電層之上的第二介電層、以及佈置在所述第二介電層內且直接接觸所述第一導電結構的第二導電結構,其中所述第二導電結構包括比所述第二導電結構的最底表面寬的最頂表面,其中所述第二導電結構的所述最頂表面與所述第二介電層的最頂表面實質上共面。
100、200、300、400、500、600、700、900、1000、1100、1200、1300A、1300B、1300C、1400A、1400B、1400C、1500、1600A、1600B:剖視圖
102:基底
104:內連線結構
106:第二介電層
108:第一介電層
108t、112t、202t:最頂表面
110:第二導電結構/導電特徵
110u:上表面
112:第一導電結構/導電特徵
202:襯層
204:導電結構
204b:最底表面
206:介電層
302:抗氧化層殘留物
402:半導體器件
403、1410:下部部分
404:源極/汲極區
406:閘極電極
408:閘極介電層
602:開口
702:導電材料
704:自然氧化層
800:俯視示意圖
802:平坦化裝置
804:晶圓儲存單元
806:晶圓保持結構
808:第一運送腔室
810:第一運送機器人
810h:保持部分
810m:可移動部分
812:平坦化腔室
813:晶圓卡盤
814:拋光墊卡盤
816:調節墊
817:漿料管
818:調節墊手臂
820:第二運送腔室
822:第二運送機器人
824:平坦化後清潔腔室
826:清潔溶液分配器
828:晶圓清潔卡盤
830:刷具裝置
832:第三運送腔室
834:第三運送機器人
836:電源電路系統
840:平坦化後乾燥腔室
842:晶圓乾燥卡盤
844:乾燥溶液分配器
902:平坦化殼體
904、1604:打開
906、1202、1306、1310、1403、1502、1606:運送
1002、1004、1006、1308、1405:箭頭
1008:漿料
1301:清潔腔室殼體
1302:平坦化殘留物
1304:清潔溶液
1400D:放大剖視圖
1401:乾燥腔室殼體
1402:乾燥溶液
1404:抗氧化層
1408:上部部分
1601:沉積腔室殼體
1602:機器人
1605:沉積腔室
1607:沉積晶圓卡盤
1608:移除製程
1700:方法
1702、1704、1706、1708、1710、1712:動作
A:框
d1:第一距離
d2:第二距離
結合附圖閱讀以下詳細說明,會最好地理解本公開的各個方面。應注意,根據工業中的標準慣例,各種特徵並非按比例繪製。事實上,為論述清晰起見,可任意增大或減小各種特徵的尺寸。
圖1示出積體晶片的一些實施例的剖視圖,所述積體晶片包括延伸穿過介電層且具有與所述介電層的最頂表面實質上共面的最頂表面的導電特徵。
圖2及圖3示出積體晶片的一些其他實施例的剖視圖,所述積體晶片包括延伸穿過介電層且具有與所述介電層的最頂表面實質上共面的最頂表面的導電特徵。
圖4示出積體晶片的一些其他實施例的剖視圖,所述積體晶片包括延伸穿過介電層且具有與所述介電層的最頂表面實質上共面的最頂表面的導電特徵,其中所述導電特徵耦合到下伏的半導體器件。
圖5至圖16B示出藉由沉積、圖案化及移除製程的各種步驟而在介電層內形成導電結構的方法的一些實施例的各種視圖,其中在平坦化製程之後,在導電結構上形成抗氧化層,使得在加工步驟之後導電結構的最頂表面與介電層的最頂表面實質上共面。
圖17示出與圖5至圖16B中所示方法對應的方法的一些實施例的流程圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然,這些僅為實例而非旨在進行限制。舉例來說,在以下說明中,在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例,且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外,本公開在各種實例中可重複使用參考標號及/或文字。這種重複使用是為了簡明及清晰起見且自身並不表示所論述的各個實施例及/或配置之間的關係。
此外,為易於說明,本文中可能使用例如“下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還涵蓋裝置在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。
半導體器件常常包括佈置在介電層內的多個導電結構,其中訊號(例如電流、電壓)可穿過所述多個導電結構行進。半導體器件的導電結構、介電層及其他特徵可藉由沉積、微影及移除製程的各種步驟來形成。舉例來說,可藉由以下方式在介電層內形成導電結構:首先沉積介電層;將介電層圖案化以在介電層
中形成開口;在介電層的開口內沉積導電材料;以及執行平坦化製程以移除導電材料的佈置在介電層之上的多餘部分。在平坦化製程之後,導電結構具有與介電層的最頂表面實質上共面的最頂表面。
然而,導電結構常常包含易氧化的金屬。在平坦化製程(例如化學機械平坦化(chemical mechanical planarization,CMP))之後的清潔及乾燥製程期間,導電結構的最頂表面可能氧化,從而形成氧化物殘留物(oxide residue)。舉例來說,包括清潔溶液的清潔製程可用於在平坦化製程之後對導電結構及介電層進行清潔。然後,可執行乾燥製程對導電結構的表面及介電層的表面進行乾燥。乾燥製程可使用可使導電結構的上表面氧化的乾燥溶液。為了移除金屬氧化物,可使用包括乾式蝕刻劑的乾式清潔製程。然而,由於介電層常常包含氧化物,乾式清潔製程也可能移除介電層中的一些介電層。介電層及氧化物殘留物可具有不同的藉由乾式清潔製程實現的移除速率。因此,在乾式清潔製程之後,導電結構的最頂表面與介電層的最頂表面可能不再共面,這可在整個半導體器件中造成結構問題。
本公開的各種實施例涉及一種防止及/或移除在平坦化製程之後實施的製程期間形成的導電結構上的氧化物殘留物的方法。在一些實施例中,所述方法包括在平坦化製程之後及乾燥製程期間,在導電特徵的最頂表面上形成抗氧化層,以防止及/或移除導電特徵的氧化。在一些此種實施例中,抗氧化層包含還原劑及抑
制劑。所述還原劑移除已經在導電特徵上形成的任何氧化物,並且所述抑制劑結合到導電特徵以防止在導電特徵上發生更多氧化。
然後,在一些實施例中,使用乾式清潔製程移除抗氧化層。在一些實施例中,與用於移除金屬氧化物材料的蝕刻製程相比,可使用不太苛刻的乾式清潔製程來移除抗氧化層。因此,在一些實施例中,乾式清潔製程不移除導電特徵周圍的介電層,使得在移除抗氧化層之後,導電特徵的最頂表面與介電層的最頂表面仍然實質上共面,以提高整個半導體器件的結構完整性。
圖1示出積體晶片的一些實施例的剖視圖100,所述積體晶片包括具有實質上共面的導電特徵與介電層的內連線結構。
圖1的剖視圖100包括佈置在基底102之上的內連線結構104。在一些實施例中,內連線結構104包括佈置在第二介電層106之上的至少第一介電層108。在一些實施例中,在第一介電層108內佈置有第一導電結構112,並且在第二介電層106內佈置有第二導電結構110。在一些實施例中,第一導電結構112佈置在第二導電結構110之上且直接接觸第二導電結構110。在一些實施例中,第一導電結構112具有比第一導電結構112的最底表面寬的最頂表面。在一些實施例中,第一導電結構112可為或包括內連線通孔及內連線配線等。在一些實施例中,第二導電結構110可為或包括內連線配線、內連線通孔等。
在一些實施例中,內連線結構104的導電特徵(例如112、
110)作為訊號(例如電流、電壓)在各種半導體器件、記憶體器件、電源或一些其他合適的電子器件之間行進的路徑。因此,在一些實施例中,內連線結構104的導電特徵(例如112、110)電耦合到各種半導體器件、記憶體器件、電源或一些其他合適的電子器件。
在一些實施例中,內連線結構104藉由沉積、圖案化(例如微影、蝕刻)及移除製程(例如蝕刻、化學機械平坦化(CMP)等)的各種步驟形成。舉例來說,在一些實施例中,為了在第一介電層108內形成第一導電結構112,可在第二介電層106之上沉積第一介電層108;可將第一介電層108圖案化以在第一介電層108中形成開口;可在第一介電層108的開口內形成第一導電結構112;以及可執行平坦化製程(例如CMP)以移除多餘的材料並對第一導電結構112及第一介電層108進行平坦化。
由於平坦化製程,第一導電結構112的最頂表面112t與第一介電層108的最頂表面108t實質上共面。在一些實施例中,“實質上共面(substantially coplanar)”意味著第一導電結構112的最頂表面112t位於第一介電層108的最頂表面108t上方或下方約0奈米與約2奈米之間。當第一介電層108的最頂表面108t與第一導電結構112的最頂表面112t實質上共面時,則可在第一介電層108及第一導電結構112之上可靠地形成更多的層、導電特徵及/或器件,而不犧牲內連線結構104的結構完整性。
在一些實施例中,為了確保第一導電結構112的最頂表
面112t與第一介電層的最頂表面108t實質上共面(例如位於第一介電層的最頂表面108t上方或下方0奈米與2奈米之間),在平坦化後乾燥製程期間形成抗氧化層,以防止第一導電結構112的最頂表面112t氧化。然後,當稍後移除抗氧化層時,可在不一起移除第一介電層108的情況下移除抗氧化層,從而保證第一導電結構112的最頂表面112t與第一介電層108的最頂表面108t實質上共面。
圖2示出積體晶片的一些其他實施例的剖視圖200,所述積體晶片包括延伸穿過第一介電層的第一導電結構,其中第一導電結構與第一介電層具有實質上共面的最頂表面。
在一些實施例中,在第一導電結構112的外側壁及底表面上佈置有襯層202。在一些實施例中,襯層202作為第一導電結構112與第一介電層108之間的黏合層及/或作為擴散阻擋層,以防止第一導電結構112擴散到第一介電層108中。在一些實施例中,由於對第一介電層108進行圖案化的殘留效應,襯層202的最外表面及第一導電結構112的最外表面不是實質上平坦的或實質上彎曲的。不過,在一些實施例中,由於在第一導電結構112及/或襯層202上進行製作期間使用抗氧化層,因而第一導電結構112的最頂表面112t、第一介電層108的最頂表面108t及襯層202的最頂表面202t實質上共面。
此外,在一些實施例中,第二導電結構110可能沒有使用抗氧化層形成。在一些此種實施例中,第二導電結構110的上
表面110u可不是實質上平坦的。然而,由於抗氧化層,第一介電層的最頂表面108t、第一導電結構112的最頂表面112t及襯層202的最頂表面202t可實質上共面,以提高整個器件的結構完整性。在其他實施例中,內連線結構內的每一導電結構是使用抗氧化層形成,以確保內連線結構的每一層實質上是平坦的,從而提高整個器件的結構完整性。
在一些實施例中,由於實質上共面的最頂表面(108t、112t、202t),可在第一介電層108及第一導電結構112之上可靠地形成附加的介電層206及佈置在附加的介電層206內的附加的導電結構204。舉例來說,在一些實施例中,附加的導電結構204的最底表面204b佈置在與第一介電層108的最頂表面108t相同的平面上或第一介電層108的最頂表面108t上方。換句話說,附加的導電結構204不延伸到第一介電層108下方,這可有助於減少附加的導電結構204與其他周圍器件、導電特徵等之間的串擾(cross-talk)。
圖3示出圖2的一些實施例的剖視圖300。
在一些其他實施例中,由於由平坦化製程造成的凹陷效應(dishing effect),從圖3的剖視圖300來看第一導電結構112的最頂表面112t可具有輕微的向上彎曲的輪廓。此外,在一些實施例中,在第一導電結構112的最頂表面112t上可佈置有抗氧化層殘留物302。在一些實施例中,在第一導電結構112之上形成附加的介電層206或附加的導電結構204之前,在製作期間使用的
抗氧化層將被完全移除。然而,在一些實施例中,抗氧化層並未從第一導電結構112完全移除,從而在第一導電結構112與附加的導電結構204之間留下抗氧化層殘留物302。在一些實施例中,抗氧化層殘留物302包含還原劑及/或抑制劑化合物。舉例來說,在一些實施例中,抗氧化層殘留物302可包含例如硼(boron)、氮化物(nitride)、次磷酸(hypophosphorous acid)、苯並三唑(benzotriazole)、巰基苯並噻唑(mercaptobenzothiazole)及/或一些其他合適的還原劑或抑制劑化合物。在一些實施例中,儘管存在抗氧化層殘留物302,但是第一導電結構112的最頂表面112t的大部分不存在抗氧化層殘留物302,使得第一導電結構112與附加的導電結構204之間的接觸電阻受到最小影響。
圖4示出積體晶片的一些其他實施例的剖視圖400,所述積體晶片包括具有與介電層的最頂表面實質上共面的最頂表面且耦合到下伏的半導體器件的導電特徵。
在一些實施例中,內連線結構104耦合到下伏的半導體器件402。在一些實施例中,下伏的半導體器件402佈置在基底102上或基底102內。在一些實施例中,下伏的半導體器件402是或包括電晶體,例如平面型金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field effect transistor,MOSFT)、鰭式場效應電晶體(FinFET)、閘極全環繞(gate all-around)場效應電晶體或一些其他電晶體器件。在一些其他實施例中,下伏的半導體器件402可為或包括光學器件、記憶體器件或一些其他合適
的電子器件。在一些實施例中,下伏的半導體器件402包括佈置在基底102內的源極/汲極區404及佈置在基底102之上的閘極電極406。在一些實施例中,閘極介電層408直接佈置在閘極電極406與基底102之間。
在一些實施例中,內連線結構104還包括內連線介電層的下部部分403及將第一導電結構112和第二導電結構110耦合到下伏的半導體器件402的內連線導電結構。在一些實施例中,第一介電層108及第二介電層106包含介電材料,例如氮化物(如氮化矽、氮氧化矽)、碳化物(如碳化矽)、氧化物(如氧化矽)、硼矽酸鹽玻璃(borosilicate glass,BSG)、磷矽酸鹽玻璃(phosphoric silicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數氧化物(如摻雜碳的氧化物、SiCOH)等。在一些實施例中,第一導電結構112及第二導電結構110包含導電材料,例如鎢、銅、鋁、鈦或一些其他合適的導電材料。
因此,在一些實施例中,第一導電結構112及第二導電結構110包含易於氧化的導電材料。為了防止氧化及/或減少任何氧化以移除氧化,在製作的某些步驟期間,在第一導電結構112及第二導電結構110上形成包含還原劑及抑制劑化合物的抗氧化層,並且稍後將其移除。在一些實施例中,移除抗氧化層不會移除內連線介電層(例如106、108)。因此,在一些實施例中,第一導電結構112的最頂表面112t與第一介電層108的最頂表面108t共面。在一些此種實施例中,第一介電層108的最頂表面108t佈
置在基底102的最頂表面102t上方第一距離d1處,並且第一導電結構112的最頂表面112t佈置在基底102的最頂表面102t上方第二距離d2處,其中第二距離d2約等於第一距離d1。
圖5至圖16B示出在介電層中形成導電特徵的方法的一些實施例的各種視圖500至1600B,其中在平坦化後乾燥製程(post-planarization drying process)期間,在導電特徵之上形成抗氧化層,使得在平坦化後乾燥製程之後,導電特徵的最頂表面與介電層的最頂表面實質上共面。儘管針對方法闡述圖5至圖16B,但是應理解,圖5至圖16B中公開的結構不限於此種方法,而是可作為獨立於所述方法的結構獨立存在。
如圖5的剖視圖500中所示,提供基底102。在一些實施例中,基底102可包括任何類型的半導體主體(例如矽/互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)塊材、SiGe、絕緣體上矽(silicon-on-insulator,SOI)等),例如半導體晶圓或晶圓上的一個或多個晶粒以及形成在上面及/或以其他方式與之相關聯的任何其他類型的半導體及/或磊晶層。在一些實施例中,藉由沉積(例如物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)、濺射等)、圖案化(例如微影/蝕刻)及移除製程(例如蝕刻、化學機械平坦化(CMP)等)的各種步驟在基底102之上形成內連線結構104。在一些實施例中,內連線結構104包括將各種器件彼此電耦合的多層介電材料及內
連線導電結構(例如接觸通孔、內連線通孔、內連線配線等)。
因此,在一些實施例中,藉由在基底102之上沉積第二介電層106來形成內連線結構104的一部分。在一些實施例中,第二介電層106可包含介電材料,例如氮化物(如氮化矽、氮氧化矽)、碳化物(如碳化矽)、氧化物(如氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數氧化物(如摻雜碳的氧化物、SiCOH)等。在一些實施例中,然後在第二介電層106內形成第二導電結構110,並且第二導電結構110完全延伸穿過第二介電層106。在一些實施例中,第二導電結構110形成在一些其他下伏的導電結構或半導體器件之上。在一些實施例中,第二導電結構110包含導電材料,例如鎢、銅、鋁、鈦或一些其他合適的導電材料。
在一些實施例中,第一介電層108可由第二介電層106形成。在一些實施例中,第一介電層108藉由沉積製程(例如PVD、CVD、ALD等)的方式形成。在一些實施例中,第一介電層108包含介電材料,例如氮化物(如氮化矽、氮氧化矽)、碳化物(如碳化矽)、氧化物(如氧化矽)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數氧化物(如摻雜碳的氧化物、SiCOH)等。在一些其他實施例(未示出)中,可在第一介電層108與第二介電層106之間佈置蝕刻停止層。
如圖6的剖視圖600中所示,在一些實施例中,在第一介電層108內形成開口602以暴露出第二導電結構110。因此,在
一些實施例中,開口602完全延伸穿過第一介電層108。在一些實施例中,藉由微影及蝕刻在第一介電層108之上形成掩蔽結構來形成開口602。然後,在一些實施例中,執行移除製程(例如濕式蝕刻、乾式蝕刻)以根據掩蔽結構移除第一介電層108的一部分,從而在第一介電層108中形成開口602。在一些實施例中,然後可從第一介電層108移除掩蔽結構。
如圖7的剖視圖700中所示,在一些實施例中,在第一介電層108的開口(圖6的602)內及在第一介電層108之上形成導電材料702。在一些實施例中,導電材料702包括例如鎢、銅、鋁、鈦或一些其他合適的導電材料。在一些實施例中,導電材料702藉由沉積製程(例如PVD、CVD、ALD、濺射等)的方式形成。在一些實施例中,導電材料702包括當暴露於空氣時易於氧化的金屬。因此,在一些實施例中,在形成導電材料702期間及/或之後,在導電材料702的上表面上形成自然氧化層704。
圖8示出平坦化裝置的一些實施例的俯視示意圖800,所述平坦化裝置被配置成將佈置在基底上的層平坦化。
如將在圖9的剖視圖900中論述的,在一些實施例中,在沉積導電材料(圖7的702)之後,將基底(圖7的102)運送到平坦化裝置802中,以移除導電材料(圖7的702)的佈置在第一介電層(圖7的108)之上的部分。
在一些實施例中,如圖8中所示,平坦化裝置802包括包括多個晶圓保持結構806的晶圓儲存單元804。在一些實施例中,
在形成導電材料(圖7的702)之後,可將基底(圖7的102)從一些其他沉積腔室運送到晶圓儲存單元804中的一者中。在一些實施例中,晶圓儲存單元804可為或包括晶圓匣(cassette)、前開口式晶圓傳送盒(front opening unified pod,FOUP)或可在多個所述晶圓保持結構806上保持多個晶圓結構的一些其他儲存結構。在一些實施例中,晶圓儲存單元804是可移動的盒,可與新的晶圓儲存單元(例如804)互換以連續地加工多個晶圓結構。在一些實施例中,多於一個的晶圓儲存單元804可同時耦合到平坦化裝置802,使得許多晶圓結構可在任何時間均能夠進入到平坦化裝置802中,以提高加工效率。
在一些實施例中,一個或多個晶圓儲存單元804耦合到第一運送腔室808。在一些實施例中,第一運送腔室808包括第一運送機器人810。在一些實施例中,第一運送機器人810包括可移動部分810m以及保持部分810h,可移動部分810m被配置成到達晶圓儲存單元804中的任一者,保持部分810h被配置成從晶圓儲存單元804拾取晶圓結構以運送到另一腔室中。因此,在一些實施例中,保持部分810h包括被配置成夾持晶圓結構而在運送期間不會損壞晶圓結構的某些類型的指狀夾緊部分。
在一些實施例中,第一運送機器人810被配置成在晶圓儲存單元804與第二運送腔室820之間運送晶圓結構。在一些實施例中,在平坦化腔室812與平坦化後乾燥腔室840之間佈置第二運送腔室820。在一些實施例中,第二運送腔室820包括第二運
送機器人822,第二運送機器人822被配置成在加工步驟之間夾持晶圓結構及/或在第一運送腔室808、平坦化腔室812、平坦化後清潔腔室824及/或第三運送腔室832之間運送晶圓結構。
在一些實施例中,平坦化腔室812各自包括拋光墊卡盤(polishing pad chuck)814、耦合到調節墊手臂(conditioner pad arm)818的調節墊(conditioner pad)816、漿料管817以及佈置在拋光墊卡盤814之上的晶圓卡盤813。在一些實施例中,在第二運送腔室820下方佈置平坦化後清潔腔室824,使得晶圓結構由第二運送機器人822從平坦化腔室812運送到平坦化後清潔腔室824。在一些實施例中,平坦化後清潔腔室824各自包括晶圓清潔卡盤828、刷具裝置830及清潔溶液分配器826。在一些實施例中,第三運送腔室832各自包括第三運送機器人834。
在一些實施例中,在平坦化後清潔腔室824與第一運送腔室808之間佈置平坦化後乾燥腔室840。在一些此種實施例中,第三運送機器人834及/或第二運送機器人822可將晶圓結構從平坦化後清潔腔室824運送到平坦化後乾燥腔室840中。在一些實施例中,平坦化後乾燥腔室840包括晶圓乾燥卡盤842及乾燥溶液分配器844。在平坦化後乾燥腔室840中對晶圓結構進行加工之後,第一運送機器人810可將晶圓結構運送回晶圓儲存單元804中的一者中。在一些實施例中,平坦化裝置802由耦合到腔室中的每一者(例如808、812、820、824、832)的電源電路系統836控制。
如圖9的剖視圖900中所示,在一些實施例中,由第一運送機器人810將基底102從晶圓儲存單元804中的一者運送906到平坦化腔室812中的一者中。在一些其他實施例中,可由第二運送機器人822中的一者將基底102運送到平坦化腔室812中。然而,在一些實施例中,平坦化腔室812由平坦化殼體902限定,平坦化殼體902可被打開904使得基底102可被運送到平坦化腔室812中。在一些實施例中,將基底102佈置在晶圓卡盤813上,其中晶圓卡盤813面向拋光墊卡盤814。在一些實施例中,導電材料702及自然氧化層704直接上覆在拋光墊卡盤814上並面向拋光墊卡盤814。因此,在一些實施例中,例如與圖7中所示的配置相比,在圖9中將基底102、內連線結構104及導電材料702上下顛倒。
如圖10的剖視圖1000中所示,在一些實施例中,平坦化殼體902是關閉的,並且開始平坦化製程。平坦化製程可由電源電路系統(圖8的836)控制。在一些實施例中,晶圓卡盤813如箭頭1002指示般朝向拋光墊卡盤814移動。此外,在一些實施例中,晶圓卡盤813如箭頭1004指示般開始旋轉。在一些實施例中,漿料管817將漿料1008分配到拋光墊卡盤814上,並且拋光墊卡盤如箭頭1006指示般開始旋轉。在一些實施例中,調節墊手臂818也被接通。在一些實施例中,漿料1008的主要溶劑是水。在一些實施例中,平坦化腔室812內的平坦化製程的這些各種元件同時及/或在交錯的時間被“接通(ON)”。在一些實施例中,
一旦材料/層接觸漿料1008及/或拋光墊卡盤814,就開始移除材料/層。
如圖11的剖視圖1100中所示,在一些實施例中,平坦化製程進行到移除自然氧化層(圖10的704)及導電材料(圖10的702)的部分。導電材料(圖10的702)的剩餘部分形成佈置在第一介電層108的開口(圖6的602)內的第一導電結構112。在一些實施例中,圖10及圖11中闡述的平坦化製程是化學機械平坦化(CMP)製程,由於利用藉由漿料1008進行的化學蝕刻及藉由拋光墊卡盤814進行的機械拋光來移除層(例如自然氧化層704及導電材料702)的部分。在一些實施例中,當導電材料(圖10的702)的佈置在第一介電層108上的所有部分被移除且當所得的第一導電結構112與第一介電層108實質上共面時,停止平坦化製程。
如圖12的剖視圖1200中所示,在一些實施例中,由電源電路系統(圖8的836)停止平坦化製程,平坦化殼體902被打開904,並且第二運送機器人822將基底102運送1202出平坦化腔室812。在一些實施例中,第一運送機器人或第三運送機器人(810、834)可替代地用於將基底102運送出平坦化腔室812。
如圖13A的剖視圖1300A中所示,在一些實施例中,第二運送機器人822可用於將基底102運送1306到平坦化後清潔腔室824中,並運送到平坦化後清潔腔室824中的晶圓清潔卡盤828上。在一些實施例中,平坦化後清潔腔室824由清潔腔室殼體1301
界定,並且當基底102被運送到平坦化後清潔腔室824中時,清潔腔室殼體1301如箭頭1308指示般打開。在一些其他實施例中,使用第三運送機器人834將基底102從平坦化腔室(圖12的812)運送到平坦化後清潔腔室824。
在一些實施例中,由於在平坦化製程期間在第一介電層108的上表面及/或第一導電結構112的上表面上形成平坦化殘留物1302,將基底102運送到平坦化後清潔腔室824中以經歷平坦化後清潔製程。在一些實施例中,平坦化殘留物1302包含漿料(圖12的1008)、第一介電層108的部分、第一導電結構112的部分及/或由第一導電結構112因環境及/或漿料(圖12的1008)中的空氣造成的氧化形成的金屬氧化物。在一些實施例中,如果平坦化殘留物1302沒有被移除,則可能對整個內連線結構104造成物理損壞及/或電性損壞。
如圖13B的剖視圖1300B中所示,在一些實施例中,清潔腔室殼體1301是“關閉的”,並且實施平坦化後清潔製程。
在一些實施例中,平坦化後清潔製程包括刷具裝置830及清潔溶液1304,刷具裝置830被配置成將任何平坦化殘留物1302去除並移除,清潔溶液1304由清潔溶液分配器826朝向基底102分配且被配置成將平坦化殘留物1302清潔掉。在一些實施例中,晶圓清潔卡盤828也可在平坦化後清潔製程期間旋轉,以幫助去除平坦化殘留物1302及/或乾燥第一介電層108及第一導電結構112。在一些實施例中,清潔溶液1304充滿平坦化後清潔腔室
824,而在一些其他實施例中,清潔溶液1304作為薄層直接分配到第一介電層108上且不充滿平坦化後清潔腔室824。在一些實施例中,清潔溶液1304的主要溶劑包括例如水。
如圖13C的剖視圖1300C中所示,在一些實施例中,平坦化後清潔製程結束。在一些實施例中,從平坦化後清潔腔室824移除清潔溶液1304的大部分。然而,在一些實施例中,少量的清潔溶液1304可保留在第一介電層108及/或第一導電結構112上。在一些實施例中,當平坦化後清潔製程完成時,平坦化後清潔腔室824被打開1308,並且第三運送機器人834將基底102運送1310出平坦化後清潔腔室824。在一些其他實施例中,第二運送機器人(圖8的822)可將基底102運送1310出平坦化後清潔腔室824。
如圖14A的剖視圖1400A中所示,在一些實施例中,第三運送機器人834可用於將基底102運送1403到平坦化後乾燥腔室840中,並運送到平坦化後乾燥腔室840中的晶圓乾燥卡盤842上。在一些實施例中,平坦化後乾燥腔室840由乾燥腔室殼體1401界定,並且當基底102被運送1403到平坦化後乾燥腔室840中時,乾燥腔室殼體1401如箭頭1405指示般打開。
在一些實施例中,由於在平坦化後清潔製程之後少量的清潔溶液1304保留在第一介電層108及/或第一導電結構112上,將基底102運送到平坦化後乾燥腔室840中以經歷平坦化後乾燥製程。在一些實施例中,如果清潔溶液1304沒有被移除,則其可能對整個內連線結構104造成物理損壞及/或電性損壞。
如圖14B的剖視圖1400B中所示,在一些實施例中,清潔腔室殼體1301是“關閉的”,並且當乾燥溶液分配器844將乾燥溶液1402施加到第一介電層108及第一導電結構112時,開始平坦化後清潔製程。在一些實施例中,乾燥溶液1402被配置成幫助清潔及乾燥第一介電層108及第一導電結構112。在一些實施例中,乾燥溶液1402包含多種溶液及/或溶解在溶液中的各種化合物。在一些實施例中,晶圓乾燥卡盤842也可在平坦化後乾燥製程期間旋轉,以幫助乾燥第一介電層108及第一導電結構112。在一些實施例中,乾燥溶液1402充滿平坦化後乾燥腔室840,而在一些其他實施例中,乾燥溶液1402作為薄層直接分配到第一介電層108上且不充滿平坦化後乾燥腔室840。
在一些實施例中,乾燥溶液1402包括例如異丙醇(isopropyl alcohol)、過氧化氫(hydrogen peroxide)或一些其他合適的溶液。然而,在一些此種實施例中,由於第一導電結構112易於氧化,乾燥溶液1402的主要溶劑(例如異丙醇或過氧化氫)可將第一導電結構112氧化。因此,乾燥溶液1402還包含還原劑及抑制劑化合物。在一些實施例中,乾燥溶液1402包含同時施加到第一介電層108及第一導電結構112的主要溶劑、還原劑及抑制劑化合物的混合物/溶液。
在一些實施例中,還原劑對包含來自第一導電結構112的金屬氧化物的平坦化殘留物1302的部分進行還原,從而將金屬氧化物分解為穩定的金屬及氣體、水蒸氣等形式的氧。乾燥溶液
1402中所使用的還原劑取決於第一導電結構112的材料。所選擇的還原劑的氧化還原反應必須具有標準電極電勢(standard electrode potential),所述標準電極電勢比來自第一導電結構112的金屬氧化物的還原反應的標準電極電勢具有更大的負值。舉例來說,在一些實施例中,第一導電結構112包含鎢,因此在乾燥溶液1402中使用的還原劑可包含例如氮氫化合物(nitrogen hydrogen compound)、次磷酸(hypophosphorous acid)或具有標準電極電勢負於來自第一導電結構112的金屬氧化物的還原反應的標準電極電勢的一些其他還原劑。因此,在第一介電層108及/或第一導電結構112上形成的任何金屬氧化物被乾燥溶液1402中的還原劑移除。
在一些實施例中,抑制劑化合物被配置成在第一導電結構112上提供保護層,以防止更多的第一導電結構112氧化。在一些實施例中,抑制劑化合物還取決於第一導電結構112的材料。在一些實施例中,由於抑制劑化合物包括孤對電子(lone pair of electrons),抑制劑化合物會結合或吸附到第一導電結構112的最頂表面112t。在一些實施例中,孤對電子位於例如氮、硫或磷原子上。在一些實施例中,例如乾燥溶液1402內的抑制劑化合物包括例如次磷酸(hypophosphorous acid)、苯並三唑(benzotriazole)、巰基苯並噻唑(mercaptobenzothiazole)、硫醇溶液(thiol solution)及/或一些其他抑制劑化合物。
至少次磷酸是互變異構體化合物(tautomer compound),
其中還原劑HOP(O)H2與抑制劑化合物HP(OH)2處於平衡狀態。在這種情況下,其中化合物是作為還原劑結構及抑制劑結構的處於平衡狀態的互變異構體,則可僅將此化合物添加到乾燥溶液1402的主要溶劑。在一些此種實施例中,還原劑與抑制劑化合物包含相同的材料。在一些其他實施例中,可不使用互變異構體,或者可在乾燥溶液1402中使用互變異構體及非互變異構體,使得還原劑是與抑制劑化合物不同的材料。
由於抑制劑化合物結合到第一導電結構112的最頂表面112t,因而避免第一導電結構112的最頂表面112t的再氧化。因此,在一些實施例中,在平坦化後乾燥製程期間,對第一介電層108及第一導電結構112進行乾燥、乾燥溶液1402中的還原劑藉由還原反應的方式移除來自平坦化殘留物1302或從乾燥溶液1402形成的任何金屬氧化物、以及乾燥溶液1402中的抑制劑化合物防止金屬氧化物重整以清潔第一導電結構112的最頂表面112t。
如圖14C的剖視圖1400C中所示,在一些實施例中,由於平坦化後乾燥製程恰好從圖14B進行到圖14C,在平坦化後清潔製程期間,在第一導電結構112的最頂表面112t上形成抗氧化層1404。在一些實施例中,在圖14B及/或圖14C中的平坦化後乾燥製程的進行期間形成抗氧化層1404。在一些實施例中,抗氧化層1404包含結合到第一導電結構112的最頂表面112t的抑制劑化合物,以防止第一導電結構112再氧化。此外,在一些實施例
中,抗氧化層1404還包含還原劑。
圖14D示出第一導電結構112上的抗氧化層1404的一些實施例的放大剖視圖1400D,抗氧化層1404可對應於圖14C的框A。在一些實施例中,抗氧化層1404包括下部部分1410且包括佈置在下部部分1410之上的上部部分1408,下部部分1410主要包含(例如大於50%)抑制劑化合物,上部部分1408主要包含(例如大於50%)還原劑。在一些其他實施例中,抗氧化層1404包含實質上抑制劑化合物與還原劑的隨機混合物,因此不具有可區分的上部部分1408與下部部分1410。在一些實施例中,抗氧化層1404具有介於在例如近似1埃與近似1000埃之間的範圍內的厚度。
此外,在一些實施例中,由於抑制劑化合物中的孤對電子不被第一介電層108的材料吸引,在第一介電層108上不形成抗氧化層1404。此外,在一些實施例中,由於抗氧化層1404減少先前存在的金屬氧化物並防止第一導電結構112的再氧化,抗氧化層1404有助於維持第一導電結構112的最頂表面112t與第一介電層108的最頂表面108t實質上共面。因此,可對第一導電結構112及第一介電層108的最頂表面(112t、108t)進行清潔及乾燥,而不犧牲第一導電結構112及第一介電層108的結構(例如實質上共面的最頂表面112t、108t)。
如圖15的剖視圖1500中所示,在一些實施例中,乾燥腔室殼體1401被打開1405,並且藉由第一運送機器人810將基底
102運送1502出平坦化後乾燥腔室840。在一些其他實施例中,第二運送機器人或第三運送機器人(圖8的822、834)可替代地從平坦化後乾燥腔室840移除基底102。此外,應理解,在平坦化後乾燥製程之後,從內連線結構104移除清潔溶液(圖14A的1304)。在一些實施例中,基底102可被運送回晶圓儲存單元(圖2的804)中的一者,並且晶圓儲存單元(圖8的804)可從平坦化裝置(圖8的802)運送到另一加工腔室。在其他實施例中,第一運送機器人810可將基底102運送到與平坦化裝置(圖8的802)分離的另一加工腔室(未示出)。
如圖16A的剖視圖1600A中所示,在一些實施例中,另一機器人1602可用於將基底102從晶圓儲存單元(圖8的804)運送1606到沉積腔室1605內的沉積晶圓卡盤1607上。在一些實施例中,沉積腔室1605由沉積腔室殼體1601界定,沉積腔室殼體1601被打開1604用於將基底102運送1606到沉積腔室1605中。在一些實施例中,沉積腔室1605被配置成執行沉積製程(例如PVD、CVD、ALD等)以沉積另一種材料並在第一介電層108及第一導電結構112之上形成另一層。在一些實施例中,當基底102在平坦化裝置(圖8的802)與沉積腔室1605之間運送時,抗氧化層1404保留在第一導電結構112上。因此,抗氧化層1404防止最頂表面112t在平坦化裝置(圖8的802)與沉積腔室1605之間氧化。
如圖16B的剖視圖1600B中所示,沉積腔室殼體1601
被關閉,然後執行移除製程1608以從第一導電結構112的最頂表面112t移除抗氧化層(圖16A的1404)。在一些實施例中,移除製程1608是將在沉積腔室1605中發生的沉積製程的預清潔步驟。在一些實施例中,由於抗氧化層(圖16A的1404)不包含金屬氧化物,所使用的移除製程1608可不太苛刻,從而減輕對第一導電結構112及第一介電層108的移除及/或損壞。舉例來說,在一些實施例中,移除製程1608可為或包括熱除氣製程(thermal degas process)或藉由電漿反應性預清潔(plasma reactive preclean,PRC)製程。在一些此種實施例中,第一導電結構112及第一介電層108實質上抵抗移除製程1608的移除。在一些實施例中,當移除製程1608包括熱除氣製程時,例如移除製程1608可在設定為近似攝氏350度與近似攝氏450度之間的溫度的腔室中實施持續例如近似30分鐘與近似1.5小時之間的時間。
在一些其他實施例中,由於移除製程1608是不太苛刻的移除製程,因而少量的抗氧化層(圖16A的1404)可保留在第一導電結構112上。舉例來說,在一些實施例中,如果次磷酸被作為抑制劑化合物及還原劑,則在移除製程1608之後,少量的磷酸鹽可能被留在第一導電結構112的最頂表面112t上。然而,在一些此種實施例中,儘管可存在少量的抗氧化層(圖16A的1404),但是第一導電結構112的最頂表面112t的大部分不存在抗氧化層,使得第一導電結構112及將在第一導電結構112之上形成的任何附加的導電結構之間的接觸電阻不會受到顯著影響。
由於抗氧化層(圖16A的1404)移除及/或防止第一導電結構112上的金屬氧化物,並且由於移除製程1608對於移除抗氧化層(圖16A的1404)不是非常苛刻,在維持實質上共面的第一導電結構112的最頂表面112t與第一介電層108的最頂表面108t的同時,可執行平坦化後清潔製程,以提高整個器件的可靠性。
圖17示出與圖5至圖16B中所示方法對應的方法1700的一些實施例的流程圖。
儘管方法1700在以下被示出及闡述為一系列動作或事件,但應瞭解,此類動作或事件的所示次序不應被解釋為具有限制意義。舉例來說,一些動作可以不同的次序發生及/或與除本文中所示及/或所述的那些動作或事件之外的其他動作或事件同時發生。另外,可能並非所有示出的動作均是實行本文說明的一個或多個方面或實施例所必需的。此外,本文中所示的動作中的一者或多者可在一個或多個單獨的動作及/或階段中施行。
在動作1702處,在基底之上形成介電層。圖5示出與動作1702對應的一些實施例的剖視圖500。
在動作1704處,將介電層圖案化以在介電層中形成開口。圖6示出與動作1704對應的一些實施例的剖視圖600。
在動作1706處,在介電層的開口內形成導電材料。圖7示出與動作1702對應的一些實施例的剖視圖700。
在動作1708處,執行平坦化製程以移除導電材料的佈置在介電層之上的部分,從而在介電層的開口內形成導電特徵。圖
10及圖11示出與動作1708對應的一些實施例的剖視圖1000。
在動作1710處,在導電特徵的上表面上形成抗氧化層。圖14C示出與動作1710對應的一些實施例的剖視圖1400C。
在動作1712處,移除抗氧化層。圖16B示出與動作1712對應的一些實施例的剖視圖1600B。
因此,本公開涉及在平坦化製程之後在導電特徵的最頂表面之上形成包含還原劑及抑制劑化合物的抗氧化層以在各種平坦化後加工步驟期間移除金屬氧化物殘留物及/或防止金屬氧化物殘留物形成在導電特徵上。
因此,在一些實施例中,本公開涉及一種方法,所述方法包括:在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵;在所述導電特徵的上表面上形成抗氧化層;以及移除所述抗氧化層。
在一些實施例中,所述抗氧化層是在平坦化後乾燥製程期間形成的,其中所述平坦化後乾燥製程包括乾燥溶液。在一些實施例中,所述抗氧化層是藉由以下方式形成:執行平坦化後乾燥製程,其中所述平坦化後乾燥製程使用乾燥溶液、還原劑及抑制劑化合物的混合物,其中所述乾燥溶液被配置成移除所述介電層及所述導電特徵上因先前的清潔製程而存在的任何清潔溶液,所述還原劑被配置成對包含所述導電材料及氧的氧化化合物進行
還原,所述抑制劑化合物被配置成結合到所述導電特徵的最頂表面,及所述抗氧化層包含所述還原劑及所述抑制劑化合物。在一些實施例中,移除所述抗氧化層是藉由熱除氣製程或藉由電漿反應性預清潔製程執行的。在一些實施例中,在移除所述抗氧化層之後,所述導電特徵的最頂表面與所述介電層的最頂表面實質上共面。在一些實施例中,所述介電層實質上抵抗在移除所述抗氧化層期間的移除。在一些實施例中,所述抗氧化層是藉由以下方式形成:對所述導電特徵施加還原劑化合物,所述還原劑化合物被配置成對包含所述導電材料及氧的氧化化合物進行還原;以及對所述導電特徵施加抑制劑化合物,所述抑制劑化合物被配置成結合到所述導電特徵的最頂表面,其中所述抗氧化層包含所述還原劑化合物及所述抑制劑化合物。在一些實施例中,所述還原劑化合物與所述抑制劑化合物相同。在一些實施例中,所述還原劑化合物與所述抑制劑化合物不同。
在其他實施例中,本公開涉及一種方法,所述方法包括:在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵,其中所述平坦化製程是在第一加工腔室中執行的;將所述基底從所述第一加工腔室運送到第二加工腔室;在所述第二加工腔室中執行平坦化後清潔製程,以對所述導電特徵的最頂表面及所述介電層的最頂表面
進行清潔;將所述基底從所述第二加工腔室運送到第三加工腔室;在所述第三加工腔室中執行平坦化後乾燥製程;在所述導電特徵的所述最頂表面上形成抗氧化層;以及從所述導電特徵的所述最頂表面移除所述抗氧化層。
在一些實施例中,在形成所述抗氧化層之後且在移除所述抗氧化層之前,將所述基底從所述第三加工腔室運送到第四加工腔室。在一些實施例中,移除所述抗氧化層利用乾式蝕刻劑。在一些實施例中,所述平坦化製程包括化學機械平坦化製程。在一些實施例中,在所述移除所述抗氧化層之後,所述導電特徵的最頂表面與所述介電層的最頂表面實質上共面。在一些實施例中,所述介電層實質上抵抗在移除所述抗氧化層期間的移除。在一些實施例中,形成所述抗氧化層是與執行所述平坦化後乾燥製程同時實施,其中形成所述抗氧化層及執行所述平坦化後乾燥製程是藉由以下方式實施:對所述導電特徵及所述介電層施加主要乾燥溶劑,所述主要乾燥溶劑被配置成移除因所述平坦化後清潔製程造成的任何過量的清潔溶液;對所述導電特徵施加還原劑,所述還原劑被配置成對包含所述導電材料及氧的氧化化合物進行還原;以及施加抑制劑化合物,所述抑制劑化合物被配置成結合到所述導電特徵的最頂表面,其中所述抗氧化層包含所述還原劑及所述抑制劑化合物。在一些實施例中,所述主要乾燥溶劑包含異丙醇。
在又一些實施例中,本公開涉及一種器件,所述器件包括:第一介電層,佈置在基底之上;第一導電結構,佈置在所述
第一介電層內;第二介電層,佈置在所述第一導電結構及所述第一介電層之上;以及第二導電結構,佈置在所述第二介電層內且直接接觸所述第一導電結構,其中所述第二導電結構包括比所述第二導電結構的最底表面寬的最頂表面,其中所述第二導電結構的所述最頂表面與所述第二介電層的最頂表面實質上共面。
在一些實施例中,所述第二導電結構的所述最頂表面佈置在距所述基底的最頂表面第一距離處,其中所述第二介電層的所述最頂表面佈置在距所述基底的所述最頂表面第二距離處,其中所述第二距離等於所述第一距離。在一些實施例中,在所述第二導電結構的所述最頂表面的一些部分上佈置有磷酸鹽殘留物。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1700:方法
1702、1704、1706、1708、1710、1712:動作
Claims (10)
- 一種半導體器件的製造方法,包括:在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵;在所述導電特徵的上表面上形成抗氧化層;以及移除所述抗氧化層。
- 如請求項1所述的半導體器件的製造方法,其中所述抗氧化層是在平坦化後乾燥製程期間形成的,其中所述平坦化後乾燥製程包括乾燥溶液。
- 如請求項1所述的半導體器件的製造方法,其中所述抗氧化層是藉由以下方式形成:執行平坦化後乾燥製程,其中所述平坦化後乾燥製程使用乾燥溶液、還原劑及抑制劑化合物的混合物,其中所述乾燥溶液被配置成移除所述介電層及所述導電特徵上因先前的清潔製程而存在的任何清潔溶液,所述還原劑被配置成對包含所述導電材料及氧的氧化化合物進行還原,所述抑制劑化合物被配置成結合到所述導電特徵的最頂表面,及 所述抗氧化層包含所述還原劑及所述抑制劑化合物。
- 如請求項1所述的半導體器件的製造方法,其中移除所述抗氧化層是藉由熱除氣製程或藉由電漿反應性預清潔製程執行的。
- 如請求項1所述的半導體器件的製造方法,其中在移除所述抗氧化層之後,所述導電特徵的最頂表面與所述介電層的最頂表面實質上共面。
- 如請求項1所述的半導體器件的製造方法,其中所述介電層實質上抵抗在移除所述抗氧化層期間的移除。
- 一種半導體器件的製造方法,包括:在基底之上形成介電層;將所述介電層圖案化,以在所述介電層中形成開口;在所述介電層的所述開口內形成導電材料;執行平坦化製程,以移除所述導電材料的佈置在所述介電層之上的部分,從而在所述介電層的所述開口內形成導電特徵,其中所述平坦化製程是在第一加工腔室中執行的;將所述基底從所述第一加工腔室運送到第二加工腔室;在所述第二加工腔室中執行平坦化後清潔製程,以對所述導電特徵的最頂表面及所述介電層的最頂表面進行清潔;將所述基底從所述第二加工腔室運送到第三加工腔室;在所述第三加工腔室中執行平坦化後乾燥製程;在所述導電特徵的所述最頂表面上形成抗氧化層;以及 從所述導電特徵的所述最頂表面移除所述抗氧化層。
- 如請求項7所述的半導體器件的製造方法,其中形成所述抗氧化層是與執行所述平坦化後乾燥製程同時實施,其中形成所述抗氧化層及執行所述平坦化後乾燥製程是藉由以下方式實施:對所述導電特徵及所述介電層施加主要乾燥溶劑,所述主要乾燥溶劑被配置成移除因所述平坦化後清潔製程造成的任何過量的清潔溶液;對所述導電特徵施加還原劑,所述還原劑被配置成對包含所述導電材料及氧的氧化化合物進行還原;以及施加抑制劑化合物,所述抑制劑化合物被配置成結合到所述導電特徵的最頂表面,其中所述抗氧化層包含所述還原劑及所述抑制劑化合物。
- 一種半導體器件,包括:第一介電層,佈置在基底之上;第一導電結構,佈置在所述第一介電層內;第二介電層,佈置在所述第一導電結構及所述第一介電層之上;以及第二導電結構,佈置在所述第二介電層內且直接接觸所述第一導電結構,其中所述第二導電結構包括比所述第二導電結構的最底表面寬的最頂表面,其中所述第二導電結構的所述最頂表面與所述第二介電層的最頂表面實質上共面,在所述第二導電結構 的所述最頂表面的一些部分上佈置有磷酸鹽殘留物。
- 如請求項9所述的半導體器件,其中所述第二導電結構的所述最頂表面佈置在距所述基底的最頂表面第一距離處,其中所述第二介電層的所述最頂表面佈置在距所述基底的所述最頂表面第二距離處,其中所述第二距離等於所述第一距離。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163160194P | 2021-03-12 | 2021-03-12 | |
| US63/160,194 | 2021-03-12 | ||
| US17/337,803 | 2021-06-03 | ||
| US17/337,803 US11854822B2 (en) | 2021-03-12 | 2021-06-03 | Anti-oxidation layer to prevent dielectric loss from planarization process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI774481B true TWI774481B (zh) | 2022-08-11 |
| TW202236504A TW202236504A (zh) | 2022-09-16 |
Family
ID=82166828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110126874A TWI774481B (zh) | 2021-03-12 | 2021-07-21 | 半導體器件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US11854822B2 (zh) |
| CN (1) | CN114709167A (zh) |
| TW (1) | TWI774481B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201030897A (en) * | 2008-08-29 | 2010-08-16 | Globalfoundries Inc | Enhancing structural integrity of low-k dielectrics in metallization systems of semiconductor devices by using a crack suppressing material layer |
| TW201916105A (zh) * | 2017-09-29 | 2019-04-16 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
| TW202025388A (zh) * | 2018-09-24 | 2020-07-01 | 台灣積體電路製造股份有限公司 | 半導體內連接結構之製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142579A (ja) * | 2001-11-07 | 2003-05-16 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| US7332422B2 (en) * | 2005-01-05 | 2008-02-19 | Chartered Semiconductor Manufacturing, Ltd. | Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment |
| WO2006125461A1 (en) * | 2005-05-25 | 2006-11-30 | Freescale Semiconductor, Inc | Treatment solution and method of applying a passivating layer |
-
2021
- 2021-06-03 US US17/337,803 patent/US11854822B2/en active Active
- 2021-07-21 TW TW110126874A patent/TWI774481B/zh active
- 2021-07-28 CN CN202110858673.0A patent/CN114709167A/zh active Pending
-
2023
- 2023-11-20 US US18/514,010 patent/US12341019B2/en active Active
-
2025
- 2025-05-31 US US19/224,736 patent/US20250293038A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201030897A (en) * | 2008-08-29 | 2010-08-16 | Globalfoundries Inc | Enhancing structural integrity of low-k dielectrics in metallization systems of semiconductor devices by using a crack suppressing material layer |
| TW201916105A (zh) * | 2017-09-29 | 2019-04-16 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
| TW202025388A (zh) * | 2018-09-24 | 2020-07-01 | 台灣積體電路製造股份有限公司 | 半導體內連接結構之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12341019B2 (en) | 2025-06-24 |
| US20220293429A1 (en) | 2022-09-15 |
| US11854822B2 (en) | 2023-12-26 |
| US20240087906A1 (en) | 2024-03-14 |
| CN114709167A (zh) | 2022-07-05 |
| US20250293038A1 (en) | 2025-09-18 |
| TW202236504A (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI414041B (zh) | Semiconductor device manufacturing method | |
| TWI405251B (zh) | Semiconductor device manufacturing method | |
| TWI557809B (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法 | |
| US9368452B2 (en) | Metal conductor chemical mechanical polish | |
| TWI812840B (zh) | 半導體元件製造處理及半導體結構 | |
| JP2010524261A (ja) | ボイドの無いコンタクトプラグ | |
| CN104347417A (zh) | Mos晶体管的形成方法 | |
| US5989984A (en) | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power | |
| US6727187B2 (en) | Fabrication method for semiconductor device | |
| CN101286473B (zh) | 半导体器件的制造方法 | |
| JP5507654B2 (ja) | 半導体装置の製造方法 | |
| TWI774481B (zh) | 半導體器件及其製造方法 | |
| CN116913893A (zh) | 半导体元件 | |
| WO2013125449A1 (ja) | 半導体装置の製造方法、記憶媒体及び半導体装置 | |
| TW202439396A (zh) | 使用區域選擇性沉積的電子裝置製造 | |
| CN114156228A (zh) | 半导体结构及其形成方法 | |
| CN114156255B (zh) | 半导体结构及其形成方法 | |
| CN115513179B (zh) | 半导体结构及其形成方法 | |
| JP2001308054A (ja) | 半導体装置の製造方法 | |
| TWI809930B (zh) | 具有襯層結構的半導體元件 | |
| US20230136499A1 (en) | Selective Passivation Of Damaged Nitride | |
| CN113594134B (zh) | 半导体结构及其形成方法 | |
| JP2007311461A (ja) | 半導体装置の製造方法 | |
| JP2001319971A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH11204520A (ja) | 半導体集積回路装置およびその製造方法 |