[go: up one dir, main page]

TWI774010B - 光子半導體元件的封裝及其製造方法 - Google Patents

光子半導體元件的封裝及其製造方法 Download PDF

Info

Publication number
TWI774010B
TWI774010B TW109121210A TW109121210A TWI774010B TW I774010 B TWI774010 B TW I774010B TW 109121210 A TW109121210 A TW 109121210A TW 109121210 A TW109121210 A TW 109121210A TW I774010 B TWI774010 B TW I774010B
Authority
TW
Taiwan
Prior art keywords
optical
interposer
substrate
semiconductor element
photonic
Prior art date
Application number
TW109121210A
Other languages
English (en)
Other versions
TW202133353A (zh
Inventor
伊斯蘭 賴比爾
斯帝芬 魯蘇
宋巍巍
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202133353A publication Critical patent/TW202133353A/zh
Application granted granted Critical
Publication of TWI774010B publication Critical patent/TWI774010B/zh

Links

Images

Classifications

    • H10W90/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H10W72/0198—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H10W40/22—
    • H10W72/20—
    • H10W95/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H10W70/095—
    • H10W70/611—
    • H10W72/252—
    • H10W72/874—
    • H10W90/401—
    • H10W90/724—
    • H10W90/792—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一種光子半導體元件的封裝包含附接至封裝基底的光學 中介層，其中光學中介層包含矽波導；第一光子組件，以光學方式耦接至矽波導；第二光子組件；以光學方式耦接至矽波導；以及內連線結構，在矽波導、第一光子組件以及第二光子組件之上延伸，其中內連線結構電連接至第一光子組件及第二光子組件；第一半導體元件，附接至內連線結構，其中第一半導體元件經由內連線結構電連接至第一光子組件，以及第二半導體元件，附接至內連線結構，其中第二半導體元件經由內連線結構電連接至第二光子組件。

Description

光子半導體元件的封裝及其製造方法
本揭露是有關於光子半導體元件的封裝及其製造方法。
電子傳訊及處理為一種用於訊號傳輸及處理的技術。特別是由於將光纖相關的應用用於訊號傳輸，光學傳訊及處理近年來已愈來愈多地用於更多應用中。
光學傳訊及處理通常與電子傳訊及處理組合以提供完全成熟的應用。舉例而言，光纖可用於長距離訊號傳輸，且電訊號可用於短距離訊號傳輸以及處理及控制。
依據本揭露實施例提出一種光子半導體元件的封裝，包括：第一光學中介層，附接至封裝基底，其中所述第一光學中介層包括：第一波導，位於第一基底上；以及至少一個光子組件，位於所述第一基底上，其中所述至少一個光子組件以光學方式耦接至所述第一波導；第二光學中介層，附接至所述封裝基底，其中所述第二光學中介層包括：第二波導，位於第二基底上；以及至少一個光子組件，位於所述第二基底上，其中所述至少一個光子組件以光 學方式耦接至所述第二波導；電中介層，附接至所述封裝基底，其中所述電中介層包括第三基底上的內連線結構；第一半導體元件，附接至所述第一光學中介層及所述電中介層，其中所述第一半導體元件電連接至所述第一光學中介層的所述至少一個光子組件及所述電中介層的所述內連線結構；以及第二半導體元件，附接至所述第二光學中介層及所述電中介層，其中所述第二半導體元件電連接至所述第二光學中介層的所述至少一個光子組件及所述電中介層的所述內連線結構。
依據本揭露實施例提出一種光子半導體元件的封裝，包括：光學中介層，附接至封裝基底，其中所述光學中介層包括：矽波導；第一光子組件，以光學方式耦接至所述矽波導；第二光子組件，以光學方式耦接至所述矽波導；以及內連線結構，在所述矽波導、所述第一光子組件以及所述第二光子組件之上延伸，其中所述內連線結構電連接至所述第一光子組件及所述第二光子組件；第一半導體元件，附接至所述內連線結構，其中所述第一半導體元件經由所述內連線結構電連接至所述第一光子組件；以及第二半導體元件，附接至所述內連線結構，其中所述第二半導體元件經由所述內連線結構電連接至所述第二光子組件。
依據本揭露實施例提出一種光子半導體元件的封裝的製造方法，包括：形成第一光學中介層，包括：圖案化置於第一基底上的矽層以形成波導；鄰近於所述波導形成光偵測器及光學調變器；在所述波導、所述光偵測器以及所述光學調變器之上形成介電層；以及形成延伸穿過所述介電層以接觸所述光偵測器及所述光學調變器的導電接觸窗；形成電中介層，包括：形成延伸穿過第二 基底的穿孔；以及在所述穿孔及所述第二基底上形成重佈線結構；將所述第一光學中介層及所述電中介層附接至內連線基底；以及將第一半導體元件附接至所述第一光學中介層及所述電中介層，其中所述第一半導體元件電連接至所述第一光學中介層及所述電中介層。
100、100A、100B、450、550、650、750:光學中介層
102:BOX基底
102A:矽層
102B:氧化層
102C、202:基底
104:波導
108:介電層
111、205:開口
112、206:通孔
113:接觸窗
114:鈍化層
116:接觸墊
120:光偵測器
120A、120B、122A、122B:光子組件
122:光學調變器
124:光柵耦合器
130、304:導電接墊
132、226:導電連接件
140:反射器
142:光學組件
144:邊緣耦合器
150:光纖
152:凹口
160:第一載體/第一載體基底
162、260:第二載體基底
200:電中介層
210:第一內連線結構
212A、212B、212C、222A、222B:介電層
214A、214B、224:金屬化圖案
216:接墊
220:第二內連線結構
225:凸塊下金屬化結構
262:第三載體基底
300、400、500、600:計算系統
302、502:內連線基底
310、310A、310B、310C、310D:半導體元件
312、314、322、324:半導體晶粒
316、326:介面電路
330:散熱器
404、504:導線
410、510:內連線結構
604:光子開關網路
620:光學開關元件
700:計算單元
800:計算網路
結合隨附圖式閱讀以下詳細描述時會最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1至圖9繪示根據一些實施例的形成光學中介層的中間步驟的橫截面視圖。
圖10繪示根據一些實施例的具有耦接至光纖的光柵耦合器的光學中介層的橫截面視圖。
圖11繪示根據一些實施例的具有耦接至光纖的邊緣耦合器的光學中介層的橫截面視圖。
圖12至圖18繪示根據一些實施例的形成電中介層的中間步驟的橫截面視圖。
圖19繪示根據一些實施例的計算系統的橫截面視圖。
圖20繪示根據一些實施例的計算系統的平面視圖。
圖21A至圖21B繪示根據一些實施例的計算系統的橫截面視圖及平面視圖。
圖22A至圖22B繪示根據一些實施例的計算系統的橫截面視 圖及平面視圖。
圖23A至圖23B繪示根據一些實施例的計算系統的橫截面視圖及平面視圖。
圖24繪示根據一些實施例的計算單元的橫截面視圖。
圖25繪示根據一些實施例的具有多個計算單元的計算網路的示意圖。
以下揭露內容提供用於實施本發明的不同特徵的許多不同實施例或實例。以下描述組件及配置的具體實例是為了簡化本揭露。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，在第二特徵之上或第二特徵上形成第一特徵可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不規定所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，可在本文中使用諸如「在......之下(beneath)」、「在......下方(below)」、「下部(lower)」、「在......上方(above)」、「上部(upper)」以及類似者的空間相對術語來描述如在圖式中所示出的一個部件或特徵與另一(些)部件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地 進行解釋。
在本揭露中，描述計算系統及其形成的各種態樣。根據一些實施例，提供包含光子組件及電子元件二者的三維(Three-dimensional；3D)封裝及形成其的方法。特定而言，包括波導及光子組件的光學中介層可實現計算系統的光通訊。光纖可附接至光學中介層，以提供與外部組件的光通訊。光學中介層亦可具有有助於計算系統內的組件之間的光通訊的波導。根據一些實施例，示出形成計算系統的中間階段。論述一些實施例的一些變化。貫穿各視圖及說明性實施例，相同的附圖標號用以指示相同部件。
圖1至圖11繪示根據一些實施例的形成光學中介層100(參見圖10至圖11)的中間步驟的橫截面視圖。在一些實施例中，光學中介層100充當光學內連線，所述光學內連線實現計算系統(例如，圖19的計算系統300)中的高頻寬光通訊。首先參照圖1，根據一些實施例，埋入式氧化物(「buried oxide；BOX」)基底102附接至第一載體160。第一載體160可為例如晶圓(例如，矽晶圓)、面板、玻璃基底、陶瓷基底或類似者。BOX基底102可使用例如黏著劑或釋放層(未繪示)附接至第一載體160。
BOX基底102包含形成於基底102C之上的氧化層102B及形成於氧化層102B之上的矽層102A。舉例而言，基底102C可為諸如玻璃、陶瓷、介電質、半導體、類似者或其組合的材料。在一些實施例中，基底102C可為諸如塊狀半導體或類似者的半導體基底，所述半導體基底可為經摻雜的(例如，摻雜有p型或n型摻質)或未經摻雜的。基底102C可為晶圓，諸如矽晶圓(例如，12英吋矽晶圓)。亦可使用其他基底，諸如多層或梯度基底。在一 些實施例中，基底102C的半導體材料可包含矽；鍺；化合物半導體(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)；合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)；類似者或其組合。氧化層102B可為例如氧化矽或類似者。在一些實施例中，氧化層102B可具有在約0.5微米與約4微米(在一些實施例中)之間的厚度。在一些實施例中，矽層102A可具有在約0.1微米與約1.5微米之間的厚度。此等厚度為實例，且其他值為可能的且將其視為在本揭露的範疇內。BOX基底102可稱為具有前側或前表面(例如，圖1中面朝上的一側)及背側或背表面(例如，圖1中面朝下的一側，該側附接至第一載體160)。
在圖2中，根據一些實施例，將矽層102A圖案化以形成用於波導104及光子組件的矽區。矽層102A可使用合適的微影及蝕刻技術來圖案化。舉例而言，在一些實施例中，於矽層102A之上形成硬罩幕層(例如，未繪示在圖2中的氮化層或其他介電材料)，並將其圖案化。然後，可使用一或多種蝕刻技術(諸如乾式蝕刻及/或濕式蝕刻技術)將硬罩幕層的圖案轉移至矽層102A。舉例而言，矽層102A可經蝕刻以形成限定波導104的凹口，其中剩餘的矽區形成波導104，且其中剩餘的未凹陷部分的側壁限定波導104的側壁。在一些實施例中，可使用多於一種微影及蝕刻順序以圖案化矽層102A。可自矽層102A圖案化一個波導104或多個波導104。若形成多個波導104，則多個波導104可為單獨的獨立波導104，或則可以將多個波導104連接為單個連續結構。在一些實施例中，波導104中的一個或多個形成連續迴路。波導104的其 他組態或配置為可能的。
仍參考圖2，根據一些實施例，諸如光偵測器120、光學調變器122以及光柵耦合器124的光子組件亦形成於矽層102A中。光子組件以光學方式耦接至波導104以與波導104內的光訊號相互作用，且可物理接觸波導104或與波導104分離。光子組件可與波導104整合，且可使用用於形成矽波導104的相同處理步驟中的一些或全部來形成。一或多個光偵測器120可以光學方式耦接至波導104以偵測波導104內的光訊號，且一或多個調變器122可以光學方式耦接至波導104以藉由調變波導104內的光功率來在波導104內產生光訊號。
在一些實施例中，光偵測器120可藉由例如部分蝕刻波導104的區且在蝕刻區的剩餘矽上生長磊晶材料來形成。可使用可接受的微影及蝕刻技術蝕刻波導104。舉例而言，磊晶材料可包括諸如鍺(Ge)的半導體材料，所述半導體材料可為經摻雜的或未經摻雜的。在一些實施例中，做為形成光偵測器120的一部分，可執行植入製程以在蝕刻區的矽內引入摻質。蝕刻區的矽可摻雜有p型摻質、n型摻質或組合。
在一些實施例中，調變器122可藉由例如部分蝕刻波導104的區且接著在蝕刻區的剩餘矽內植入適當的摻質來形成。可使用可接受的微影及蝕刻技術蝕刻波導104。在一些實施例中，用於光偵測器120的蝕刻區及用於調變器122的蝕刻區可使用一個或多個相同的微影或蝕刻步驟來形成。蝕刻區的矽可摻雜有p型摻質、n型摻質或組合。在一些實施例中，用於光偵測器120的蝕刻區及用於調變器122的蝕刻區可使用一個或多個相同的植入步驟 中的來植入。
在一些實施例中，一或多個光柵耦合器124可與波導104整合，且可與波導104一起形成。在一些實施例中，除了光柵耦合器124之外或用來替代光柵耦合器124，亦可包含邊緣耦合器144(參見圖11)。光柵耦合器124允許光訊號及/或光功率在上覆光纖150(參見圖10)與光學中介層100的波導104之間轉移。光柵耦合器124可藉由例如使用可接受的微影及蝕刻技術部分蝕刻波導104的區來形成。在一些實施例中，光柵耦合器124可以使用與波導104及/或其他光子組件相同的微影或蝕刻步驟來形成。在其他實施例中，光柵耦合器124在形成波導104及/或其他光子組件之後形成。
在圖3中，根據一些實施例，介電層108形成於BOX基底102的前側上。在波導104、光子組件以及氧化層102B之上可形成介電層108。介電層108可由氧化矽、氮化矽、其組合或類似者的一或多個層形成，且可由CVD、PVD、原子層沈積(atomic layer deposition；ALD)、旋塗介電質製程(spin-on-dielectric process)、類似者或其組合形成。在一些實施例中，介電層108可藉由高密度電漿化學氣相沈積(high density plasma chemical vapor deposition；HDP-CVD)、可流動CVD(flowable CVD；FCVD)(例如，在遠程電漿系統中進行CVD類材料沈積且後固化以使其轉換為諸如氧化物的其他材料)、類似者或其組合來形成。可使用由任何可接受的製程形成的其他介電材料。在一些實施例中，然後，使用諸如CMP製程、研磨製程或類似者的平坦化製程平坦化介電層108。在一些實施例中，介電層108可在氧化層102B之上形成為 具有在約1000微米與約2000微米之間的厚度，或可在波導104之上形成為具有在約800微米與約1800微米之間的厚度。此等厚度為示例，且其他值為可能的且將其視為在本揭露的範疇內。
由於波導104及介電層108的材料的折射率的差異，波導104具有較高的內反射，使得光實質上被限制在波導104內，此取決於光的波長及相應材料的折射率。在一實施例中，波導104的材料的折射率高於介電層108的材料的折射率。舉例而言，波導104可包括矽，而介電層108可包括氧化矽及/或氮化矽。
在圖4中，根據一些實施例，形成延伸至基底102C中的一或多個開口111。開口111形成為延伸穿過介電層108及氧化層102B，且部分延伸至基底102C中。開口111可藉由可接受的微影及蝕刻技術形成，諸如藉由形成光阻且將其圖案化，且接著將圖案化的光阻用作蝕刻罩幕來執行蝕刻製程。蝕刻製程可包含例如乾式蝕刻製程及/或濕式蝕刻製程。
在圖5中，根據一些實施例於開口111中形成導電材料，以形成通孔112。在一些實施例中，諸如擴散阻障層、黏著層或類似者的襯裡(未繪示)可由TaN、Ta、TiN、Ti、CoW、類似者或其組合形成於開口111中，且可使用合適的沈積製程(諸如ALD或類似者)形成。在一些實施例中，然後，可將可包含銅或銅合金的晶種層(未繪示)沈積於開口111中。使用例如ECP或無電式鍍覆在開口111中形成通孔112的導電材料。導電材料可包含例如金屬或金屬合金，諸如銅、銀、金、鎢、鈷、鋁、其合金、類似者或其組合。可執行平坦化製程(例如，CMP製程或研磨製程)以沿著介電層108的頂部表面移除過量導電材料，使得通孔112 及介電層108的頂部表面齊平。
圖5亦繪示延伸穿過介電層108且電連接至光偵測器120及調變器122的接觸窗113的形成。接觸窗113可在形成通孔112之前或之後形成，且接觸窗113的形成及通孔112的形成可共用一些步驟(諸如導電材料的沈積及/或平坦化)。在一些實施例中，接觸窗可藉由金屬鑲嵌製程(例如單金屬鑲嵌、雙金屬鑲嵌或類似者)形成。舉例而言，在一些實施例中，使用可接受的微影及蝕刻技術先在介電層108中形成接觸窗113的開口(未繪示)。然後，於開口中形成導電材料，從而形成接觸窗113。可使用CMP製程或類似者移除過量導電材料。接觸窗113的導電材料可由包含鋁、銅、鎢或類似者的金屬或金屬合金形成，其可與通孔112的導電材料相同。在其他實施例中，可使用其他技術或材料來形成接觸窗113。
在圖6中，根據一些實施例，於介電層108之上形成鈍化層114及接觸墊116。接觸墊116可與接觸窗113及通孔112形成電連接。鈍化層114可包括與上文針對介電層108所述的介電材料類似的一或多種介電材料(諸如氧化矽或氮化矽或類似者)，或可包括不同材料。鈍化層114可使用與上文針對介電層108所述的技術類似的技術或使用不同技術來形成。接觸墊116可使用諸如金屬鑲嵌製程(例如單金屬鑲嵌、雙金屬鑲嵌或類似者)的合適製程來形成接觸墊。在形成接觸墊116之後可執行平坦化製程(例如，CMP製程或類似者)，使得接觸墊116及鈍化層114的表面實質上共面。在一些實施例中，可於接觸窗113/通孔112與接觸墊116之間形成包括導線及通孔的額外層(例如，重佈線層或 類似者)，以提供額外電繞線。
在圖7中，根據一些實施例，將結構自第一載體基底160剝離、翻轉且附接至第二載體基底162。第二載體基底162可為玻璃載體基底、陶瓷載體基底、晶圓(例如，矽晶圓)或類似者。於第二載體基底162上可形成黏著層或釋放層(圖7中未繪示)，以助於結構的附接。在圖8中，根據一些實施例，基底102C的背側經薄化以暴露通孔112。基底102C可藉由CMP製程、機械研磨製程或類似者來薄化。
在圖9中，根據一些實施例，形成導電接墊130及導電連接件132。根據一些實施例，導電接墊130形成於所暴露的通孔112及基底102C上。導電接墊130可為電連接至通孔112的導電接墊或導電柱。導電接墊130可由諸如銅、另一金屬或金屬合金、類似者或其組合的導電材料形成。導電接墊130的材料可藉由諸如鍍覆的合適製程來形成。舉例而言，在一些實施例中，導電接墊130為由濺鍍、列印、電鍍、無電式鍍覆、CVD或類似者形成的金屬柱(諸如銅導柱)。金屬柱可為無焊料的且具有實質上豎直的側壁。在一些實施例中，可於導電接墊130的頂部形成金屬頂蓋層(未繪示)。金屬頂蓋層可包含鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、類似者或其組合，且可由鍍覆製程形成。在一些實施例中，可在導電接墊130之上形成凸塊下金屬化物(underbump metallization；UBM，未繪示)。在一些實施例中，諸如氧化矽或氮化矽的鈍化層(未繪示)可形成在基底102C之上，以包圍或部分覆蓋導電接墊130。
然後，根據一些實施例，於導電接墊130上可形成導電 連接件132。在其他實施例中，導電接墊130上未形成導電連接件132。導電連接件132可為例如球柵陣列封裝(ball grid array；BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection；C4)凸塊、微型凸塊、化學鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold；ENEPIG)形成的凸塊或類似者。導電連接件132可包含導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者或其組合。在一些實施例中，導電連接件132藉由經由蒸鍍、電鍍、印刷、焊料轉移、植球或類似者初始地形成焊料層來形成。一旦焊料層已形成於結構上，即可執行回焊以便將材料塑形成所要凸塊形狀。在一些實施例中，在與外部組件(例如，圖19中所繪示的內連線基底302)形成電連接之前，導電接墊130上未形成導電連接件132。
根據一些實施例，圖10及圖11示出光學中介層100。圖10示出光學中介層100，其中光纖150附接至光學中介層100，使得光纖150以光學方式耦接至光柵耦合器124。光柵耦合器124有助於光纖150與一或多個波導104之間的光訊號或光功率的傳輸。光纖150可藉由反射器140附接至光學中介層，所述反射器140可包含光學組件(例如，透鏡、鏡面、光柵、稜鏡或類似者)，以有助於光纖150與光柵耦合器124之間的光訊號或光功率的傳輸。在一些實施例中，使用光學膠將光纖150及/或反射器140附接至光學中介層100。在一些實施例中，在附接光纖150及/或反射器140之前，可使光柵耦合器124之上的鈍化層114及/或介電層108的區凹陷或將所述區移除。可使用例如合適的微影及蝕刻製程使鈍化層114及/或介電層108的區凹陷或將所述區移除。使光柵耦 合器124上方的材料凹陷或將所述材料移除可使光柵耦合器124與光纖150及/或反射器140之間的更有效的光學耦接。
除了光纖150附接至光學中介層100以使得光纖150以光學方式耦接至邊緣耦合器144之外，圖11中所繪示的光學中介層100與圖10中所繪示的光學中介層100類似。邊緣耦合器144有助於光纖150與一或多個波導104之間的光訊號或光功率的傳輸。在一些實施例中，可使鄰近於邊緣耦合器144的鈍化層114及/或介電層108的區凹陷或將所述區移除，以形成光纖150可附接在其中的凹口152。舉例而言，凹口152可為溝渠、槽(例如，V形槽)或類似者，其有助於固定光纖150且將光纖150與邊緣耦合器144對準。在一些實施例中，在凹口152內使用光學膠將光纖150附接至光學中介層100。
圖12至圖18繪示根據一些實施例的形成電中介層200(參見圖18)的中間步驟的橫截面視圖。在一些實施例中，電中介層200包含導電繞線，所述導電繞線提供計算系統(例如，圖19的計算系統300)中的組件之間的電內連。首先參照圖12，根據一些實施例，將基底202附接至第二載體基底260。第二載體基底260可為例如晶圓(例如，矽晶圓)、面板、玻璃基底、陶瓷基底或類似者。基底202可使用例如黏著劑或釋放層(未繪示)附接至第二載體基底260。
舉例而言，基底202可為諸如玻璃、陶瓷、介電質、半導體、類似者或其組合的材料。在一些實施例中，基底202可為諸如塊狀半導體或類似者的半導體基底，所述半導體基底可為經摻雜的(例如，摻雜有p型或n型摻質)或未經摻雜的。基底202可 為晶圓，諸如矽晶圓(例如，12英吋矽晶圓)。亦可使用其他基底，諸如多層或梯度基底。在一些實施例中，基底202的半導體材料可包含矽；鍺；化合物半導體(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)；合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)；類似者或其組合。基底202可稱為具有前側或前表面(例如，圖12中面朝上的一側)及背側或背表面(例如，圖12中面朝下的一側，所述側附接至第二載體基底260)。在一些實施例中，基底202不含主動元件及/或被動元件。在其他實施例中，基底202包含主動元件及/或被動元件。
圖12亦示出根據一些實施例，形成為延伸至基底202中的一或多個開口205。開口205可部分延伸至基底202中。開口205可藉由可接受的微影及蝕刻技術形成，諸如藉由形成光阻且將其圖案化，且接著將經圖案化光阻用作蝕刻罩幕來執行蝕刻製程。蝕刻製程可包含例如乾式蝕刻製程及/或濕式蝕刻製程。
在圖13中，根據一些實施例，導電材料形成於開口205中，由此形成通孔206。在一些實施例中，諸如擴散阻障層、黏著層或類似者的襯裡(未繪示)可由TaN、Ta、TiN、Ti、CoW、類似者或其組合形成於開口205中，且可使用諸如ALD或類似者的合適沈積製程來形成。在一些實施例中，然後，可將可包含銅或銅合金的晶種層(未繪示)沈積於開口205中。使用例如ECP、無電式鍍覆或類似者在開口205中形成通孔206的導電材料。導電材料可包含例如金屬或金屬合金，諸如銅、銀、金、鎢、鈷、鋁、其合金、類似者或其組合。可執行平坦化製程(例如，CMP製程 或研磨製程)以沿著基底202的頂部表面移除過量導電材料，使得通孔206及基底202的頂部表面齊平。
在圖14中，於基底202及通孔206之上形成第一內連線結構210。在所示實施例中，第一內連線結構210包含介電層212A至介電層212C；金屬化圖案214A至金屬化圖案214B(有時稱為重佈線層或重佈線)；以及接墊216。第一內連線結構210繪示為具有兩個層的金屬化圖案(金屬化圖案214A及金屬化圖案214B)的示意性實例，但第一內連線結構210可具有比所繪示的更多或更少的介電層及金屬化圖案。若更少介電層及金屬化圖案待形成，則可省略下文所論述的步驟及製程。若更多介電層及金屬化圖案待形成，則可重複下文所論述的步驟及製程。
首先於基底202及通孔206上沈積介電層212A。在一些實施例中，介電層212A由諸如聚苯并噁唑(polybenzoxazole；PBO)、聚醯亞胺、苯環丁烷(benzocyclobutene；BCB)或類似者的聚合材料形成。在其他實施例中，介電層212A由以下各者形成：氮化物，諸如氮化矽；氧化物，諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass；BPSG)或類似者；或類似者。介電層212A可藉由任何可接受的沈積製程(諸如旋轉塗佈、CVD、ALD、疊層、類似者或其組合)來形成。然後，將介電層212A圖案化以暴露部分的穿孔206。圖案化可使用可接受的製程來執行，諸如在介電層212A為感光性材料時藉由使介電層212A暴露於光下，或藉由使用例如非等向性蝕刻來蝕刻而執行。若介電層212A為感光性材料，則介電層212A 可在曝光之後顯影。
然後，於介電層212A上形成金屬化圖案214A。金屬化圖案214A包含在介電層212A的主表面上且沿著所述主表面延伸的線部分(亦稱為導線)。金屬化圖案214A更包含延伸穿過介電層212A以物理耦接及電耦接通孔206的通孔部分(亦稱為導通孔)。做為用以形成金屬化圖案214A的實例，於介電層212A之上形成晶種層。在一些實施例中，晶種層為金屬層，所述金屬層可為單個層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及所述鈦層之上的銅層。晶種層可使用例如物理氣相沈積(physical vapor deposition；PVD)或類似者來形成。然後在晶種層上形成光阻並將其圖案化。光阻可藉由旋轉塗佈或類似者來形成，且可暴露於光下以圖案化。光阻的圖案對應於金屬化圖案214A。圖案化形成的開口穿過光阻以暴露晶種層。於光阻的開口中以及晶種層的所暴露部分上形成導電材料。導電材料可藉由鍍覆(諸如電鍍或無電式鍍覆)或類似者來形成。導電材料可包括金屬，比如銅、鈦、鎢、鋁或類似者。然後，將光阻及晶種層上未形成導電材料的部分移除。光阻可藉由可接受的灰化或剝離製程(諸如使用氧電漿或類似者)來移除。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程(諸如藉由濕式蝕刻或乾式蝕刻)來移除晶種層的被暴露部分。晶種層及導電材料的剩餘部分形成金屬化圖案214A。
然後，將介電層212B沈積於金屬化圖案214A及介電層212A上。介電層212B可以與介電層212A類似的方式形成，且可由與介電層212A類似的材料形成。隨後形成金屬化圖案214B。 金屬化圖案214B包含在介電層212B的主表面上且沿著所述主表面延伸的線部分。金屬化圖案214B更包含延伸穿過介電層212B以物理耦接及電耦接金屬化圖案214A的通孔部分。金屬化圖案214B可以與金屬化圖案214A類似的方式且由與金屬化圖案214A類似的材料形成。
在一些實施例中，第一內連線結構210的不同金屬化圖案具有與第一內連線結構210的其他金屬化圖案不同的大小。舉例而言，金屬化圖案214B的導線及/或通孔可比金屬化圖案214A的導線及/或通孔更寬或更粗。另外，金屬化圖案214B可形成為比金屬化圖案214A更大的間距。金屬化圖案214B為第一內連線結構210的最頂部金屬化圖案。因而，第一內連線結構210的所有中間金屬化圖案(例如，金屬化圖案214A)置於金屬化圖案214B與基底202之間。
於金屬化圖案214B及介電層212B上沈積介電層212C。介電層212C可以與介電層212A或介電層212B類似的方式形成，且可由與介電層212A或介電層212B相同的材料形成。介電層212C為第一內連線結構210的最頂部介電層。因而，第一內連線結構210的所有金屬化圖案(例如，金屬化圖案214A至金屬化圖案214B)置於介電層212C與基底202之間。另外，第一內連線結構210的所有中間介電層(例如，介電層212A至介電層212B)置於介電層212C與基底202之間。
應瞭解，第一內連線結構210可包含任何數目的介電層及金屬化圖案。若有更多介電層及金屬化圖案待形成，則可重複與上文所述的步驟及製程類似的步驟及製程。金屬化圖案可包含導 線以及導通孔。導通孔可在金屬化圖案的形成期間藉由在下伏介電層的開口中形成金屬化圖案的晶種層及導電材料來形成。因此，導通孔可內連且電耦接各種導線。在其他實施例中，第一內連線結構210的金屬化圖案可使用與上文所描述的不同的製程來形成，諸如藉由使用金屬鑲嵌製程，例如雙金屬鑲嵌、單金屬鑲嵌或類似者。
仍參考圖14，根據一些實施例，形成用於外部電連接至第一內連線結構210的接墊216。在形成接墊216的實例中，首先將最頂部介電層212C圖案化以形成暴露部分的最頂部金屬化圖案214B的開口。圖案化可使用可接受的製程來執行，諸如在介電層212C為感光性材料時藉由使介電層212C暴露於光下，或藉由使用例如非等向性蝕刻來蝕刻而執行。若介電層212C為感光性材料，則介電層212C可在曝光之後顯影。
接墊216可由導電材料(諸如與金屬化圖案214A至金屬化圖案214B相同的材料)形成，且可使用與金屬化圖案214A至金屬化圖案214B類似的製程形成(例如，鍍覆)。接墊216可具有延伸穿過最頂部介電層212C以物理耦接及電耦接最頂部金屬化圖案214B的通孔部分。在一些實施例中，接墊216具有在介電層212C的主表面上且沿著所述主表面延伸的部分。在一些實施例中，接墊216具有與金屬化圖案214A至金屬化圖案214B不同的大小(例如，寬度、厚度等)。在形成接墊216之後可執行平坦化製程(例如，CMP製程或類似者)，使得接墊216及最頂部介電層212C的表面實質上共面。在一些實施例中，接墊216可包含微型凸塊、導電接墊、凸塊下金屬化結構(underbump metallization structure；UBM)、焊料連接件及/或類似者。
在圖15中，將結構自第二載體基底260剝離、翻轉且附接至第三載體基底262。第三載體基底262可為玻璃載體基底、陶瓷載體基底、晶圓(例如，矽晶圓)或類似者。黏著層或釋放層(圖15中未繪示)可形成於第三載體基底262上，以助於結構的附接。
在圖16中，根據一些實施例，將基底202的背側薄化以暴露通孔206，且形成可選的第二內連線結構220。可藉由CMP製程、機械研磨製程或類似者來使基底202薄化。在所示實施例中，第二內連線結構220包含介電層222A至介電層222B以及金屬化圖案224。第二內連線結構220可具有比所繪示的更多或更少的介電層及金屬化圖案。第二內連線結構220為可選的。在一些實施例中，代替第二內連線結構220，形成不具有金屬化圖案的介電層。
在一些實施例中，於基底202的背側及通孔206上先沈積介電層222A。介電層222A可由與第一內連線結構210的介電層212A至介電層212C中的任一者類似的材料形成，且可以與介電層212A至介電層212C類似的方式形成。隨後形成金屬化圖案224。金屬化圖案224包含在介電層222A的主表面上且沿著所述主表面延伸的線部分。金屬化圖案224更包含延伸穿過介電層222A以物理耦接及電耦接通孔206的通孔部分。金屬化圖案224可以與金屬化圖案214A至金屬化圖案214B中的任一者類似的方式且由與金屬化圖案214A至金屬化圖案214B中的任一者類似的材料形成。然後，於金屬化圖案224及介電層222A上沈積介電層222B。介電層240可以與介電層222A類似的方式形成，且可由與介電層222A相同的材料形成。
在圖17中，根據一些實施例，形成用於與第二內連線結構220形成電連接的UBM 225及導電連接件226。在圖18中，將結構自第三載體基底262剝離，從而形成電中介層200。UBM 225可具有在介電層222B的主表面上且沿著所述主表面延伸的凸塊部分，且可具有延伸穿過介電層222B以物理耦接及電耦接金屬化圖案224的通孔部分。UBM 225可由與金屬化圖案224相同的材料形成。在一些實施例中，UBM 225具有與金屬化圖案224不同的大小。
於UBM 225上形成導電連接件226。導電連接件226可與先前針對圖9所描述的導電連接件132類似。舉例而言，導電連接件226可為球柵陣列封裝(BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(C4)凸塊、微型凸塊、化學鍍鎳鈀浸金技術(ENEPIG)形成的凸塊或類似者。導電連接件226可包含導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者或其組合。在一些實施例中，藉由經由蒸鍍、電鍍、列印、焊料轉移、植球或類似者初始地形成焊料層來形成導電連接件226。一旦焊料層已形成於結構上，即可執行回焊以便將材料塑形成所要凸塊形狀。在另一實施例中，導電連接件226包括藉由濺鍍、印刷、電鍍、無電式鍍覆、CVD或類似者形成的金屬柱(諸如銅柱)。金屬柱可為無焊料的且具有實質上豎直的側壁。在一些實施例中，金屬頂蓋層形成於金屬柱的頂部。金屬頂蓋層可包含鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、類似者或其組合，且可由鍍覆製程形成。在一些實施例中，在與外部組件(例如，圖19中所繪示的內連線基底302)形成電連接之前，UBM 225上未形成導電連接件226。
圖19示出根據一些實施例的計算系統300。計算系統300包含附接至內連線基底302(亦稱為「封裝基底」)的一個或多個光學中介層100及一個或多個電中介層200以及連接至光學中介層100中的一者或多者及/或電中介層200中的一者或多者的一個或多個半導體元件310。舉例而言，圖19中所繪示的半導體元件310A電連接至光學中介層100A及電中介層200，而半導體元件310B電連接至光學中介層100B及電中介層200。藉由使用本文中所描述的光學中介層100，可在計算系統300內啟用使用光學內連線的高頻寬通訊，且可降低計算系統300的大小及/或功率消耗。光學中介層100可使用一個或多個光纖150與光學網路或外部光學連接組件通訊。本文中所描述的電中介層200的使用允許計算系統300的半導體元件310之間的電通訊。計算系統300可包含比圖19中所繪示的更多或更少的組件。光學中介層100及電中介層200可以任何合適的組態配置於計算系統300內，從而允許彈性設計及較大尺寸的光學連接的計算系統的形成。在一些實施例中，計算系統300包含可有助於散熱的可選散熱器330。將此等及其他組態視為在本揭露的範疇內。
圖19中所繪示的計算系統300包含兩個半導體元件310A與310B，但在其他實施例中，計算系統300可包含更多或更少的元件及/或與此等元件不同類型的元件。計算系統300的半導體元件310可包含類似元件、不同元件或其組合。半導體元件310可包含例如中央處理單元(central processing unit；CPU)、圖形處理單元(graphics processing unit；GPU)、特殊應用積體電路(application-specific integrated cir uit；ASIC)、高效能計算(high performance computing；HPC)晶粒、場可程式化閘陣列(field-programmable gate array；FPGA)、機器學習(machine learning；ML)元件(諸如ML加速器(有時稱為人工智慧(artificial intelligence；AI)加速器))、類似者或其組合。半導體元件310可包含記憶體元件，諸如例如揮發性記憶體，動態隨機存取記憶體(dynamic random-access memory；DRAM)、靜態隨機存取記憶體(static random-access memory；SRAM)、另一種類型的記憶體或類似者。在一些實施例中，處理及記憶體功能性可整合於同一半導體元件310內。半導體元件310可包含系統單晶片(system-on-chip；SoC)元件、積體電路上系統(system-on-integrated-circuit；SoIC)元件、「小晶片」、類似者或其組合。
在一些實施例中，計算系統300的一個或多個半導體元件310中可包含接合在一起的多個半導體晶粒。舉例而言，圖19中所繪示的半導體元件310A包含由導電連接件(例如，焊料凸塊或類似者)接合至半導體晶粒314的半導體晶粒312。做為另一實例，半導體元件310B包含藉由介電至介電接合及/或金屬至金屬接合(例如，直接接合、熔融接合、氧化物至氧化物接合、混合接合或類似者)接合至半導體晶粒324的半導體晶粒322。一個半導體元件310可包含一個、兩個或多於兩個半導體晶粒。
在一些實施例中，半導體元件310包含電路(例如，積體電路及相關聯的組件)，所述電路經組態以與一個或多個光學中介層100的光子組件(例如，光偵測器120或光學調變器122)介接。本文中，此等電路可稱為「介面電路」。舉例而言，半導體元件310A包含經組態以與光學中介層100A介接的介面電路316， 而半導體元件310B包含經組態以與光學中介層100B介接的介面電路326。半導體元件310的介面電路可定位成相對接近對應光學中介層100，諸如直接位於光學中介層100之上。半導體元件310的介面電路可包含例如控制器、驅動器、跨阻抗放大器、類似者或其組合。介面電路可包含用於處理自光子組件接收到的電訊號的電路，諸如用於處理自光偵測器120接收到的電訊號的電路，且可提供串列器/解串器(Serializer/Deserializer；SerDes)功能性。介面電路可包含用於控制光子組件的高頻信令(high-frequency signaling)的電路，諸如用於控制光學調變器122的調變的電路。在一些實施例中，介面電路可併入於諸如接合至半導體元件310的電子積體電路(electronic integrated circuit；EIC)晶片或類似者的獨立元件內。
內連線基底302可為例如玻璃基底、陶瓷基底、介電基底、有機基底(例如，有機核心)、半導體基底(例如，半導體晶圓)、類似者或其組合。在一些實施例中，內連線基底302包含導電接墊304及導電繞線(例如，導線、通孔、重佈線結構或類似者)。內連線基底302可不含主動元件或被動元件。在其他實施例中，內連線基底302可包含被動元件或主動元件。在一些實施例中，內連線基底302可為另一種類型的結構，諸如積體扇出型結構、重佈線結構或類似者。
光學中介層100的導電連接件132及電中介層200的導電連接件226可電連接至內連線基底302的導電接墊304。然後，一個或多個半導體元件310可由導電連接件(例如，焊料凸塊或類似者)電連接至光學中介層100的接觸墊116及/或電中介層200 的接墊216。在一些實施例中，一個或多個半導體元件310亦可直接連接至內連線基底302的導電接墊304。在一些實施例中，底填充材料或類似者(圖中未繪示)可形成在光學中介層100、電中介層200及/或半導體元件310的周圍、之間或下方。
在一些實施例中，計算系統300的光學中介層100接收來自光纖150的外部光訊號，所述外部光訊號使用光學中介層100的光偵測器120來偵測。然後，對應電訊號可自光偵測器120傳輸至連接至光學中介層的半導體元件310。然後，半導體元件310可處理電訊號或提供其他適當的計算功能性。在一些實施例中，半導體元件310產生可傳輸至光學中介層100的調變器122的電訊號。調變器122產生可由光纖150外部傳輸的對應光訊號。以此方式使用光學中介層100可減小計算系統300的大小、減少計算系統300的功率消耗、降低計算系統300的成本或減少計算系統300的時延，同時提供與外部光學組件的高速光通訊。
圖20繪示根據一些實施例的計算系統300的平面視圖。除了光學中介層100A及光學中介層100B各自耦接至多個光纖150之外，計算系統300與圖19中所繪示的計算系統類似。另外，光學中介層100A具有以與光學中介層100B不同的定向配置的光纖150，做為示出光纖150及光學中介層100如何在計算系統300內可具有不同組態的實例。光學中介層100、電中介層200或半導體元件310的相對大小、形狀或數目可不同於圖20中所繪示。計算系統300的組件亦可具有與圖20中所繪示的不同的配置。
圖20中所繪示的光學中介層100各自包含安裝於一個或多個凹口152內的光纖150，與圖11中所繪示的光學中介層100 類似。在其他實施例中，一個或多個光學中介層100可具有以不同方式安裝的光纖150，諸如圖10中所繪示的光纖150。在一些實施例中，光學中介層100可包含光學組件142(例如，透鏡、鏡面、光柵、稜鏡或類似者)，以有助於波導104與光子組件(例如，光偵測器120、調變器122)之間的光訊號或光功率的傳輸。如圖20中所繪示，如本文中所描述的光學中介層100的使用允許計算系統300的彈性設計。舉例而言，計算系統300的設計可針對特定應用進行最佳化。
圖21A至圖21B示出根據一些實施例的計算系統400的橫截面視圖及平面視圖。計算系統400包含附接至內連線基底302的光學中介層450以及連接至光學中介層450的一個或多個半導體元件310。除了光學中介層450亦包含包括導線404以及其他導電特徵(例如，導電接墊、通孔或類似者)的內連線結構410之外，光學中介層450可與先前所描述的光學中介層100類似。在一些實施例中，除了內連線結構410形成於如圖5中所繪示的介電層108之上之外，光學中介層450以與光學中介層100類似的方式形成。內連線結構410可使用如針對圖14中所繪示的內連線結構210所描述的類似技術來形成。內連線結構410提供半導體元件310與光學中介層450的其他組件之間的電內連。
光學中介層450包含允許計算系統400內的兩個或多於兩個半導體元件310之間的光通訊的一個或多個波導104。半導體元件310可各自連接至光子組件，所述光子組件有助於在波導104內使用光訊號進行通訊。舉例而言，圖21A繪示連接至光子組件120A/光子組件122A的半導體元件310A及連接至光子組件120B/ 光子組件122B的半導體元件310B。在一些實施例中，光學中介層450可使用一個或多個光纖150(圖21A至圖21B中未繪示)與光學網路或外部光學連接組件通訊。在一些實施例中，光學中介層450可包含諸如雷射二極體或類似者的光功率源。
本文中所描述的光學中介層450允許使用計算系統400內的光學內連線進行高頻寬通訊，此可減小計算系統400的大小及/或減少計算系統400的功率消耗。另外，光學中介層450的內連線結構410允許半導體元件310或其他組件之間的電通訊。計算系統400可包含比圖21A至圖21B中所繪示的更多或更少的組件。在一些實施例中，計算系統400包含可有助於熱耗散的可選散熱器。將此等及其他組態視為在本揭露的範疇內。
圖22A至圖22B示出根據一些實施例的計算系統500的橫截面視圖及平面視圖。計算系統500包含嵌入於內連線基底502內的光學中介層550以及連接至光學中介層550及/或內連線基底502的一個或多個半導體元件310。光學中介層550可與先前所描述的光學中介層450類似。舉例而言，光學中介層550包含波導104、光子組件(例如，光子組件120/光子組件122)以及包括導線504以及其他導電特徵(例如，導電接墊、通孔或類似者)的內連線結構510。在一些實施例中，光學中介層450以與光學中介層450類似的方式形成。內連線結構510可使用如針對圖14中所繪示的內連線結構210所描述的類似技術來形成。內連線結構510提供自半導體元件310至光學中介層550內的光子組件的電內連，且亦可提供半導體元件310之間的電內連。
除了在內連線基底502內形成凹口或空腔(光學中介層 550置放於所述凹口或空腔內)之外，內連線基底502可與先前所描述的內連線基底302類似。凹口可由合適的蝕刻製程形成。在一些實施例中，光學中介層550由黏著劑附接於內連線基底502的凹口內。光學中介層550可具有在內連線基底502的頂部表面下方、與所述頂部表面大致齊平或在所述頂部表面上方的頂部表面。
光學中介層550包含允許計算系統500內的兩個或多於兩個半導體元件310之間的光通訊的一個或多個波導104。半導體元件310可各自連接至光子組件，所述光子組件有助於在波導104內使用光訊號進行通訊。舉例而言，圖22A繪示連接至光子組件120A/光子組件122A的半導體元件310A及連接至光子組件120B/光子組件122B的半導體元件310B。在一些實施例中，光學中介層550可包含諸如雷射二極體或類似者的光功率源。
本文中所描述的光學中介層550允許使用計算系統500內的光學內連線進行高頻寬通訊，此可減小計算系統500的大小及/或減少計算系統500的功率消耗。另外，光學中介層550的內連線結構510允許半導體元件310或其他組件之間的電通訊。計算系統500可包含比圖22A至圖22B中所繪示的更多或更少的組件。在一些實施例中，計算系統500包含可有助於散熱的可選散熱器。將此等及其他組態視為在本揭露的範疇內。
圖23A至圖23B示出根據一些實施例的計算系統600的橫截面視圖及平面視圖。計算系統600包含附接至內連線基底302的光學中介層650、連接至光學中介層650的一個或多個半導體元件310以及連接至光學中介層650的一個或多個光學開關元件 620。除了光學中介層650包含電連接至光學開關元件620的光子開關網路604之外，光學中介層650可與先前所描述的光學中介層450類似。光學開關元件620使用光子開關網路604來控制光學中介層650內的光訊號的傳輸，下文更詳細地描述。
光學中介層650包含允許計算系統600內的兩個或多於兩個半導體元件310之間的光通訊的一個或多個波導104。半導體元件310可各自連接至光子組件，所述光子組件有助於在波導104內使用光訊號進行通訊。舉例而言，圖23A繪示連接至光子組件120A/光子組件122A的半導體元件310A及連接至光子組件120B/光子組件122B的半導體元件310B。與每一半導體元件310相關聯的波導104可耦接至光子開關網路604。圖23B繪示耦接至與四個半導體元件310A至310D相關聯的波導104的單個光學開關元件620，但其他數目的光學開關元件620或半導體元件310可以任何合適的配置或組態附接至光學中介層650。光子開關網路604或波導104亦可以任何合適的配置或組態配置於光學中介層650內。在一些實施例中，光學中介層650以與光學中介層450類似的方式形成。在一些實施例中，光學中介層650可包含諸如雷射二極體或類似者的光功率源。
在一些實施例中，光學開關元件620使用光子開關網路604來控制光學中介層650內的光訊號的傳輸。舉例而言，光子開關網路604可包括波導及耦接至波導104且可經控制以控制波導104內的光訊號的光子組件(例如，光學調變器等)。舉例而言，光子開關網路604可經控制以複製、重定向、改變、放大、終止、產生波導104內的光訊號或對所述光訊號執行其他功能。以此方 式，光學開關元件620可控制半導體元件310或計算系統600內的其他組件之間的資料流。光學開關元件620亦可偵測及/或處理波導104內的光訊號，且可基於此等光訊號來控制光學切換。在一些實施例中，計算系統600的半導體元件310可以被配置為光學開關元件620控制計算系統600的資料I/O的階層結構。
本文中所描述的光學中介層650允許使用計算系統600內的光學內連線在半導體元件310或其他組件之間進行高頻寬及/或長距離通訊，此可減小計算系統600的大小、減少計算系統600的時延或功率消耗。另外，光學中介層650允許半導體元件310或其他組件之間的電通訊。計算系統600可包含比圖23A至圖23B中所繪示的更多或更少的組件。在一些實施例中，計算系統600包含可有助於散熱的可選散熱器。將此等及其他組態視為在本揭露的範疇內。
圖24示出根據一些實施例的計算單元700。計算單元700包含連接至內連線基底302的光學中介層750及連接至光學中介層750的一個或多個半導體元件310。光學中介層750可與圖10或圖11中所繪示的光學中介層100類似。光學中介層750經組態以有助於自光纖150至半導體元件310或自半導體元件310至光纖150的光通訊。光學中介層750可使用一個或多個光纖150與光學網路或外部光學連接組件通訊。光學中介層750允許計算單元700的半導體元件310與外部組件之間的光通訊。舉例而言，兩個獨立計算單元700可使用光纖150以使用光訊號進行通訊。計算單元700可包含比圖24中所繪示的更多或更少的組件。
圖25繪示根據一些實施例的包括多個計算單元700的計 算網路800的示意性說明。如圖25中所繪示，每一獨立計算單元700可由光纖150以光學方式連接至一個或多個其他計算單元700。計算單元700內的光學中介層750的使用允許計算單元700之間的高頻寬光通訊。計算單元700中的一些或全部可為類似的，或一些計算單元700可在功能上或結構上不同於其他計算單元700。計算網路800可具有與圖25中所繪示的不同數目或不同組態的計算單元700。使用多個計算單元700以形成如本文中所描述的光學連接計算網路800可允許計算網路的較低功率消耗、較低時延或較高頻率操作。使用多個獨立計算單元700亦可允許改善計算網路的大小或連接性的彈性。
使用如本文中所描述的光學中介層可實現優點。光學中介層有助於使用光纖在計算系統與外部光學連接組件之間進行高速光通訊。光學中介層亦允許同一計算系統內的組件之間的高速光通訊。使用如本文中所描述的光學中介層可減小計算系統的大小、減少計算系統的功率消耗、降低計算系統的成本或減少計算系統的時延，同時提供內部及/或外部高速光通訊能力。除了光學中介層之外，亦可使用電中介層，以便在計算系統內的組件之間提供電通訊。使用光學中介層及電中介層可增加設計的彈性並降低成本。
根據本揭露的實施例，一種封裝包含：第一光學中介層，附接至封裝基底，其中第一光學中介層包含第一基底上的第一波導，及第一基底上的至少一個光子組件，其中至少一個光子組件以光學方式耦接至第一波導；第二光學中介層，附接至封裝基底，其中第二光學中介層包含第二基底上的第二波導，及第二基底上的 至少一個光子組件，其中至少一個光子組件以光學方式耦接至第二波導；電中介層，附接至封裝基底，其中電中介層包含第三基底上的內連線結構；第一半導體元件，附接至第一光學中介層及電中介層，其中第一半導體元件電連接至第一光學中介層的至少一個光子組件及電中介層的內連線結構；以及第二半導體元件，附接至第二光學中介層及電中介層，其中第二半導體元件電連接至第二光學中介層的至少一個光子組件及電中介層的內連線結構。在實施例中，所述封裝包含附接至第一光學中介層的第一光纖，其中第一光纖以光學方式耦接至第一波導。在實施例中，第一光學中介層包含第一基底上的光柵耦合器，其中第一光纖由光柵耦合器以光學方式耦接至第一波導。在實施例中，電中介層側向地置於第一光學中介層與第二光學中介層之間的封裝基底上。在實施例中，第一半導體元件包含接合至第二半導體晶粒的第一半導體晶粒。在實施例中，所述封裝包含覆蓋第一半導體元件及第二半導體元件的散熱器。在實施例中，第一基底上的至少一個光子組件包含光偵測器或光學調變器。在實施例中，第一半導體元件包含與第一光學中介層的至少一個光子組件相關聯的介面電路，且其中介面電路直接置於至少一個光子組件之上。在實施例中，第一半導體元件由第一組焊料凸塊連接至第一光學中介層且由第二組焊料凸塊連接至電中介層。
根據本揭露的實施例，一種結構包含：光學中介層，附接至封裝基底，其中光學中介層包含矽波導、以光學方式耦接至矽波導的第一光子組件、以光學方式耦接至矽波導的第二光子組件以及在矽波導、第一光子組件以及第二光子組件之上延伸的內連線 結構，其中內連線結構電連接至第一光子組件及第二光子組件；第一半導體元件，附接至內連線結構，其中第一半導體元件經由內連線結構電連接至第一光子組件；以及第二半導體元件，附接至內連線結構，其中第二半導體元件經由內連線結構電連接至第二光子組件。在實施例中，內連線結構包含電連接至第一半導體元件及第二半導體元件的至少一個導線。在實施例中，光學中介層包含電連接至內連線結構及封裝基底的穿孔。在實施例中，封裝基底包含凹口，且其中光學中介層安置於凹口內。在實施例中，所述結構包含安置於第一光子組件與第二光子組件之間的矽波導內的光學調變器，且所述結構包含附接至內連線結構的第三半導體元件，其中第三半導體元件電連接至光學調變器。在實施例中，第一半導體元件包含機器學習(ML)加速器晶粒。在實施例中，第一光子組件包含光偵測器或光學調變器。
根據本揭露的實施例，一種形成第一光學中介層的方法包含：圖案化置於第一基底上的矽層以形成波導；鄰近於波導形成光偵測器及光學調變器；在波導、光偵測器以及光學調變器之上形成介電層；以及形成延伸穿過介電層以接觸光偵測器及光學調變器的導電接觸窗；形成電中介層，包含：形成延伸穿過第二基底的穿孔；在穿孔及第二基底上形成重佈線結構；將第一光學中介層及電中介層附接至內連線基底；以及將第一半導體元件附接至第一光學中介層及電中介層，其中第一半導體元件電連接至第一光學中介層及電中介層。在實施例中，所述方法包含將光纖附接至第一光學中介層，其中光纖以光學方式耦接至波導。在實施例中，所述方法將第二光學中介層附接至內連線基底，且亦包含將第二半導 體元件附接至第二光學中介層及電中介層，其中第二半導體元件電連接至第二光學中介層及電中介層。在實施例中，所述方法包含將散熱器附接至內連線基底，散熱器在第一半導體元件之上延伸。
前文概述若干實施例的特徵，使得所屬領域中具有通常知識者可更佳地理解本揭露的態樣。所屬領域中具有通常知識者應瞭解，其可易於使用本揭露做為設計或修改用於實行本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具有通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100:光學中介層
102B:氧化層
104:波導
108:介電層
112:通孔
114:鈍化層
116:接觸墊
120:光偵測器
122:光學調變器
124:光柵耦合器
130:導電接墊
132:導電連接件
140:反射器
150:光纖

Claims (10)

  1. 一種光子半導體元件的封裝，包括：第一光學中介層，附接至封裝基底，其中所述第一光學中介層包括：第一波導，位於第一基底上；至少一個光子組件，位於所述第一基底上，其中所述至少一個光子組件以光學方式耦接至所述第一波導；以及第一介電層，覆蓋所述第一波導以及所述至少一個光子組件；第二光學中介層，附接至所述封裝基底，其中所述第二光學中介層包括：第二波導，位於第二基底上；至少一個光子組件，位於所述第二基底上，其中所述至少一個光子組件以光學方式耦接至所述第二波導；以及第二介電層，覆蓋所述第二波導以及所述至少一個光子組件；電中介層，附接至所述封裝基底，其中所述電中介層包括第三基底上的內連線結構，其中所述電中介層側向地置於所述第一光學中介層與所述第二光學中介層之間，且所述電中介層、所述第一光學中介層以及所述第二光學中介層彼此分離；第一半導體元件，附接至所述第一光學中介層及所述電中介層，其中所述第一半導體元件電連接至所述第一光學中介層的所述至少一個光子組件及所述電中介層的所述內連線結構；以及第二半導體元件，附接至所述第二光學中介層及所述電中介 層，其中所述第二半導體元件電連接至所述第二光學中介層的所述至少一個光子組件及所述電中介層的所述內連線結構。
  2. 如請求項1之光子半導體元件的封裝，更包括附接至所述第一光學中介層的第一光纖，其中所述第一光纖以光學方式耦接至所述第一波導。
  3. 如請求項2之光子半導體元件的封裝，其中所述第一光學中介層更包括在所述第一基底上的光柵耦合器，其中所述第一光纖由所述光柵耦合器以光學方式耦接至所述第一波導。
  4. 如請求項1之光子半導體元件的封裝，更包括覆蓋所述第一半導體元件及所述第二半導體元件的散熱器。
  5. 一種光子半導體元件的封裝，包括：光學中介層，附接至封裝基底，其中所述光學中介層包括：矽波導；第一光子組件，以光學方式耦接至所述矽波導；第二光子組件，以光學方式耦接至所述矽波導；介電層，覆蓋所述矽波導、所述第一光子組件以及所述第二光子組件；以及內連線結構，在所述矽波導、所述第一光子組件以及所述第二光子組件之上延伸，其中所述內連線結構電連接至所述第一光子組件及所述第二光子組件；第一半導體元件，附接至所述內連線結構，其中所述第一半導體元件經由所述內連線結構電連接至所述第一光子組件；以及第二半導體元件，附接至所述內連線結構，其中所述第二半導體元件經由所述內連線結構電連接至所述第二光子組件，其中所述光學中介層的表面被所述內連線結構完全覆蓋。
  6. 如請求項5之光子半導體元件的封裝，其中所述光學中介層更包括電連接至所述內連線結構及所述封裝基底的穿孔。
  7. 如請求項5之光子半導體元件的封裝，其中所述封裝基底包括凹口，且其中所述光學中介層置於所述凹口內。
  8. 一種光子半導體元件的封裝的製造方法，包括：形成第一光學中介層，包括：圖案化置於第一基底上的矽層以形成波導；鄰近於所述波導形成光偵測器及光學調變器；在所述波導、所述光偵測器以及所述光學調變器之上形成介電層；以及形成延伸穿過所述介電層以接觸所述光偵測器及所述光學調變器的導電接觸窗；形成電中介層，包括：形成延伸穿過第二基底的穿孔；以及在所述穿孔及所述第二基底上形成重佈線結構；將所述第一光學中介層及所述電中介層附接至內連線基底，其中所述電中介層與所述第一光學中介層側向地彼此分離；以及將第一半導體元件附接至所述第一光學中介層及所述電中介層，其中所述第一半導體元件電連接至所述第一光學中介層及所述電中介層。
  9. 如請求項8之光子半導體元件的封裝的製造方法，更包括將光纖附接至所述第一光學中介層，其中所述光纖以光學方式耦接至所述波導。
  10. 如請求項8之光子半導體元件的封裝的製造方法，更包括將第二光學中介層附接至所述內連線基底，且更包括將第二半導體元件附接至所述第二光學中介層及所述電中介層，其中所述第二半導體元件電連接至所述第二光學中介層及所述電中介層，且所述電中介層側向地置於所述第一光學中介層與所述第二光學中介層之間，且其彼此分離。
TW109121210A 2020-02-27 2020-06-22 光子半導體元件的封裝及其製造方法 TWI774010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/803,153 US11215753B2 (en) 2020-02-27 2020-02-27 Photonic semiconductor device and method
US16/803,153 2020-02-27

Publications (2)

Publication Number Publication Date
TW202133353A TW202133353A (zh) 2021-09-01
TWI774010B true TWI774010B (zh) 2022-08-11

Family

ID=77271378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109121210A TWI774010B (zh) 2020-02-27 2020-06-22 光子半導體元件的封裝及其製造方法

Country Status (5)

Country Link
US (4) US11215753B2 (zh)
KR (1) KR102478343B1 (zh)
CN (1) CN113394207B (zh)
DE (1) DE102020107271B4 (zh)
TW (1) TWI774010B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327227B2 (en) * 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10698156B2 (en) 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
CN112578509A (zh) 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体器件与系统及其制造方法
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11894318B2 (en) * 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US12353988B2 (en) 2020-07-09 2025-07-08 Celestial Ai Inc. Neuromorphic photonics with coherent linear neurons
US11637211B2 (en) * 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package
US11774686B2 (en) * 2021-05-06 2023-10-03 Globalfoundries U.S. Inc. Edge couplers including a rounded region adjacent to an opening in the interconnect structure
US12271595B2 (en) * 2022-03-18 2025-04-08 Celestial Ai Inc. Photonic memory fabric for system memory interconnection
EP4281906A4 (en) 2021-06-18 2024-07-17 Celestial AI Inc. ELECTROPHOTONIC NETWORK FOR MACHINE LEARNING
US11855057B2 (en) * 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20230093438A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Glass substrate embedded pic to pic and off-chip photonic communications
EP4411805A4 (en) * 2021-11-04 2024-12-04 Huawei Technologies Co., Ltd. Package structure of optical communication module and preparation method
US11977256B2 (en) * 2022-02-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package comprising optically coupled IC chips
KR20240155370A (ko) 2022-03-18 2024-10-28 셀레스티얼 에이아이 인코포레이티드 광 멀티 다이 상호 연결 브리지(omib)
US12442999B2 (en) 2022-03-18 2025-10-14 Celestial Ai Inc. Optically bridged multicomponent package with extended temperature range
JP2025065144A (ja) * 2022-03-28 2025-04-17 ライトマター インコーポレイテッド フォトニックデバイス、フォトニックインターポーザ及びデータ送信方法
US20230314702A1 (en) * 2022-04-04 2023-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of forming same
US20240004129A1 (en) * 2022-06-29 2024-01-04 Intel Corporation Hybrid bonding with photonic integrated circuits for high bandwidth reticle stitching of reticle sized integrated circuit dies
US12191257B2 (en) 2022-07-26 2025-01-07 Celestial Ai Inc. Electrical bridge package with integrated off-bridge photonic channel interface
US12283584B2 (en) * 2022-07-26 2025-04-22 Celestial Ai Inc. Electrical bridge package with integrated off-bridge photonic channel interface
US12210188B2 (en) * 2022-08-29 2025-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US20240077670A1 (en) * 2022-09-01 2024-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Optical interposer structure and method
US20240085610A1 (en) * 2022-09-13 2024-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic Package and Method of Manufacture
US20240105626A1 (en) * 2022-09-23 2024-03-28 Apple Inc. Semiconductor Package with Local Interconnect and Chiplet Integration
US20240107781A1 (en) * 2022-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Optical Device and Method of Manufacture
JP2025541652A (ja) * 2022-11-02 2025-12-23 クオンティニュアム エルエルシー 電気機器の部品の上に誘電体コーティングを塗布する方法
KR20250121434A (ko) * 2022-12-19 2025-08-12 라이트매터, 인크. 광학 통신 기판을 사용하는 칩렛 통신
WO2024148373A1 (en) * 2023-01-06 2024-07-11 Ankur Aggarwal Electrical bridge package with integrated off-bridge photonic channel interface
US12504588B2 (en) * 2023-01-17 2025-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of manufacture
US12217056B2 (en) 2023-01-27 2025-02-04 Celestial Ai Inc. Load/store unit for a tensor engine and methods for loading or storing a tensor
US20240302589A1 (en) * 2023-03-10 2024-09-12 Advanced Semiconductor Engineering, Inc. Optoelectronic package structure
CN121359060A (zh) * 2023-04-19 2026-01-16 光物质公司 使用玻璃中介层的光学通信基板
US20240369783A1 (en) * 2023-05-03 2024-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Optical coupling structure for semiconductor device
US20240411096A1 (en) * 2023-06-09 2024-12-12 Advanced Semiconductor Engineering, Inc. Optoelectronic package structure
US20240429184A1 (en) * 2023-06-21 2024-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Dielectric waveguide for transmitting electrical signal and method of forming the same
US20250155659A1 (en) * 2023-11-10 2025-05-15 Taiwan Semiconductor Manufacturing Company Ltd. Photonic package and method for forming the same
US20250370202A1 (en) 2024-06-03 2025-12-04 Celestial Ai Inc. Packaging optical components in a circuit package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201424017A (zh) * 2012-09-28 2014-06-16 Electricite De France 具有高轉換效率之光伏打元件
CN104124304A (zh) * 2013-04-23 2014-10-29 国际商业机器公司 对接耦合的埋设波导光电探测器
TW201830688A (zh) * 2016-12-20 2018-08-16 德商默克專利有限公司 發射白光固態光源
TW201910832A (zh) * 2017-04-27 2019-03-16 紐約州立大學研究基金會 晶圓級接合主動式光子中介層及其製造方法
WO2019207363A1 (en) * 2018-04-25 2019-10-31 Rockley Photonics Limited Electro-optical package and method of fabrication
TW202046396A (zh) * 2019-06-14 2020-12-16 台灣積體電路製造股份有限公司 半導體裝置
TW202114087A (zh) * 2019-09-19 2021-04-01 台灣積體電路製造股份有限公司 封裝及其製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US20110206379A1 (en) * 2010-02-25 2011-08-25 International Business Machines Corporation Opto-electronic module with improved low power, high speed electrical signal integrity
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR101256000B1 (ko) * 2011-04-13 2013-04-18 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
WO2013115780A1 (en) * 2012-01-31 2013-08-08 Hewlett-Packard Development Company, L.P. Hybrid electro-optical package for an opto-electronic engine
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9632251B2 (en) * 2014-04-02 2017-04-25 International Business Machines Corporation Integration of photonic, electronic, and sensor devices with SOI VLSI microprocessor technology
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9773757B2 (en) 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
CN110192136A (zh) 2016-11-23 2019-08-30 纽约州立大学研究基金会 光学中介层光电装置
US11043478B2 (en) 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
US10746923B2 (en) 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
DE102019117629A1 (de) 2018-08-15 2020-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Photonikpackageintegration

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201424017A (zh) * 2012-09-28 2014-06-16 Electricite De France 具有高轉換效率之光伏打元件
CN104124304A (zh) * 2013-04-23 2014-10-29 国际商业机器公司 对接耦合的埋设波导光电探测器
TW201830688A (zh) * 2016-12-20 2018-08-16 德商默克專利有限公司 發射白光固態光源
TW201910832A (zh) * 2017-04-27 2019-03-16 紐約州立大學研究基金會 晶圓級接合主動式光子中介層及其製造方法
WO2019207363A1 (en) * 2018-04-25 2019-10-31 Rockley Photonics Limited Electro-optical package and method of fabrication
TW202046396A (zh) * 2019-06-14 2020-12-16 台灣積體電路製造股份有限公司 半導體裝置
TW202114087A (zh) * 2019-09-19 2021-04-01 台灣積體電路製造股份有限公司 封裝及其製造方法

Also Published As

Publication number Publication date
TW202133353A (zh) 2021-09-01
KR20210110132A (ko) 2021-09-07
US11703639B2 (en) 2023-07-18
US11215753B2 (en) 2022-01-04
CN113394207B (zh) 2025-01-10
DE102020107271B4 (de) 2023-08-10
US12092862B2 (en) 2024-09-17
KR102478343B1 (ko) 2022-12-15
US20230305226A1 (en) 2023-09-28
US20240369761A1 (en) 2024-11-07
DE102020107271A1 (de) 2021-09-02
US20220128759A1 (en) 2022-04-28
CN113394207A (zh) 2021-09-14
US20210271020A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
TWI774010B (zh) 光子半導體元件的封裝及其製造方法
US12242108B2 (en) Photonic semiconductor device and method of manufacture
US12092861B2 (en) Photonic semiconductor device and method of manufacture
US11747563B2 (en) Photonic semiconductor device and method of manufacture
TWI670823B (zh) 混合式互連裝置及其製造方法
US12442978B2 (en) Photonic package and method of manufacture
CN112530925A (zh) 封装件及其形成方法
US12455420B2 (en) Photonic semiconductor device and method of manufacture
US20250314826A1 (en) Photonic package and method of manufacture
US20240085610A1 (en) Photonic Package and Method of Manufacture
CN117369061A (zh) 封装件及其制造方法
TW202504008A (zh) 封裝體以及光學結構及其製造方法
CN118197926A (zh) 封装件及其制造方法