[go: up one dir, main page]

TWI773541B - 主動元件基板的製造方法 - Google Patents

主動元件基板的製造方法 Download PDF

Info

Publication number
TWI773541B
TWI773541B TW110135908A TW110135908A TWI773541B TW I773541 B TWI773541 B TW I773541B TW 110135908 A TW110135908 A TW 110135908A TW 110135908 A TW110135908 A TW 110135908A TW I773541 B TWI773541 B TW I773541B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive pattern
conductive
forming
hole
Prior art date
Application number
TW110135908A
Other languages
English (en)
Other versions
TW202314338A (zh
Inventor
許意悅
陳冠勳
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110135908A priority Critical patent/TWI773541B/zh
Priority to US17/519,543 priority patent/US12057347B2/en
Priority to CN202210197866.0A priority patent/CN114551350B/zh
Application granted granted Critical
Publication of TWI773541B publication Critical patent/TWI773541B/zh
Publication of TW202314338A publication Critical patent/TW202314338A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H10W20/032—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H10W20/056—
    • H10W20/081—
    • H10W20/20—
    • H10W20/42—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一種主動元件基板的製造方法，包括形成盲孔於基板中；形成第一導電圖案以及主動元件於基板的第一面之上，其中第一導電圖案重疊於盲孔；在形成第一導電圖案以及主動元件之後，對基板執行蝕刻製程，以於盲孔的位置形成貫穿基板的通孔；填入導電材料於通孔中，以形成導電孔，其中導電孔電性連接第一導電圖案；形成第二導電圖案於基板的第二面之上，其中第二導電圖案透過導電孔電性連接第一導電圖案。

Description

主動元件基板的製造方法
本發明是有關於一種主動元件基板的製造方法，且特別是有關於一種基板中具有通孔的主動元件基板的製造方法。
目前，為了縮小顯示面板的邊框大小，通常會使用薄膜覆晶封裝（Chip On Film, COF）技術。薄膜覆晶封裝技術是一種將晶片封裝於可撓式印刷電路板上的技術。可撓式印刷電路板可以從顯示面板的正面彎折至顯示面板的背面，藉此使晶片可以被設置於顯示面板的背面。因此，顯示面板可以具有窄邊框的優點。然而，即使將可撓式印刷電路板從顯示面板的正面彎折至顯示面板的背面，可撓式印刷電路板仍然會凸出顯示面板的玻璃基板的側面。
本發明提供一種主動元件基板的製造方法，可以改善基板的導電孔膨脹的問題。
本發明的至少一實施例提供一種主動元件基板的製造方法，包括形成盲孔於基板中；形成第一導電圖案以及主動元件於基板的第一面之上，其中第一導電圖案重疊於盲孔；在形成第一導電圖案以及主動元件之後，對基板執行蝕刻製程，以於盲孔的位置形成貫穿基板的通孔；填入導電材料於通孔中，以形成導電孔，其中導電孔電性連接第一導電圖案；形成第二導電圖案於基板的第二面之上，其中第二導電圖案透過導電孔電性連接第一導電圖案。
基於上述，導電孔形成於形成主動元件之後，因此，能避免製造主動元件的製程對導電孔產生的影響，進而改善導電孔變形而導致基板破裂的問題。
圖1A至圖1L是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。
請參考圖1A，執行蝕刻製程E1，以形成盲孔102於基板100中。在本實施例中，基板100包括第一面S1以及相對於第一面S1的第二面S2，且形成盲孔102於基板100的第二面S2上。盲孔102不貫穿基板100。
在一些實施例中，基板100包括玻璃、石英、有機聚合物或是其他可適用的材料，且形成盲孔102於基板100上的方法包括雷射或其他合適的方法。
在一些實施例中，基板100的厚度T1為100微米至600微米。盲孔102的深度D1為超過基板一半的厚度。盲孔102的寬度W1為10微米至300微米。
請參考圖1B，形成第一緩衝層110於基板100的第一面S1之上。在一些實施例中，在形成盲孔102之後，翻轉基板100，接著再形成第一緩衝層110於基板100的第一面S1之上。在本實施例中，第一緩衝層110覆蓋基板100的第一面S1，且第一緩衝層110重疊於盲孔102。在一些實施例中，第一緩衝層110的材質包括氧化矽、氮化矽、氮氧化矽、有機材料或其他合適的材料。
請參考圖1C至圖1E，在形成盲孔102之後，形成第一導電圖案144以及主動元件TFT於基板100的第一面S1之上。在本實施例中，形成第一導電圖案144以及主動元件TFT於第一緩衝110之上。
請參考圖1C，形成半導體材料層120於基板100的第一面S1之上。
請參考圖1D，圖案化半導體材料層120，以形成半導體通道層120’於基板100的第一面S1之上。在一些實施例中，半導體通道層120’例如包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其他合適的材料、或上述之組合）或其他合適的材料或上述材料之組合。
請參考圖1E，形成閘極絕緣層130於半導體通道層120’之上。在本實施例中，閘極絕緣層130整面覆蓋第一緩衝層110，且重疊於盲孔102，但本發明不以此為限。在其他實施例中，閘極絕緣層130經圖案化而不重疊於盲孔102。
形成閘極142以及第一導電圖案144於閘極絕緣層130之上。閘極142重疊於半導體通道層120’。第一導電圖案144重疊於盲孔102。在一些實施例中，閘極142以及第一導電圖案144屬於相同導電層，且經由同一道圖案化製程所形成。
在一些時實施例中，閘極142以及第一導電圖案144各自包括單層或多層結構。閘極142以及第一導電圖案144例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。
形成介電層150於閘極142以及第一導電圖案144之上。形成源極162與汲極164於介電層150之上。源極162與汲極164電性連接半導體通道層120’。至此，主動元件TFT大致完成。在本實施例中，主動元件TFT包括半導體通道層120’、閘極142、源極162與汲極164。第一導電圖案144選擇性地電性連接至主動元件TFT。舉例來說，第一導電圖案144電性連接至主動元件TFT的閘極142或源極162，但本發明不以此為限。
在本實施例中，主動元件TFT為頂部閘極型的薄膜電晶體為例，但本發明不以此為限。在其他實施例中，主動元件TFT為底部閘極型薄膜電晶體、雙閘極型或其他類型的薄膜電晶體。
在一些實施例中，主動元件TFT的半導體通道層120’包括低溫多晶矽（Low Temperature Poly-Silicon），且形成主動元件TFT的方法包括溫度為攝氏200度至攝氏600度的製程，但本發明不以此為限。
形成平坦層170於主動元件TFT以及介電層150之上。形成第一接墊182以及第二接墊184於平坦層170上。在本實施例中，第二接墊184電性連接至主動元件TFT的汲極164。
形成保護層190於平坦層170、第一接墊182以及第二接墊184之上。在一些實施例中，保護層190為可剝膠或鈍化層。
請參考圖1F，翻轉基板100。形成第二緩衝層210於基板100的第二面S2之上。第二緩衝層210覆蓋盲孔102。在一些實施例中，第二緩衝層210部分填入盲孔102中。在一些實施例中，第二緩衝層210的材質包括氧化矽、氮化矽、氮氧化矽、有機材料或其他合適的材料。
請參考圖1G，執行製程E2以於盲孔102的位置形成貫穿基板100的通孔104。在本實施例中，通孔104更貫穿第一緩衝層110、閘極絕緣層130以及第二緩衝層210。在本實施例中，製程E2停止於第一導電圖案144。在本實施例中，製程E2包括雷射或其他物理性鑽孔。在一些實施例中，通孔104的寬度W2為100微米至300微米。在本實施例中，通孔104的寬度W2大於或等於盲孔的寬度，但本發明不以此為限。在其他實施例中，通孔104的寬度W2小於或等於盲孔的寬度。在本實施例中，從基板100的第二面S2執行製程E2。
請參考圖1H，填入導電材料300於通孔104中，以形成導電孔106。導電孔106電性連接第一導電圖案144。在一些實施例中，填入導電材料300於通孔104中的方法包括化學電鍍、導電膏塗佈或其他合適的製程。在一些實施例中，導電材料300包括純金屬、合金或其他導電材料。在一些實施例中，導電材料300包括銀導電膏，且填入導電材料300於通孔104之後，固化導電材料300。
請參考圖1I，形成第二導電圖案220於基板100的第二面S2之上。在本實施例中，形成第二導電圖案220於第二緩衝層210之上。第二導電圖案220透過導電孔106電性連接第一導電圖案144。
第二導電圖案220為單層或多層結構。在一些實施例中，第二導電圖案220例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。
請參考圖1J，翻轉基板100。移除保護層190。提供發光二極體400於基板100的第一面S1之上。在本實施例中，藉由巨量轉移技術將發光二極體400自生長基板或中介基板移至基板100的第一面S1之上。發光二極體400的電極402、404分別電性連接至第一接墊182以及第二接墊184。在本實施例中，發光二極體400電性連接至主動元件TFT的汲極164。在一些實施例中，發光二極體400為微型發光二極體。
請參考圖1K，提供電路板500於基板100的第二面S2之上。電路板500電性連接至第二導電圖案220。在一些實施例中，電路板500包括薄膜覆晶封裝。
在一些實施例中，由於電路板500不會超出基板100的側面，藉此可以使主動元件基板具備窄邊框的優點。
請參考圖1L，形成封裝層600於基板100的第一面S1之上。封裝層600覆蓋發光二極體400。至此，主動元件基板10大致完成。在本實施例中，封裝層600還覆蓋基板100的側面，但本發明不以此為限。
在本實施例中，形成主動元件TFT之後才形成導電孔106，因此，可以避免形成主動元件TFT的熱處理製程對導電孔106造成的不良影響。具體地說，本實施例避免了製造位於基板100之第一面S1上方的電路以及主動元件所用的熱處理製程導致導電孔106受熱膨脹的問題，進一步避免了導電孔106膨脹而造成基板100受損的問題。在一些實施例中，形成導電孔106之後的製程的溫度皆小於攝氏300度，舉例為攝氏230度。
圖2是依照本發明的一實施例的一種主動元件基板10的上視示意圖，其中圖2繪示了基板100、導電孔106以及發光二極體400，並省略其他元件。
請參考圖2，在本實施例中，主動元件基板10的顯示區AA中設置有多個發光二極體400。多個導電孔106設置於顯示區AA與基板100的邊緣之間。在一些實施例中，導電孔106的位置可以依照實際需求而進行調整。
圖3A至圖3H是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。在此必須說明的是，圖3A至圖3H的實施例沿用圖1A至圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖3A，在本實施例中，執行蝕刻製程E1以形成盲孔102於基板100的第一面S1上。
請參考圖3B，形成第一緩衝層110於基板100的第一面S1之上。第一緩衝層110覆蓋盲孔102。在本實施例中，第一緩衝層110部分填入盲孔102中，但本發明不以此為限。
請參考圖3C至圖3E，在形成盲孔102之後，形成第一導電圖案144以及主動元件TFT於基板100的第一面S1之上。在本實施例中，形成第一導電圖案144以及主動元件TFT於第一緩衝110之上。
請參考圖3C，形成半導體材料層120於基板100的第一面S1之上。
請參考圖3D，圖案化半導體材料層120，以形成半導體通道層120’於基板100的第一面S1之上。
請參考圖3E，形成閘極絕緣層130於半導體通道層120’之上。在本實施例中，閘極絕緣層130整面覆蓋第一緩衝層110，且重疊於盲孔102，但本發明不以此為限。在其他實施例中，閘極絕緣層130經圖案化而不重疊於盲孔102。
形成閘極142以及第一導電圖案144於閘極絕緣層130之上。閘極142重疊於半導體通道層120’。第一導電圖案144重疊於盲孔102。
形成介電層150於閘極142以及第一導電圖案144之上。形成源極162與汲極164於介電層150之上。源極162與汲極164電性連接半導體通道層120’。至此，主動元件TFT大致完成。在本實施例中，主動元件TFT包括半導體通道層120’、閘極142、源極162與汲極164。
在本實施例中，主動元件TFT為頂部閘極型的薄膜電晶體為例，但本發明不以此為限。在其他實施例中，主動元件TFT為底部閘極型薄膜電晶體、雙閘極型或其他類型的薄膜電晶體。
形成平坦層170於主動元件TFT以及介電層150之上。形成第一接墊182以及第二接墊184於平坦層170上。在本實施例中，第二接墊184電性連接至主動元件TFT的汲極164。
形成保護層190於平坦層170、第一接墊182以及第二接墊184之上。
請參考圖3F，翻轉基板100。形成第二緩衝層210於基板100的第二面S2之上。在本實施例中，第二緩衝層210重疊於盲孔102。
請參考圖3G，執行製程E2以於盲孔的位置形成貫穿基板100的通孔104。在本實施例中，通孔104更貫穿第一緩衝層110、閘極絕緣層130以及第二緩衝層210。在本實施例中，製程E2停止於第一導電圖案144。在本實施例中，製程E2包括雷射或其他物理性鑽孔。在本實施例中，從基板100的第二面S2執行製程E2。
在本實施例中，通孔104的寬度W2大於或等於盲孔的寬度，但本發明不以此為限。在其他實施例中，通孔104的寬度W2小於或等於盲孔的寬度。
請參考圖3H，填入導電材料300於通孔104中，以形成導電孔106。導電孔106電性連接第一導電圖案144。在一些實施例中，填入導電材料300於通孔104中的方法包括化學電鍍、導電膏塗佈或其他合適的製程。在一些實施例中，導電材料300包括純金屬、合金或其他導電材料。在一些實施例中，導電材料300包括銀導電膏，且填入導電材料300於通孔104之後，固化導電材料300。
在圖3H的步驟後，執行圖1I至圖1L的步驟，相關描述請參考前面的段落。
圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖1A至圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的主動元件基板10a與圖1L的主動元件基板10的主要差異在於：主動元件基板10a的主動元件TFT為底部閘極型薄膜電晶體，但本發明不以此為限，在其他實施例中，主動元件TFT為頂部閘極型薄膜電晶體。
請參考圖4，在本實施例中，形成第一導電圖案144以及閘極142於基板100的第一面S1之上。在本實施例中，形成第一導電圖案144以及閘極142於第一緩衝層110之上。
形成閘極絕緣層130於閘極142以及第一導電圖案144之上。閘極142以及第一導電圖案144位於閘極絕緣層130以及第一緩衝層110之間。
形成半導體通道層120’於閘極絕緣層130之上。半導體通道層120’重疊於閘極142。
形成源極162與汲極164於半導體通道層120’之上。
形成介電層150於源極162與汲極164之上。
形成第一接墊182以及第二接墊184於介電層150之上。發光二極體400電性連接至第一接墊182以及第二接墊184。
形成封裝層600於基板100的第一面S1之上。封裝層600覆蓋發光二極體400。
在本實施例中，導電孔106貫穿基板100、第一緩衝層110以及第二緩衝層210。
圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5的主動元件基板10b與圖4的主動元件基板10a的主要差異在於：圖4之主動元件基板10a的第一導電圖案144與閘極142屬於相同膜層，圖5之主動元件基板10b的第一導電圖案166、源極162以及汲極164屬於相同膜層。
在本實施例中，導電孔106貫穿基板100、第一緩衝層110、第二緩衝層210以及閘極絕緣層130。
圖6是依照本發明的一實施例的一種拼接式顯示裝置的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖1L至圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖6，在本實施例中，將多個主動元件基板10拼接在一起。由於電路板500未設置於基板100的側面，相鄰之主動元件基板10之間的間距可以縮小。
圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖7的實施例沿用圖1L至圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖7的主動元件基板10c與圖1L的主動元件基板10的差異在於:主動元件基板10c的導電孔106c具有上窄下寬的剖面形狀。舉例來說，導電孔106c為圓錐形，且導電孔106c的剖面形狀為梯形。
在本實施例中，形成盲孔102的製程（如圖1A）與製程E2（如圖1G）分別從基板100的相同側（例如皆從第二側S2）執行，且導電孔106c在靠近第一導電圖案144處的寬度小於導電孔106c在靠近第二導電圖案220處的寬度。換句話說，導電孔106c具有不同的寬度。
圖8是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖8的實施例沿用圖7的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖8的主動元件基板10d與圖7的主動元件基板10c的差異在於:主動元件基板10d的導電孔106d的寬度並非以漸變的方式變化。
在本實施例中，形成盲孔102的製程（如圖1A）與製程E2（如圖1G）分別從基板100的相同側（例如皆從第二側S2）執行，且導電孔106d在靠近第一導電圖案144處的寬度小於導電孔106d在靠近第二導電圖案220處的寬度。換句話說，導電孔106d具有不同的寬度。
圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖9的實施例沿用圖3A至圖3H以及圖1I至圖1L的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖9的主動元件基板10e與圖1L的主動元件基板10的差異在於:主動元件基板10c的導電孔106e具有下窄上寬的剖面形狀。舉例來說，導電孔106c為圓錐形，且導電孔106c的剖面形狀為梯形。
在本實施例中，形成盲孔102的製程（如圖3A）與製程E2（如圖3G）分別從基板100的不同側（例如盲孔102從第一側S1，且製程E2從第二側S2）執行，且導電孔106e在靠近第一導電圖案144處的寬度大於導電孔106c在靠近第二導電圖案220處的寬度。換句話說，導電孔106c具有不同的寬度。
圖10是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖10的實施例沿用圖9的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖10的主動元件基板10f與圖9的主動元件基板10e的差異在於:主動元件基板10f的導電孔106f的寬度並非以漸變的方式變化。
在本實施例中，形成盲孔102的製程（如圖3A）與製程E2（如圖3G）分別從基板100的不同側（例如盲孔102從第一側S1，且製程E2從第二側S2）執行，且導電孔106f在靠近第一導電圖案144處的寬度大於導電孔106f在靠近第二導電圖案220處的寬度。換句話說，導電孔106f具有不同的寬度。
10, 10a, 10b, 10c, 10d, 10e, 10f:主動元件基板 100:基板 102:盲孔 104:通孔 106, 106c, 106d, 106e, 106f:導電孔 110:第一緩衝層 120:半導體材料層 120’:半導體通道層 130:閘極絕緣層 142:閘極 144:第一導電圖案 150:介電層 162:源極 164:汲極 170:平坦層 182:第一接墊 184:第二接墊 190:保護層 210:第二緩衝層 220:第二導電圖案 300:導電材料 400:發光二極體 402, 404:電極 500:電路板 600:封裝層 AA:顯示區 D1:深度 E1, E2:製程 S1:第一面 S2:第二面 TFT:主動元件 T1:厚度 W1, W2:寬度
圖1A至圖1L是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。 圖2是依照本發明的一實施例的一種主動元件基板的上視示意圖。 圖3A至圖3H是依照本發明的一實施例的一種主動元件基板的製造方法的剖面示意圖。 圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖6是依照本發明的一實施例的一種拼接式顯示裝置的剖面示意圖。 圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖8是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖10是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
10:主動元件基板
100:基板
106:導電孔
400:發光二極體
AA:顯示區

Claims (12)

  1. 一種主動元件基板的製造方法，包括：形成一盲孔於一基板中以及該基板的一第一面上；形成一第一緩衝層於該基板的該第一面之上，其中該第一緩衝層覆蓋該盲孔；形成一第一導電圖案以及一主動元件於該基板的該第一面之上的該第一緩衝層上，其中該第一導電圖案重疊於該盲孔；在形成該第一導電圖案以及該主動元件之後，對該基板執行一蝕刻製程，以於該盲孔的位置形成貫穿該基板以及該第一緩衝層的一通孔；填入一導電材料於該通孔中，以形成一導電孔，其中該導電孔電性連接該第一導電圖案；以及形成一第二導電圖案於該基板的一第二面之上，其中該第二導電圖案透過該導電孔電性連接該第一導電圖案。
  2. 如請求項1所述的製造方法，更包括：形成一第二緩衝層於該基板的該第二面之上；以及執行該蝕刻製程，以於該盲孔的位置形成貫穿該基板、該第一緩衝層以及該第二緩衝層的該通孔。
  3. 如請求項1所述的製造方法，更包括：提供一電路板於該基板的該第二面之上，且該電路板電性連接至該第二導電圖案；以及提供一發光二極體於該基板的該第一面之上。
  4. 如請求項1所述的製造方法，其中形成該盲孔於該基板上的方法包括雷射，且該蝕刻製程包括雷射蝕刻。
  5. 如請求項1所述的製造方法，其中該導電孔具有不同的寬度。
  6. 如請求項1所述的製造方法，其中形成該第一導電圖案以及該主動元件於該基板的該第一面之上包括：形成一半導體通道層於該基板的該第一面之上；形成一閘極絕緣層於該半導體通道層之上；形成一閘極以及該第一導電圖案於該閘極絕緣層之上，其中該閘極重疊於該半導體通道層；形成一介電層於該閘極以及該第一導電圖案之上；以及形成一源極與一汲極於該介電層之上，且電性連接該半導體通道層。
  7. 如請求項6所述的製造方法，其中執行該蝕刻製程，以於該盲孔的位置形成貫穿該基板以及該閘極絕緣層的該通孔。
  8. 如請求項6所述的製造方法，其中形成該主動元件的製程包括溫度為攝氏200度至攝氏600度的製程。
  9. 如請求項1所述的製造方法，其中形成該第一導電圖案以及該主動元件於該基板的該第一面之上包括：形成該第一導電圖案以及一閘極於該基板的該第一面之上；形成一半導體通道層；形成一閘極絕緣層於該閘極以及該半導體層之間，其中該半 導體通道層重疊於該閘極；以及形成一源極與一汲極於該半導體通道層之上。
  10. 如請求項1所述的製造方法，其中該蝕刻製程停止於該第一導電圖案。
  11. 如請求項1所述的製造方法，其中在形成該盲孔之後，形成該第一導電圖案以及該主動元件於該基板的該第一面之上。
  12. 一種主動元件基板的製造方法，包括：形成一盲孔於一基板中以及該基板的一第二面上；形成一第二緩衝層於該基板的該第二面之上，其中該第二緩衝層覆蓋該盲孔；形成一第一緩衝層於該基板的一第一面之上，其中該第一緩衝層重疊於該盲孔；形成一第一導電圖案以及一主動元件於該基板的該第一面之上的該第一緩衝層之上，其中該第一導電圖案重疊於該盲孔；以及在形成該第一導電圖案以及該主動元件之後，對該基板執行執行一蝕刻製程，以於該盲孔的位置形成貫穿該基板、該第一緩衝層以及該第二緩衝層的一通孔；填入一導電材料於該通孔中，以形成一導電孔，其中該導電孔電性連接該第一導電圖案；以及 形成一第二導電圖案於該基板的該第二面之上，其中該第二導電圖案透過該導電孔電性連接該第一導電圖案。
TW110135908A 2021-09-27 2021-09-27 主動元件基板的製造方法 TWI773541B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110135908A TWI773541B (zh) 2021-09-27 2021-09-27 主動元件基板的製造方法
US17/519,543 US12057347B2 (en) 2021-09-27 2021-11-04 Manufacturing method of active device substrate
CN202210197866.0A CN114551350B (zh) 2021-09-27 2022-03-02 主动元件基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110135908A TWI773541B (zh) 2021-09-27 2021-09-27 主動元件基板的製造方法

Publications (2)

Publication Number Publication Date
TWI773541B true TWI773541B (zh) 2022-08-01
TW202314338A TW202314338A (zh) 2023-04-01

Family

ID=81662522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135908A TWI773541B (zh) 2021-09-27 2021-09-27 主動元件基板的製造方法

Country Status (3)

Country Link
US (1) US12057347B2 (zh)
CN (1) CN114551350B (zh)
TW (1) TWI773541B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201625501A (zh) * 2014-10-03 2016-07-16 日本板硝子股份有限公司 附貫通電極之玻璃基板的製造方法及玻璃基板
TW202125769A (zh) * 2019-09-13 2021-07-01 美商康寧公司 用於降低通孔形成對於電子裝置形成的影響的系統及方法
US20210208644A1 (en) * 2017-06-16 2021-07-08 Boe Technology Group Co., Ltd. Display panel, manufacturing method thereof and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
DE102013201479A1 (de) * 2013-01-30 2014-08-14 Siemens Aktiengesellschaft Verfahren zur Durchkontaktierung eines Halbleitersubstrats und Halbleitersubstrat
JP6308007B2 (ja) 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
CN104347492A (zh) * 2013-08-09 2015-02-11 上海微电子装备有限公司 具有高深宽比的通孔结构及多晶片互联的制造方法
CN103681390B (zh) * 2013-12-20 2016-09-14 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
US20190088598A1 (en) * 2017-09-21 2019-03-21 Innovative Micro Technology Method for forming through substrate vias in a trench
CN109524421B (zh) 2019-01-04 2024-06-18 京东方科技集团股份有限公司 转接基板及其制造方法、阵列基板及显示装置
CN112909024B (zh) * 2021-02-03 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
US11869828B2 (en) * 2021-06-10 2024-01-09 Advanced Semiconductor Engineering, Inc. Semiconductor package through hole with lever arms and insulating layers with different coefficient of thermal expansion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201625501A (zh) * 2014-10-03 2016-07-16 日本板硝子股份有限公司 附貫通電極之玻璃基板的製造方法及玻璃基板
US20210208644A1 (en) * 2017-06-16 2021-07-08 Boe Technology Group Co., Ltd. Display panel, manufacturing method thereof and display device
TW202125769A (zh) * 2019-09-13 2021-07-01 美商康寧公司 用於降低通孔形成對於電子裝置形成的影響的系統及方法

Also Published As

Publication number Publication date
CN114551350B (zh) 2025-02-14
US12057347B2 (en) 2024-08-06
TW202314338A (zh) 2023-04-01
US20230097567A1 (en) 2023-03-30
CN114551350A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US11302681B2 (en) Display device and method of manufacturing thereof
TWI671862B (zh) 薄膜覆晶封裝
WO2020233576A1 (zh) 显示面板、其制作方法及显示装置
CN100505254C (zh) 半导体器件及其制作方法
CN109860143B (zh) 阵列基板、显示装置及制备方法、拼接显示装置
CN211238254U (zh) 显示基板、显示基板母板及显示装置
WO2020237629A1 (zh) 显示背板及制作方法、显示面板及制作方法、显示装置
CN107123656B (zh) 一种阵列基板及其制备方法、显示面板
CN109524421B (zh) 转接基板及其制造方法、阵列基板及显示装置
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
TWI773541B (zh) 主動元件基板的製造方法
WO2020124782A1 (zh) 像素模块及显示设备
TWI845961B (zh) 玻璃基板及其內形成導電貫穿通孔的方法
TWI689996B (zh) 半導體裝置之中介層製造方法
US20230163074A1 (en) Chip packaging structure and manufacturing method thereof
CN114171665B (zh) 显示面板及其制备方法
CN115347004B (zh) 一种控制基板及其制备方法、发光面板
TW202114269A (zh) 顯示面板及顯示面板製作方法
TWI898164B (zh) 電子裝置
US12062744B2 (en) Display substrate, display device and method for manufacturing a display substrate
CN107068579A (zh) 半导体封装结构与其制造方法
CN209133508U (zh) 转接基板、阵列基板及显示装置
US20250168981A1 (en) Electronic device and method for forming the same
WO2023193326A1 (zh) 显示面板以及显示装置
TWI895833B (zh) 微型發光二極體封裝結構