[go: up one dir, main page]

TWI772511B - 積體電路結構 - Google Patents

積體電路結構 Download PDF

Info

Publication number
TWI772511B
TWI772511B TW107131325A TW107131325A TWI772511B TW I772511 B TWI772511 B TW I772511B TW 107131325 A TW107131325 A TW 107131325A TW 107131325 A TW107131325 A TW 107131325A TW I772511 B TWI772511 B TW I772511B
Authority
TW
Taiwan
Prior art keywords
well region
type
type well
pmos transistor
region
Prior art date
Application number
TW107131325A
Other languages
English (en)
Other versions
TW201919197A (zh
Inventor
郭錫瑜
朱又麟
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919197A publication Critical patent/TW201919197A/zh
Application granted granted Critical
Publication of TWI772511B publication Critical patent/TWI772511B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例提供一種積體電路結構。積體電路結構包括P型基底、在P型基底之深N型井區、在深N型井區上之第一N型井區、在第一N型井區之第一N型摻雜區、第二N型井區、第一P型井區與放電電路。第二N型井區與第一P型井區在P型基底中且與深N型井區分離。放電電路包括在第一P型井區之第一P型摻雜區、在第二N型井區之第一PMOS電晶體、第一電性路徑以及第二電性路徑。第一電性路徑耦接於第一PMOS電晶體的源極以及第一N型摻雜區之間。第二電性路徑耦接於第一PMOS電晶體的汲極以及第一P型摻雜區之間。

Description

積體電路結構
本揭露有關於一種積體電路結構，且特別有關於一種具有放電電路的積體電路結構。
積體電路(IC)變得越來越重要。數百萬人使用具有積體電路的應用，例如手機、智慧電話、平板電腦、筆記型電腦、個人數位助理(PDA)、無線電子郵件終端、MP3音頻和視頻播放器、可攜式無線網絡瀏覽器等。積體電路越來越多地包括用於信號控制以及處理之功能強大且高效的板上(on-board)資料儲存和邏輯電路。
積體電路中，元件密度的增加以及各種類型之電路(例如邏輯和射頻處理電路)的組合通常會增加各種電路中的雜訊量。雜訊在積體電路中是有害的，因為信號完整性可能會受到雜訊的損害，這將導致資料遺失或是邏輯或信號處理有錯誤。
本揭露提供一種積體電路結構。積體電路結構包括P型基底、在P型基底之深N型井區、在深N型井區上之第一N型井區、在第一N型井區之第一N型摻雜區、第二N型井區、第一P型井區與放電電路。第二N型井區與第一P型井區在P型基 底中且與深N型井區分離。放電電路包括在第一P型井區之第一P型摻雜區、在第二N型井區之第一PMOS電晶體、第一電性路徑以及第二電性路徑。第一電性路徑耦接於第一PMOS電晶體的源極以及第一N型摻雜區之間。第二電性路徑耦接於第一PMOS電晶體的汲極以及第一P型摻雜區之間。
100、100A、100A1‧‧‧積體電路
110、271、272、274、275、276、277、278‧‧‧電性路徑
120‧‧‧電荷
150、150A、150B‧‧‧放電電路
210‧‧‧P型基底
220‧‧‧深N型井區
230a-230c‧‧‧N型井區
240a-240d、240c1、240c2‧‧‧P型井區
250a-250h‧‧‧N型摻雜區
260a-260j‧‧‧P型摻雜區
280a-280f‧‧‧閘極
INV1、INV2、INV3‧‧‧反相器
MN1、MN2、MN3‧‧‧NMOS電晶體
MP1、MP2、MP3‧‧‧PMOS電晶體
Path1、Path2‧‧‧放電路徑
S1、S2‧‧‧信號
S410-S450、S510-S550‧‧‧操作
VDD1、VDD2‧‧‧電源線
VSS1、VSS2‧‧‧接地線
第1圖係顯示根據本發明一些實施例所述之積體電路的電路圖；第2A圖係顯示根據本發明一些實施例所述之放電電路的電路圖；第2B圖係顯示根據本發明一些實施例所述之積體電路之結構的剖面示意圖；第2C圖係顯示根據本發明一些實施例所述之積體電路之結構的剖面示意圖；第3A圖係顯示根據本發明一些實施例所述之放電電路的電路圖；第3B圖係顯示根據本發明一些實施例所述之積體電路之結構的剖面示意圖；第3C圖係顯示根據本發明一些實施例所述之積體電路之結構的剖面示意圖；第4圖係顯示根據本發明一些實施例所述之形成第2B圖之積體電路之方法的簡單流程圖；以及第5圖係顯示根據本發明一些實施例所述之形成第3B圖之 積體電路之方法的簡單流程圖。
為讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，可以取代或省略部分的操作步驟。
另外，空間關係術語，例如，“低於”、“高於”、“水平於”、“垂直於”、“之上”、“之下”、“上面”、“下面”、“頂部”、“底部”、“左邊”、“右邊”等，以及它們的衍生詞(例如：“水平地”、“向下地”、“向上地”等)被用於說明本發明中一特徵與另一特徵的關係。空間關係術語係用於涵蓋包含各特徵之元件的不同方向。
在積體電路(IC)的製造期間，不同電漿製程可用於製造元件以及用於連接這些元件的內連接。用於製造元件 的電漿製程可包括但不限於用於去除半導體基底上材料的反應性離子蝕刻(RIE)、用於形成薄膜的電漿增強沈積、用於形成摻雜區的離子注入以及用於沉積導電材料的物理氣相沈積(PVD)等。例如，高密度電漿(HDP)沈積可用於沈積層間介質(ILD)層或是金屬間介電質(IMD)層。物理氣相沈積會使用電漿放電將導電材料濺射離開目標物，用以將其沈積在基底上以形成接點，並在層間介質層中形成導通孔。電漿離子可直接接觸基底表面並被植入至基底。此外，電漿離子可以被間接地轉移到基底。例如，電漿可以被用於輔助蝕刻，例如在反應離子蝕刻(RIE)的情況下，用以在基底中或基底上形成開口或圖案。開口通常延伸到一些底層導電特徵，以及用於電漿製程的電漿能夠接觸導電特徵並被傳輸到基底中。在具有摻雜井區之元件的結構中，來自電漿的電荷可經由導電特徵而傳送至摻雜井區。
對於積體電路，可使用深摻雜井區來對積體電路的信號提供雜訊隔離。然而，在不同製程操作中，製程電漿所引起的電荷可能會轉移並儲存在深摻雜井區中。因此，將累積在深摻雜井區或其金屬連接中的電荷進行放電以防止損壞是重要的。
第1圖係顯示根據本發明一些實施例所述之積體電路100的電路圖。積體電路100包括反相器INV1與INV2以及放電電路150。
反相器INV1包括PMOS電晶體MP1以及NMOS電晶體MN1。PMOS電晶體MP1是耦接於電源線VDD1以及NMOS電 晶體MN1的汲極之間，而NMOS電晶體MN1是耦接於接地線VSS1以及PMOS電晶體MP1的汲極之間。PMOS電晶體MP1的基極(bulk)是耦接於電源線VDD1，而NMOS電晶體MN1的基極是耦接於接地線VSS1。再者，PMOS電晶體MP1與NMOS電晶體MN1的閘極是耦接在一起。
反相器INV2包括PMOS電晶體MP2與NMOS電晶體MN2。PMOS電晶體MP2是耦接於電源線VDD2以及NMOS電晶體MN2的汲極之間，而NMOS電晶體MN2是耦接於接地線VSS2以及PMOS電晶體MP2的汲極之間。PMOS電晶體MP2的基極是耦接於電源線VDD2，而NMOS電晶體MN2的基極是耦接於接地線VSS2。再者，PMOS電晶體MP2與NMOS電晶體MN2的閘極是耦接在一起。透過電性路徑(或是信號路徑)110，PMOS電晶體MP2與NMOS電晶體MN2兩者的汲極是耦接於反相器INV1的輸入端，例如PMOS電晶體MP1與NMOS電晶體MN1的閘極。
在一些實施例中，PMOS電晶體MP2與NMOS電晶體MN2的汲極亦經由複數電性路徑而耦接於積體電路100中其他電路之PMOS及/或NMOS電晶體的閘極。
當對積體電路100供電時，第一電源會施加於電源線VDD1上，而第二電源會施加於電源線VDD2上。在一些實施例中，積體電路100之第一電源和第二電源的電壓位準是不同的。在一些實施例中，反相器INV1與INV2是實施在積體電路100中所隔開之電源領域之間的介面電路(例如電壓位準移位器(shifter))。在一些實施例中，介面電路能調整信號的電 壓擺動(voltage swing)。例如，電壓位準移位器是用於將具有從接地至第二電源之電壓擺動的信號S1轉換成具有從接地至第一電源之電壓擺動的信號S2。在一些實施例中，第一電源是大於第二電源。在一些實施例中，第一電源是小於第二電源。在一些實施例中，第一電源是接近於第二電源。
反相器INV2是形成在深摻雜井區上，例如深N型井區(亦稱為DNW)220。深摻雜井區的目的是用於隔離雜訊或是阻擋電源。相較於摻雜井區，深摻雜井區是設置在比圍繞電晶體及/或其他元件之摻雜井區更低的位置(或更深入基底)。再者，相較於摻雜井區，深摻雜井區是一個相對較大的區域。深摻雜井區能夠降低深摻雜井區中基底和元件中其他元件之間的雜訊。在一些實施例中，積體電路中具有用於高速應用之混合信號或射頻(RF)信號的電路或元件容易受到雜訊干擾。因此，這些元件或是電路可採用深摻雜井區來降低雜訊。
當製造積體電路100時，許多製造製程會使用到電漿，然後電漿中的離子會累積在積體電路100的基底中及/或基底上的各層中。例如，在反應性離子蝕刻(RIE)期間，積體電路100的基底會被偏壓來吸引正的刻蝕離子，以增加離子能量和刻蝕速率。如先前所描述，深N型井區220是相對較大的區域。因此，累積在深N型井區220中的電荷120可能會相當多。在一些實施例中，累積在深N型井區220中的電荷120可能是一或多個電漿製程操作(例如蝕刻、薄膜沈積和離子植入等)所產生的。在一些實施例中，累積在深N型井區220中的電荷120可能是一或多個封裝操作所產生的。
放電電路150是耦接於電源線VDD2以及接地線VSS1之間。放電電路150能夠將累積在深N型井區220中的電荷120放電到積體電路100的基底而不用經過耦接於電性路徑110的電晶體(例如NMOS電晶體MN1)，以避免損壞NMOS電晶體的閘極(例如閘極氧化物或是閘極介電質)。因此，積體電路100的良率會提高。
在一些實施例中，積體電路100的每一深N型井區220具有自己的放電電路150。具體而言，放電電路150的數量是由深N型井區220的數量所決定，而非耦接於電性路徑110的元件或是電路所決定的。於是，積體電路100的佈局會更彈性，且積體電路100的面積會減少。
第2A圖係顯示根據本發明一些實施例所述之放電電路150A的電路圖。如先前所描述，放電電路150A是耦接於電源線VDD2以及接地線VSS1之間。
放電電路150A包括PMOS電晶體MP3與反相器INV3。PMOS電晶體MP3的汲極是耦接於接地線VSS1，而PMOS電晶體MP3的源極與基極皆耦接於電源線VDD2。再者，反相器INV3的輸出端是耦接於PMOS電晶體MP3的閘極，而反相器INV3的輸入端是耦接於接地線VSS1。
在一些實施例中，當施加到電源線VDD1的第一電源和施加到電源線VDD2的第二電源之間的電壓差是小於預定電壓值時，PMOS電晶體MP3的基極是耦接於電源線VDD1。
反相器INV3包括PMOS電晶體MP4(未顯示)與NMOS電晶體MN4(未顯示)。相似於反相器INV1，PMOS電 晶體MP4是耦接於電源線VDD2以及NMOS電晶體MN4的汲極之間，而NMOS電晶體MN4是耦接於接地線VSS1以及PMOS電晶體MP4的汲極之間。PMOS電晶體MP4的基極是耦接於電源線VDD2，而NMOS電晶體MN4的基極是耦接於接地線VSS1。再者，PMOS電晶體MP4與NMOS電晶體MN4兩者的閘極(例如反相器INV3的輸入端)是耦接於接地線VSS1，以及PMOS電晶體MP4 NMOS電晶體MN4兩者的汲極(例如反相器INV3的輸出端)是耦接於PMOS電晶體MP3的閘極。
雖然反相器INV3是用來控制PMOS電晶體MP3的閘極，以便對在深N型井區220中由電荷引起或吸引的正電荷或負電荷進行放電，但是也可以使用具有相似功能的其他元件或電路。
第2B圖係顯示根據本發明一些實施例所述之積體電路100A之結構的剖面示意圖。在一些實施例中，積體電路100A包括第2A圖之放電電路150A以及第1圖之反相器INV1與INV2。
積體電路100A包括P型基底(亦稱為Psub)210。深N型井區220形成在P型基底210中。N型井區(亦稱為NW)230a與230b以及P型井區(亦稱為PW)240a是形成在深N型井區220上方，且N型井區230a與230b是由P型井區240a所隔開。
反相器INV2的NMOS電晶體MN2是形成在P型井區240a中。N型摻雜區250a和250b以及P型摻雜區260a是安排在P型井區240a內。N型摻雜區250a與250b會分別形成NMOS電晶體MN2的源極與汲極。P型摻雜區260a會形成NMOS電晶體MN2 的基極。N型摻雜區250a與P型摻雜區260a是經由電性路徑275而耦接於接地線VSS2。電性路徑275可由一或多個金屬層以及金屬層之間的複數導通孔所形成。
反相器INV2的PMOS電晶體MP2是形成在N型井區230b。P型摻雜區260c與260b以及N型摻雜區250c是安排在N型井區230b內。P型摻雜區260c與260b會分別形成PMOS電晶體MP2的源極與汲極。N型摻雜區250c會形成PMOS電晶體MP2的基極。N型摻雜區250c和P型摻雜區260c是經由電性路徑271而耦接於電源線VDD2。電性路徑271可由一或多個金屬層以及金屬層之間的複數導通孔所形成。
在積體電路100A中，N型井區230c以及P型井區240b與240c是形成在P型基底210中。P型井區240b與240c是由N型井區230c所隔開。
反相器INV1的NMOS電晶體MN1是形成在P型井區240c中。N型摻雜區250f與250e以及P型摻雜區260i是安排在P型井區240c內。N型摻雜區250f與250e會分別形成NMOS電晶體MN1的源極與汲極。P型摻雜區260i會形成NMOS電晶體MN1的基極。N型摻雜區250f以及P型摻雜區260i是經由電性路徑276而耦接於接地線VSS1。電性路徑276可由一或多個金屬層以及金屬層之間的複數導通孔所形成。
反相器INV1之PMOS電晶體MP1是形成在N型井區230c中。P型摻雜區260g與260h以及N型摻雜區250d是安排在N型井區230c內。P型摻雜區260g與260h會分別形成PMOS電晶體MP1的源極與汲極。N型摻雜區250d會形成PMOS電晶體MP1的 基極。N型摻雜區250d和P型摻雜區260g是經由電性路徑274而耦接於電源線VDD1。電性路徑274可由一或多個金屬層以及金屬層之間的複數導通孔所形成。PMOS電晶體MP1的閘極280c是經由電性路徑110而耦接於NMOS電晶體MN1的閘極280d。同時地，PMOS電晶體MP1的閘極280c亦耦接於NMOS電晶體MN2的汲極(例如N型摻雜區250b)以及PMOS電晶體MP2的汲極(例如P型摻雜區260b)。
放電電路150A的PMOS電晶體MP3是形成於N型井區230c中。P型摻雜區260f與260e亦安排在N型井區230c內。P型摻雜區260f和260e會分別形成PMOS電晶體MP3的源極和汲極。N型摻雜區250d會形成PMOS電晶體MP3的基極，且N型摻雜區250d是經由電性路徑274而耦接於電源線VDD1。在這些實施例中，PMOS電晶體MP1與MP3會共用N型摻雜區250d，且PMOS電晶體MP3的基極沒有耦接於PMOS電晶體MP3的源極。在一些實施例中，額外的N型摻雜區(未顯示)是安排在N型摻雜區250d以及P型摻雜區260f之間，以及額外的N型摻雜區是經由電性路徑271而耦接於電源線VDD2。再者，額外的N型摻雜區會形成PMOS電晶體MP3的基極，而PMOS電晶體MP3的基極是耦接於PMOS電晶體MP3的源極。
相似地，反相器INV3的PMOS電晶體MP4與NMOS電晶體MN4是形成在P型基底210中。為了簡化說明，將省略反相器INV3的形成。反相器INV3具有耦接於PMOS電晶體MP3之閘極280e的輸出端，並具有經由電性路徑272而耦接於P型摻雜區260d與260e的輸入端。P型摻雜區260d是安排在P型井區240b ，而P型摻雜區260e是安排在N型井區230c。
第2C圖係顯示根據本發明一些實施例所述之積體電路100A1之結構的剖面示意圖。在一些實施例中，積體電路100A1包括第2A圖之放電電路150A以及第1圖之反相器INV1與INV2。
相較於第2B圖之積體電路100A，在第2C圖之積體電路100A1中，反相器INV1的PMOS電晶體MP1是形成在積體電路100A1的N型井區230c2，以及放電電路150A的PMOS電晶體MP3是形成在積體電路100A1的N型井區230c1。再者，N型井區230c1與230c2是彼此分離。在一些實施例中，N型井區230c1與230c2是由P型井區240d所隔開。
在製造積體電路100A/100A1的過程中，沒有電源(例如第一或第二電源)會被施加到積體電路100A/100A1上。當P型基底210經由製程裝置耦接到接地端時，會有放電路徑Path1存在。由於在製造過程中PMOS電晶體MP3的閘極為浮接閘極，因此放電路徑Path1是由PMOS電晶體MP3的通道電流所引起。於是，累積在深N型井區220之電荷120會經由P型基底210和放電路徑Path1被放電至接地端，且不會經過電性路徑110，因此可避免對耦接於電性路徑110之電晶體(例如NMOS電晶體MN1)的閘極造成損壞。
電荷會從電晶體的閘極流出並經過導電層，而導電層可作為天線來收集正離子。天線電漿損壞主要是由後段製程所產生，而後端製程包括後段電漿製程，例如介電層和金屬層的沉積與蝕刻。
放電路徑Path1是從深N型井區220依序經由N型井區230b、N型摻雜區250c、電性路徑271、P型摻雜區260e與260f之間的PMOS電晶體MP3的通道、電性路徑272、P型摻雜區260d和P型井區240b至P型基底210而形成。
在完成積體電路100A/100A1之後，於正常操作期間，第一電源和第二電源會分別施加於積體電路100A/100A1的電源線VDD1和VDD2。再者，P型基底210和積體電路100A/100A1的接地線VSS1和VSS2會耦接於接地端。於是，放電電路150A之反相器INV3的輸入端會經由P型摻雜區260d、P型井區240b以及P型基底210而耦接於接地端，然後反相器INV3會提供高邏輯位準信號至PMOS電晶體MP3的閘極280e，以便關閉PMOS電晶體MP3(使PMOS電晶體MP3為不導通)。因此，在正常操作期間，積體電路100A/100A1中不會有放電路徑Path1存在。
第3A圖係顯示根據本發明一些實施例所述之放電電路150B的電路圖。如先前所描述，放電電路150B是耦接於電源線VDD2以及接地線VSS1之間。
放電電路150B包括NMOS電晶體MN3以及反相器INV3。NMOS電晶體MN3的源極與基極皆耦接於接地線VSS1，而NMOS電晶體MN3的汲極是耦接於電源線VDD2。再者，反相器INV3的輸出端是耦接於NMOS電晶體MN3的閘極，而反相器INV3的輸入端是耦接於電源線VDD2。雖然反相器INV3是用來控制NMOS電晶體MN3的閘極，以便將在深N型井區220中由電荷引起或吸引的正電荷或負電荷進行放電，但是也可以使用 具有相似功能的其他元件或電路。
第3B圖係顯示根據本發明一些實施例所述之積體電路100B之結構的剖面示意圖。在一些實施例中，積體電路100B包括第3A圖之放電電路150B以及第1圖之反相器INV1與INV2。
積體電路100B包括P型基底(亦稱為Psub)210。深N型井區220形成在P型基底210內。N型井區230a與230b以及P型井區240a是形成在深N型井區220上，且N型井區230a與230b是由P型井區240a所隔開。再者，N型井區230c與P型井區240c是形成在P型基底210中且與深N型井區220分離。
為了簡化說明，第3B圖中積體電路100B之PMOS電晶體MP1與MP2以及NMOS電晶體MN1與MN2的配置是相似於第3A圖中積體電路100A之PMOS電晶體MP1與MP2以及NMOS電晶體MN1與MN2的配置。在一些實施例中，可決定PMOS電晶體MP1與MP2以及NMOS電晶體MN1與MN2的配置以適合不同的應用或設計。
放電電路150B的NMOS電晶體MN3是形成在P型井區240c中。N型摻雜區250g與250h以及P型摻雜區260j亦安排在P型井區240c內。N型摻雜區250g與250h會分別形成NMOS電晶體MN3的源極與汲極。P型摻雜區260j會形成NMOS電晶體MN3的基極，以及P型摻雜區260j是經由電性路徑278而耦接於N型摻雜區250g以及反相器INV3的接地線VSS1。放電電路150B的反相器INV3具有耦接於NMOS電晶體MN3之閘極280e的輸出端，以及耦接於電源線VDD2的輸入端。
第3C圖係顯示根據本發明一些實施例所述之積體電路100B1之結構的剖面示意圖。在一些實施例中，積體電路100B1包括第3A圖之放電電路150B以及第1圖之反相器INV1與INV2。
相較於第3B圖之積體電路100B，在第3C圖之積體電路100B1中，反相器INV1的NMOS電晶體MN1是形成在積體電路100B1的P型井區240c2，以及放電電路150B的NMOS電晶體MN3是形成在積體電路100B1的P型井區240c1。再者，P型井區240c1和240c2是彼此分離。在一些實施例中，P型井區240c1與240c2是由P型基底210所隔開。
在製造積體電路100B/100B1的過程中，沒有電源(例如第一或第二電源)會被施加到積體電路100B/100B1上。當P型基底210經由製程裝置耦接到接地端時，會有放電路徑Path2存在。由於在製造過程中NMOS電晶體MN3的閘極為浮接閘極，因此放電路徑Path2是由NMOS電晶體MN3的通道電流所引起。於是，累積在深N型井區220之電荷120會經由P型基底210和放電路徑Path2被放電至接地端，且不會經過電性路徑110，因此可避免對耦接於電性路徑110之電晶體的閘極造成損壞。放電路徑Path2是從深N型井區220依序經由N型井區230b、N型摻雜區250c、電性路徑277、N型摻雜區250h與250g之間的NMOS電晶體MN3的通道、電性路徑278、P型摻雜區260j和P型井區240c1至P型基底210而形成。
在完成積體電路100B/100B1之後，於正常操作期間，第一電源和第二電源會分別施加於積體電路100B/100B1 的電源線VDD1和VDD2。再者，P型基底210和積體電路100B/100B1的接地線VSS1和VSS2會耦接於接地端。於是，放電電路150B之反相器INV3的輸入端會耦接於電源線VDD2，然後反相器INV3會提供低邏輯位準信號至NMOS電晶體MN3的閘極280f，以便關閉NMOS電晶體MN3。因此，在正常操作期間，積體電路100B/100B1中不會有放電路徑Path2存在。
第4圖係顯示根據本發明一些實施例所述之形成第2B圖之積體電路100A之方法的簡單流程圖。
在操作S410，於積體電路100A的P型基底210中形成深N型井區220。
在操作S420，形成N型井區230a-230c以及P型井區240a-240c。N型井區230a與230b以及P型井區240a是形成在深N型井區220上。再者，N型井區230c以及P型井區240b與240c會形成且與深N型井區220分離。再者，N型摻雜區與P型摻雜區是形成在所對應的井區。如先前所描述，N型井區230c可分成N型井區230c1與230c2。再者，N型井區230c1和230c2會彼此分離。
在操作S430，形成積體電路100A的電晶體。舉例來說，PMOS電晶體MP2形成在N型井區230b。PMOS電晶體MP3形成在N型井區230c。反相器INV3形成在P型基底210。
為了簡化說明，將省略積體電路100A中PMOS電晶體和NMOS電晶體的形成。
在操作S440，在PMOS電晶體MP2的基極(例如N型摻雜區250c)以及PMOS電晶體MP3的源極(例如P型摻雜區 260f)之間形成電性路徑271。
在操作S450，在PMOS電晶體MP3的汲極(例如P型摻雜區260e)以及P型井區240b的P型摻雜區260d之間形成電性路徑272。
雖然以特定順序進行說明和描述，但是操作順序可以任何邏輯順序來執行。例如，操作S440-S450的順序可以對調。再者，不需使用額外的光罩來形成積體電路100A/100A1的放電電路150A。
如先前所描述的，在製造積體電路的過程中，由於PMOS電晶體MP3的閘極為浮接閘極，第2B圖中會有放電路徑Path1存在，而累積在深N型井區220中的電荷120可經由放電路徑Path1被放電至P型基底210。
第5圖係顯示根據本發明一些實施例所述之形成第3B圖之積體電路100B之方法的簡單流程圖。
在操作S510，深N型井區220形成在積體電路100B的P型基底210。
在操作S520，形成N型井區230a-230c以及P型井區240a-240c。N型井區230a與230b以及P型井區240a形成在深N型井區220上。再者，N型井區230c與P型井區240c會形成且與深N型井區220分離。再者，N型摻雜區和P型摻雜區形成在所對應之井區內。如先前所描述，P型井區240c可分成P型井區240c1與240c2。再者，P型井區240c1和240c2是彼此分離。
在操作S530，形成積體電路100B的電晶體。舉例來說，PMOS電晶體MP2形成在N型井區230b。NMOS電晶體MN3 形成在P型井區240c。反相器INV3形成在P型基底210。
為了簡化說明，將省略積體電路100B中PMOS電晶體和NMOS電晶體的形成。
在操作S540，在PMOS電晶體MP2的基極(例如N型摻雜區250c)以及NMOS電晶體MN3的汲極(例如N型摻雜區250h)之間形成電性路徑277。
在操作S550，在NMOS電晶體MN3的源極(例如N型摻雜區250g)以及P型井區240c的P型摻雜區260j之間形成電性路徑278。
雖然以特定順序進行說明和描述，但是操作順序可以任何邏輯順序來執行。例如，操作S540-S550的順序可以對調。再者，不需使用額外的光罩來形成積體電路100B/100B1的放電電路150B。
如先前所描述的，在製造積體電路的製程中，由於NMOS電晶體MN3的閘極為浮接閘極，第3B圖中會有放電路徑Path2存在，而累積在深N型井區220中的電荷可經由放電路徑Path2被放電至P型基底210。
本發明實施例提供了積體電路結構以及形成積體電路結構的方法。藉由使用安排在對應於深N型井區220之電源線VDD2以及接地端之間的第2B圖之放電電路150A或是第3B圖之放電電路150B，在製造過程中可使用帶電元件模組來提供第2B圖的放電路徑Path1或是第3B圖的放電路徑Path2，以便將累積在深N型井區220的電荷120進行放電而不需經過耦接於電性路徑110的電晶體(例如NMOS電晶體MN1)，於是可避免損 害NMOS電晶體的閘極(例如閘極氧化物或是閘極介電質)。再者，在積體電路正常操作的期間，放電路徑Path1或Path2將會消失。藉由使用放電電路150A或150B，不需在放電路徑Path1或Path2中使用保護二極體。由於放電電路150A或150B所提供的通道電流是大於保護二極體的二極體反向電流，因此放電電路150A或150B可更有效地防止損壞。再者，在積體電路的信號路徑中不需增加額外的二極體，因此積體電路的功能不會受到影響。
在一些實施例中，本揭露提供一種積體電路結構。積體電路結構包括P型基底、在P型基底中之深N型井區、在深N型井區上之第一N型井區、在第一N型井區中之第一N型摻雜區、第二N型井區、第一P型井區以及放電電路。第二N型井區在P型基底中且與深N型井區分離。第一P型井區在P型基底中且與深N型井區分離。放電電路包括第一P型摻雜區、第一PMOS電晶體、第一電性路徑以及第二電性路徑。第一P型摻雜區在第一P型井區中。第一PMOS電晶體形成在第二N型井區中。第一電性路徑耦接於第一PMOS電晶體的源極以及第一N型摻雜區之間。第二電性路徑耦接於第一PMOS電晶體的汲極以及第一P型摻雜區之間。
在一些實施例中，從深N型井區依序經由第一N型井區、第一N型摻雜區、第一電性路徑、第一PMOS電晶體的通道、第二電性路徑、第一P型摻雜區以及第一P型井區至P型基底而形成放電路徑。
在一些實施例中，累積在深N型井區的電荷是經由 放電路徑被放電。
在一些實施例中，放電電路更包括反相器。反相器具有耦接於第一P型摻雜區之輸入端以及耦接於第一PMOS電晶體之閘極的輸出端。當反相器上電時，反相器會使第一PMOS電晶體為不導通。
在一些實施例中，積體電路結構更包括第二P型井區、第二PMOS電晶體、第一NMOS電晶體以及第三電性路徑。第二P型井區在深N型井區上方。第二PMOS電晶體形成在第一N型井區。第一NMOS電晶體形成在第二P型井區。第三電性路徑耦接於第二PMOS電晶體的汲極以及第一NMOS電晶體的汲極之間。第二PMOS電晶體的源極是經由第一電性路徑而耦接於第一PMOS電晶體的源極以及第一N型摻雜區。第一N型摻雜區形成第二PMOS電晶體的基極。
在一些實施例中，積體電路結構更包括第三P型井區、第三PMOS電晶體以及第二NMOS電晶體。第三P型井區在P型基底中且分離於深N型井區。第三PMOS電晶體形成在第二N型井區或是第三N型井區。第二NMOS電晶體形成在第三P型井區。第三PMOS電晶體以及第二NMOS電晶體的閘極是經由第三電性路徑而耦接於第二PMOS電晶體與第一NMOS電晶體的汲極。
在一些實施例中，積體電路結構更包括第二N型摻雜區。第二N型摻雜區在第二N型井區中且在第一PMOS電晶體與第三PMOS電晶體之間。第二N型摻雜區耦接於第一N型摻雜區。第二N型摻雜區形成第一PMOS電晶體的基極。
在一些實施例中，積體電路結構更包括第二N型摻雜區。第二N型摻雜區在第二N型井區中且在第一PMOS電晶體與第三PMOS電晶體之間。第二N型摻雜區是經由第四電性路徑而耦接於第三PMOS電晶體的源極。第二N型摻雜區形成第一PMOS電晶體的基極。
在一些實施例中，本揭露提供一種積體電路結構。積體電路結構包括P型基底、在P型基底中之深N型井區、在深N型井區上之第一N型井區、在第一N型井區中之第一N型摻雜區、第一P型井區以及放電電路。第一P型井區在P型基底中且與深N型井區分離。放電電路包括第一P型摻雜區、第一NMOS電晶體、第一電性路徑以及第二電性路徑。第一P型摻雜區在第一P型井區中。第一NMOS電晶體形成在第一P型井區中。第一電性路徑耦接於第一NMOS電晶體的汲極以及第一N型摻雜區之間。第二電性路徑耦接於第一NMOS電晶體的源極以及第一P型摻雜區之間。
在一些實施例中，從深N型井區依序經由第一N型井區、第一N型摻雜區、第一電性路徑、第一NMOS電晶體的通道、第二電性路徑、第一P型摻雜區以及第一P型井區至P型基底而形成放電路徑。
在一些實施例中，累積在深N型井區的電荷是經由放電路徑被放電。
在一些實施例中，放電電路更包括反相器。反相器具有耦接於電源線之輸入端以及耦接於第一NMOS電晶體之閘極的輸出端。當反相器上電時，反相器會使第一NMOS電晶 體為不導通。
在一些實施例中，積體電路結構更包括第二P型井區、第一PMOS電晶體、第二NMOS電晶體以及第三電性路徑。第二P型井區在深N型井區上方。第一PMOS電晶體形成在第一N型井區。第二NMOS電晶體形成在第二N型井區。第三電性路徑耦接於第一PMOS電晶體的汲極以及第二NMOS電晶體的汲極之間。第一PMOS電晶體的源極是經由第一電性路徑而耦接於第一NMOS電晶體的汲極以及第一N型摻雜區。第一N型摻雜區形成第一PMOS電晶體的基極。
在一些實施例中，積體電路結構更包括第二N型井區、第二PMOS電晶體以及第三NMOS電晶體。第二N型井區在P型基底中且分離於深N型井區。第二PMOS電晶體形成在第二N型井區。第三NMOS電晶體形成在第一P型井區或是第三P型井區。第二PMOS電晶體以及第三NMOS電晶體的閘極是經由第三電性路徑而耦接於第一PMOS電晶體與第二NMOS電晶體的汲極。
在一些實施例中，本揭露提供一種積體電路結構。積體電路結構包括P型基底、在P型基底內之深N型井區、在深N型井區上的第一N型井區、在P型基底內之P型井區、在P型井區內之P型摻雜區、在第一N型井區內之第一電晶體、在P型基底上方之第二電晶體、第一電性路徑以及第二電性路徑。P型井區與深N型井區分離。第一電性路徑在第一電晶體之基極以及第二電晶體之汲極和源極之一者之間。第二電性路徑在P型摻雜區以及第二電晶體之其他的汲極和源極之間。第一電晶 體為PMOS電晶體。
在一些實施例中，從深N型井區依序經由第一電晶體的基極、第一電性路徑、第二電晶體的通道、第二電性路徑、P型摻雜區以及P型井區至P型基底而形成放電路徑。累積在深N型井區的電荷是經由放電路徑被放電。
在一些實施例中，積體電路結構更包括在P型基底上之反相器。反相器的輸出端是耦接於第二電晶體的閘極。
在一些實施例中，第二電晶體是形成在第二N型井區之PMOS電晶體。第二N型井區是與深N型井區分離。反相器的輸入端是耦接於P型摻雜區。
在一些實施例中，第二電晶體是形成在P型井區之NMOS電晶體。反相器的輸入端是耦接於電源線。
在一些實施例中，積體電路結構更包括第三電晶體、第四電晶體、第五電晶體以及第三電性路徑。第三電晶體在深N型井區上方。第四電晶體與深N型井區分離。第五電晶體與深N型井區分離。第三電性路徑用以連接第一電晶體的汲極、第三電晶體的汲極、第四電晶體的閘極以及第五電晶體的閘極。第三電晶體與第四電晶體為NMOS電晶體。第五電晶體為PMOS電晶體。
雖然本揭露已以較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中包括通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧積體電路
110‧‧‧電性路徑
120‧‧‧電荷
150‧‧‧放電電路
220‧‧‧深N型井區
INV1、INV2‧‧‧反相器
MN1、MN2‧‧‧NMOS電晶體
MP1、MP2‧‧‧PMOS電晶體
S1、S2‧‧‧信號
VDD1、VDD2‧‧‧電源線
VSS1、VSS2‧‧‧接地線

Claims (10)

  1. 一種積體電路結構，包括：一P型基底；一深N型井區，形成在上述P型基底中；一第一N型井區，形成在上述深N型井區上；一第一N型摻雜區，形成在上述第一N型井區中；一第二N型井區，形成在上述P型基底中且與上述深N型井區分離；一第一P型井區，形成在上述P型基底中且與上述深N型井區分離；以及一放電電路，包括：一第一P型摻雜區，形成在上述第一P型井區中；一第一PMOS電晶體，形成在上述第二N型井區中；一第一電性路徑，耦接於上述第一PMOS電晶體的源極以及上述第一N型摻雜區之間；以及一第二電性路徑，耦接於上述第一PMOS電晶體的汲極以及上述第一P型摻雜區之間。
  2. 如申請專利範圍第1項之積體電路結構，其中從上述深N型井區依序經由上述第一N型井區、上述第一N型摻雜區、上述第一電性路徑、上述第一PMOS電晶體的一通道、上述第二電性路徑、上述第一P型摻雜區以及上述第一P型井區至上述P型基底形成一放電路徑。
  3. 如申請專利範圍第1項之積體電路結構，其中上述放電電路更包括： 一反相器，具有耦接於上述第一P型摻雜區之一輸入端以及耦接於上述第一PMOS電晶體之一閘極的一輸出端，其中當上述反相器上電時，上述反相器會使上述第一PMOS電晶體為不導通。
  4. 如申請專利範圍第1項之積體電路結構，更包括：一第二P型井區，形成在上述深N型井區上方；一第二PMOS電晶體，形成在上述第一N型井區；一第一NMOS電晶體，形成在上述第二P型井區；以及一第三電性路徑，耦接於上述第二PMOS電晶體的一汲極以及上述第一NMOS電晶體的一汲極之間，其中上述第二PMOS電晶體的一源極是經由上述第一電性路徑而耦接於上述第一PMOS電晶體的上述源極以及上述第一N型摻雜區，其中上述第一N型摻雜區形成上述第二PMOS電晶體的一基極。
  5. 一種積體電路結構，包括：一P型基底；一深N型井區，形成在上述P型基底中；一第一N型井區，形成在上述深N型井區上；一第一N型摻雜區，形成在上述第一N型井區中；一第一P型井區，形成在上述P型基底中且與上述深N型井區分離；以及一放電電路，包括：一第一P型摻雜區，形成在上述第一P型井區中； 一第一NMOS電晶體，形成在上述第一P型井區中；一第一電性路徑，耦接於上述第一NMOS電晶體的一汲極以及上述第一N型摻雜區之間；一第二電性路徑，耦接於上述第一NMOS電晶體的一源極以及上述第一P型摻雜區之間；以及一反相器，具有耦接於一電源線之一輸入端以及耦接於上述第一NMOS電晶體之一閘極的一輸出端。
  6. 如申請專利範圍第5項之積體電路結構，其中從上述深N型井區依序經由上述第一N型井區、上述第一N型摻雜區、上述第一電性路徑、上述第一NMOS電晶體的一通道、上述第二電性路徑、上述第一P型摻雜區以及上述第一P型井區至上述P型基底形成一放電路徑。
  7. 如申請專利範圍第5項之積體電路結構，更包括：一第二P型井區，形成在上述深N型井區上方；一第一PMOS電晶體，形成在上述第一N型井區；一第二NMOS電晶體，形成在上述第二P型井區；以及一第三電性路徑，耦接於上述第一PMOS電晶體的一汲極以及上述第二NMOS電晶體的一汲極之間，其中上述第一PMOS電晶體的一源極是經由上述第一電性路徑而耦接於上述第一NMOS電晶體的上述汲極以及上述第一N型摻雜區，其中上述第一N型摻雜區形成上述第一PMOS電晶體的一基極。
  8. 一種積體電路結構，包括： 一P型基底；一深N型井區，形成在上述P型基底內；一第一N型井區，形成在上述深N型井區上；一P型井區，形成在上述P型基底內且分離於上述深N型井區；一P型摻雜區，形成在上述P型井區內；一第一PMOS電晶體，形成在上述第一N型井區內；一電晶體，形成在上述P型基底上方；一反相器，形成在上述P型基底上方；一第一電性路徑，形成在上述第一PMOS電晶體之一基極以及上述電晶體之一汲極和一源極之一者之間；以及一第二電性路徑，形成在上述P型摻雜區以及上述電晶體之上述汲極或上述源極的另一者之間。
  9. 如申請專利範圍第8項之積體電路結構，其中從上述深N型井區依序經由上述第一PMOS電晶體的上述基極、上述第一電性路徑、上述電晶體的一通道、上述第二電性路徑、上述P型摻雜區以及上述P型井區至上述P型基底形成一放電路徑，其中累積在上述深N型井區的電荷是經由上述放電路徑被放電。
  10. 如申請專利範圍第8項之積體電路結構，其中上述反相器的一輸出端是耦接於上述電晶體的一閘極。
TW107131325A 2017-10-31 2018-09-06 積體電路結構 TWI772511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/798,562 US10157925B1 (en) 2017-10-31 2017-10-31 IC structure
US15/798,562 2017-10-31

Publications (2)

Publication Number Publication Date
TW201919197A TW201919197A (zh) 2019-05-16
TWI772511B true TWI772511B (zh) 2022-08-01

Family

ID=64604899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131325A TWI772511B (zh) 2017-10-31 2018-09-06 積體電路結構

Country Status (3)

Country Link
US (1) US10157925B1 (zh)
CN (1) CN109727971B (zh)
TW (1) TWI772511B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
US12293918B2 (en) * 2021-06-18 2025-05-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including discharge structures and method for fabricating the same
US12009357B2 (en) 2021-07-22 2024-06-11 Changxin Memory Technologies, Inc. Diode-triggered bidirectional silicon controlled rectifier and circuit
CN115692402B (zh) * 2021-07-22 2025-07-08 长鑫存储技术有限公司 二极管触发的双向可控硅器件及电路
US12364023B2 (en) * 2022-06-03 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with improved layout to increase electrostatic discharge performance

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075856A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure and Method of Forming the Same
TW201314861A (zh) * 2011-08-23 2013-04-01 美光科技公司 結合靜電放電保護電路及方法
US20130256801A1 (en) * 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure to resolve deep-well plasma charging problem and method of forming the same
EP2889906A1 (en) * 2013-12-30 2015-07-01 IMEC vzw Improvements in or relating to electrostatic discharge protection
US9553508B1 (en) * 2015-08-28 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Protection circuit
US20170053905A1 (en) * 2015-08-19 2017-02-23 Texas Instruments Incorporated Electrostatic discharge protection device for high voltage
US20170162558A1 (en) * 2015-12-03 2017-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US9906224B1 (en) * 2017-01-24 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device to dispel charges and method forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259246B2 (ja) * 2008-05-09 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101068569B1 (ko) * 2010-05-28 2011-09-30 주식회사 하이닉스반도체 반도체 소자의 보호회로
US20110310514A1 (en) * 2010-06-17 2011-12-22 Shao-Chang Huang Electrostatic discharge protection circuit
US8541845B2 (en) * 2011-01-11 2013-09-24 Infineon Technologies Ag Semiconductor discharge devices and methods of formation thereof
US9082617B2 (en) * 2013-12-17 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and fabricating method thereof
US9934853B2 (en) * 2016-02-16 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for reading RRAM cell

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314861A (zh) * 2011-08-23 2013-04-01 美光科技公司 結合靜電放電保護電路及方法
US20130075856A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Structure and Method of Forming the Same
US20130256801A1 (en) * 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure to resolve deep-well plasma charging problem and method of forming the same
EP2889906A1 (en) * 2013-12-30 2015-07-01 IMEC vzw Improvements in or relating to electrostatic discharge protection
US20170053905A1 (en) * 2015-08-19 2017-02-23 Texas Instruments Incorporated Electrostatic discharge protection device for high voltage
US9553508B1 (en) * 2015-08-28 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Protection circuit
US20170162558A1 (en) * 2015-12-03 2017-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US9906224B1 (en) * 2017-01-24 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device to dispel charges and method forming the same

Also Published As

Publication number Publication date
US10157925B1 (en) 2018-12-18
CN109727971B (zh) 2024-11-05
CN109727971A (zh) 2019-05-07
TW201919197A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
TWI772511B (zh) 積體電路結構
US9966378B2 (en) Integrated circuit structure
US9647452B2 (en) Electrostatic discharge protection for level-shifter circuit
US7151391B2 (en) Integrated circuit for level-shifting voltage levels
US10157907B2 (en) Semiconductor device and method of manufacturing the same
US20250359345A1 (en) Integrated circuit device and method
TW201840009A (zh) 電容單元
US10580779B2 (en) Vertical transistor static random access memory cell
US7511550B2 (en) Method and apparatus for improving reliability of an integrated circuit having multiple power domains
US8420472B2 (en) Systems and methods for integrated circuits comprising multiple body biasing domains
US8697512B2 (en) Systems and methods for integrated circuits comprising multiple body biasing domains
US10141934B2 (en) High speed level-shifter
US9906224B1 (en) Semiconductor device to dispel charges and method forming the same
US10510742B1 (en) Integrated circuit structure
JP2009194369A (ja) 半導体装置
US20090179247A1 (en) Semiconductor device
US8278692B2 (en) Soft error reduction circuit and method
US7439590B2 (en) Semiconductor device
US20200099377A1 (en) High speed buffer circuit
US20250086372A1 (en) Semiconductor device and method of fabricating and designing
KR101867510B1 (ko) 정전기 방전 회로
US20250301725A1 (en) Semiconductor device
Yuan et al. Efficient design of guard rings and antenna diodes to improve manufacturability of FDSOI circuits