[go: up one dir, main page]

TWI772269B - 用於相關電子開關的方法及設備 - Google Patents

用於相關電子開關的方法及設備 Download PDF

Info

Publication number
TWI772269B
TWI772269B TW105125722A TW105125722A TWI772269B TW I772269 B TWI772269 B TW I772269B TW 105125722 A TW105125722 A TW 105125722A TW 105125722 A TW105125722 A TW 105125722A TW I772269 B TWI772269 B TW I772269B
Authority
TW
Taiwan
Prior art keywords
current
impedance state
associated electronic
electronic switch
digital code
Prior art date
Application number
TW105125722A
Other languages
English (en)
Other versions
TW201725467A (zh
Inventor
巴爾S 桑德胡
喬治麥克內爾 拉鐵摩爾
羅伯特坎貝爾 阿金
Original Assignee
英商Arm股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Arm股份有限公司 filed Critical 英商Arm股份有限公司
Publication of TW201725467A publication Critical patent/TW201725467A/zh
Application granted granted Critical
Publication of TWI772269B publication Critical patent/TWI772269B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)
  • Electron Tubes For Measurement (AREA)

Abstract

本文中所揭示的標的物可係關於用於相關電子開關的可程式化電流。

Description

用於相關電子開關的方法及設備
本文中所揭示的標的物可係關於用於相關電子開關的可程式化電流。
可例如在廣泛範圍之電子裝置類型中發現積體電路裝置,諸如電子開關裝置。舉例而言,記憶體、邏輯及/或其他電子裝置可併有可用於電腦、數位攝影機、蜂巢式電話、平板裝置、個人數位助理等中之電子開關。設計者在考慮用於任何特定應用之適用性時可能關注的與諸如可併入在記憶體、邏輯及/或其他電子裝置中之電子開關裝置相關聯的因素可包括例如實體大小、儲存密度、操作電壓及/或功率消耗。設計者可能關注之其他示例性因素可包括製造成本、製造難易度、可縮放能力及/或可靠性。此外,似乎存在對展現較低功率及/或較高速度之特徵的記憶體、邏輯及/或其他電子裝置的愈來愈高的需要。
本申請案揭示一種方法,包含:向相關電子開關提供可程式化電流以至少部分地導致相關電子開關自第一阻抗狀態轉換至第二阻抗狀態。
本申請案進一步揭示一種設備,包含:可程式化電流源,其產生用於相關電子開關之電流以至少部分地導致相關電子開關自第一阻抗狀態轉換至第二阻抗狀態。
本申請案進一步揭示一種設備,包含:耦合至電流鏡電路之輸出之相關電子開關;至少部分地回應於啟用信號將電流鏡電路耦合至可程式化電流源之第一導電元件,其中第一導電元件在第一節點耦合至可程式化電流源,且其中電流鏡電路產生參考電流以至少部分地導致相關電子開關自第一阻抗狀態轉換至第二阻抗狀態;至少部分地回應於讀取信號將第一節點耦合至電壓輸出節點之第二導電元件,其中電壓輸出節點經耦合至相關電子開關;至少部分地回應於設定信號將供應電壓信號耦合至第三節點之第三導電元件;至少部分地回應於重置信號將參考電壓信號耦合至第三節點之第四導電元件;至少部分地回應於寫入啟用信號將第三節點耦合至電壓輸出節點之第五導電元件;且其中至少部分地回應於設定信號及寫入啟用信號將供應電壓傳導至電壓輸出節點,且其中至少部分地回應於重置信號及寫入啟用信號將參考電壓傳導至電壓輸出節點。
100:可變阻抗器裝置
101:導電端子
102:相關電子開關材料
103:導電端子
110:示例性符號
210:可變電阻器
220:可變電容器
300:示例性坐標圖
302:讀取窗
304:區域/部分
306:部分
308:點
309:點
310:寫入窗
314:點
316:點
400:示例性電路
425:數位編碼
430:開關
440:CES裝置
500:單位電流源
505:供應電壓
510:電晶體
520:電晶體
525:輸出電流
530:電晶體
531:啟用信號
540:電晶體
600:I_DAC
610:電流源區塊
620:電流導向區塊
630:啟用開關
635:輸出信號
700:示例性坐標圖
701:示例性可程式化電流
710:數位編碼值
720:數位編碼值
730:電流位準
740:電流位準
800:示例性電路
801:導電元件
802:導電元件
803:導電元件
804:導電元件
805:導電元件
806:導電元件
807:導電元件
808:導電元件
809:導電元件
810:電流源裝置
811:導電元件
812:電流源裝置
813:導電元件
820:供應電壓
821:啟用信號
822:設定#/導電元件
823:重置#/導電元件
824:WEN#/導電元件
825:讀取信號
833:節點
834:節點
835:節點
841:參考電流
842:輸出電壓
850:參考電壓
900:示例性電路
910:可程式化電壓單元
920:可程式化電流單元
925:節點
930:開關
940:CES
尤其在本說明書之結束部分中指出並清楚地主張所請求標的物。然而,就操作之組織及/或方法以及 其目的、特徵結構及/或優點兩者而言,最佳可藉由參考以下詳細描述在參閱隨附圖式的情況下來理解,其中: 第1a圖圖示根據一實施例的包含相關電子材料之相關電子開關裝置的示例性實施例之方塊圖。
第1b圖描繪用於相關電子開關之示例性符號。
第2圖描繪根據一實施例的用於相關電子開關之示例性等效電路。
第3圖圖示根據一實施例的用於相關電子開關之電流密度對電壓的示例性坐標圖。
第4圖描繪根據一實施例的用於提供用於相關電子開關之可程式化電流的示例性電路之示意性方塊圖。
第5圖描繪根據一實施例的示例性電流源之示意圖。
第6圖描繪根據一實施例的用於示例性可程式化電流源之示例性數位/類比轉換器的示意圖。
第7圖圖示示例性坐標圖,此坐標圖描繪根據一實施例的用於相關電子開關之示例性可程式化電流源之電流對數位編碼。
第8圖為根據一實施例的用於提供用於相關電子開關裝置之可程式化電流之示例性電路的示意圖。
第9圖為根據一實施例的提供用於相關電子開關之可程式化電流及可程式化電壓之示例性電路的示意性方塊圖。
在以下詳細描述中參考隨附圖式,此等圖式形成本文之一部分,其中相同元件符號可通篇指定相同的部件以指示對應及/或類似組件。應理解,圖式中說明之組件不一定按比例繪製,諸如出於說明之簡潔及/或清楚之目的。舉例而言,一些組件之尺寸可相對於其他組件加以放大。此外,應理解,可利用其他實施例。此外,可在不偏離所請求標的物之情況下做出結構及/或其他變化。亦應注意,例如上、下、頂部、底部等等之方向及/或參考可用於幫助對圖式之論述及/或不意欲限制所請求標的物之應用。因此,以下詳細描述不應視為限制所請求標的物及/或等效物。
本說明書通篇提及之一個實施方式、一實施方式、一個實施例、一實施例及/或類似者係指結合特定實施方式及/或實施例描述之特定特徵結構、結構及/或特徵包括在所請求標的物之至少一個實施方式及/或實施例中。因此,此等片語例如在本說明書通篇之各種地方中之出現,不一定意欲指同一實施方式或指所描述之任何一個特定實施。此外應理解,例如,所描述之特定特徵結構、結構及/或特徵能夠以各種方式合併在一或多個實施方式中,且因此在所意欲之申請專利範圍範疇內。當然,大體上, 此等及其他問題隨上下文而變化。因此,描述及/或用途之特定上下文提供關於待做出之推論之有益指導。
如本文中所用,術語「耦合」、「連接」及/或類似術語係一般使用。應理解,此等術語不意欲為同義詞。更確切地說,「連接」一般用以指示例如兩個或更多個組件直接實體(包括電)接觸;而「耦合」一般用以意謂兩個或更多個組件可能直接實體(包括電)接觸;然而,「耦合」亦一般用以亦意謂兩個或更多個組件不一定直接接觸,而能夠合作及/或相互作用。術語耦合亦例如在適當的上下文中一般理解為意謂間接地連接。
如本文中所用,術語「及」、「或」、「及/或」及/或類似術語包括多種含義,亦預期此等術語至少部分地取決於使用此等術語之特定上下文。通常,若用於關聯清單,諸如A、B或C,則「或」意欲意謂A、B及C,此處以包含意義使用,以及A、B或C,此處以排他意義使用。另外,術語「一或多個」及/或類似術語用於以單數形式描述任何特徵結構、結構及/或特徵,及/或亦用於描述複數個特徵結構、結構及/或特徵及/或上述各者之一些其他組合。同樣地,術語「基於」及/或類似術語理解為不一定意欲表達因素之排他性組合,而允許不一定經清楚地描述之額外因素之存在。當然,對於所有前述內容,描述及/或使用之特定上下文提供關於待做出之推論之有益指導。應注意,以下描述僅提供一或多個說明性實例且所請求目標物不限制為此等一或多個說明性實例;然而, 再一次地,描述及/或使用之特定上下文提供關於待做出之推論之有益指導。
本揭示內容之特定態樣例如在記憶體及/或邏輯裝置中併有相關電子材料(correlated electron material;CEM)以形成相關電子開關(correlated electron switch;CES)。亦可在廣泛範圍之其他電子電路類型,例如濾波器電路中利用CES裝置,但所請求標的物之範疇在範疇中不限於此等方面。在此上下文中,CES可展現實質上突然的導體/絕緣體轉換,此轉換係由電子相關性而非固態結構相變(例如,相變記憶體(phase change memory;PCM)裝置中之結晶/非晶或電阻RAM裝置中之長絲形成及傳導)而產生。在一個態樣中,相比於熔化/固化或長絲形成,CES中之實質上突然的導體/絕緣體轉換可例如回應於量子機械現象。CES中之在導電與絕緣狀態之間及/或在第一與第二阻抗狀態之間的此等量子機械轉換可在若干態樣中之任一者中理解。如本文中所用,術語「導電狀態」、「較低阻抗狀態」及/或「金屬狀態」可為可互換的,及/或有時可稱為「導電/較低阻抗狀態」。類似地,術語「絕緣狀態」及「較高阻抗狀態」在本文中可互換地使用,及/或有時可稱為「絕緣/較高阻抗狀態」。
在一態樣中,在絕緣/較高阻抗狀態與導電/較低阻抗狀態之間的相關電子開關材料之量子機械轉換可依據莫特(Mott)轉換來理解。在莫特轉換中,若莫特 轉換條件發生,則材料可自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態。莫特條件係藉由(nC)1/3 a
Figure 105125722-A0305-02-0008-7
0.26定義,其中nC為電子濃度且「a」為波爾(Bohr)半徑。當達至臨界載流子濃度以使得滿足莫特條件時,莫特轉換將發生且CES之狀態將自較高電阻/較高電容狀態(亦即,絕緣/較高阻抗狀態)變為較低電阻/較低電容狀態(亦即,導電/較低阻抗狀態)。
在另一態樣中,莫特轉換係藉由電子之局部化控制。當載流子經局部化時,電子之間的強庫侖(coulomb)相互作用使CEM之能帶破裂以產生絕緣體。當電子不再經局部化時,弱庫侖相互作用起支配作用且能帶破裂經移除,從而導致金屬(導電)能帶。此有時解釋為「擁擠升降機」現象。當升降機中僅有一些人時,人們可容易地四處移動,此類似於導電/較低阻抗狀態。另一方面,當升降機達到某個人群密度時,人們無法再移動,此類似於絕緣/較高阻抗狀態。然而,應理解,類似於量子現象之所有經典解釋,此出於說明性目的提供之經典解釋僅為不完全類似物,且所請求標的物不限於此方面。
此外,在一實施例中,自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態可帶來電容變化以及電阻變化。舉例而言,CES可包括可變電阻之特性以及可變電容之特性。亦即,CES裝置之阻抗特徵可包括電阻與電容組件兩者。舉例而言,在金屬狀態中,CEM可具有實質上零電場,及因此具有實質上零電容。類似地,在絕緣/較 高阻抗狀態中(其中歸因於自由電子之較低密度,電子屏蔽可能具有極大缺點),外部電場可能能夠穿透CEM,且因此CEM將因CEM之介電功能中之實體變化而具有電容。因此,舉例而言,在一態樣中,在CES中自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態可導致電阻與電容兩者之變化。
在一實施例中,CES裝置可在CES裝置之CEM之大部分體積中回應於莫特轉換切換阻抗狀態。在一實施例中,CES裝置可包含「主體切換」。如本文中所用,術語「主體切換」係指CES裝置之CEM之至少大部分體積切換阻抗狀態,諸如回應於莫特轉換。舉例而言,在一實施例中,CES裝置之實質上所有CEM可回應於莫特轉換自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態或自導電/較低阻抗狀態切換至絕緣/較高阻抗狀態。在一態樣中,CEM可包含一或多種過渡金屬氧化物、一或多種稀土氧化物、週期表之一或多種f區元素之一或多種氧化物、一或多種稀土過渡金屬氧化物鈣鈦礦、釔及/或鐿,但所請求標的物在範疇中不限於此方面。在一實施例中,裝置(諸如CES裝置)可包含包括選自由以下各者組成之群組之一或多種材料的CEM:鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩及鋅(此等可與諸如氧或其他類型之配位體之陽離子連接)或其組合,但所請求標的物在範疇中不限於此方面。
第1a圖圖示CES裝置之示例性實施例100,此CES裝置包含夾在導電端子(諸如導電端子101與103)之間的CEM(諸如材料102)。在一實施例中,CES裝置(諸如CES裝置100)可包含可變阻抗器裝置。如本文中所用,術語「相關電子開關」及「可變阻抗器」可為可互換的。至少部分地經由在端子之間(諸如在導電端子101與103之間)施加臨界電壓及臨界電流,CEM(諸如材料102)可在前述導電/較低阻抗狀態與絕緣/較高阻抗狀態之間轉換。如所提及,在可變阻抗器裝置(諸如CES裝置100)中之諸如材料102之CEM可在第一阻抗狀態與第二阻抗狀態之間轉換,此轉換歸因於由於經施加之臨界電壓及經施加之臨界電流所產生之相關電子開關材料之量子機械轉換,如下文更詳細地描述。此外,如上文提及,可變阻抗器裝置(諸如可變阻抗器裝置100)可展現可變電阻與可變電容兩者之特性。
在一特定實施例中,可變阻抗器裝置(諸如CES裝置100)可包含CEM,此CEM可至少部分地基於CEM之至少大部分因相關電子開關材料之量子機械轉換造成的在絕緣/較高阻抗狀態與導電/較低阻抗狀態之間的轉換而在複數個可偵測阻抗狀態之間或在其之中轉換。舉例而言,在一實施例中,CES裝置可包含主體切換,因為CES裝置之實質上所有CEM可回應於莫特轉換自絕緣/較高阻抗狀態切換至導電/較低阻抗狀態或自導電/較低阻抗狀態切換至絕緣/較高阻抗狀態。在此上下文中, 「阻抗狀態」意謂可變阻抗器裝置之指示值、符號、參數及/或條件的可偵測狀態,僅提供一些實例。在一個特定實施例中,如下文描述,CES裝置之阻抗狀態可至少部分地基於在讀取及/或感應操作中於CES裝置之端子上偵測到的信號來偵測。在另一特定實施例中,如下文描述,例如可藉由在「寫入」及/或「程式化」操作中跨CES裝置之端子施加一或多個信號以使CES裝置處於特定阻抗狀態以表示或儲存特定值、符號及/或參數,及/或達成CES裝置之特定電容值。當然,所請求標的物在範疇中不限於本文所描述的特定示例性實施例。
第1b圖描繪示例性符號110,此示例性符號可例如在電路示意圖中用以註解CES/可變阻抗器裝置。示例性符號110意欲提醒檢視者CES/可變阻抗器裝置(諸如CES裝置100)之可變電阻及可變電容特性。示例性符號110不意欲表示實際電路圖,而僅意欲作為電路圖符號。當然,所請求標的物在範疇中不限於此等方面。
第2圖描繪示例性CES/可變阻抗器裝置(諸如CES裝置100)之等效電路之示意圖。如所提及,CES/可變阻抗器裝置可包含可變電阻與可變電容兩者之特徵。亦即,CES/可變阻抗器裝置(諸如CES裝置100)之阻抗特徵可至少部分地取決於裝置之電阻及電容特徵。舉例而言,在一實施例中,用於可變阻抗器裝置之等效電路可包含與可變電容器(諸如可變電容器220)並聯之可變電阻器(諸如可變電阻器210)。當然,儘管可變電阻器210及 可變電容器220在第2圖中經描繪為包含分立組件,但可變阻抗器裝置(諸如CES 100)可包含實質上同質的CEM(諸如CEM 102),其中CEM包含可變電容及可變電阻之特徵。
下表1描繪用於示例性可變阻抗器裝置(諸如CES裝置100)之示例性真值表。
Figure 105125722-A0305-02-0012-1
在一實施例中,示例性真值表120展示可變阻抗器裝置(諸如CES裝置100)之電阻可在較低電阻狀態與較高電阻狀態之間轉換,此至少部分地隨著跨CEM施加之電壓變化。在一實施例中,較低電阻狀態之電阻可比較高電阻狀態之電阻低10至100,000倍,但所請求標的物在範疇中不限於此方面。類似地,示例性真值表120展示可變阻抗器裝置(諸如CES裝置100)之電容可在較低電容狀態與較高電容狀態之間轉換,就一示例性實施例而言,此較低電容狀態可包含大致為零或極小的電容,且此較高電容狀態至少部分地隨著跨CEM施加之電壓變化。此外,如表1中所見,自較高電阻/較高電容狀態至較低電阻/較低電容狀態之可變阻抗器裝置轉換可表示為自較高阻抗狀態至較低阻抗狀態之轉換。類似地,自較低電阻/ 較低電容狀態至較高電阻/較高電容狀態之轉換可表示為自較低阻抗狀態至較高阻抗狀態之轉換。
應注意,可變阻抗器(諸如CES 100)不是電阻器,而更確切地說包含具有可變電容與可變電阻兩者之特性之裝置。在一實施例中,電阻及/或電容值及因此阻抗值至少部分地取決於經施加之電壓。
第3圖圖示根據一實施例的用於CES裝置(諸如示例性CES裝置100)之跨導電端子(諸如導電端子101及103)之電流密度對電壓之坐標圖。至少部分地基於施加至可變阻抗器裝置(諸如可變阻抗器裝置100)之端子(例如,在寫入操作中)之電壓,可使諸如CEM 102之CEM處於導電/較低阻抗狀態或絕緣/較高阻抗狀態。舉例而言,施加電壓V 重置 及電流密度J 重置 可使CES裝置處於絕緣/較高阻抗狀態,且施加電壓V 設定 及電流密度J 設定 可使CES裝置處於導電/較低阻抗狀態。亦即,在一實施例中,「設定」條件可使可變阻抗器裝置(諸如CES裝置100)處於導電/較低阻抗狀態中,且「重置」條件可使可變阻抗器裝置(諸如CES裝置100)處於絕緣/較高阻抗狀態中。在使CES裝置處於較低阻抗狀態或較高阻抗狀態之後,可至少部分地藉由施加電壓V 讀取 (例如在讀取操作中)及在可變阻抗器裝置(諸如CES裝置100)之端子(諸如導電端子101及103)偵測電流或電流密度來偵測CES裝置之特定狀態。
在一實施例中,CES裝置之CEM可包括例如任何TMO,諸如鈣鈦礦、莫特絕緣體、電荷交換絕緣體及/或安德森(Anderson)無序絕緣體。在一特定實施例中,CES裝置可由諸如以下各者之材料形成:氧化鎳、氧化鈷、氧化鐵、氧化釔及鈣鈦礦、諸如摻雜Cr之鈦酸鍶、鈦酸鑭,及錳酸鹽家族,包括錳酸鈣鐠(praesydium calcium manganite)及錳酸鑭鐠(praesydium lanthanum manganite),此處僅提供一些實例。在一實施例中,併有具有不完整 d f 軌道層之元素之氧化物可展現用於在CES裝置中使用之足夠的阻抗切換特性。在一實施例中,可在不進行電鑄之情況下製備CES。其他實施例可使用其他過渡金屬化合物而不偏離所請求標的物。舉例而言,{M(chxn)2Br}Br2,其中M可包含Pt、Pd或Ni,且chxn包含1R,2R-環己烷二胺,且可使用其他此等金屬錯合物而不偏離所請求標的物之範疇。
在一個態樣中,第1圖之CES裝置可包含含有TMO金屬氧化物可變阻抗材料之材料,但應理解,此等僅為示例,且不意欲限制所請求標的物之範疇。特定實施方式亦可使用其他可變阻抗材料。氧化鎳NiO經揭示為一種特定TMO。在一實施例中,本文中論述之NiO材料可摻雜有外質配位體,此等外質配位體可藉由使界面鈍化及允許可調節電壓及阻抗來使可變阻抗特性穩定。在一特定實施例中,本文所揭示的NiO可變阻抗材料可包括含碳配位體,其可由NiO(Cx)指示。在此,在一實施例中,熟 習此項技術者可僅藉由平衡原子價針對任何特定含碳配位體及含碳配位體與NiO之任何特定組合來決定x值。在另一特定示例性實施例中,摻雜有外質配位體之NiO可表示成NiO(Lx),其中Lx為配位體元素或化合物且x指示一個單位NiO之配位體單位數目。在一實施例中,熟習此項技術者可僅藉由平衡原子價針對任何特定配位體及配位體與NiO或任何其他過渡金屬之任何特定組合決定x值。
根據一實施例,若施加足夠的偏壓(例如,超出能帶破裂勢能)且滿足前述莫特條件(切換區域中之注入電子電洞=電子),則CES裝置可經由莫特轉換快速地自導電/較低阻抗狀態切換至絕緣體狀態。此可在第3圖中之坐標圖之點308發生。在此點處,電子不再被屏蔽且變得局部化。此相關性使能帶破裂以形成絕緣體。當CES裝置之CEM仍處於絕緣/較高阻抗狀態時,電流可由電洞之傳輸產生。若跨CES裝置之端子施加足夠的偏壓,則電子可越過金屬-絕緣體-金屬(metal-insulator-metal;MIM)裝置之可能的障壁經注入至MIM二極體中。若已注入足夠的電子且跨端子施加足夠的勢能以達成設定條件,則電子之增加可屏蔽電子且移除電子之局部化,此可破壞能帶破裂勢能,形成金屬,從而使CES裝置處於導電/較低阻抗狀態。
根據一實施例,CES裝置之CEM中之電流可藉由至少部分地基於在寫入操作期間受限制的外部電流 所決定的經外部施加之「順從性」條件來控制以達成設定條件以使CES裝置處於導電/較低阻抗狀態。此外部施加之順從性電流亦設定後續重置條件電流密度要求。如第3圖之特定實施方式中所示,在點316處之寫入操作期間經施加以使CES裝置處於導電/較低阻抗狀態之電流密度J comp 可決定用於在後續寫入操作中使CES處於絕緣/較高阻抗狀態之順從性條件。如圖所示,在一實施例中,可隨後藉由在點308處在電壓V 重置 下施加電流密度J 重置 J comp 使CES裝置之CEM處於絕緣/較高阻抗狀態,其中J comp 可經外部施加。
順從性電流(諸如外部施加之順從性電流)因此可設定CES裝置之CEM中之數個電子,此等電子將由電洞「捕獲」以用於莫特轉換。換言之,在寫入操作中經施加以使CES裝置處於導電/較低阻抗狀態之電流可決定將注入至CES裝置之CEM以用於將CES裝置後續轉換至絕緣/較高阻抗狀態之電洞數目。如下文更全面地論述,可動態地施加順從性電流。
如上文指出,可在點308處回應於莫特轉換發生至絕緣/較高阻抗狀態之轉換。如上文指出,此莫特轉換可在CES裝置之CEM中在電子濃度n等於電子電洞濃度p之條件下發生。此條件在滿足以下莫特條件時發生,如由如下表達式(1)表示:
Figure 105125722-A0305-02-0017-2
其中:λ TF 為托馬斯-費米(Thomas Fermi)屏蔽長度;及C為用於莫特轉換之大致等於0.26之常數。
根據一實施例,第3圖中圖示之坐標圖的區域304中之電流或電流密度可回應於自跨可變阻抗器裝置(諸如CES裝置100)之端子(諸如端子101及103)施加之電壓信號注入電洞而存在。此處,注入電洞可滿足用於在跨可變阻抗器裝置(諸如CES裝置100)之端子(諸如端子101及103)施加臨界電壓V MI 時在電流I MI 下之導電至絕緣體轉換之莫特轉換條件。此可根據如下表達式(2)模型化:
Figure 105125722-A0305-02-0017-3
其中Q(V MI )為注入之電荷(電洞或電子)且隨著施加之電壓變化。如本文中所用,記法「MI」指示金屬至絕緣體轉換,且記法「IM」指示絕緣體至金屬轉換。亦即,「VMI」係指將CEM自導電/較低阻抗狀態轉換至絕緣/較高阻抗狀態之臨界電壓且「IMI」係指臨界電流。類似 地,「VIM」係指將CEM自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態之臨界電壓且「IIM」係指臨界電流。
可在能帶之間且回應於臨界電壓V MI 及臨界電流I MI 發生電洞注入以啟用莫特轉換。藉由根據表達式(1),藉由由表達式(2)中之I MI 注入之電洞使電子濃度n等於所需電荷濃度以導致莫特轉換,此等臨界電壓V MI 對托馬斯-費米屏蔽長度λ TF 之依賴度可根據如下表達式(3)模型化:
Figure 105125722-A0305-02-0018-4
其中A CEM 為可變阻抗器裝置(諸如CES裝置100)之CEM(諸如CEM 102)之橫截面面積,且其中在示例性坐標圖300之點308描繪之J 重置 (V MI )為通過CEM(諸如CEM 102)之在臨界電壓V MI 下待施加至CEM以使CES裝置之CEM處於絕緣/較高阻抗狀態之電流密度。在一實施例中,可至少部分地藉由歧化反應使CEM在導電/較低阻抗狀態與絕緣/較高阻抗狀態之間轉換。
根據一實施例,可藉由注入足夠數量之電子以滿足莫特轉換條件使可變阻抗器裝置(諸如CES裝置100)之CEM(諸如CEM 102)處於導電/較低阻抗狀態(例如,藉由自絕緣/較高阻抗狀態轉換)。
在將CES裝置之CEM轉換至導電/較低阻抗狀態中,由於已注入足夠的電子且跨可變阻抗器裝置之端子之勢能克服臨界切換勢能(例如,V 設定 ),注入之電子開始屏蔽且去局部化經雙佔有之電子以逆轉歧化反應且閉合帶隙。在第3圖之點314描繪的用於在啟用至導電/較低阻抗狀態之轉換的臨界電壓V MI 下在金屬-絕緣體莫特轉換中將CES裝置之CEM轉換至導電/較低阻抗狀態之電流密度J 設定 (V IM )可根據如下表達式(4)表示:
Figure 105125722-A0305-02-0019-5
其中:a B 為波爾半徑。
根據一實施例,用於在讀取操作中偵測CES裝置之記憶體狀態之「讀取窗」302可設定為當CES裝置之CEM處於絕緣/較高阻抗狀態時的第3圖之坐標圖之部分306與當CES裝置之CEM在讀取電壓V 讀取 下處於導電/較低阻抗狀態時的第3圖之坐標圖之部分304之間的差異。在一特定實施方式中,讀取窗302可用於決定可變阻抗器裝置(諸如CES裝置100)之CEM(諸如相關電子開關材料102)之托馬斯-費米屏蔽長度λ TF 。舉例而言,在 電壓V 重置 下,電流密度J 重置 J 設定 可根據如下表達式(5)相關聯:
Figure 105125722-A0305-02-0020-6
其中J 關閉 表示處於絕緣/較高阻抗狀態之CEM在V 重置 下之電流密度。參見例如第3圖之點309。
在另一實施例中,用於在寫入操作中使CES裝置之CEM處於絕緣/較高阻抗或導電/較低阻抗狀態之「寫入窗」310可設定為V重置與V設定之間的差異。建立|V設定|>|V重置|可賦能導電/較低阻抗與絕緣/較高阻抗狀態之間的切換。V重置可大致包含由相關性導致的能帶破裂勢能且V設定可包含大致兩倍的能帶破裂勢能,以使得讀取窗可大致包含能帶破裂勢能。在特定實施方式中,寫入窗310之大小可至少部分地由CES裝置之CEM之材料及摻雜決定。
在一實施例中,用於讀取表示為可變阻抗器裝置(諸如CES裝置100)之阻抗狀態之值的過程可包含經施加至CES裝置之CEM之電壓。在一實施例中,可量測CES裝置之CEM內之電流及/或電流密度中之至少一者,且CES裝置之CEM之阻抗狀態可至少部分地根據所量測之電流及/或電流密度決定。
另外,在一實施例中,阻抗狀態之阻抗可至少部分地取決於CES裝置之CEM之電容與電阻之組合。在一實施例中,所決定的阻抗狀態可包含複數個阻抗狀態中 之一者。舉例而言,第一阻抗狀態可包含較低電阻及較低電容,且第二阻抗狀態可包含較高電阻及較高電容。此外,在一實施例中,複數個阻抗狀態之阻抗之比率可與CES裝置之CEM之實體特性成正比。在一實施例中,CES裝置之CEM之實體特性可包含托馬斯-費米屏蔽長度及波爾半徑中之至少一者。此外,在一實施例中,複數個阻抗狀態之個別阻抗狀態可與資料值相關聯。另外,在一實施例中,在預定電壓下之在第一阻抗狀態與第二阻抗狀態之間的電流差異提供對讀取窗之指示。然而,所請求標的物在範疇中不限於此等方面。
在一實施例中,可向CES裝置之CEM提供複數個電子以使得CES進入第一阻抗狀態。可向CEM提供複數個電洞以使得CES進入第二阻抗狀態。此外,在一實施例中,複數個電子可導致跨CES之電壓大於設定電壓閾值,且複數個電洞可導致跨CES之電壓等於或大於重置電壓閾值。此外,在一實施例中,跨CEM之電壓可導致CEM中之電流密度等於或大於設定電流密度及/或設定電流,且跨CEM之電壓可導致CEM中之電流密度等於或大於重置電流密度及/或重置電流。
此外,在一實施例中,可超過跨CEM之設定電壓及通過CES裝置之CEM之設定電流密度。另外,可超過跨CEM之重置電壓及通過CES裝置之CEM之重置電流密度。此外,在一實施例中,複數個阻抗狀態之個別阻抗狀態可與資料值相關聯。
在一實施例中,重置電壓、設定電壓及設定電壓與重置電壓之間的差異中之至少一者與CES裝置之CEM之實體特性成正比。舉例而言,CEM之實體特性可包括歸因於電子之局部化及/或相關性之強電子勢能中之至少一者。此外,在一實施例中,設定電壓與重置電壓之差異可提供對寫入/程式窗中之至少一者之大小之指示。
第4圖描繪根據一實施例的用於提供用於可變阻抗器裝置(諸如CES裝置100)之可程式化電流的電路之示例性實施例400的示意性方塊圖。如上文提及,將可變阻抗器裝置(諸如CES裝置100)自導電/較低阻抗狀態轉換至絕緣/較高阻抗狀態(亦即,重置條件)或自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態(亦即,設定條件)可能需要通過CES裝置之電流足以導致莫特或類似莫特之轉換在給定電壓下在CES裝置之CEM中發生。如在第3圖中可見,可向CES施加不同量之電流/電流密度及/或電壓以導致特定的阻抗狀態轉換。舉例而言,如在第3圖中所見,為達成導致自導電/較低阻抗狀態至絕緣/較高阻抗狀態之轉換之重置條件,可跨CES裝置施加電壓V重置,且可在CES裝置中達成電流密度J重置。在一實施例中,需要在可達成重置條件從而導致自導電/較低阻抗狀態至絕緣/較高阻抗狀態之轉換之前滿足電壓與電流條件兩者。類似地,如亦在第3圖中所見,為達成導致自絕緣/較高阻抗狀態至導電/較低阻抗狀態之轉換之設定條件,可跨CES裝置施加電壓V設定,且可在CES裝置中達成電流密 度J設定。再一次地,在一實施例中,需要在可達成設定條件從而導致自絕緣/較高阻抗狀態至導電/較低阻抗之轉換之前滿足電壓與電流條件兩者。此外,在一實施例中,可能注意到設定及重置條件可能需要不同的電流及/或電壓位準。
為在可變阻抗器裝置(諸如CES 100)中產生不同位準之電流,用於向CES裝置(諸如第4圖中描繪之CES裝置440)提供可程式化電流之示例性電路400可包含耦合至示例性可程式化電流源(諸如數位/類比轉換器電流源(I_DAC)600)之示例性電流源(諸如單位電流源500)。在一實施例中,單位電流源500可向可程式化電流源(諸如I_DAC 600)提供一定量之電流,諸如一「單位」量。此外,在一實施例中,諸如I_DAC 600之可程式化電流源可例如向CES裝置(諸如CES裝置440)提供數倍之單位電流,諸如由單位電流源500提供。如第4圖中描繪,用於CES裝置(諸如CES裝置440)之可程式化電流可稱為參考電流(Iref),但所請求標的物在範疇中不限於此方面。
在一實施例中,示例性電路400可進一步包括啟用開關(諸如開關430),此啟用開關可將可程式化電流源(諸如I_DAC 600)耦合至可變阻抗器裝置(諸如CES裝置440)。舉例而言,對於涉及CES裝置440之讀取操作,開關430可保持打開,從而在讀取操作期間將I_DAC 600之輸出自CES裝置440去耦。對於寫入操作,開關 430可關閉以允許I_DAC 600視需要提供用於設定或重置條件之電流。在一實施例中,開關430可例如包含可回應於啟用信號傳導之電晶體。
如第4圖中描繪,在一實施例中,可向可程式化電流源(諸如I_DAC 600)提供數位編碼425。舉例而言,諸如I_DAC 600之可程式化電流裝置可根據數位編碼(諸如數位編碼425)產生各種位準之電流。在一實施例中,適用於設定條件(亦即,在CES裝置中自絕緣/較高阻抗狀態之轉換)之第一電流位準可由第一數位編碼指定,且適用於重置條件(亦即,在CES裝置中自導電/較低阻抗狀態之轉換)之第二電流位準可由第二數位編碼指定。在一實施例中,若需要,可例如藉由調節數位編碼調節用於設定及/或重置條件之電流位準諸如以補償處理、電壓及/或溫度之變化。以此方式,諸如I_DAC 600之可程式化電流源可經程式化及/或調節以產生用於可變阻抗器裝置(諸如CES裝置440)之設定及/或重置條件之電流。
在一實施例中,單位電流源500可產生單位電流(Iu),且可程式化電流源(諸如I_DAC 600)可產生數倍之單位電流(Iu)。此外,在一實施例中,單位電流之倍數可至少部分地由數位編碼(諸如數位編碼425)指定。舉例而言,數位編碼(諸如數位編碼425)之第一複數個位元可指定待提供至可變阻抗器裝置(諸如CES裝置440)用於設定條件之單位電流之第一倍數,且數位編碼(諸如數位編碼425)之複數個位元可指定待提供至可變阻抗器裝 置(諸如CES裝置440)用於重置條件之單位電流之第二倍數。在一實施例中,經提供至可變阻抗器裝置(諸如CES裝置440)用於重置條件之電流量可大於經提供至可變阻抗器裝置(諸如CES裝置440)用於設定條件之電流量。亦即,對於包括重置條件之寫入操作,數位編碼(諸如數位編碼425)可指定大於用於設定條件之單位電流倍數的待提供至可變阻抗器裝置(諸如CES裝置440)之單位電流倍數。此外,舉例而言,儘管本文描述與可程式化電流源相關聯之單位電流倍數,但其他實施例可提供不基於單位電流倍數之可程式化電流之產生。
在一實施例中,數位編碼(諸如數位編碼425)可包含一或多個位元以指定對電流位準之調節以至少部分地補償處理、電壓及/或溫度之變化。舉例而言,在特定CES裝置中針對重置條件所需之電流量及/或電流密度可至少部分地取決於彼CES裝置之相關電子材料之特定組成。舉例而言,製造過程期間可能發生變化,此等變化可能改變可經達成以完成設定及/或重置條件之電流量及/或電流密度。可在可程式化電流源中藉由調節提供至可程式化電流源之數位編碼來補償特定CES裝置之J設定及/或J重置點之此等變化。
另外,儘管I_DAC 600經描繪為單個數位/類比電流轉換器,但根據所請求標的物之實施例不限於此。舉例而言,在另一實施例中,可利用N位元粗調DAC以調節用於設定條件之可程式化電流,且M位元精調DAC 可進一步調節用於重置條件之可程式化電流。此外,在一實施例中,可利用M位元精調DAC以調節處理、電壓及/或溫度之變化。當然,所請求標的物在範疇中不限於此等方面。
第5圖描繪根據一實施例的單位電流源之示例性實施例500之示意圖。在一實施例中,一對導電元件(諸如電晶體510及520)可構成電流鏡電路。亦可向電流鏡電路提供供應電壓505。舉例而言,輸出電流525可以包含電晶體510及520之電流鏡之輸出的形式產生。單位電流源500亦可包含啟用開關(諸如電晶體530)以將電流源(諸如電晶體540)耦合至由電晶體510及520形成之電流鏡。在一實施例中,電晶體530可回應於啟用信號531之判定加以啟用。此外,在一實施例中,對於輸出電流525產生之電流量可至少部分地取決於電晶體540、電晶體510及/或電晶體520之特徵。此外,在一實施例中,對於輸出電流525產生之電流量可稱為電流之單位位準。在一實施例中,單位電流可包含大致10uA,且在另一實施例中,單位電流可包含大致1.0uA。然而,所請求標的物在範疇中不限於此等方面。如下文更完整地解釋,單位電流(諸如輸出電流525)可藉由流經數位/類比電流轉換器(諸如下文描述之示例性I_DAC 600)進一步倍增。
第6圖描繪根據一實施例的用於示例性可程式化電流源之示例性數位/類比電流轉換器(I_DAC)之 實施例600的示意圖。在一實施例中,I_DAC 600可包含n位元DAC。在一實施例中,舉例而言,對於包含二進制值「1」之n位元數位編碼之個別位元,電流導向區塊620中之對應開關可啟用電流源區塊610中之對應電流源以向輸出信號635提供其電流,此係在假定啟用開關630關閉之情況下。舉例而言,若數位編碼(諸如數位編碼425)對於所有位元均包括「0」值,則可將來自電流源區塊610之電流傾印至地面或一些其他參考電壓。此外,舉例而言,若n位元數位編碼之第0個位元(D0)包含值「1」,則可經由啟用開關630將一定量之電流20 * Iu引導至輸出635。另外,舉例而言,若n位元數位編碼之第一個位元(D1)包含值「0」,則可將一定量之電流21 * Iu傾印至GND或另一參考節點。此外,對於此實例,若n位元數位編碼之第二位元(D2)包含值「1」,則可經由啟用開關630將一定量之電流22 * Iu引導至輸出635。因此,對於用於3位元DAC之101b之示例性數位編碼,可將大致等於20 * Iu+22 * Iu之電流量引導至輸出635。若電流單位包含10uA,則例如可在輸出635處產生大致50uA之電流,但當然所請求標的物在範疇中不限於此等方面。在一實施例中,對於所有「1」值之示例性數位編碼,電流源區塊610中之所有電流源均可經耦合至輸出635,且最大電流可在輸出635處產生。
在一實施例中,可關閉啟用開關630以用於對應CES裝置(諸如CES裝置440)之程式化操作。對於用 於對應CES裝置(諸如CES裝置440)之讀取操作,可開啟啟用開關630以防止輸出635處之可程式化電流干擾讀取操作。
此外,儘管示例性I-DAC 600經描述為二進制加權電流轉換器,但根據所請求標的物之實施例不限於此。示例性實施例可使用任何技術或電路以產生可程式化電流值,諸如根據數位編碼。舉例而言,在一或多個實施例中可利用非二進制加權DAC。
在一或多個實施例中,數位編碼(諸如數位編碼425)可來源於或產生自一系列不同源極中之任一者。舉例而言,數位編碼(諸如數位編碼425)可在記憶體裝置中利用一或多個可變阻抗器裝置之實施方式中包含延伸記憶體位址(「extended memory address;EMA」)輸入。歷史性地,舉例而言,用於記憶體系統之EMA輸入包含控制感應放大器及/或寫入字線之時序之靜態位址位元。EMA位元可已被設定為某個可對應於標稱設計點之預設值。然而,非預設值允許調節特定電路以導致與特定電路之時序相關聯的加速或減速之相對較小的變化。舉例而言,在歸因於硬體故障之更重大變化之情況下,非預設值亦允許功能性校正。
在一實施例中,可利用複數個位址位元將數位編碼(諸如數位編碼425)遞送至用於一或多個可變阻抗器裝置(諸如CES 440)之可程式化電流源。在一實施例中,舉例而言,可向記憶體裝置之複數個位址提供數位編 碼,但所請求標的物在範疇中不限於此方面。在一實施例中,數位編碼之位址位元之第一子集可表示可程式化電流源之粗調值,且數位編碼之位址位元之第二子集可表示可程式化電流源之精調值。在一實施例中,包括例如用於粗調之位元子集及/或用於精調之位元子集的複數個位址位元可允許針對與可變阻抗器裝置(諸如CES 440)相關聯之多個不同情形調節電流。舉例而言,複數個位址位元可允許調節用於可變阻抗器裝置(諸如CES 440)之讀取電流、設定電流及/或重置電流。調節能力將不僅提供調節以導致用於讀取、設定及/或重置條件之不同的電流要求,並且亦將允許調節以視需要圍繞統計上最糟情形或最佳情形電流要求提供多個選項。舉例而言,粗調能力可允許用於讀取、設定及/或重置條件之電流可能需要顯著增加以用於功能性之更加無法預料的處理變化。此外,舉例而言,在一實施例中,精調能力可允許更細微的處理變化及/或電壓及/或溫度之變化。
在一實施例中,在靜態時序分析期間,用以連通用於可變阻抗器裝置(諸如CES裝置440)之數位編碼(諸如數位編碼425)之位址位元可保持恆定,或處於直流電(direct current;DC)狀態。在另一實施例中,舉例而言,可允許數位編碼之位址位元在功能循環期間切換,只要滿足適用於給定記憶體技術及/或佈置之設定及/或佔用時間。
第7圖圖示示例性坐標圖700,此坐標圖描繪根據一實施例的用於可變阻抗器裝置(諸如CES 440)之示例性可程式化電流源(諸如I_DAC 600)之電流對數位編碼。示例性坐標圖700描繪示例性可程式化電流701,此電流可例如由可程式化電流源(諸如I_DAC 600)以隨著數位編碼(諸如數位編碼425)變化的形式產生。如先前所提及,存在兩個用於可變阻抗器裝置(諸如CES裝置440)之主要轉換點,包括設定點及重置點。在一實施例中,數位編碼之第一值(諸如數位編碼值710)可指定特定電流位準(諸如電流位準740)以導致可變阻抗器裝置(諸如CES裝置440)達成設定條件,且因此自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態。此外,在一實施例中,數位編碼之第二值(諸如數位編碼值720)可指定特定電流位準(諸如電流位準730)以導致可變阻抗器裝置(諸如CES裝置440)達成重置條件,且因此自導電/較低阻抗狀態轉換至絕緣/較高阻抗狀態。如所提及,在一實施例中,可調節用於設定及/或重置條件之特定數位編碼以導致處理、電壓及/或溫度之變化。
在一實施例中,舉例而言,用於設定區域之電流可由n位元DAC控制且用於重置區域之電流可由m位元DAC控制。此外,在一實施例中,專用於設定及/或重置條件之電流規格的位元數目可至少部分地隨著設定及/或重置點諸如歸因於處理、電壓及/或溫度之預期變化而變化。此外,數位編碼(諸如數位編碼425)之位元總數可 至少部分地由達成可變阻抗器裝置(諸如CES 440)中之重置條件所需之預期最大電流量決定。當然,所請求標的物在範疇中不限於本文中提供的特定實例。舉例而言,在一或多個實施例中,指定用於一或多個可變阻抗器裝置之可程式化電流源之可程式化電流位準的數位編碼可包括廣泛範圍的位元數目,及/或可包含廣泛範圍的不同配置。
第8圖為用於提供可程式化電流(諸如參考電流(Iref)841)之示例性電路之實施例800的示意圖,在一實施例中,此可程式化電流可經施加至一或多個可變阻抗器裝置,諸如CES裝置440。如下文更完整地解釋,亦可利用示例性電路800以提供用於一或多個可變阻抗器裝置(諸如CES裝置440)之讀取、設定及/或重置條件之電壓。在一實施例中,導電元件801及802可包含第一電流鏡像級,且導電元件803及804可包含第二電流鏡像級,此可至少部分地回應於導電元件813經由啟用信號(enable signal;EN)821之判定加以啟用而產生參考電流841。在一實施例中,可向包括導電元件801及802之第一電流鏡像級施加供應電壓VDD 820。舉例而言,參考電壓Vref 850可驅動包括導電元件803及804之第二電流鏡像級。此外,在一實施例中,Vref 850可包含可由類比偏壓發生器(未圖示)產生之類比參考電壓。此外,在一實施例中,VDD 820可包含大致1.2V且Vref 850可包含大致0.6V,但所請求標的物在範疇中不限於此等 方面。在一實施例中,導電元件801、802、803及804可包含p通道金屬氧化物半導體(p-channel metal oxide semiconductor;PMOS)電晶體,且導電元件813可包含n通道金屬氧化物半導體(n-channel metal oxide semiconductor;NMOS)電晶體。
在一實施例中,參考電流841可用於寫入可變阻抗器裝置,諸如CES裝置440。此外,在一實施例中,可在可變阻抗器裝置(諸如CES裝置440)中藉由啟用不同量的電流源裝置810至812來達成不同的電流位準及/或電流密度。舉例而言,在一實施例中,可個別地判定複數個選擇器信號S1至Sn中之一或多者以經由一或多個導電元件809至811個別地啟用一或多個電流源裝置810至812。舉例而言,取決於可經指定之特定數位編碼(諸如數位編碼425),可經由判定特定選擇信號S1至Sn啟用特定電流源元件。以此方式,在一實施例中,可藉由不同的數位編碼值指定各種電流位準,且可產生用於參考電流841之對應電流位準。在一實施例中,舉例而言,導電元件809至811及電流源裝置810至812可包含n位元數位/類比電流轉換器,類似於上文結合第6圖揭示之數位/類比電流轉換器。舉例而言,根據所請求標的物之實施例可包括廣泛範圍的數量之電流源裝置810至812及/或導電元件809至811,此係至少部分地取決於一或多個特定可變阻抗器裝置之預期及/或指定的電流及/或電流密度要求。此外,在一實施例中,導電元件809至811可包含 NMOS電晶體。在一實施例中,電流源裝置810至812亦可包含NMOS電晶體。
在一實施例中,示例性電路800之節點833上之電壓可至少部分地回應於藉由讀取信號825之判定而啟用之導電元件808經耦合至輸出節點834。在一實施例中,導電元件808可包含NMOS電晶體。此外,在一實施例中,對於可變阻抗器裝置讀取操作,可判定EN 821及讀取825。在一實施例中,例如取決於判定哪些選擇信號S1至Sn如數位編碼(諸如數位編碼425)所指定的,可將諸如在節點833顯現之讀取電壓自大致0.2V調節至0.4V。
此外,在一實施例中,導電元件805可至少部分地回應於設定信號設定#822將VDD 820耦合至節點835。在一實施例中,導電元件805可包含PMOS電晶體,且可藉由將信號拉至邏輯上較低的電壓位準來判定設定#822。另外,在一實施例中,導電元件806可至少部分地回應於重置信號重置#823將Vref 850耦合至節點835。在一實施例中,導電元件806可包含PMOS電晶體,且可藉由將信號拉至邏輯上較低的電壓位準來判定重置#823。此外,在一實施例中,可藉由至少部分地回應於寫入啟用信號WEN# 824之判定以啟用導電裝置807來將節點835耦合至輸出節點834。在一實施例中,導電元件807可包含PMOS電晶體,且可藉由將信號拉至邏輯上較低的電壓位準來判定WEN#823。
在一實施例中,舉例而言,可利用導電元件822、823及824以執行可變阻抗器裝置(諸如CES裝置440)之寫入操作。舉例而言,輸出電壓VCES 842可在輸出節點834顯現且可在寫入/程式化操作期間經施加至可變阻抗器裝置,諸如CES裝置440。在一實施例中,對於寫入操作,可經由WEN#824之判定啟用導電元件807,且可取決於指定設定操作還是重置操作來啟用導電元件805或806中之一者。對於設定操作(亦即,將可變阻抗器裝置自絕緣/較高阻抗狀態轉換至導電/較低阻抗狀態),可啟用設定#822以將VDD 820耦合至輸出節點834。在一實施例中,對於重置操作(亦即,將可變阻抗器裝置自導電/較低阻抗狀態轉換至絕緣/較高阻抗狀態),可啟用重置#823以將Vref 850耦合至輸出節點834。
第9圖為根據一實施例之用於提供用於相關電子開關之可程式化電流及可程式化電壓的示例性電路之實施例900之示意性方塊圖。如上文結合第8圖所描述,在一實施例中,示例性電路800可提供可施加至一或多個可變阻抗器裝置之可程式化電流,諸如Iref 841。如亦上文結合第8圖所描述,在一實施例中,示例性電路800亦可產生輸出電壓信號(諸如VCES 842)以提供用於一或多個可變阻抗器裝置之讀取、設定及/或重置條件之電壓。在一實施例中,示例性電路900可合併Iref 841及VCES 842,且可將合併的信號施加至一或多個可變阻抗器裝置,諸如CES 940。
舉例而言,可在可程式化電壓單元910接收可程式化電壓,諸如VCES 842。在一實施例中,可在可程式化電流單元920接收可程式化電流,諸如Iref 841。在一實施例中,可程式化電壓單元910及可程式化電流單元920可僅包含至電路節點(諸如節點925)之導電路徑,其中可將可程式化電壓及可程式化電流信號合併。在另一實施例中,可程式化電流單元920及/或可程式化電壓單元910可包括電路系統以控制及/或修改可程式化電流(諸如Iref 841)及/或可程式化電壓(諸如VCES 842)。舉例而言,可程式化電壓單元910及/或可程式化電流單元920可包括一或多個導電元件,諸如一或多個電晶體,此可根據一或多個啟用信號啟用或禁用電壓及/或電流信號。然而,所請求標的物在範疇中不限於此方面。
對於示例性電路900,可將可程式化電壓信號(諸如VCES 842)施加至可變阻抗器裝置(諸如CES 940)以幫助確保在寫入操作期間,適用於設定及/或重置條件之充足的電壓經施加至CES 940。另外,可在節點925將可程式化電流信號(諸如Iref 841)與可程式化電壓信號(諸如VCES 842)合併以幫助確保充足的電流在寫入操作期間流經CES 940以取決於指定設定操作還是重置操作成功地程式化CES 940以進入導電/較低阻抗狀態或絕緣/較高阻抗狀態。此外,在一實施例中,可使用開關(諸如開關930)以至少部分地控制將合併的可程式化電流與可程式化電壓信號施加至CES 940。在一實施例中,舉 例而言,開關930可包含可回應於啟用信號之判定將節點925耦合至CES裝置940之電晶體。當然,所請求標的物不限於本文所描述的特定實例,且具有其他電路配置及/或其他電路元件之其他實施例是可能的。
在前述描述中,已描述所請求標的物之各種態樣。出於解釋之目的,以實例形式闡述諸如數量、系統及/或配置之詳情。在其他情況下,省略及/或簡化熟知的特徵結構以便不使所請求標的物難以理解。儘管本文中已說明及/或描述某些特徵結構,但熟習此項技術者現在將想到許多修改、替代物、變化及/或等效物。因此,應理解,隨附申請專利範圍意欲覆蓋在所請求標的物範圍內之所有修改及/或變化。
400:示例性電路
425:數位編碼
430:開關
440:CES裝置
500:單位電流源
600:I_DAC

Claims (21)

  1. 一種用於一相關電子開關的方法,包含以下步驟:從一可程式化電流源提供一電流到一相關電子開關,以啟動該相關電子開關自一第一阻抗狀態至一第二阻抗狀態之一轉換,其中向該相關電子開關提供該電流之該步驟包含以下步驟:根據一數位編碼產生該電流,其中該數位編碼包含第一複數個位元以指定實質上足以導致該相關電子開關自該第一阻抗狀態轉換至該第二阻抗狀態之一電流位準,且其中該數位編碼進一步包含第二複數個位元以指定補償該相關電子開關之處理、電壓及/或溫度之變化之一電流位準。
  2. 如請求項1所述之方法,其中該數位編碼指定自該可程式化電流源可用之複數個電流位準之一特定電流位準。
  3. 如請求項2所述之方法,其中根據該數位編碼產生該電流之該步驟包含以下步驟:產生具有一位準為一單位電流位準之一倍數的一電流,其中該倍數係至少部分地由該數位編碼決定。
  4. 如請求項2所述之方法,其中該第一阻抗狀態包含一較高阻抗狀態且該第二阻抗狀態包含一較低阻抗狀態,且其中根據該數位編碼產生該電流之該步驟 包含以下步驟:產生足以達成一設定條件以將該相關電子開關自該較高阻抗狀態轉換至該較低阻抗狀態之一電流。
  5. 如請求項2所述之方法,其中該第一阻抗狀態包含一較低阻抗狀態且該第二阻抗狀態包含一較高阻抗狀態,且其中根據該數位編碼產生該電流之該步驟包含以下步驟:產生足以達成一重置條件以將該相關電子開關自該較低阻抗狀態轉換至該較高阻抗狀態之一電流。
  6. 一種用於一相關電子開關的設備,包含:一可程式化電流源,其產生用於一相關電子開關之一電流以至少部分地啟動該相關電子開關自一第一阻抗狀態至一第二阻抗狀態之一轉換;其中該可程式化電流源根據一數位編碼產生該電流,其中該數位編碼包含第一複數個位元以指定實質上足以啟動該相關電子開關自該第一阻抗狀態轉換至該第二阻抗狀態之一電流位準,且其中該數位編碼進一步包含第二複數個位元以指定補償該相關電子開關之處理、電壓及/或溫度之變化之一電流位準。
  7. 如請求項6所述之設備,其中該數位編碼指定自該可程式化電流源可用之複數個電流位準之一特定電流位準。
  8. 如請求項7所述之設備,其中該可程式化電流源包含耦合至一數位/類比電流轉換器之一單位電流源。
  9. 如請求項8所述之設備,其中為產生用於該相關電子開關之該電流,該數位/類比電流轉換器根據該數位編碼產生為一單位電流位準之一倍數的一電流。
  10. 如請求項9所述之設備,其中該單位電流源包含一電流鏡電路。
  11. 如請求項10所述之設備,其中該數位/類比電流轉換器包含一二進制加權數位/類比電流轉換器。
  12. 一種用於一相關電子開關的設備,包含:耦合至一電流鏡電路之一輸出之該相關電子開關;至少部分地回應於一啟用信號將該電流鏡電路耦合至一可程式化電流源之一第一導電元件,其中該第一導電元件在一第一節點耦合至該可程式化電流源,且其中該電流鏡電路產生一參考電流以至少部分地導致該相關電子開關自一第一阻抗狀態至一第二阻抗狀態之一轉換;至少部分地回應於一讀取信號將該第一節點耦合至一電壓輸出節點之一第二導電元件,其中該電壓輸出節點經耦合至該相關電子開關; 至少部分地回應於一設定信號將一供應電壓信號耦合至一第三節點之一第三導電元件;至少部分地回應於一重置信號將一參考電壓信號耦合至該第三節點之一第四導電元件;至少部分地回應於一寫入啟用信號將該第三節點耦合至該電壓輸出節點之一第五導電元件;及其中,至少部分地回應於該設定信號及該寫入啟用信號將該供應電壓傳導至該電壓輸出節點,且其中至少部分地回應於該重置信號及該寫入啟用信號將該參考電壓傳導至該電壓輸出節點。
  13. 如請求項12所述之設備,其中該可程式化電流源包含複數個可個別選擇的電流級,其中該複數個可個別選擇的電流級之個別電流級包含一選擇器及一電流源。
  14. 如請求項13所述之設備,其中該選擇器包含一導電元件以至少部分地回應於對應於一數位編碼之一位元之一選擇信號來傳導。
  15. 如請求項14所述之設備,其中該數位編碼包含第一複數個位元以指定該複數個可個別選擇的電流級中之一或多者之選擇以導致該電流鏡產生結合在該電壓輸出節點之一電壓實質上足以導致該相關電子開關自該第一阻抗狀態轉換至該第二阻抗狀態之一參 考電流位準,且其中該數位編碼進一步包含第二複數個位元以指定該複數個可個別選擇的電流級中之一額外的一或多者之選擇以補償處理、電壓及/或溫度之變化。
  16. 如請求項12所述之設備,其中該等導電元件個別地包含一或多個電晶體。
  17. 一種用於一相關電子開關的設備,包含:一可程式化電流源,產生用於一相關電子開關的一電流,以至少部分地根據一數位編碼的第一複數個位元以至少部分地能夠使該相關電子開關自一第一阻抗狀態轉換至一第二阻抗狀態,該可程式化電流源控制通過該相關電子開關的該電流到一指定位準,以至少部分地在該相關電子開關的一相關電子材料中建立一閾值電流密度位準,用於一後續寫入操作使該相關電子開關處於該第一阻抗狀態,其中該數位編碼的第二複數個位元進一步指定由該可程式化電流源所產生的該電流的一精細微調,以使得該後續寫入操作使該相關電子開關處於該第一阻抗狀態中。
  18. 如請求項17所述之設備,其中該數位編碼指定自該可程式化電流源可用的複數個電流位準之一特定電流位準。
  19. 如請求項18所述之設備,該第一阻抗狀態包含一較高阻抗狀態且該第二阻抗狀態包含一較低阻抗狀態,且其中,為了至少部分地根據該數位編碼而產生該電流,該可程式化電流源至少部分地根據該指定位準來控制通過該相關電子開關的該電流。
  20. 如請求項19所述之設備,其中,為了至少部分地根據該數位編碼而產生該電流,該可程式化電流源產生足以達成一設定條件的該電流並控制通過該相關電子開關的該電流到該指定位準,以將該相關電子開關從該較高阻抗狀態轉換至該較低阻抗狀態。
  21. 如請求項20所述之設備,其中,為了執行該後續寫入操作,該可程式化電流源進一步至少部分地根據一後續數位編碼而後續地產生該電流,包括該可程式化電流源以產生足以至少滿足該相關電子材料中的該閾值電流密度位準的一電流,以達成一重置條件,以將該相關電子開關從該較低阻抗狀態轉換至該較高阻抗狀態。
TW105125722A 2015-08-13 2016-08-12 用於相關電子開關的方法及設備 TWI772269B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/826,091 2015-08-13
US14/826,091 US9748943B2 (en) 2015-08-13 2015-08-13 Programmable current for correlated electron switch

Publications (2)

Publication Number Publication Date
TW201725467A TW201725467A (zh) 2017-07-16
TWI772269B true TWI772269B (zh) 2022-08-01

Family

ID=56852290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125722A TWI772269B (zh) 2015-08-13 2016-08-12 用於相關電子開關的方法及設備

Country Status (6)

Country Link
US (3) US9748943B2 (zh)
KR (1) KR102676421B1 (zh)
CN (1) CN108140729B (zh)
GB (1) GB2556287B (zh)
TW (1) TWI772269B (zh)
WO (1) WO2017025760A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10761976B2 (en) * 2016-11-28 2020-09-01 Arm Limited Method and apparatus for memory wear leveling
US9953726B1 (en) 2016-11-28 2018-04-24 Arm Limited Fast quasi-parity checker for correlated electron switch (CES) memory array
US9871528B1 (en) * 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US9767924B1 (en) 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells
US10734805B2 (en) 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US10438022B2 (en) 2016-12-16 2019-10-08 Arm Limited Logic encryption using on-chip memory cells
US9882576B1 (en) * 2017-01-04 2018-01-30 Arm Limited Analog to digital converter using correlated electron material devices
US10270416B2 (en) 2017-01-20 2019-04-23 Arm Limited Electronic filter circuit
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) * 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
IT201900011523A1 (it) * 2019-07-11 2021-01-11 St Microelectronics Srl Memoria a cambiamento di fase con circuito di regolazione della tensione di alimentazione
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
CN114285406B (zh) * 2021-12-22 2025-08-12 无锡中微亿芯有限公司 flash型FPGA的本征态电流控制电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20110122684A1 (en) * 2009-11-20 2011-05-26 Industrial Technology Research Institute Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8536899B1 (en) * 2012-03-30 2013-09-17 Intel Corporation Calibration circuit apparatus and method
WO2014020478A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416497A3 (fr) 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
US6912150B2 (en) 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US7170274B2 (en) 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
US7164291B2 (en) 2004-08-11 2007-01-16 Texas Instruments Incorporated Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors
JP2007067569A (ja) 2005-08-29 2007-03-15 Sharp Corp 赤外線通信受信機
WO2007127995A2 (en) 2006-04-28 2007-11-08 Apsel Alyssa B Current source circuit and design methodology
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7796417B1 (en) 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors
US8018197B2 (en) 2008-06-18 2011-09-13 Freescale Semiconductor, Inc. Voltage reference device and methods thereof
US7915950B2 (en) * 2008-06-20 2011-03-29 Conexant Systems, Inc. Method and algorithm of high precision on-chip global biasing using integrated resistor calibration circuits
US7961495B2 (en) * 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US7852665B2 (en) * 2008-10-31 2010-12-14 Seagate Technology Llc Memory cell with proportional current self-reference sensing
KR101001146B1 (ko) * 2008-12-12 2010-12-15 주식회사 하이닉스반도체 상변화 메모리 장치
CN102067234B (zh) 2009-04-27 2013-10-09 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
KR101094904B1 (ko) 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR20120059023A (ko) * 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
JP5250726B1 (ja) 2011-12-02 2013-07-31 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
CN103366790A (zh) 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US8861255B2 (en) * 2012-05-15 2014-10-14 Micron Technology, Inc. Apparatuses including current compliance circuits and methods
US9042154B2 (en) 2012-08-28 2015-05-26 Micron Technology, Inc. Non-volatile memory including reference signal path
KR20140080942A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102011138B1 (ko) * 2013-04-25 2019-10-21 삼성전자주식회사 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US9224464B2 (en) * 2014-02-10 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and related method
WO2015125473A1 (ja) 2014-02-20 2015-08-27 パナソニックIpマネジメント株式会社 不揮発性半導体記憶装置
US9331123B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
DE102014219840B4 (de) * 2014-09-30 2016-11-03 Dialog Semiconductor (Uk) Limited Stromgenerator und Verfahren mit geringem Overhead für Beleuchtungsschaltungen
CN104821179B (zh) * 2015-04-16 2017-09-26 江苏时代全芯存储科技有限公司 记忆体驱动电路
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20110122684A1 (en) * 2009-11-20 2011-05-26 Industrial Technology Research Institute Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8536899B1 (en) * 2012-03-30 2013-09-17 Intel Corporation Calibration circuit apparatus and method
WO2014020478A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof

Also Published As

Publication number Publication date
KR20180061157A (ko) 2018-06-07
GB201802330D0 (en) 2018-03-28
CN108140729A (zh) 2018-06-08
CN108140729B (zh) 2022-08-23
US10447260B2 (en) 2019-10-15
WO2017025760A1 (en) 2017-02-16
US20200044644A1 (en) 2020-02-06
TW201725467A (zh) 2017-07-16
US10958266B2 (en) 2021-03-23
GB2556287B (en) 2020-10-14
GB2556287A (en) 2018-05-23
US9748943B2 (en) 2017-08-29
US20180026625A1 (en) 2018-01-25
KR102676421B1 (ko) 2024-06-20
US20170047919A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI772269B (zh) 用於相關電子開關的方法及設備
TWI705319B (zh) 用於產生可程式化電壓參考的設備與方法
TWI694607B (zh) 互相關聯的電子開關
US10148279B2 (en) Digital to analog conversion with correlated electron switch devices
TWI728020B (zh) 用於可組態的阻抗陣列的電路、方法和裝置
JP5619296B2 (ja) メムリスティブデバイスを切り替えるための方法及び回路
US9755146B2 (en) Asymmetric correlated electron switch operation
CN108431977A (zh) 对相关电子开关的接入设备
US11527285B2 (en) RRAM current limiting method
CN110199400A (zh) 电子滤波器电路
TWI772414B (zh) 控制在編程操作期間經過相關電子切換元件的電流
CN109658974A (zh) 用于测试相关电子开关(ces)设备的方法、系统和设备