[go: up one dir, main page]

TWI772414B - 控制在編程操作期間經過相關電子切換元件的電流 - Google Patents

控制在編程操作期間經過相關電子切換元件的電流 Download PDF

Info

Publication number
TWI772414B
TWI772414B TW107115511A TW107115511A TWI772414B TW I772414 B TWI772414 B TW I772414B TW 107115511 A TW107115511 A TW 107115511A TW 107115511 A TW107115511 A TW 107115511A TW I772414 B TWI772414 B TW I772414B
Authority
TW
Taiwan
Prior art keywords
electronic switching
associated electronic
current
ces
impedance state
Prior art date
Application number
TW107115511A
Other languages
English (en)
Other versions
TW201907404A (zh
Inventor
穆蒂 巴爾嘉瓦
格蘭阿諾 羅森戴爾
阿克夏 庫瑪
皮尤希 阿嘉瓦
西哈沙 達斯
Original Assignee
英商Arm股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Arm股份有限公司 filed Critical 英商Arm股份有限公司
Publication of TW201907404A publication Critical patent/TW201907404A/zh
Application granted granted Critical
Publication of TWI772414B publication Critical patent/TWI772414B/zh

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本文揭示的標的可以係關於相關電子切換元件,並且更特定言之係關於控制在編程操作期間經過相關電子切換元件的電流。

Description

控制在編程操作期間經過相關電子切換元件的電流
本文揭示的標的係關於相關電子切換元件,並且更特定言之係關於控制在編程操作期間經過相關電子切換元件的電流。
積體電路裝置,諸如電子切換裝置,例如可以在廣泛的電子裝置中的各種電子電路類型中找到。例如,記憶體、邏輯、類比及/或其他電子電路類型可以包含可用於電腦、數位相機、蜂巢式電話、平板裝置、個人數位助理等中的電子切換器。與電子切換裝置相關的因素,諸如可以被包含在記憶體、邏輯、類比及/或其他電子電路類型中,可能是設計者在考慮對任何特定應用的適用性時所關注的因素,可以包括例如實體大小、儲存密度、操作電壓、阻抗範圍及/或功耗。設計者可能關注的其他示例因素可以包括例如製造成本、易製造性、可擴縮性及/或可靠性。此外,對於表現出較低功率、較低成本及/或較高效能的特徵的記憶體、邏輯、類比及/或其他電子電路類型似乎存在不斷增加的需要。
在本揭示案的一個態樣中,一種方法包括:執行用以將相關電子切換元件置於相對較低的阻抗狀態下的寫入操作,包括控制經過該相關電子切換元件的電流以將該電流限制至指定的閾值位準,以至少部分地賦能針對用以將該相關電子切換元件置於相對較高的阻抗狀態下的寫入操作的莫特轉變。
在本揭示案的另一態樣中,一種設備包括:一個或多個相關電子切換元件;以及一個或多個電子切換器裝置,用以控制在用以將該一個或多個相關電子切換元件置於相對較低的阻抗狀態下的寫入操作期間經過該一個或多個相關電子切換元的電流,以將該電流限制至指定的閾值位準,以至少部分地賦能針對用以將該一個或多個相關電子切換元件置於相對較高的阻抗狀態下的寫入操作的莫特轉變。
在本說明書中對一個實施方式、一實施方式、一個實施例、一實施例等的提及意味著結合一特定實施方式及/或實施例描述的特定特徵、結構、特性及/或類似物包括在所主張標的至少一個實施方式及/或實施例中。因此,例如貫穿本說明書在各個地方出現此類用語不一定意欲代表相同的實施方式及/或實施例或者任何一個特定的實施方式及/或實施例。此外,應該理解,所描述的特定特徵、結構、特性及/或類似物能夠以各種方式在一個或多個實施方式及/或實施例中進行組合,並且因此在意欲的申請專利範圍的範疇內。當然,一般而言,對於專利申請的說明書一直是這種情況,該等及其他問題有可能在特定的使用上下文中變化。換言之,在整個揭示內容中,描述及/或使用的特定上下文提供關於將得出的合理推論的有用指導;然而,同樣地,「在 此種情況下」在沒有進一步限定的情況下通常代表本揭示內容的情況。
本揭示案的特定態樣描述了在相關電子切換(correlated electron switch;CES)裝置中利用相關電子材料(CEM)的示例性實施例,例如可用於形成相關電子隨機存取記憶體(correlated electron random access memory;CERAM),諸如可包括一個或多個CES元件在記憶體及/或邏輯裝置中,及/或諸如可用於例如任何數量的其他電路及/或裝置類型中。可用於構建CES裝置的相關電子材料例如亦可用於各種其他電子電路類型,諸如記憶體控制器、記憶體陣列、處理器、微控制器、濾波器電路、資料轉換器、光學儀器、鎖相迴路電路,微波及毫米波收發器等,但是所主張標的的範疇不限於該等方面。在此種情況下,CES裝置可以表現出實質上快速的導體至絕緣體轉變,該轉變可以藉由電子相關而不是固態結構相變實現,諸如回應於例如在相變記憶體裝置中從結晶態至非晶態的變化或者在另一個實例中導電及電阻式RAM裝置中細絲的形成。在一個態樣中,與例如在相變及電阻式RAM裝置中的熔化/固化或細絲形成相比,CES裝置中的實質上快速的導體至絕緣體轉變可以回應於量子力學現象。例如在CEM中的相對導電與相對絕緣狀態之間及/或在第一及第二阻抗狀態之間的此類量子力學轉變可以在若干態樣中的任何一個態樣中理解。如本文所用,術語「相對導電狀態」、「相對較低阻 抗狀態」及/或「金屬狀態」可以是可互換的,及/或有時可以稱為「相對導電/較低阻抗狀態」。類似地,術語「相對絕緣狀態」及「相對較高阻抗狀態」可以在本文中可互換地使用,及/或有時可被稱為「相對絕緣/較高阻抗狀態」。
在一個態樣中,可以根據莫特轉變來理解CEM在相對絕緣/較高阻抗狀態與相對導電/較低阻抗狀態之間的量子力學轉變,其中該相對導電/較低阻抗狀態與該絕緣/較高阻抗狀態實質上不相似。根據莫特轉變,若發生莫特轉變條件,則材料可以從相對絕緣/較高阻抗狀態切換至相對導電/較低阻抗狀態。莫特標準可以由(nc)1/3 a
Figure 107115511-A0305-02-0007-5
0.26定義,其中nc表示電子濃度,並且其中「a」表示玻爾半徑。若閾值載子濃度被實現而使得滿足莫特標準,則據信莫特轉變發生。回應於莫特轉變發生,CES裝置的狀態從相對較高電阻/較高電容狀態(例如,絕緣/較高阻抗狀態)變化為相對較低電阻/較低電容狀態(例如,導電/較低阻抗狀態),該相對較低電阻/較低電容狀態與該較高電阻/較高電容狀態實質上不相似。
在另一態樣中,莫特轉變可以藉由電子局域化來控制。若載子(諸如電子)例如被局域化,則載子之間的強庫侖相互作用據信將CEM的帶分裂以實現相對絕緣(相對較高阻抗)狀態。若電子不再局域化,則弱庫侖相互作用可能佔主導,此可能導致帶分裂的移除,此移除可能進而導致 與相對較高的阻抗狀態實質上不相似的金屬(導電)帶(相對較低的阻抗狀態)。
此外,在一個實施例中,除了電阻變化之外,從相對絕緣/較高阻抗狀態轉變為實質上不相似且相對導電/較低阻抗狀態亦可能引起電容變化。例如,CEM可能表現出可變電阻以及可變電容的性質。換言之,CEM的阻抗特性可以包括電阻分量及電容分量兩者。例如,在金屬狀態下,CEM可以包括可能接近於零的相對較低電場,並且因此可能表現出實質上低的電容,該電容可以類似地接近於零。
類似地,在可能由較高密度的帶或相關電子引起的相對絕緣/較高阻抗狀態下,外部電場可以能夠穿透CEM,並且因此CEM可以至少部分地基於儲存在CEM內的額外電荷而表現出較高的電容。因此,例如,至少在特定實施例中,在CEM裝置中從相對絕緣/較高阻抗狀態至實質上不相似且相對導電/較低阻抗狀態的轉變可導致電阻及電容兩者的變化。此類轉變可能引起額外的可量測現象,並且所主張標的不限於此方面。
在一個實施例中,由CEM形成的裝置可以回應於包含CEM的裝置的大部分體積中的莫特轉變表現出阻抗狀態的切換。在一個實施例中,CEM可以形成「大容量切換器」。如本文所用,術語「大容量切換器」是指諸如回應於莫特轉變而切換裝置的阻抗狀態的CEM的至少大部分體積。例如,在一個實施例中,裝置的實質上全部CEM可以 回應於莫特轉變而從相對絕緣/較高阻抗狀態切換到相對導電/較低阻抗狀態或從相對導電/較低阻抗狀態切換到相對絕緣/較高阻抗狀態。在一個實施例中,CEM可以包含一種或多種過渡金屬、一種或多種過渡金屬化合物、一種或多種過渡金屬氧化物(transition metal oxide;TMO)、一種或多種包含稀土元素的氧化物、元素週期表的一種或多種f區元素的一種或多種氧化物、一種或多種稀土過渡金屬氧化物鈣鈦礦、釔、及/或鐿,但所主張標的的範疇不限於此方面。在一個實施例中,CEM可以包含選自包括以下項的組的一種或多種材料:鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、釔及鋅(其可以與陽離子如氧或其他類型的配位體連接)或其組合,但是所主張標的的範疇不限於此方面。
第1a圖圖示CES裝置的一個示例性實施例100,該CES裝置包含夾在導電端子如導電端子101與103之間的CEM,諸如一種或多種材料102。在一個實施例中,CES裝置如CES裝置100可以包括可變阻抗器裝置。如本文所用,術語「相關電子切換器」及「可變阻抗器」可以是可互換的。至少部分地經由在端子之間諸如在導電端子101與103之間施加臨界電壓及臨界電流,CEM(諸如材料102)可以在上述相對導電/較低阻抗狀態與相對絕緣/較高阻抗狀態之間變換。如所提及的,由於作為所施加的臨界電壓及/或所施加的臨界電流的結果的相關電子切換材料的量子力學 轉變,可變阻抗器裝置如CES裝置100中的CEM(諸如一種或多種材料102)可以在第一阻抗狀態與第二阻抗狀態之間轉變,如下面更詳細描述的。此外,如上所述,可變阻抗器裝置如CES裝置100可以表現出可變電阻及可變電容兩者的特性。
第1b圖以電路示意圖圖示了可以例如用來表示CES/可變阻抗器裝置的示例性符號110。示例性符號110意謂提醒觀察者CES/可變阻抗裝置如CES裝置100的可變電阻及可變電容特性。示例性符號110並不意謂表示實際電路圖,而僅僅意謂電路圖符號。當然,所主張標的的範疇不限於該等方面。
第2圖是圖示根據一個實施例200的由CEM形成的裝置的示例性電壓對比電流密度分佈的圖式。至少部分地基於例如在「寫入操作」期間施加至CES裝置的端子的電壓,CES裝置可以被置入相對較低的阻抗狀態或相對較高的阻抗狀態。例如,電壓V 設定 及電流密度J設定的施加可以使CES裝置進入相對較低的阻抗狀態。相反地,電壓V 重置 及電流密度J重置的施加可能會使CES裝置進入相對較高的阻抗狀態。如第2圖所示,參考標號210圖示了可以將V 設定 V 重置 分開的電壓範圍。在將CES裝置置入相對較高的阻抗狀態或相對較低的阻抗狀態之後,可藉由施加電壓V 讀取 (例如,在讀取操作期間)並偵測CES裝置的端子處的電流或電流密度來偵測CES裝置的特定狀態。
根據一個實施例,第2圖的CES裝置可以包括任何過渡金屬氧化物(transition metal oxide;TMO),諸如鈣鈦礦、莫特絕緣體、電荷交換絕緣體以及安德森無序絕緣體。在特定實施方式中,CES裝置可以由切換材料形成,諸如氧化鎳、氧化鈷、氧化鐵、氧化釔以及鈣鈦礦,諸如鉻摻雜的鈦酸鍶、鈦酸鑭、以及包括錳酸镨鈣的錳酸鹽家族、以及亞錳酸镨鑭,在此僅舉幾個實例。特別地,含有具有不完整的「d」及「f」軌道殼的元素的氧化物可以表現出足夠的阻抗切換特性以供用於CES裝置中。其他實施方式可以採用其他過渡金屬化合物而不偏離所主張標的。
在一個態樣中,第2圖的CES裝置可以包括通式AB:Lx(諸如NiO:CO)的材料,其中AB表示過渡金屬、過渡金屬化合物或過渡金屬氧化物可變阻抗材料,並且Lx表示摻雜劑配位體;但應該理解的是,該等僅是示例性的,並非意欲限制所主張標的。特定實施方式也可以採用其他可變阻抗材料。氧化鎳NiO被揭示為一種特定的TMO。在此論述的NiO材料可以摻雜有可以建立及/或穩定化可變阻抗特性的外部配位體Lx。特別地,本文揭示的NiO可變阻抗材料可以包括含碳配位體如羰基(CO),從而形成NiO:CO。在另一個特定實例中,摻雜有外部配位體的NiO可以表示為NiO:Lx,其中Lx是配位體元素或化合物,並且x指示一個單元的NiO的配位體單元數。本領域的技術人員可以簡單地藉由平衡化合價來判定任何特定配位體以及配位體與NiO 或任何其他過渡金屬化合物的任何特定組合的x的值。特別地,本文揭示的NiO可變阻抗材料可以包括CaHbNdOf(其中a
Figure 107115511-A0305-02-0012-6
1,並且b、d及f
Figure 107115511-A0305-02-0012-7
0)形式的含碳分子,諸如:羰基(CO)、氰基(CN-)、乙二胺(C2H8N2)、鄰二氮啡(1,10-啡啉)(C12H8N2)、聯吡啶(C10,H8N2)、乙二胺((C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN),以及氰基硫化物如硫氰酸根(NCS-)。
根據第2圖,若施加足夠的偏壓(例如,超過帶分裂勢能)並且滿足上述莫特條件(例如,注入的電洞具有與例如切換區域中的電子群體相當的群體),則CES裝置可以回應於莫特轉變而從相對較低的阻抗狀態切換至實質上不相似的阻抗狀態,諸如相對較高的阻抗狀態。此可以對應於第2圖的電壓對比電流密度分佈的點208。在此點處或適當地在此點附近,電子不再被屏蔽並且變得局部化。此種相關性可能導致強電子-電子相互作用勢,此相互作用勢可以用來分裂帶以形成相對較高阻抗的材料。若CES裝置包含相對較高的阻抗狀態,則電流可以藉由電洞的傳輸而產生。因此,若跨CES裝置的端子施加閾值電壓,則可以越過MIM裝置的勢壘將電子注入金屬-絕緣體-金屬(metal-insulator-metal;MIM)二極體中。若注入電子的閾值電流並且跨端子施加閾值電勢以將CES裝置置入「設定」狀態,則電子的增加可以屏蔽電子並移除電子的局 域化,此可操作以使帶分裂勢能崩塌,從而導致相對較低的阻抗狀態。
根據一個實施例,可以藉由外部施加的「順應性」條件來控制CES裝置中的電流,該條件可以至少部分地基於所施加的外部電流來判定,該外部電流可以在寫入操作期間經限制,例如以將CES裝置置入相對較高的阻抗狀態。在一些實施例中,此外部施加的順應性電流亦可以設置用於隨後重置操作的電流密度的條件,以將CES裝置置入相對較高的阻抗狀態。如第2圖的特定實施方式中所示,電流密度J 順應 可在點116處的寫入操作期間施加以將CES裝置置入相對較高的阻抗狀態,可判定用於在後續寫入操作中將CES裝置置入相對較低的阻抗狀態的順應性條件。如在第2圖中所示,隨後可以藉由在外部施加J 順應 的點208處的電壓V 重置 處施加電流密度J 重置
Figure 107115511-A0305-02-0013-10
J 順應 ,而將CES裝置置入相對較低的阻抗狀態。
在各實施例中,順應性可以在CES裝置中設置多個電子,該等電子可以由電洞「捕獲」以進行莫特轉變。換言之,在寫入操作中施加以將CES裝置置入相對較低的阻抗狀態的電流可以判定要注入到CES裝置以用於隨後將CES裝置轉變至相對較高的阻抗狀態的電洞的數量。
如上所指出的,可以回應於點208處的莫特轉變而發生重置條件。如上所指出的,此類莫特轉變可以導致CES裝置中的一條件,在該條件中電子濃度n近似等於,或 變得至少相當於電洞濃度p。此條件可以根據如下表達式(1)進行模型化:
Figure 107115511-A0305-02-0014-1
在表達式(1)中,λ TF 對應於托馬斯費米屏蔽長度,而C是常數。
根據一個實施例,第2圖中所示的電壓對比電流密度分佈的區域204中的電流或電流密度可以回應於根據跨CES裝置的端子施加的電壓信號注入電洞而存在。在此,當跨越CES裝置的端子施加閾值電壓V MI 時,電洞的注入可以滿足在電流I MI 處從相對較低的阻抗狀態至相對較高的阻抗狀態轉變的莫特轉變標準。此可以根據如下表達式(2)來模型化:
Figure 107115511-A0305-02-0014-2
其中Q(V MI )對應於帶電注入(電洞或電子)並且是所施加電壓的函數。注入電子及/或電洞以賦能莫特轉變可能在各頻帶之間並且回應於閾值電壓V MI 及閾值電流I MI 而發生。藉由根據表達式(1)使電子濃度n與電荷濃度相等以藉由由表達式(2)中的I MI 注入的電洞引起莫特轉變,此類閾值電 壓V MI 對托馬斯費米屏蔽長度λ TF 的依賴性可以根據如下所示的表達式(3)進行模型化:
Figure 107115511-A0305-02-0015-3
其中A CEM 是CES裝置的CEM的橫截面面積;並且J 重置 (V MI )可以表示要在閾值電壓V MI 施加至CES裝置以穿過CES裝置的電流密度,該電流密度可以使CEM裝置置入相對較高的阻抗狀態
第3圖圖示根據一個實施例300的示例性CES裝置的等效電路的示意圖。如前所提及,利用一種或多種相關電子材料的相關電子切換(correlated electron switch;CES)裝置、CES元件、CERAM陣列及/或其他類型的裝置可以包括可變阻抗裝置或複阻抗裝置,該可變阻抗裝置或複阻抗裝置可以表現出可變電阻及可變電容兩者的特性。換言之,CEM可變阻抗裝置(諸如根據實施例300的CES裝置)的阻抗特性可以至少部分地取決於當跨例如裝置端子301及302量測時裝置的電阻及電容特性。在一個實施例中,用於可變阻抗裝置的等效電路可以包括與可變電容器(諸如可變電容器320)並聯的可變電阻器(諸如可變電阻器310)。當然,儘管在第3圖中將可變電阻器310及可變電容器320圖示為包括分立部件,但是可變阻抗裝置(諸 如實施例300的裝置)可以包括實質上均質的CEM,並且所主張標的不限於此方面。
下表1描繪了示例性可變阻抗裝置(諸如實施例300的CES裝置)的示例真值表。
Figure 107115511-A0305-02-0016-4
在一個實施例中,表1顯示可變阻抗裝置(諸如實施例300的CES裝置)的電阻可以作為至少部分地取決於跨CES裝置施加的電壓的函數,而在相對較低的阻抗狀態與實質上不相似的相對較高的阻抗狀態之間變換。在一個實施例中,在相對較低的阻抗狀態下表現出的阻抗可以近似地在比在相對較高的阻抗狀態下表現出的實質上不相似的阻抗低10.0至100,000.0倍的範圍內。例如,在其他實施例中,在相對較低的阻抗狀態下表現出的阻抗可以近似地在比在相對較高的阻抗狀態下表現出的阻抗低5.0至10.0倍的範圍內。然而,應該指出,所主張標的不限於在相對較高的阻抗狀態與相對較低的阻抗狀態之間的任何特定阻抗比。真值表1顯示,可變阻抗裝置(諸如實施例300的CES裝置)的電容可以在相對較低的電容狀態與相對較高的電容狀態之間變換,該相對較低的電容狀態在一個示例 性實施例中可以包括近似為零或非常小的電容,該相對較高的電容狀態至少部分是跨CES裝置施加的電壓的函數。
根據一個實施例,可用於形成CES元件的CES裝置,諸如可用於例如記憶體裝置中的CES裝置,及/或包含一種或多種相關電子材料的各種其他電子裝置,可被置入相對較低的阻抗狀態,諸如藉由例如經由注入足夠量的電子以滿足莫特轉變標準而從相對較高的阻抗狀態轉變。在將CES裝置轉變至相對較低的阻抗狀態中,若注入了足夠的電子並且跨CES裝置的端子的電勢克服了閾值切換電勢(例如,V 設定 ),則可以開始對注入的電子進行屏蔽。如前所提及,屏蔽可以操作以使雙重佔據的電子不局域化以崩塌帶分裂電勢,從而導致相對較低的阻抗狀態。
例如,在一個實施例中,可能是期望及/或有利的是將相關電子切換(correlated electron switch;CES)裝置結合到CES元件中,諸如在記憶體陣列內。在一個實施例中,可以在CES元件內實現不同的阻抗狀態以表示不同的邏輯值及/或參數。例如,被編程為相對較低的阻抗狀態的CES元件(諸如在一個實施例中可以包括CES裝置及存取裝置)可以表示二元「1」值,及/或在一個實施例中被編程為相對較高阻抗狀態的CES元件可以表示二元「0」值,但是所主張標的的範疇不限於此方面。此外,在一個實施例中,為了感測CES元件的阻抗狀態,感測電路系統可以至少部分地藉由例如偵測經由一個或多個CES元 件使預充電位元線放電的速率來生成指示CES元件的特定阻抗狀態的輸出信號。
第4圖圖示了示例性CES元件的實施例400的示意性方塊圖。在一個實施例中,CES元件如CES元件400可以包括一個或多個存取裝置如存取裝置410及/或一個或多個CES裝置如CES裝置420。如本文所用,「CES元件」代表包括一個或多個CES裝置的電路或電路之部分,該電路或電路之部分能夠將值、符號或參數表示為狀態。例如,CES元件可以包括能夠將值、符號或參數表示為一個或多個CES裝置的一種或多種阻抗狀態的一個或多個CES裝置。在特定實施例中,CES元件可將值、符號或參數表示為單個位元或多個位元。
在一個實施例中,存取裝置,諸如存取裝置410,可以包括電子切換器。如本文所用,「電子切換器」代表能夠回應於某一條件而導電的電路或電路之部分。例如,電子切換器可以包括三端子裝置,其中電子切換器的兩個端子之間可以至少部分地回應於於兩個端子中的一個與第三端子之間的電壓及/或電流位準超過閾值電壓及/或電流位準而發生導通,諸如下面結合示例性電子切換器410而更全面解釋的。此外,在一個實施例中,電子切換器如410可以包括NMOS電晶體,但所主張標的不限於此方面。
在一個實施例中,CES元件如CES元件400可被編程為兩個或更多個近似阻抗狀態中的某一特定近似阻抗狀態。例如,如上所提及,CES元件如CES元件400可以被編程為經由設置操作而至相對較低的阻抗狀態及/或經由重置操作而至相對較高的阻抗狀態。例如,寫入操作可以將CES裝置轉變至相對較低的阻抗狀態(「設置」)或相對較高的阻抗狀態(「重置」)。在一個實施例中,CES裝置,諸如元件400的CES裝置420,例如可以最初被編程及/或被啟動至相對較低的阻抗狀態。經由跨CES元件如元件400施加適當的電壓(VME ),及/或經由施加穿過CES元件如元件400的適當電流,可以實現重置條件,並且CES元件如元件400可以經由寫入操作而被編程至相對較高的阻抗狀態。
在一個實施例中,為了對CES元件如CES元件400執行寫入操作以將CES元件變換至相對較低的阻抗狀態,可以跨該元件施加諸如約1.2V的設定電壓。例如,可以跨CES元件400的節點401與407施加約1.2V的設定電壓。電子切換器,諸如NMOS電晶體410,可以至少部分地控制流經CES元件如400的電流的量。在一個實施例中,可以將電壓信號(Vgs )施加至電子切換器的端子,諸如至NMOS電晶體410的閘極端子403,以至少部分地控制流經電子切換器的電流。例如,藉由改變跨閘極端子403與端子401的電壓,流經電子切換器410的電流以及因此流經CES裝置420的電流可以變化,如下面更充分解釋的。
如上所論述的,為了實現CES裝置如CES裝置420的重置條件,流經CES裝置的電流可以大於在先前的設置操作期間施加至CES裝置的順應性電流。因此,在一個實施例中,為了重置CES裝置如CES裝置420(諸如以將CES裝置從相對較低的阻抗狀態變換至相對較高的阻抗狀態)而要實現的條件可以至少部分地取決於在先前寫入操作期間已經流經CES裝置以將CES裝置轉變至相對較低的阻抗狀態的電流的量。如上所論述,在CES裝置如CES裝置420的設定操作期間的順應性電流可以在某種意義上由CES裝置記住。此外,為了執行CES裝置如CES裝置420的成功設置操作以將CES裝置變換至相對較高的阻抗狀態,在寫入操作期間經過CES裝置以將CES裝置變換至相對較高的阻抗狀態的電流的量可能超過在先前寫入操作期間流經CES裝置以將CES裝置轉變至相對較低的阻抗狀態的電流。
在一個實施例中,至少部分地為了賦能成功的寫入操作以將CES元件置於相對較高的阻抗狀態下,可以至少部分地增加跨CES元件的電壓VME 以使經過CES元件的電流增加。此外,在一個實施例中,至少部分地為了賦能成功的寫入操作以將CES元件置於相對較高的阻抗狀態下,可以使跨CES元件的電壓VME 保持低於設定電壓,以避免寄生設置條件,如下面更全面解釋的。此外,在一個實施例中,至少部分地為了賦能成功的寫入操作以將CES元件轉變至相對較高的阻抗狀態,可以至少部分地增加諸如跨電子切換器410的端子403與401的電壓Vgs 以增加流經CES元件的電流。在一個實施例中,可以至少部分地增加電壓Vgs 以增加流經CES元件的電流,而不增加跨CES元件的電壓VME 。此外,如下面更充分論述的,在一個實施例中,可以至少部分地控制在設置操作期間經過CES裝置(諸如CES元件400的CES裝置420)的順應性電流,以賦能成功的重置操作。
第5圖圖示了根據一個實施例,針對一個或多個示例編程操作,經過CES元件如CES元件400的示例性電流(IME )對比跨CES元件如元件400的示例性電壓(VME )的示例性曲線圖500。在一個實施例中,示例性標繪線如510可以描繪示例性重置操作的示例性標繪線。例如,標繪線510可描繪用於將CES元件400置於相對較高的阻抗狀態下的示例性寫入操作的示例性標繪線。此外,在一個實施例中,示例性標繪線如520可以描繪示例性設置操作的示例性標繪線。例如,標繪線520可以描繪用於將CES元件400置於相對較低的阻抗狀態下的示例性寫入操作的示例性標繪線。在一個實施例中,用於將CES元件如CES元件400置於相對較低的阻抗狀態(例如,用於設置操作的標繪線520)下的示例性寫入操作的順應性電流(ICOMP )可以至少部分地藉由例如將在寫入操作期間施加至CES元件存取裝置如電子切換器410的電壓信號Vgs 限制為約0.7V來控制。
在一個實施例中,如示例性曲線500所描繪,可以在用於將CES元件置於相對較高阻抗狀態(例如,重置)下的寫入操作期間增加跨CES元件如CES元件400的電壓VME ,諸如從0.6V至0.9V,例如以至少部分地賦能成功的寫入(例如,重置)操作。在一個實施例中,藉由在用於將CES元件變換至相對較高的阻抗狀態的寫入操作期間增大VME ,諸如從0.6V至0.9V,在寫入(例如,重置)操作期間經過CES元件如CES元件400的電流(IRST )可以從第一位準512增加至第二位準514,由此提供在用於將CES裝置置於相對較低的阻抗狀態下的寫入操作(例如,設置操作)的順應性電流(ICOMP )與用於將CES元件置於相對較高的阻抗狀態下的寫入操作(例如,重置操作)的電流(IRST )之間的增加的裕量。在一個實施例中,ICOMP 與IRST 之間的增加的裕量可以至少部分地賦能將CES元件置於相對較高的阻抗狀態下的可靠及/或成功的寫入操作(例如,重置操作)。當然,在一個實施例中跨CES元件如CES元件400的電壓VME 可以被限製為低於設定電壓的位準以避免寄生設置條件。例如,在一個實施例中VME 可以被限制為小於1.2V的位準。如在示例曲線圖500中所描繪,VME 可以被限制為約0.9V的位準,例如以在VRST 與VSET 之間提供約0.3V的示例性裕量。當然,所主張標的的範圍不限於在此描述的示例性電壓位準。
第6圖描繪了根據一個實施例,對於一個或多個示例性寫入操作,經過CES元件如CES元件400的示例性電流(IME )對比跨CES元件如元件400的示例性電壓(VME )的示例性曲線600。在一個實施例中,示例性標繪線如510可描繪用於將CES元件置於相對較高阻抗狀態下的示例性寫入操作(例如,重置操作)的示例性標繪線。此外,在一個實施例中,示例性標繪線如520可描繪用於將CES元件置於相對較低阻抗狀態下的示例性寫入操作(例如,設定操作)的示例性標繪線。
在一個實施例中,如在示例曲線600中所描繪,在用於將CES元件置於相對較高的阻抗狀態下的寫入操作(例如,重置操作)期間施加至存取裝置(諸如跨電子切換器410的端子401與403施加的)電壓Vgs 可以被增加,諸如從1.2V至1.5V,例如至少部分地賦能對CES元件的成功重置操作。例如,藉由在將CES裝置置於相對較高的阻抗狀態下的寫入操作(例如,重置操作)期間增加Vgs (諸如從1.2V至1.5V),在寫入(例如,重置)操作期間經過CES元件如CES元件400的電流(IRST )可以從示例曲線610上描繪的第一位準512增加至第二位準614,由此提供在用於設定操作的順應性電流(ICOMP )與用於重置操作的電流(IRST )之間增加的裕量。如所提及,在一個實施例中,ICOMP 與IRST 之間的增加的裕量可以賦能可靠的及/或成功的重置操作。
如在此所描述的,各實施例可以藉由增加重置編程電壓、藉由增加施加至存取裝置的電壓、或者藉由限制在用以將CES元件置於相對較低的阻抗狀態的寫入操作(例如,設定操作)期間流經CES元件的電流的量,或其任何組合,來至少部分地確保用以將CES元件置於相對較高的阻抗狀態下的成功及/或可靠的寫入操作(例如,重置操作)。如上文所論述,用於設定操作(例如,將CES元件置於相對較低阻抗狀態下的寫入操作)的編程電壓可以超過用於重置操作(例如,用以將CES元件置於相對較高的阻抗狀態下的寫入操作)的編程電壓。此外,如上所論述,用於重置操作(例如,用以將CES元件置於相對較高的阻抗狀態下的寫入操作)的編程電流可以達到或超過先前設定操作(例如,用以將CES元件置於相對較低的阻抗狀態下的寫入操作)的電流的位準。在一個實施例中,在重置操作(例如,用以將CES元件置於相對較高的阻抗狀態下的寫入操作)期間可以流經CES元件(諸如CES元件400)的電流的量可以例如至少部分地受到電源電壓位準或受到存取裝置及/或CES裝置特性或其組合的限制。因此,一個或多個實施例可以例如利用本文描述的一種或多種技術,將在重置操作(例如,用以將CES元件置於相對較高的阻抗狀態下的寫入操作)期間的電流位準調整及/或在設置操作(例如,用以將CES元件置於相對較低的阻抗狀態下的寫入操作)期間對電流位準的調整組合,以至少部分地賦能成功及/或可靠的重置操作(例如,用以將CES元件置於相對較高的阻抗狀態下的寫入操作)。
第7圖描繪了根據一個實施例的用於對一個或多個CES元件(諸如CES元件710)進行編程的示例性電路的一個實施例700的示意性方塊圖。在一個實施例中,CES元件,諸如CES元件710,可以包括一個或多個存取裝置如存取裝置712,及/或一個或多個CES裝置如CES裝置714。在一個實施例中,存取裝置,諸如存取裝置712,可以包括電子切換器。例如,電子切換器712可以包括一個或多個NMOS電晶體,但所主張標的的範疇不限於此方面。
在一個實施例中,CES元件,諸如CES元件710,可被編程為兩個或更多個近似阻抗狀態中的某一特定近似阻抗狀態。例如,CES元件,諸如CES元件710,可以經編程為至少部分地經由跨CES元件施加適當的電壓(VME )及/或經由適當控制經過CES元件的電流,而經由設置操作至相對較低的阻抗狀態及/或經由重置操作至相對較高的阻抗狀態。在一個實施例中,重置電路系統,諸如750,可以至少部分地執行用於一個或多個CES元件(諸如CES元件710)的重置操作。下面更全面地論述用於執行設定操作的示例性電路系統。
如本文所用,「字線」代表可用來選擇用於寫入及/或讀取操作的一個或多個CES元件的導體,諸如積體電路裝置的導電線。例如,在一個實施例中,藉由至少部分地斷言信號如WL 711至少部分地賦能存取裝置(諸如電子切換器712),至少一些電流可以流經CES裝置如CES裝置714,諸如在讀取及/或寫入操作期間。
儘管示例性實施例,諸如700,描繪及/或描述了單個CES元件,但是所主張標的的範圍不限於此方面。例如,根據所主張標的的實施例可以包括更大量的CES元件。在一個實施例中,感測電路系統(諸如感測電路系統740)可以包括放大器、反相器、或其他電路系統,或其組合,以感測CES元件(諸如CES元件710)的阻抗狀態。此外,在一個實施例中,位元線(諸如BL 701)可以將感測電路系統(諸如740)電耦合至一個或多個CES元件(諸如CES元件710)。在一個實施例中,「感測電路系統」及/或類似物表示可以至少部分地回應於信號如位元線701上改變的電壓及/或電流位準來斷言信號(諸如感測放大器輸出信號)的電子電路系統。
如本文所用,在高賦能信號的上下文中的術語「斷言(assert)」及/或「斷言的(asserted)」及/或類似物代表邏輯上的高電壓位準(例如,二元「1」),並且「未斷言的(non-asserted)」及/或「去斷言的(de-asserted)」及/或類似物代表邏輯上的低電壓位準(例如,二元「0」)。類似地,在低賦能信號的上下文中,「斷言(assert)」及/或「斷言的(asserted)」及/或類似物代表邏輯上的低電壓位準,並且「未斷言的(non-asserted)」及/或「去斷言的(de-asserted)」及/或類似物代表邏輯上的高電壓位準。如本文所用,低賦能信號可以由與信號名稱相關的字元「#」來標識。此外,根據所主張標的的信號可以是高賦能及/或低賦能的。儘管在此描述的各種示例性信號可被辨識為低賦能或高賦能的,但是所主張標的的範疇不限於該等方面。例如,儘管本文描述的一個或多個示例信號可以被辨識為低賦能信號,但是其他實施例可以將示例信號中的一個或多個信號辨識為高賦能信號。類似地,儘管在此描述的一個或多個示例性信號可以被辨識為高賦能信號,但是其他實施例可以將示例性信號中的一個或多個辨識為低賦能信號。此外,如上所述,例如在一個實施例中,至少一些信號可以是部分賦能及/或斷言的,諸如以控制流經電路元件的電流。
如上所論述,對於編程/寫入操作,為了實現CES元件(諸如CES元件710)的重置條件(例如,將CES元件置於相對較高的阻抗狀態下),流經CES元件的電流可以大於在先前設置操作(例如,將CES元件置於相對較低的阻抗狀態下的寫入操作)期間施加至CES元件的順應性電流。因此,在一個實施例中,為了重置CES裝置(諸如CES裝置714)(諸如為了將CES裝置從相對較低的阻抗狀態轉變至相對較高的阻抗狀態)而要實現的條件,可以至少部分地取決於在先前設定操作期間流經CES裝置的電流的量。
在一個實施例中,在設置操作(例如,用以將CES裝置置於相對較低的阻抗狀態下的寫入操作)期間經過CES裝置(諸如CES元件710的CES裝置714)的順應性電流可以至少部分地經控制以賦能成功及/或可靠的重置操作(例如,用以將CES裝置置於相對較高的阻抗狀態下的寫入操作)。在一個實施例中,為了對CES元件(諸如CES元件710)執行設置操作,可以跨CES元件施加諸如約1.2V的設置電壓。例如,可以至少部分地回應於對施加至電子切換器如PMOS 732的信號(諸如ISET_CNTRL_VSET#731)的至少部分斷言,至少部分地藉由將設定電壓信號(VSET)如733電耦合至位元線(諸如BL 701),而跨CES元件710施加約1.2V的設定電壓。例如,可以改變ISET_CNTRL_VSET#731的電壓位準以調整允許流經PMOS電晶體732的電流的量。此外,在一個實施例中,電子切換器,諸如NMOS電晶體742,可以至少部分地回應於對信號(諸如ISET_CNTRL_VSS 713)的至少部分斷言,而將流經CES元件(諸如CES元件710)的電流的量控制至接地參考連接(諸如715)。例如,可以改變ISET_CNTRL_VSS 713的電壓位準以調節流經NMOS電晶體734的電流的量。此外,在一個實施例中,電壓信號,諸如Vgs ,可以經由字線(諸如WL 711)施加至電子切換器(諸如NMOS電晶體712)的端子,以至少部分地控制流經CES元件(諸如CES元件710)的電流。
在一個實施例中,藉由一個或多個寫入驅動器電路(諸如電子切換器732)及/或藉由用於控制至用於設置操作(例如,用以將CES裝置置於相對較低的阻抗狀態下的寫入操作)的接地參考(諸如電子切換器742)的導電率的一個或多個電路對經過一個或多個CES元件(諸如CES元件710)的順應性電流(ICOMP )的控制,可以被稱為「全局」電流節流。亦即,此上下文中的「全局」代表至少部分地經由使用用於控制順應性電流的一個或多個寫入驅動器電路及/或用於控制對接地參考電壓的存取的一個或多個電路來在設置操作期間控制電流。對於示例性實施例700,全局設置操作電流節流電路系統,諸如750,可以包括例如一個或多個寫入驅動器電路,諸如電子切換器732或電子切換器742,或其組合。當然,根據所主張標的的其他實施例可以包括用於在設置操作期間控制經過CES裝置的電流的電路系統的其他配置及/或佈置,並且所主張標的的範疇不限於該等方面。
在一個實施例中,為了執行讀取操作,可以在預充電階段期間藉由電子切換器(諸如PMOS電晶體722)來對位元線(諸如BL701)進行預充電。例如,預充電信號(諸如PCH#721)可以在預充電階段期間被斷言時賦能電子切換器(諸如PMOS電晶體722)。至少部分地回應於對預充電信號(諸如PCH#721)的斷言,可以將電源電壓(諸如VDD 723)施加至位元線及/或節點,諸如BL 701。在一個實施例中,電源電壓(諸如VDD 723)可以包括例如約1.2V的電壓位準。因此,在預充電階段期間,可以將約1.2V的電壓位準施加至位元線,諸如BL 701。在一個實施例中,讀取操作可以包括預充電階段及感測階段。例如,對於讀取操作,可以經由PMOS電晶體722及VDD 723對位元線(諸如BL 701)進行預充電。此外,在一個實施例中,至少部分地回應於對PCH#721的去斷言並且至少部分地回應於對字線如WL 711的斷言,位元線(諸如BL 701)可以開始放電。在一個實施例中,感測電路系統(諸如感測電路系統740)可至少部分地回應於位元線(諸如BL 701)放電來偵測一個或多個CES元件(諸如CES元件710)的阻抗狀態。
第8圖描繪了根據一個實施例的用於對一個或多個CES元件(諸如CES元件710)進行編程的示例性電路的實施例800的示意性方塊圖。在一個實施例中,示例性電路800可以包括至少一些可以與以上結合示例性實施例700所論述的彼等元件類似的元件,但所主張標的的範疇不限於此方面。
如上面所論述,為了重置CES裝置(諸如CES裝置714)(諸如為了將CES裝置從相對較低的阻抗狀態轉變至相對較高的阻抗狀態)而要實現的條件,可以至少部分地取決於在先前設定操作(例如,用以將CES裝置置於相對較低的阻抗狀態下的寫入操作)期間流經CES裝置的電流的量。在一個實施例中,可以至少部分地控制在設置操作期間經過CES裝置(諸如CES元件710的CES裝置714)的順應性電流,以賦能成功及/或可靠的重置操作(例如,用於將CES裝置置於相對較高的阻抗狀態下的寫入操作)。在一個實施例中,為了對CES元件(諸如CES元件710)執行設置操作,可以跨CES元件施加諸如約1.2V的設置電壓。如上面所論述的,在一個實施例中,可以全局地控制在設置操作期間經過CES元件的電流。然而,在其他實施例中,設定操作期間的電流控制可以局部發生。例如,在一個實施例中,可以經由字線(諸如WL 711)將電壓信號(諸如Vgs )施加至電子切換器(諸如NMOS電晶體712)的端子,以至少部分地控制流經CES元件(諸如CES元件710)的電流。例如,在一個實施例中,電壓信號(諸如Vgs )可以經由字線(諸如WL 711)施加,可以經由能夠產生及/或提供相對中間電壓位準(諸如約0.7V)的電壓源來供應。
如本文中所用,對用於設定操作(例如,用以將CES裝置置於相對較低的阻抗狀態下的寫入操作)的「局部」節流代表控制一個或多個CES元件(諸如CES元件710)的一個或多個存取裝置(諸如電子切換器712)的導電率。在一個實施例中,施加至字線(諸如WL 711)的電壓位準可以控制一個或多個存取裝置(諸如,電子切換器712)的電導率。例如,藉由改變字線(諸如WL 711)上的電壓位準,可以調整一個或多個存取裝置(諸如電子切換器712)的電導率。
在一個實施例中,對設置操作(例如,用以將CES元件置於相對較低的阻抗狀態下的寫入操作)期間的電流的全局節流可以允許在單個操作中對一個或多個CES元件進行編程。此外,在一個實施例中,可以例如使用現有的寫入驅動器信號及/或電壓供應來實現全局節流,由此利用相對低的管理負擔。另一方面,在一個實施例中,局部節流可以允許對個別及/或特定CES元件的電流進行控制,由此解釋個別CES元件的設置行為的個別變化。
儘管本文描述了包括裝置及/或部件的各種配置及/或包括各種信號的各種電壓位準的各種實施例,但是所主張標的的範疇不限於本文提供的特定實例。此外,本文描述的實例可以包括簡化實例,並且所主張標的的範疇可以包括包括裝置及/或部件的不同類型、量及/或配置的其他實施例。此外,儘管本文描述的實施例可以包括用於特定功能的單個裝置及/或部件,但是根據所主張標的的實施例可以包括用於特定功能的多個裝置及/或部件。例如,在一個實施例中,電子切換器(諸如電子切換器742)可以用單個NMOS電晶體來實施。然而,例如,其他實施例可以使用多個電子切換器(諸如多個電晶體)來實施電子切換器如742。本文所論述的實施例僅僅是實例,並且所主張標的的範疇不限於該等方面。
第9圖描繪了根據一個實施例的用於對CES元件進行編程的示例過程900的簡化流程圖。根據所主張標的的實施例可以利用方塊910-920的全部,少於方塊910-920、或者多於方塊910-920。此外,方塊910-920的順序僅僅是示例順序,並且所主張標的的範疇不限於該等方面。在方塊910處,可以執行用以將CES元件置於相對較低的阻抗狀態下的操作,包括控制經過CES元件的電流以將電流限制至指定的閾值位準,以至少部分地賦能針對用以將CES元件置於相對較高的阻抗狀態下的寫入操作的莫特轉變。在一個實施例中,將CES元件置於相對較低的阻抗狀態下的寫入操作可以包括跨CES元件施加第一編程電壓。
此外,在方塊920處,可以對CES元件執行用以將CES元件置於相對較高的阻抗狀態下的寫入操作。在一個實施例中,用以將CES元件置於相對較高的阻抗狀態下的寫入操作可以包括跨CES元件施加第二編程電壓,其中第二編程電壓的位準低於第一編程電壓。此外,在一個實施例中,用以將CES元件置於相對較高的阻抗狀態操作中的寫入操作可以包括控制經過CES元件的電流至超過指定的閾值位準。
此外,在一個實施例中,控制經過CES元件的電流以將電流限制至指定的閾值位準以至少部分地賦能針對用以將CES元件置於相對較高的阻抗狀態下的寫入操作的莫特轉變可以包括對經過CES元件的電流進行局部節流。在一個實施例中,局部調節經過CES元件的電流可以包括減速驅動存取裝置。例如,存取裝置可以包括電子切換器,並且減速驅動存取裝置可以包括經由電壓位準低於第一編程電壓的賦能信號來至少部分地賦能電子切換器。此外,在一個實施例中,可以經由字線將賦能信號施加至電子切換器。
在一個實施例中,控制經過CES元件的電流以將電流限制至指定的閾值位準以至少部分地賦能針對用以將CES元件置於相對較高的阻抗狀態下的寫入操作的莫特轉變,可以包括對經過CES元件的電流進行全局節流。例如,對經過CES元件的電流進行全局節流可以包括經由一個或多個寫入驅動器電路或經由一個或多個電源電壓位準或其組合來調節電流位準。
在本揭示的上下文中,術語「連接」、術語「部件」及/或類似術語意欲為實體的,但不一定總是有形的。因此,該等術語是否代表有形的標的可能在特定的使用情境中變化。作為一個實例,可以諸如藉由能夠在兩個有形部件之間傳導電流的有形電連接(諸如包括金屬或其他電導體的導電路徑)來形成有形的連接及/或有形的連接路徑。類似地,有形連接路徑可以至少部分地受影響及/或被控制,以使得如典型的一般,有形連接路徑可以有時由於諸如針對電氣切換器的一個或多個外部來源的信號(諸如外部電流及/或電壓)的影響而被打開或關閉。電氣切換器的非限制性實例包括電晶體、二極體等。然而,類似地,在特定的使用情境中的「連接」及/或「部件」儘管是實體的,但亦可以是非有形的,諸如經由網路在客戶端與伺服器之間的連接,其通常代表客戶端與伺服器發送、接收及/或交換通訊的能力。
因此,在特定的使用情境中,諸如在論述有形部件的特定情境中,術語「耦接」及「連接」以某種方式使用以使得該等術語不是同義的。類似的術語亦可以以展現類似意圖的方式使用。因此,「連接」用於指示例如兩個或更多個有形部件及/或類似物體有形地直接實體接觸。因此,如前所述,使用先前的實例,電連接的兩個有形部件是經由有形的電連接而實體連接的。然而,「耦接」用於意謂潛在地兩個或更多個有形部件直接實體接觸。儘管如此,其亦用於意謂兩個或更多個有形部件及/或類似物不一定有形地直接實體接觸,而是能夠協作、聯繫及/或交互,諸如藉由「光耦接」。類似地,術語「耦接」可以理解為意味著在適當的情境中間接連接。需進一步注意,在本揭示案的上下文中,作為實例,術語「實體」若關於記憶體(諸如記憶體部件或記憶體狀態)使用,則必然暗示著繼續該實例的記憶體、此類記憶體部件及/或記憶體狀態是有形的。
除非另外指明,在本揭示的上下文中,若術語「或」用於關聯清單(諸如A、B或C),則其意欲意謂A、B及C在此以包含意義使用,並且A、B或C在此以排他性意義使用。使用此理解,「及」以包含意義使用並且意欲意謂A、B及C;而「及/或」可以出於預防冗餘的目的使用以清楚地表明所有上述含義是預期的,但是此類使用不是必需的。此外,術語「一個或多個」及/或類似術語用於描述單數形式的任何特徵、結構、特性及/或類似物,「及/或」亦用於描述特徵、結構、特性及/或類似物的複數個及/或一些其他組合。此外,作為一個實例,術語「第一」、「第二」、「第三」等用於區分諸如不同態樣,諸如不同部件,而不是提供數字限制或表明特定順序,除非明確指示。類似地,術語「基於」及/或類似術語應理解為不一定意欲表達因素的詳盡清單,而是允許存在未必明確描述的額外因素。
此外,對於係關於所主張標的的實施方式並且經受關於程度的測試、量測及/或規範的情況,意欲以以下方式來理解。作為一個實例,在給定情況下,假設要量測實體特性的值。若至少關於特性繼續該實例的用於關於程度進行測試、量測及/或規範的替代合理方法(繼續該實例)是普通技藝人士可能合理思及的,則至少出於實施目的,所主張標的意欲涵蓋彼等替代的合理方法,除非另有明確指示。作為一個實例,若產生某一區域的量測曲線並且所主張標的的實施方式代表對該區域的斜率進行量測,但是存在用於估計該區域的斜率的各種合理與替代的技術,則所主張標的意欲涵蓋彼等合理的替代技術,即使彼等合理的替代技術不提供相同的值、相同的量測或相同的結果亦如此,除非另有明確指示。
應進一步注意的是,若諸如關於特徵,結構,特性及/或類似物使用術語「類型」及/或「類似」,則作為簡單實例,使用「光學」或「電氣」意謂以某種方式至少部分為及/或與特徵、結構、特性及/或類似物相關,以使得微小變化的存在,甚至可能不被視為完全與特徵、結構、特性及/或類似物完全一致的變化的存在,通常不會阻止該特徵、結構、特性及/或類似物具有「類型」及/或為「類似」的(諸如是「光學類型」或「類光學的」),若微小變化足夠小以使得該特徵、結構、特性及/或類似物應仍然被認為主要存在,則此類變化亦存在。因此,繼續此實例,術語光學類型及/或類光學特性必然意欲包括光學特性。類似地,作為另一個實例,術語電氣類型及/或類電氣特性必然意欲包括電氣特性。應該注意的是,本揭示的說明書僅提供一個或多個說明性實例,並且所主張標的意欲不限於一個或多個說明性實例;然而,同樣,因為就專利申請的說明書而言已經總是此類情況,所以特定的描述及/或使用上下文提供了關於要得出的合理推論的有用指導。
演算法描述及/或符號表示是由信號處理及/或相關領域的普通技藝人士用來將他們的工作的實質傳達給本領域的其他技藝人士的技術的實例。在本揭示的上下文中,技藝人士算法一般被認為是導致期望結果的自相一致操作序列及/或類似的信號處理。在本揭示的上下文中,操作及/或處理涉及對實體量的實體操縱。通常,儘管並非必需的,但是此類量可以採取電子信號及/或磁信號及/或狀態的形式,該等電子信號及/或磁信號及/或狀態能夠被儲存、傳送、組合、比較、處理及/或以其他方式操縱例如作為構成各種形式的數位內容(諸如信號量測、文本、影像、視訊、音訊等)的部件的電子信號及/或狀態。
已經證明有時方便的是,主要出於常見用途的原因,將此類實體信號及/或實體狀態代表為位元、值、元件、參數、符號、字元、術語、數目、數字、量測、含量及/或類似物。然而,應當理解的是,所有該等及/或類似的術語都要與適當的物理量相關聯,並且僅僅是方便的標籤。除非另有特別說明,否則從前面的論述顯而易見的是,應該理解,在整個說明書中,利用術語如「處理」、「計算」、「運算」、「判定」、「確立」、「獲得」、「辨識」、「選擇」,「生成」及/或類似物的論述可以代表特定設備(諸如專用電腦及/或類似的專用計算及/或網路裝置)的動作及/或過程。因此,在本說明書的上下文中,專用電腦及/或類似的專用計算及/或網路裝置能夠典型地以實體電子及/或磁性量的形式,在專用電腦及/或類似的專用計算及/或網路裝置的記憶體、暫存器及/或其他儲存裝置、處理裝置及/或顯示裝置內處理、操縱及/或轉換信號及/或狀態。在此特定揭示的上下文中,如所提及的,因此術語「特定設備」一旦被編程為諸如依照程式軟體指令來執行特定功能,就包括通用計算及/或網路裝置,諸如通用電腦。
在一些情況下,記憶體裝置的操作(諸如,狀態從二元一至二元零的變化或者反之亦然)例如可以包括轉變,諸如實體轉變。利用特定類型的記憶體裝置,此類實體轉變可以包括製品至不同狀態或事物的實體轉變。例如但並非限制,對於某些類型的記憶體裝置,狀態的改變可能涉及電荷的積累及/或儲存或儲存電荷的釋放。類似地,在其他記憶體裝置中,狀態的改變可以包括實體改變,例如磁取向的轉變。類似地,實體變化可以包括分子結構的轉變,諸如從結晶形式至無定形形式,或者反之亦然。在其他記憶體裝置中,實體狀態的改變可能涉及量子力學現象,諸如疊加、糾纏等,該量子力學現象可能涉及例如量子位元(qubit)。前述內容並非意欲是所有實例的窮舉性清單,其中在記憶體裝置中從二元一至二元零或反之亦然的狀態變化可以包括轉變,諸如實體但非暫時性的轉變。相反,前述內容旨在作為說明性實例。
在前述描述中,已經描述了所主張標的的各個態樣。出於解釋的目的,闡述了細節,諸如量、系統及/或配置作為實例。在其他情況下,眾所周知的特徵被省略及/或簡化以免混淆所主張標的。儘管本文已經說明及/或描述了某些特徵,但是本領域的技藝人士現將思及許多修改、替換、改變及/或等同物。因此,應當理解,所附申請專利範圍旨在涵蓋落入所主張標的內的所有修改及/或改變。
100‧‧‧實施例101‧‧‧導電端子102‧‧‧材料103‧‧‧導電端子110‧‧‧符號200‧‧‧實施例204‧‧‧區域208‧‧‧點210‧‧‧參考標號300‧‧‧實施例301‧‧‧裝置端子302‧‧‧裝置端子310‧‧‧可變電阻器320‧‧‧可變電容器400‧‧‧實施例401‧‧‧節點403‧‧‧閘極端子407‧‧‧節點410‧‧‧電子切換器420‧‧‧CES裝置500‧‧‧曲線圖510‧‧‧標繪線512‧‧‧第一位準514‧‧‧第二位準520‧‧‧標繪線600‧‧‧曲線610‧‧‧曲線614‧‧‧第二位準700‧‧‧實施例701‧‧‧BL710‧‧‧CES元件711‧‧‧WL712‧‧‧存取裝置/NMOS電晶體/電子切換器713‧‧‧ISET_CNTRL_VSS714‧‧‧CES裝置715‧‧‧接地參考連接721‧‧‧PCH#722‧‧‧PMOS電晶體723‧‧‧VDD731‧‧‧ISET_CNTRL_VSET#732‧‧‧PMOS733‧‧‧設定電壓信號740‧‧‧感測電路系統742‧‧‧電子切換器750‧‧‧重置電路系統800‧‧‧實施例900‧‧‧過程910‧‧‧方塊920‧‧‧方塊
在說明書的結論部分中特別指出並且明確主張了所主張標的。然而,對於組織及/或操作方法兩者,以及其目的、特徵及/或優點,若結合附圖閱讀,則參考以下詳細描述可以被最好地理解,在附圖中:
第1a圖圖示根據一個實施例的包含相關電子材料的相關電子切換裝置的一個示例性實施例的方塊圖。
第1b圖圖示根據一個實施例的用於相關電子切換裝置的示例性符號的圖示。
第2圖圖示根據一個實施例的相關電子切換裝置的電流密度對比電壓的示例性曲線圖。
第3圖是根據一個實施例的相關電子切換器的等效電路的示意圖。
第4圖圖示根據一個實施例的示例性相關電子切換元件的示意性方塊圖。
第5圖圖示根據一個實施例的示例性相關電子切換元件編程操作的電流對比電壓的示例性曲線圖。
第6圖圖示根據一個實施例的用於示例性相關電子切換元件編程操作的電流對比電壓的示例性曲線圖。
第7圖圖示根據一個實施例的用於對一個或多個相關電子切換元件進行編程的示例性電路的示意性方塊圖。
第8圖圖示根據一個實施例的用於對一個或多個相關電子切換元件進行編程的示例性電路的示意性方塊圖。
第9圖圖示根據一個實施例的用於對一個或多個相關電子切換元件進行編程的示例過程的簡化流程圖。
在以下詳細描述中參考了附圖,附圖構成以下詳細描述的一部分,其中相同的元件符號在整個詳細描述中可以指示對應的及/或類似的相同部分。應該理解的是,諸如為了說明的簡單性及/或清楚性,附圖不一定按比例繪製。例如,一些態樣的尺寸可能相對於其他態樣被誇大。此外, 應該理解,可以利用其他實施例。此外,可以進行結構及/或其他改變而不偏離所主張標的。貫穿本說明書對「所主張標的」的參考代表意欲由一個或多個請求項或其任何部分涵蓋的標的,並且不一定意欲代表完整的請求項集合、請求項集合的特定組合(例如,方法請求項、設備請求項等),或特定的請求項。亦應該注意的是,可以使用例如上、下、頂部、底部等等的方向及/或參照物來促進對附圖的論述,並且並非意欲限制所主張標的的應用。因此,以下詳細描述不應被理解為限制所主張標的及/或等同物。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:實施例
101:導電端子
102:材料
103:導電端子

Claims (20)

  1. 一種用於控制經過相關電子切換裝置的電流的方法,包括以下步驟:執行用以將一相關電子切換裝置置於一較低的阻抗狀態下的一寫入操作,包括至少部分地藉由將施加給耦合至該相關電子切換裝置的一存取裝置的一電壓限制至一指定的閾值位準來控制經過該相關電子切換裝置的一電流,以至少部分地針對用以將該相關電子切換裝置置於一較高的阻抗狀態下的一後續寫入操作在該相關電子切換裝置中建立一閾值電流密度位準。
  2. 如請求項1所述之方法,其中該執行用以將該相關電子切換裝置置於該較低的阻抗狀態下的該寫入操作之步驟進一步包括以下步驟:跨該相關電子切換裝置及該存取裝置施加一第一編程電壓。
  3. 如請求項2所述之方法,進一步包括以下步驟:執行用以將該相關電子切換裝置置於該較高的阻抗狀態下的該後續寫入操作,包括以下步驟:跨該相關電子切換裝置及該存取裝置施加一第二編程電壓,其中該第二編程電壓的位準低於該第一編程電壓;以及至少部分地藉由控制跨該存取裝置所施加的該電壓, 來控制經過該相關電子切換裝置的該電流至超過該閾值電流密度位準。
  4. 如請求項3所述之方法,其中該存取裝置包含一場效電晶體。
  5. 如請求項3所述之方法,其中該將施加給該存取裝置的該電壓限制至該指定的閾值位準以至少部分地針對該後續寫入操作在該相關電子切換裝置中建立該閾值電流密度位準之步驟包括以下步驟:至少部分地經由控制施加至該存取裝置的該電壓來對經過該相關電子切換裝置的該電流進行局部節流。
  6. 如請求項5所述之方法,其中該對經過該相關電子切換裝置的該電流進行局部節流之步驟包括以下步驟:減速驅動該存取裝置。
  7. 如請求項6所述之方法,其中該存取裝置包括一電子切換器,並且其中該減速驅動該存取裝置之步驟包括以下步驟:經由電壓位準低於該第一編程電壓的一賦能信號來賦能該電子切換器。
  8. 如請求項7所述之方法,其中經由一字線將該賦能信號施加至該電子切換器。
  9. 如請求項4所述之方法,其中該將施加給該存取裝置的該電壓限制至該指定的閾值位準以至少部分地 針對該後續寫入操作在該相關電子切換裝置中建立該閾值電流密度位準之步驟包括以下步驟:對經過該相關電子切換裝置的該電流進行全局節流。
  10. 如請求項9所述之方法,其中該對經過該相關電子切換裝置的該電流進行全局節流之步驟包括以下步驟:經由一個或多個寫入驅動器電路或經由一個或多個電源電壓位準或其組合來調節該電流之位準。
  11. 一種用於控制經過相關電子切換裝置的電流的設備,包括:一個或多個相關電子切換裝置;以及一個或多個電子切換器裝置,用以控制在用以將該一個或多個相關電子切換裝置置於一較低的阻抗狀態下的一寫入操作期間經過該一個或多個相關電子切換裝置的一電流,以將該電流限制至一指定的閾值位準,以至少部分地針對用以將該一個或多個相關電子切換裝置置於一較高的阻抗狀態下的一後續寫入操作在該一個或多個相關電子切換裝置中建立一閾值電流密度位準。
  12. 如請求項11所述之設備,其中為了執行用以將該一個或多個相關電子切換裝置置於該較低的阻抗狀態下的該寫入操作,跨該一個或多個相關電子切換裝置和該一個或多個電子切換器裝置施加一第一編程電壓。
  13. 如請求項12所述之設備,其中為了執行用以將該一個或多個相關電子切換裝置置於該較高的阻抗狀態下的該後續寫入操作,要跨該一個或多個相關電子切換裝置施加一第二編程電壓,該第二編程電壓的位準要小於該第一編程電壓,其中經過該一個或多個相關電子切換裝置的該電流經控制要超過經建立的該閾值電流密度位準。
  14. 如請求項13所述之設備,其中該一個或多個電子切換器裝置個別地包括一個或多個場效電晶體。
  15. 如請求項14所述之設備,其中為了控制經過該一個或多個相關電子切換裝置的該電流,至少部分地經由控制施加至該一個或多個場效電晶體的一或更多個閘極端子的電壓來對經過該一個或多個相關電子切換裝置的該電流進行局部節流。
  16. 如請求項15所述之設備,其中為了對經過該一個或多個相關電子切換裝置的該電流進行局部節流,要減速驅動該一個或多個場效電晶體。
  17. 如請求項16所述之設備,其中為了減速驅動該一個或多個場效電晶體,要至少部分地經由一賦能信號而使該一個或多個場效電晶體的電壓位準低於該第一編程電壓。
  18. 如請求項17所述之設備,其中該賦能信號要經由一個或多個字線施加至該一個或多個場效電晶體。
  19. 如請求項13所述之設備,其中為了控制經過該一個或多個相關電子切換裝置的該電流,要對經過該一個或多個相關電子切換裝置的該電流進行全局節流。
  20. 如請求項19所述之設備,其中為了對經過該一個或多個相關電子切換裝置的該電流進行全局節流,要經由一個或多個寫入驅動器電路、或經由一個或多個電源電壓位準、或其組合來調節經過該一個或多個相關電子切換裝置的該電流之位準。
TW107115511A 2017-05-09 2018-05-08 控制在編程操作期間經過相關電子切換元件的電流 TWI772414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/590,987 US10373680B2 (en) 2017-05-09 2017-05-09 Controlling current through correlated electron switch elements during programming operations
US15/590,987 2017-05-09

Publications (2)

Publication Number Publication Date
TW201907404A TW201907404A (zh) 2019-02-16
TWI772414B true TWI772414B (zh) 2022-08-01

Family

ID=62152582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115511A TWI772414B (zh) 2017-05-09 2018-05-08 控制在編程操作期間經過相關電子切換元件的電流

Country Status (5)

Country Link
US (1) US10373680B2 (zh)
KR (1) KR102494465B1 (zh)
CN (1) CN110622248B (zh)
TW (1) TWI772414B (zh)
WO (1) WO2018206921A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11509310B2 (en) * 2019-06-17 2022-11-22 Microsoft Technology Licensing, Llc Charge locking circuits and control system for qubits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040105301A1 (en) * 2002-06-05 2004-06-03 Matsushita Electric Industrial Co., Ltd Non-volatile memory circuit, a method for driving the same, and a semiconductor device using the memory circuit
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
WO2017021721A1 (en) * 2015-07-31 2017-02-09 Arm Ltd Correlated electron switch
WO2017060687A1 (en) * 2015-10-05 2017-04-13 Arm Ltd Circuit and method for monitoring correlated electron switches

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US7423906B2 (en) 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
WO2009114796A1 (en) 2008-03-13 2009-09-17 Symetrix Corporation Correlated electron material with morphological formations
WO2009140299A2 (en) 2008-05-12 2009-11-19 Symetrix Corporation Self-stabilizing sensor circuit for resistive memories
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9437292B1 (en) 2015-02-13 2016-09-06 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods for limiting current in random access memory cells
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9621161B1 (en) * 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040105301A1 (en) * 2002-06-05 2004-06-03 Matsushita Electric Industrial Co., Ltd Non-volatile memory circuit, a method for driving the same, and a semiconductor device using the memory circuit
WO2017021721A1 (en) * 2015-07-31 2017-02-09 Arm Ltd Correlated electron switch
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
WO2017060687A1 (en) * 2015-10-05 2017-04-13 Arm Ltd Circuit and method for monitoring correlated electron switches

Also Published As

Publication number Publication date
KR20200002961A (ko) 2020-01-08
WO2018206921A1 (en) 2018-11-15
KR102494465B1 (ko) 2023-02-01
CN110622248A (zh) 2019-12-27
TW201907404A (zh) 2019-02-16
US20180330784A1 (en) 2018-11-15
CN110622248B (zh) 2024-03-19
US10373680B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
TWI779023B (zh) 由關聯電子材料形成的記憶體裝置
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置(一)
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置(二)
CN107924995B (zh) 相关电子开关
KR102549162B1 (ko) 프로그래밍 가능한 전압 기준
TWI754748B (zh) 關連電子切換器(ces)裝置作業的方法、系統與裝置
CN108140413B (zh) 用于非易失性存储器设备操作的方法、系统和设备
KR102642185B1 (ko) 래칭 장치 및 방법
CN109716438B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US10267831B2 (en) Process variation compensation with correlated electron switch devices
CN110024151A (zh) 利用相关电子开关器件的数模转换
CN109716437A (zh) 用于非易失性存储器设备操作的方法、系统和设备
WO2018060692A1 (en) Voltage detection with correlated electron switch
CN109791789A (zh) 用于非易失性存储器设备操作的方法、系统和设备
TWI772414B (zh) 控制在編程操作期間經過相關電子切換元件的電流
TWI774765B (zh) 用於相關電子開關元件的位元線感測
TWI776877B (zh) 用於相關電子開關(ces)裝置操作的方法、系統及裝置
CN112074906A (zh) 用于操作存储器位单元的方法、系统和装置
TWI772530B (zh) 用於測試關聯電子開關(ces)設備的方法、系統及設備