[go: up one dir, main page]

TWI772241B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI772241B
TWI772241B TW111100135A TW111100135A TWI772241B TW I772241 B TWI772241 B TW I772241B TW 111100135 A TW111100135 A TW 111100135A TW 111100135 A TW111100135 A TW 111100135A TW I772241 B TWI772241 B TW I772241B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
electrode
film
oxide
oxygen
Prior art date
Application number
TW111100135A
Other languages
English (en)
Other versions
TW202218167A (zh
Inventor
山崎舜平
高橋正弘
廣橋拓也
栃林克明
中澤安孝
橫山雅俊
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202218167A publication Critical patent/TW202218167A/zh
Application granted granted Critical
Publication of TWI772241B publication Critical patent/TWI772241B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

所揭示之發明的目的之一在於：對使用氧化物半導體的半導體裝置賦予穩定的電特性以使其具有高可靠性。提供一種半導體裝置，該半導體裝置具有如下的疊層結構：閘極絕緣層；與閘極絕緣層的其中一個表面相接觸的第一閘極電極；與閘極絕緣層的另一個表面相接觸且設置在與第一閘極電極重疊的區域中的氧化物半導體層；以及與氧化物半導體層相接觸的源極電極、汲極電極以及氧化物絕緣層，其中，氧化物半導體層的氮濃度為2×1019atoms/cm3或更低，並且源極電極及汲極電極包含鎢、鉑以及鉬中的任何一者或多者。

Description

半導體裝置
所揭示之發明關於使用氧化物半導體的半導體裝置。所揭示之發明還關於該半導體裝置的製造方法。在此，半導體裝置是指藉由利用半導體特性而起作用的所有元件以及裝置。
藉由利用形成在具有絕緣表面的基板之上的半導體薄膜來構成電晶體的技術已受到注目。該電晶體被廣泛地應用於電子裝置，諸如，積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜，眾所周知者為矽類半導體材料。但是，作為其他材料，氧化物半導體已受到注目。
例如，揭示了作為電晶體的主動層而使用電子載子濃度低於1018/cm3之包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請案公開第2006-165528號公報
但是，氧化物半導體有如下憂慮：如果由於氧不足等而偏離化學計量組成，或者，在裝置製程中混入形成電子施體的氫或水，則其導電率變化。對於使用氧化物半導體的電晶體等半導體裝置，這種現象成為電特性變動的主要原因。
鑒於上述問題，所揭示之發明的目的之一在於：對使用氧化物半導體的半導體裝置賦予穩定的電特性，而使其高可靠性化。
為了解決上述課題，本案發明人等著眼於氧化物半導體層中的氮。氮容易與構成氧化物半導體的金屬結合，而在氧化物半導體層中阻礙氧與該金屬的結合。因此，只要將氧化物半導體層中的氮濃度設定為2×1019atoms/cm3或更低，即可。藉由降低氧化物半導體層中的氮濃度，可以使氧化物半導體層中的氧濃度為充分高。
另外，與氧化物半導體層相接觸的源極電極及汲極電極使用具有耐熱性並且不容易被氧化的金屬。例如，作為源極電極及汲極電極，可以使用包含鎢、鉑以及鉬中的任何一種或多種的層。因為上述金屬不容易與氧起反應，所以可以抑制源極電極及汲極電極從氧化物半導體層奪取氧。
像這樣，藉由降低氧化物半導體層中的氮濃度並使用 具有耐熱性並且不容易被氧化的金屬作為源極電極及汲極電極，可以抑制氧化物半導體層中的氧與金屬的結合的阻礙。因此，可以提高使用氧化物半導體的電晶體的電特性和可靠性。例如，可以降低由光劣化導致的電晶體特性的變動。
明確地說，所揭示之發明的一個實施例是一種半導體裝置，包括如下之疊層結構：閘極絕緣層；接觸於閘極絕緣層的一個表面的第一閘極電極；接觸於閘極絕緣層的另一個表面並與第一閘極電極重疊的氧化物半導體層；以及與氧化物半導體層相接觸的源極電極、汲極電極以及氧化物絕緣層，其中，氧化物半導體層的氮濃度為2×1019atoms/cm3或更低，並且，源極電極及汲極電極包含鎢、鉑以及鉬中的任何一者或多者。
再者，也可以形成緩衝層，以降低氧化物半導體層與源極電極或汲極電極之間的連接電阻。將緩衝層的氮濃度設定為2×1019atoms/cm3或更低。藉由降低與氧化物半導體層相接觸之層的氮濃度，可以使氧化物半導體層中的氧濃度充分高，而可以提高氧化物半導體的電特性和可靠性。
因此，所揭示之發明的另一個實施例是一種半導體裝置，包括如下之疊層結構：閘極絕緣層；接觸於閘極絕緣層的一個表面的第一閘極電極；接觸於閘極絕緣層的另一個表面並設置在與第一閘極電極重疊的區域中的氧化物半導體層；與氧化物半導體層相接觸的緩衝層及氧化物絕緣 層；以及藉由緩衝層而被電連接至氧化物半導體層的源極電極及汲極電極，其中，氧化物半導體層的氮濃度為2×1019atoms/cm3或更低，緩衝層的氮濃度為2×1019atoms/cm3或更低，並且，源極電極及汲極電極包含鎢、鉑以及鉬中的任何一者或多者。
再者，藉由與氧化物半導體層相接觸的絕緣層使用包含氧的絕緣層，較佳使用包含其氧含量超過化學計量組成比例的區域的絕緣層，可以將氧供應到氧化物半導體層。尤其是，藉由使用金屬氧化物層作為與氧化物半導體層相接觸的層，以抑制氫或水等雜質向氧化物半導體層的混入。
因此，在上述半導體裝置中，較佳的是，閘極絕緣層包含氧化鎵、氧化鋁、氧化鎵鋁以及氧化鋁鎵中的任何一者或多者。
另外，在上述半導體裝置中，較佳的是，氧化物絕緣層包含氧化鎵、氧化鋁、氧化鎵鋁以及氧化鋁鎵中的任何一者或多者。
在上述半導體裝置中，較佳的是，氧化物半導體層的厚度為大於或等於3nm且小於或等於30nm。
在上述半導體裝置中，較佳的是，還包括第二閘極電極，該第二閘極電極係設置在隔著氧化物絕緣層而與氧化物半導體層及第一閘極電極重疊的區域中。
在上述半導體裝置中，較佳的是，源極電極及汲極電極的氮濃度為2×1019atoms/cm3或更低。
另外，如果在薄膜形成步驟中，由於氧不足等而偏離化學計量組成，或者，混入形成電子施體的氫或水，則氧化物半導體的導電率變化。對於使用氧化物半導體的半導體裝置，這種現象成為電特性變動的主要原因。因此，從氧化物半導體有意地排除氫、水、羥基或者氫化物(也稱為氫化合物)等雜質，並且，將在排除雜質時會減少的構成氧化物半導體的主要成分材料的氧從與氧化物半導體層相接觸的絕緣層供應，以使氧化物半導體層高度純化並在電性上i型(本徵)化。
藉由將氧從絕緣層擴散到氧化物半導體層而使其與半導體裝置的不穩定要素其中之一的氫起反應，可以使氧化物半導體層中或介面的氫固定化(不動離子化)。也就是說，可以降低(或充分降低)可靠性上的不穩定性。另外，可以降低由氧化物半導體層中或介面的氧缺乏導致的臨界電壓Vth的不均勻性、臨界電壓的偏移(△Vth)。
具有被高度純化的氧化物半導體層的電晶體的電特性如臨界電壓、導通電流等幾乎不呈現溫度依賴性。此外，由光劣化導致的電晶體特性的變動也少。
根據所揭示之發明的一個實施例，可以提供使用氧化物半導體的電特性優良且可靠性高的半導體裝置。
500:基板
502:閘極絕緣層
507:氧化物絕緣層
511:第一閘極電極
513:氧化物半導體層
513a:氧化物半導體膜
515a:第一電極
515b:第二電極
516a:緩衝層
516b:緩衝層
516c:緩衝層
516d:緩衝層
519:第二閘極電極
550:電晶體
551a:電晶體
551b:電晶體
552:電晶體
2700:電子書閱讀器
2701:外殼
2703:外殼
2705:顯示部
2707:顯示部
2711:軸部
2721:電源
2723:操作鍵
2725:揚聲器
2800:外殼
2801:外殼
2802:顯示面板
2803:揚聲器
2804:麥克風
2805:操作鍵
2806:指向裝置
2807:影像拍攝用鏡頭
2808:外部連接端子
2810:太陽能電池
2811:外部儲存插槽
3001:主體
3002:外殼
3003:顯示部
3004:鍵盤
3021:主體
3022:觸屏筆
3023:顯示部
3024:操作按鈕
3025:外部介面
3051:主體
3053:取景器
3054:操作開關
3055:顯示部(B)
3056:電池
3057:顯示部(A)
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:可撓性印刷電路(FPC)
4019:各向異性導電膜
4021:絕緣層
4030:第一電極
4031:第二電極
4032:絕緣膜
4033:絕緣膜
4041:閘極電極
4042:氧化物半導體層
4043:濾色層
4045:平坦化膜
4048:遮光層
4510:分隔壁
4511:電致發光層
4513:發光元件
4514:填充材料
4612:空洞
4613:球形微粒
4614:填充材料
4615a:黑色區
4615b:白色區
9600:電視裝置
9601:外殼
9603:顯示部
9605:支架
在附圖中：
圖1A和1B是示出所揭示之發明的一個實施例的電 晶體的結構例子的圖形；
圖2A至2D是示出所揭示之發明的一個實施例的電晶體的製造方法的圖形；
圖3A和3B是示出所揭示之發明的一個實施例的電晶體的結構例子的圖形；
圖4是示出所揭示之發明的一個實施例的電晶體的結構例子的圖形；
圖5A至5C是說明半導體裝置的一個實施例的圖形；
圖6A和6B是說明半導體裝置的一個實施例的圖形；
圖7是說明半導體裝置的一個實施例的圖形；
圖8是說明半導體裝置的一個實施例的圖形；
圖9A至9F是示出電子裝置的圖形；
圖10A和10B是示出實例1的剖面觀察的結果的圖形；
圖11是示出實例2的光偏置試驗的結果的圖形；
圖12A至12C是示出根據實例3的圖形；
圖13A和13B是實例4的SIMS分析深度剖析。
參照圖式對實施例進行詳細說明。但是，所揭示之發明不侷限於以下說明，本領域的技術人員可以很容易地理解，在不脫離所揭示之發明的技術內容及其範圍內，可以 對其形態和詳細內容進行各種改變。因此，所揭示之發明不應該被解釋為侷限於以下所示的實施例的記載內容。注意，在以下說明的發明的結構中，在不同圖式中的使用相同的圖式標記表示相同部分或具有相同功能的部分，並且省略重複說明。
實施例1
在本實施例中，參照圖1A至圖4對所揭示之發明的一個實施例的半導體裝置的結構以及其製造方法進行說明。
在圖1A和1B中作為半導體裝置的例子示出電晶體550。圖1A示出電晶體550的俯視圖，而圖1B示出電晶體550的剖面圖。圖1B相當於沿著圖1A所示的虛線P1-P2的剖面。
電晶體550在具有絕緣表面的基板500之上具有第一閘極電極511以及覆蓋第一閘極電極511的閘極絕緣層502。另外，在閘極絕緣層502之上具有與第一閘極電極511重疊的氧化物半導體層513以及與氧化物半導體層513相接觸且端部與第一閘極電極511重疊的用作為源極電極或汲極電極的第一電極515a及第二電極515b。另外，還有與氧化物半導體層513重疊並與其一部分相接觸的氧化物絕緣層507。
氧化物半導體層513較佳藉由充分去除氫或水等雜質，或者，藉由供應足夠的氧而被高度純化。明確地說， 例如，氧化物半導體層513的氫濃度為低於或等於5×1019atoms/cm3，較佳為低於或等於5×1018atoms/cm3，更佳為低於或等於5×1017atoms/cm3。另外，上述氧化物半導體層513中的氫濃度是藉由二次離子質譜測定技術(SIMS)來予以測量的。像這樣，在氫濃度被充分降低而被高度純化，並被供應足夠的氧而使起因於氧缺乏的能隙中的缺陷能階降低的氧化物半導體層513中，載子濃度為低於1×1012/cm3，較佳為低於1×1011/cm3，更佳為低於1.45×1010/cm3。例如，室溫(25℃)下的截止電流(這裏，通道寬度之每微米(μm)的電流)為低於或等於100zA(1zA(仄普托安培)等於1×10-21A)，較佳為低於或等於10zA。像這樣，藉由使用被i型化的氧化物半導體，可以得到電特性優良的電晶體。
再者，氧化物半導體層513的氮濃度為2×1019atoms/cm3或更低。尤其是，氮濃度較佳為5×1018atoms/cm3或更低。氮容易與構成氧化物半導體的金屬結合，而在氧化物半導體層中阻礙氧與該金屬的結合。因此，藉由降低氧化物半導體層中的氮濃度，可以使氧化物半導體層中的氧濃度充分高，而可以提高氧化物半導體的電特性和可靠性。
這裏，以作為氧化物半導體層513使用In-Ga-Zn-O類氧化物半導體(具有銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體)的情況為例子而進行說明。在氧化物半導體層513中的氮含量多時，氮與In、Ga結合而產生氮 化銦、氮化鎵。在氧化物半導體層513中氮與In或Ga結合，使得氧與In或Ga的結合被阻礙。氧化物半導體層513中的氮濃度變高，使得氧化物半導體層513的載子遷移率下降。因此，較佳的是，氧化物半導體層513中的氮濃度充分低。
作為閘極絕緣層502及氧化物絕緣層507，較佳使用包含氧的絕緣膜，更佳使用包含其氧含量超過化學計量組成比例的區域(也稱為氧過剩區域)的膜。因為與氧化物半導體層513相接觸的閘極絕緣層502及氧化物絕緣層507具有氧過剩區域，所以可以防止氧從氧化物半導體層513轉移到閘極絕緣層502或氧化物絕緣層507。另外，也可以將氧從閘極絕緣層502或氧化物絕緣層507中供應到氧化物半導體層513中。因此，被閘極絕緣層502及氧化物絕緣層507所夾持的氧化物半導體層513可以為其氧含量充分高的膜。
尤其是，閘極絕緣層502及氧化物絕緣層507較佳使用包含第13族元素和氧的材料而被形成。作為包含第13族元素和氧的材料，例如，有包含氧化鎵、氧化鋁、氧化鋁鎵以及氧化鎵鋁中的任何一者或多者的材料等。這裏，氧化鋁鎵是指其鋁(Al)含量(at.%)多於其鎵(Ga)含量(at.%)的物質，而氧化鎵鋁是指其Ga含量(at.%)等於或多於其Al含量(at.%)的物質。閘極絕緣層502及氧化物絕緣層507都也可以使用上述材料的單層結構或疊層結構而被形成。另外，因為氧化鋁具有不容易滲透水 的特性，所以為了防止向氧化物半導體膜的水的侵入，較佳使用氧化鋁、氧化鋁鎵以及氧化鎵鋁等。
如上所述，閘極絕緣層502及氧化物絕緣層507較佳包含其氧含量超過化學計量組成比例的區域。由此，可以將氧供應到與氧化物半導體層513相接觸的絕緣膜或氧化物半導體層513，而減小氧化物半導體層513中或氧化物半導體層513與接觸其的絕緣膜之間的介面的氧缺乏。例如，在使用氧化鎵膜作為閘極絕緣層502的情況下，較佳為Ga2Ox(x=3+α，0<α<1)。這裏，例如，x只要為大於或等於3.3且小於或等於3.4，即可。或者，在使用氧化鋁膜作為閘極絕緣層502的情況下，較佳為Al2Ox(x=3+α，0<α<1)。或者，在使用氧化鋁鎵膜作為閘極絕緣層502的情況下，較佳為GaxAl2-XO3+α(0<x<1，0<α<1)。或者，在使用氧化鎵鋁膜作為閘極絕緣層502的情況下，較佳為GaxAl2-XO3+α(1<x
Figure 111100135-A0101-12-0010-33
2，0<α<1)。
另外，在使用沒有氧缺乏的氧化物半導體膜的情況下，只要閘極絕緣層及氧化物絕緣層包含與化學計量組成相等的氧，即可，但是，為了確保抑制電晶體的臨界電壓的變動等的可靠性，較佳的是，考慮到在氧化物半導體膜中發生氧缺乏的狀態的可能性，使閘極絕緣層及氧化物絕緣層的氧含量超過化學計量組成比例。
第一電極515a及第二電極515b由具有耐熱性且不容易與氧起反應的金屬所構成，例如，包含鉬(Mo)、鎢(W)以及鉑(Pt)中的任何一者或多者。或者，也可以 使用金(Au)、鉻(Cr)。因為上述金屬不容易被氧化，所以可以抑制第一電極515a及第二電極515b從氧化物半導體層513中奪取氧。再者，第一電極515a及第二電極515b的氮濃度較佳為2×1019atoms/cm3或更低。
圖3A和3B示出具有與電晶體550不同的結構的電晶體551a及551b的剖面圖。
電晶體551a及551b分別在具有絕緣表面的基板500之上具有第一閘極電極511以及覆蓋第一閘極電極511的閘極絕緣層502。另外，在閘極絕緣層502之上具有與第一閘極電極511重疊的氧化物半導體層513、與氧化物半導體層513相接觸的緩衝層516a及516b(或緩衝層516c及516d)以及其端部與第一閘極電極511重疊的用作為源極電極或汲極電極的第一電極515a及第二電極515b。另外，還有與氧化物半導體層513重疊並與其一部分相接觸的氧化物絕緣層507。
緩衝層具有降低氧化物半導體層513與第一電極515a或第二電極515b之間的連接電阻的效果。將緩衝層的氮濃度設定為2×1019atoms/cm3或更低。尤其是，較佳將緩衝層的氮濃度設定為5×1018atoms/cm3或更低。氮容易與構成氧化物半導體的金屬結合。因為緩衝層接觸於氧化物半導體層，所以有氮從緩衝層侵入到氧化物半導體層的可能性。侵入到氧化物半導體層中的氮阻礙氧與所述金屬的結合。
圖4示出具有與上述電晶體不同的結構的電晶體552 的剖面圖。
電晶體552在具有絕緣表面的基板500之上具有第一閘極電極511以及覆蓋第一閘極電極511的閘極絕緣層502。另外，在閘極絕緣層502之上具有與第一閘極電極511重疊的氧化物半導體層513以及與氧化物半導體層513相接觸且端部與第一閘極電極511重疊的用作為源極電極或汲極電極的第一電極515a及第二電極515b。另外，還有與氧化物半導體層513重疊並與其一部分相接觸的氧化物絕緣層507。再者，在氧化物絕緣層507之上具有與第一閘極電極511及氧化物半導體層513重疊的第二閘極電極519。
藉由將第二閘極電極519設置在與氧化物半導體層513的通道形成區重疊的位置上，在用來檢驗電晶體的可靠性的偏壓-熱壓力測試(以下，稱為BT測試)中可以進一步減少BT測試前後的電晶體的臨界電壓的變化量。另外，第二閘極電極519的電位既可與第一閘極電極511相同又可與第一閘極電極511不同。此外，第二閘極電極519的電位也可以為GND、0V或浮動狀態。
接著，參照圖2A至2D說明在基板500之上製造電晶體550的方法。
首先，在具有絕緣表面的基板500之上形成導電膜，然後藉由第一微影步驟來形成包括第一閘極電極511的佈線層。另外，也可以藉由噴墨法來形成抗蝕劑掩罩。因為當藉由噴墨法而形成抗蝕劑掩罩時不使用光罩，所以可以 減少製造成本。
在本實施例中，使用玻璃基板作為具有絕緣表面的基板500。
也可以在基板500和第一閘極電極511之間設置用做為基底膜的絕緣膜。基底膜具有防止來自基板500的雜質元素的擴散出的功能，並且可以使用氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜的單層或疊層來形成基底膜。
此外，可以使用鉬、鈦、鉭、鎢、鋁、銅、釹和鈧等的金屬材料或以上述金屬材料為主要成分的合金材料的單層或疊層來形成第一閘極電極511。
接著，在第一閘極電極511之上形成閘極絕緣層502。閘極絕緣層502較佳使用包含第13族元素和氧的材料而被形成。例如，可以使用包含氧化鎵、氧化鋁、氧化鋁鎵以及氧化鎵鋁中的任何一者或多者的材料等。另外，也可以使閘極絕緣層502包含多種第13族元素和氧。或者，除了使閘極絕緣層502包含第13族元素以外，還可以使閘極絕緣層502包含氫以外的雜質元素，諸如釔等第3族元素、鉿等第4族元素、矽等第14族元素等。例如，藉由使閘極絕緣層502包含約高於0且低於或等於20at.%的上述雜質元素，可以根據該元素的添加量而控制閘極絕緣層502的能隙。
除了上述以外，還可以使用氧化矽、氧化鉿來形成閘極絕緣層502。
較佳使用不使氮、氫、水等的雜質混入的方法來形成閘極絕緣層502。這是因為如下緣故：如果閘極絕緣層502包含氮、氫、水等雜質，則氮、氫、水等雜質侵入到之後形成的氧化物半導體膜中，或者，由氫、水等雜質抽取出氧化物半導體膜中的氧等，這會導致氧化物半導體膜的低電阻化(n型化)而形成寄生通道。因此，閘極絕緣層502較佳以儘量不包含氮、氫、水等雜質的方式而被形成。例如，較佳使用濺射法來形成閘極絕緣層502。較佳使用氮、氫、水等雜質被去除了的高純度氣體作為形成閘極絕緣層502時的濺射氣體。
作為濺射法，可以使用利用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法或AC濺射法等。
另外，在形成氧化鋁鎵膜或氧化鎵鋁膜作為閘極絕緣層502時，作為用於濺射法的靶材，也可以使用添加有鋁顆粒的氧化鎵靶材。藉由使用添加有鋁顆粒的氧化鎵靶材，可以提高靶材的導電性，而容易進行濺射時的放電。藉由使用這種靶材，可以形成適合大量生產的金屬氧化物膜。
接著，較佳對閘極絕緣層502進行氧摻雜處理。“氧摻雜”是指將氧添加到塊體中的處理。該術語“塊體”是為了明確顯示不僅將氧添加到薄膜表面還將氧添加到薄膜內部的情況的目的而使用。另外，“氧摻雜”包括將被電漿化的氧添加到塊體中的“氧電漿摻雜”。
藉由對閘極絕緣層502進行氧摻雜處理，在閘極絕緣層502中形成其氧含量超過化學計量組成比例的區域。藉由具備這種區域，可以將氧供應到之後形成的氧化物半導體膜中，而減小氧化物半導體膜中的氧缺陷。
例如，在使用氧化鎵膜作為閘極絕緣層502的情況下，藉由進行氧摻雜，可以為Ga2Ox(x=3+α，0<α<1)。例如，x可以為大於或等於3.3且小於或等於3.4。或者，在使用氧化鋁膜作為閘極絕緣層502的情況下，藉由進行氧摻雜，可以為Al2Ox(x=3+α，0<α<1)。或者，在使用氧化鋁鎵膜作為閘極絕緣層502的情況下，藉由進行氧摻雜，可以為GaxAl2-XO3+α(0<x<1，0<α<1)。或者，在使用氧化鎵鋁膜作為閘極絕緣層502的情況下，藉由進行氧摻雜，可以為GaxAl2-XO3+α(1<x
Figure 111100135-A0101-12-0015-34
2，0<α<1)。
接著，藉由濺射法在閘極絕緣層502之上形成厚度為大於或等於3nm且小於或等於30nm的氧化物半導體膜513a(參照圖2A)。當氧化物半導體膜513a的厚度過厚(例如，厚度為50nm或更多)時，電晶體有可能會成為常開啟型，所以較佳採用上述厚度。另外，較佳以不接觸大氣的方式連續地形成閘極絕緣層502以及氧化物半導體膜513a。
作為用於氧化物半導體膜513a的氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、 Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，也可以使上述氧化物半導體包含SiO2。這裏，例如In-Ga-Zn-O類氧化物半導體是指包含銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，並且，對其化學計量比沒有特別的限制。此外，也可以包含In、Ga和Zn以外的元素。
另外，氧化物半導體膜513a可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga和Al、Ga和Mn、Ga和Co等。
此外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比以原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用於In-Zn-O類氧化物半導體的形成的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足 Z>1.5X+Y的關係。
在本實施例中，使用In-Ga-Zn-O類氧化物靶材藉由濺射法而形成氧化物半導體膜513a。此外，氧化物半導體膜513a可以在稀有氣體(典型上為氬)氛圍下、氧氛圍下或者稀有氣體和氧的混合氛圍下利用濺射法來予以形成。
作為利用濺射法來製造用作為氧化物半導體膜513a的In-Ga-Zn-O膜所使用的靶材，例如可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的氧化物靶材。另外，所揭示之發明不侷限於該靶材的材料及組成，例如，也可以使用In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的氧化物靶材。
另外，氧化物靶材的填充率為高於或等於90%且低於或等於100%，較佳為高於或等於95%且低於或等於99.9%。藉由使用填充率高的金屬氧化物靶材，可以形成緻密的氧化物半導體膜513a。
較佳使用氮、氫、水、羥基或氫化物等的雜質被去除了的高純度氣體作為形成氧化物半導體膜513a時的濺射氣體。
在被保持為減壓狀態的沉積室內保持基板500，且將基板溫度設定為高於或等於100℃且低於或等於600℃，較佳設定為高於或等於200℃且低於或等於400℃來形成氧化物半導體膜513a。藉由邊加熱基板500邊進行膜形成，可以降低所形成的氧化物半導體膜513a所包含的雜 質濃度。另外，可以減輕由濺射所導致的損傷。而且，一邊去除沉積室中的殘留水分，一邊引入去除了氫及水的濺射氣體，並使用上述靶材來在基板500之上形成氧化物半導體膜513a。較佳使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來去除殘留在沉積室內的水分。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於利用低溫泵進行了排氣的沉積室中，例如氫原子、水等的包含氫原子的化合物及氮(更佳還包括包含碳原子的化合物)等被排出，因此可以降低在該沉積室中形成的氧化物半導體膜513a所含有的雜質濃度。
作為沉積條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比率為100%)氛圍。另外，當使用脈衝直流電源時，可以減少在沉積時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻，所以是較佳的。
然後，較佳對氧化物半導體膜513a進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體膜513a中的過量的氫(包括水及羥基)。再者，藉由該第一熱處理，也可以去除閘極絕緣層502中的過量的氫(包括水及羥基)。將第一熱處理的溫度設定為高於或等於250℃且低於或等於700℃，較佳設定為高於或等於450℃且低於或等於600℃，或設定為低於基板的應變點。
作為熱處理，例如，可以將待處理物放入使用電阻加熱器等的電爐中，並在氮氛圍下以450℃加熱1個小時。在該期間，不使氧化物半導體膜513a接觸於大氣，以避免水或氫的混入。
熱處理設備不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱待處理物的設備。例如，可以使用GRTA(氣體快速熱退火)設備、LRTA(燈快速熱退火)設備等的RTA(快速熱退火)設備。LRTA設備是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱待處理物的設備。GRTA設備是使用高溫氣體進行熱處理的設備。作為氣體，使用氬等的稀有氣體或氮等的即使進行熱處理也不與待處理物產生反應的惰性氣體。
例如，作為第一熱處理，可以採用GRTA處理，亦即，將待處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱後，從該惰性氣體氛圍中取出待處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，也可以採用超過待處理物的耐熱溫度的溫度條件。另外，在處理中，還可以將惰性氣體轉變為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氛圍中進行第一熱處理，可以降低由於氧缺乏而引起的能隙中的缺陷能階。
另外，作為惰性氣體氛圍，較佳採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。 例如，將引入熱處理設備中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
另外，因為上述熱處理(第一熱處理)具有去除氫或水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。例如，也可以在將氧化物半導體膜513a加工成島狀之後等進行該脫水化處理、脫氫化處理。另外，該脫水化處理、脫氫化處理不限於一次，而可以進行多次。
另外，因為與氧化物半導體膜513a相接觸的閘極絕緣層502被進行氧摻雜處理，而具有氧過剩區域。因此，可以抑制從氧化物半導體膜513a向閘極絕緣層502的氧的轉移。另外，藉由以與被進行氧摻雜處理的閘極絕緣層502相接觸的方式來層疊氧化物半導體膜513a，可以將氧從閘極絕緣層502中供應到氧化物半導體膜513a中。藉由在被進行氧摻雜處理的閘極絕緣層502與氧化物半導體膜513a相接觸的狀態下進行熱處理，進一步促進從閘極絕緣層502向氧化物半導體膜513a的氧的供應。
另外，較佳的是，被添加到閘極絕緣層502中而被供應到氧化物半導體膜513a中的氧的至少一部分在氧化物半導體中具有氧的懸空鍵(dangling bond)。這是因為如下緣故：因為具有懸空鍵，可以與有可能殘留在氧化物半導體膜中的氫接合而使氫固定化(使氫成為不動的離子)。
接著，較佳藉由第二微影步驟而將氧化物半導體膜513a加工成島狀的氧化物半導體層513(參照圖2B)。此外，也可以藉由噴墨法以形成用來形成島狀的氧化物半導體層513的抗蝕劑掩罩。因為當使用噴墨法來形成抗蝕劑掩罩時不使用光罩，所以可以降低製造成本。作為用來形成島狀的氧化物半導體層513的蝕刻，可以採用乾式蝕刻及濕式蝕刻中的其中一者或兩者。
接著，在閘極絕緣層502及氧化物半導體層513之上形成用來形成源極電極及汲極電極(包括由與該源極電極及該汲極電極相同的層所形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，可以使用具有耐熱性並不容易與氧起反應的金屬而被形成。尤其是，較佳包含Mo、W以及Pt中的任何一者或多者。除了上述以外，還可以使用Au、Cr等。較佳使用不混入氮的方法來形成導電膜。
利用第三微影步驟在導電膜之上形成抗蝕劑掩罩，並藉由進行選擇性的蝕刻來形成第一電極515a及第二電極515b，然後去除抗蝕劑掩罩(參照圖2C)。作為利用第三微影步驟來形成抗蝕劑掩罩時的曝光，較佳使用紫外線、KrF雷射或ArF雷射。在後面形成的電晶體的通道長度L取決於在氧化物半導體層513之上相鄰的第一電極515a的下端部與第二電極515b的下端部之間的間隔寬度。另外，在進行通道長度L短於25nm的曝光的情況下，例如較佳使用波長極短，亦即，幾nm至幾十nm的 極紫外線(Extreme Ultraviolet)進行藉由第三微影步驟而形成抗蝕劑掩罩時的曝光。利用超紫外線的曝光的解析度高且景深大。因此，也可以縮短在後面形成的電晶體的通道長度L，從而可以實現電路的操作速度的高速化。
此外，為了縮減用於微影步驟的光罩數及步驟數，也可以使用利用多色調掩罩而形成的抗蝕劑掩罩進行蝕刻步驟，該多色調掩罩是透射過的光成為多種強度的曝光掩罩。由於使用多色調掩罩所形成的抗蝕劑掩罩成為具有多種厚度的形狀，並且藉由進行蝕刻而可以進一步改變形狀，因此可以用於加工成不同圖案的多個蝕刻步驟。由此，可以使用一個多色調掩罩來形成至少對應於兩種以上的不同圖案的抗蝕劑掩罩。從而，可以縮減曝光掩罩數，並可以縮減與其對應的微影步驟，所以可以實現步驟的簡化。
另外，較佳的是，使蝕刻條件最佳化以防止當進行導電膜的蝕刻時氧化物半導體層513被蝕刻而被分斷。但是，難以得到僅蝕刻導電膜而完全不蝕刻氧化物半導體層513的條件，有時當對導電膜進行蝕刻時氧化物半導體層513的一部分被蝕刻，例如有時氧化物半導體層513的厚度的5%至50%被蝕刻，而成為具有槽部(凹部)的氧化物半導體層513。
接著，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，以去除附著到露出的氧化物半導體層513的表面的吸附水等。當進行電漿處理時，較佳在進行該電漿處理 之後連續地以不接觸大氣的方式形成與氧化物半導體層513相接觸的氧化物絕緣層507。
接著，形成覆蓋第一電極515a及第二電極515b且與氧化物半導體層513的一部分相接觸的氧化物絕緣層507(參照圖2D)。氧化物絕緣層507可以使用與閘極絕緣層502相同的材料及步驟而被形成。
接著，較佳對氧化物絕緣層507進行氧摻雜處理。藉由對氧化物絕緣層507進行氧摻雜處理，在氧化物絕緣層507中形成其氧含量超過化學計量組成比例的區域。藉由具備這種區域，可以將氧供應到氧化物半導體層中，而減小氧化物半導體層中的氧缺陷。
接著，較佳的是，在氧化物半導體層513的一部分(通道形成區)與氧化物絕緣層507相接觸的狀態下進行第二熱處理。將第二熱處理的溫度設定為高於或等於250℃且低於或等於700℃，較佳設定為高於或等於450℃且低於或等於600℃或低於基板的應變點。
只要在氮、氧、乾燥空氣(含水量為20ppm或更少，較佳為1ppm或更少，更佳為10ppb或更少的空氣)或稀有氣體(氬、氦等)的氛圍下進行第二熱處理，即可。但是，上述氮、氧、乾燥空氣或稀有氣體等的氛圍較佳不包含水、氫等。另外，較佳將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)或更高，較佳設定為7N(99.99999%)或更高(亦即，將雜質濃度設定為1ppm或更低，較佳設定為0.1ppm或更 低)。
在第二熱處理中，在氧化物半導體層513與閘極絕緣層502及氧化物絕緣層507相接觸的狀態下進行加熱。因此，可以從包含氧的閘極絕緣層502及氧化物絕緣層507向氧化物半導體層513供應因上述脫水化(或脫氫化)處理而會減少的構成氧化物半導體的主要成分材料中之一種的氧。藉由上述步驟，可以形成被高度純化且在電性上i型(本徵)化的氧化物半導體層513。
如上述般，藉由應用第一熱處理和第二熱處理，可以使氧化物半導體層513儘量地不包含其主要成分以外的雜質而被高度純化。在被高度純化的氧化物半導體層513中，來自施體的載子極少(近於0)，載子濃度為低於1×1014/cm3，較佳為低於1×1012/cm3，更佳為低於1×1011/cm3。
藉由上述步驟形成電晶體550。電晶體550是包括從氧化物半導體層513有意地排除氫、水、羥基或者氫化物(也稱為氫化合物)等雜質而實現高度純化的氧化物半導體層513的電晶體。再者，氧化物半導體層513的氮濃度充分降低(氮濃度為2×1019atoms/cm3或更低)。另外，第一電極515a及第二電極515b由不容易與氧起反應的金屬所構成。因此，電晶體550的電特性變動被抑制而在電性上穩定。
另外，雖然未圖示，還可以以覆蓋電晶體550的方式另形成保護絕緣膜。作為保護絕緣膜，可以使用氮化矽 膜、氮氧化矽膜或氮化鋁膜等。
此外，也可以在電晶體550之上設置平坦化絕緣膜。作為平坦化絕緣膜的材料，可以使用具有耐熱性的有機材料如丙烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂等。除了上述有機材料之外，還可以使用低介電常數材料(低-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料所形成的絕緣膜。
另外，藉由在形成後面用作為源極電極及汲極電極的導電膜之前在氧化物半導體層513之上設置緩衝層516a及516b(或緩衝層516c及516d)，可以形成圖3A及3B所示的電晶體551a或電晶體551b。作為緩衝層，例如，可以使用ITO膜等透明導電膜。只要在氧化物半導體層513之上形成導電膜，利用微影步驟在該導電膜之上形成抗蝕劑掩罩，並且選擇性地進行蝕刻來形成緩衝層516a及516b，然後，去除抗蝕劑掩罩，即可。
另外，藉由在氧化物絕緣層507之上的與氧化物半導體層513的通道形成區重疊的區域中形成第二閘極電極519，可以形成圖4所示的電晶體552。第二閘極電極519可以使用與第一閘極電極511同樣的材料及步驟而被形成。藉由將第二閘極電極519設置在與氧化物半導體層513的通道形成區重疊的位置上，可以進一步減少BT測試前後的電晶體的臨界電壓的變化量。另外，第二閘極電極519的電位既可與第一閘極電極511相同又可與第一閘 極電極511不同。此外，第二閘極電極519的電位也可以為GND、0V或浮動狀態。
如上所述，因為所揭示之發明的一個實施例的電晶體的氧化物半導體層中的氮濃度低，並且使用具有耐熱性並不容易被氧化的金屬作為源極電極及汲極電極，所以可以抑制氧化物半導體層中的氧與金屬的結合的阻礙。因此，可以提高使用氧化物半導體的電晶體的電特性和可靠性。例如，可以降低由光劣化導致的電晶體特性的變動。
實施例2
可以藉由使用在實施例1中例示的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板之上，可以形成系統整合型面板(system-on-panel)。
在圖5A中，以圍繞設置在第一基板4001之上的像素部4002的方式來設置密封材料4005，並且，使用第二基板4006來進行密封。在圖5A中，在第一基板4001之上的與被密封材料4005所圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板之上的掃描線驅動電路4004、信號線驅動電路4003。此外，由可撓性印刷電路(FPC)4018a、4018b向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
在圖5B和5C中，以圍繞設置在第一基板4001之上的像素部4002和掃描線驅動電路4004的方式而設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004之上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起被第一基板4001、密封材料4005以及第二基板4006所密封。在圖5B和5C中，在第一基板4001之上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板之上的信號線驅動電路4003。在圖5B和5C中，由FPC 4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外，圖5B和5C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(玻璃覆晶封裝)方法、打線接合方法或者TAB(卷帶式自動接合)方法等。圖5A是藉由COG方法來安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖5B是藉由COG方法來安裝信號線驅動電路4003的例子，而圖5C是藉由TAB方法來安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本發明說明中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板之上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用實施例1所示的所揭示之發明的一個實施例的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括由電流或電壓而控制亮度的元件，明確而言，包括無機電致發光(EL)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖6A至圖8說明半導體裝置的一個實施例。圖6B至圖8相當於沿著圖5B的M-N的剖面圖。圖6A相當於圖6B所示的電晶體4010的俯視圖。
如圖6A至圖8所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019而與FPC4018所具有的端子電連接。
連接端子電極4015由與第一電極4030相同的導電膜所形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜所形成。
此外，設置在第一基板4001之上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖6A至圖8中例示出像素部4002所包括的電晶體4010；掃描線驅動電路4004所包括的電晶體4011。
作為電晶體4010、電晶體4011，可以應用所揭示之發明的一個實施例的電晶體。所揭示之發明的一個實施例的電晶體的電特性變動被抑制，所以在電性上穩定。因此，作為圖6A至圖8所示的本實施例的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6A和6B示出作為顯示元件使用液晶元件的液晶顯示裝置的實例。在圖6A和6B中，作為顯示元件的液晶元件4013包括第一電極4030、第二電極4031以及液晶層4008。另外，以夾持液晶層4008的方式而設置有用作為對準膜的絕緣膜4032及4033。第二電極4031係設置在第二基板4006側，並且，第一電極4030和第二電極4031夾著液晶層4008而被層疊。另外，在第一電極4030與第二電極4031不重疊的區域中，在第二基板4006側設置有遮光層4048(黑色矩陣)。另外，在第一電極4030 與第二電極4031重疊的區域中，設置有濾色層4043。第二電極4031與遮光層4048及濾色層4043之間係形成有平坦化膜4045。
在圖6A和6B所示的電晶體4010及4011中，將閘極電極配置成覆蓋氧化物半導體層的下側的形式(參照電晶體4010的閘極電極4041、氧化物半導體層4042)，並且將遮光層4048配置成覆蓋氧化物半導體層的上側的形式。因此，可以對電晶體4010及4011的上側及下側進行遮光。藉由進行該遮光，可以減少入射到電晶體4010及4011的通道形成區的雜散光，而可以抑制電晶體特性的劣化。明確地說，即使將氧化物半導體使用於通道形成區，也可以抑制臨界電壓的變動。
此外，圖式標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得到的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而被設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將 混合有5wt%或5wt%以上的手性試劑的液晶組成物使用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的反應速度快，即為1msec或更少，並且其具有光學各向同性，所以不需要配向處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，所以可以減少製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm或更多，較佳為1×1011Ω．cm或更多，更佳為1×1012Ω．cm或更多。注意，本發明說明中的固有電阻率的值為在20℃的溫度下測量而獲得到的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式來設定設置在液晶顯示裝置中的儲存電容的大小。因為使用具有高純度的氧化物半導體膜的電晶體，只要設置其電容大小為各像素中的液晶電容的三分之一或三分之一以下，較佳為五分之一或五分之一以下的儲存電容，即可。
在本實施例中所採用的使用被高度純化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新操作的頻率，所以可以發揮抑制耗電量的效果。
此外，因為在本實施例中使用的具有被高度純化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，使用上述電晶體可以在同一個基板之上分別製造驅動電路部、像素部，所以可以減少液晶顯示裝置的組件數。
液晶顯示裝置可以採用扭轉向列(TN)模式、平面內切換(IPS)模式、邊緣電場切換(FFS)模式、軸對稱排列微單元(ASM)模式、光學補償雙折射(OCB)模式、鐵電性液晶(FLC)模式、以及反鐵電性液晶(AFLC)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(多象限垂直配向)模式、PVA(垂直配向圖案型)模式、ASV(高級超視覺)模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此 外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序式驅動方式)。藉由應用場序式驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)的三種顏色。例如，也可以採用RGBW(W表示白色)，或者，對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的其中一種顏色以上。另外，也可以按每個顏色因素的點而使其顯示區的大小不同。但是，所揭示之發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，通常，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極而被注入到包含發光性的有機化合物的層，於是，電流流過。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而被分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的微粒分散在黏合劑中的發光層，並且其發光機制是利用施體能階和受體能階的施體-受體複合型發光。薄膜型無機EL元件具有發光層被夾在介電層之間且該夾持發光層的介電層被夾在電極之間的結構，其發光機制是利用金屬離子的內殼層電子躍遷的定域類型發光。這裏，作為發光元件使用有機EL元件而進行說明。
為了取出發光，只要使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成有電晶體及發光元件。作為發光元件的發射結構，可以應用如下發射結構中的任何一種：從與基板側相反的一側的表面取出發光的頂部發射；從基板側的表面取出發光的底部發射；以及從基板側及與基板側相反的一側的表面取出發光的雙面發射結構。
圖7示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。發光元件4513的結構是由第一電極4030、電致發光層4511、第二電極4031所構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料來予以形成。尤其是，較佳使用感光樹脂材料，在第一電極 4030之上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511既可由一個層所構成，又可由多個層的疊層所構成。
為了防止氧、氫、水、二氧化碳等侵入發光元件4513中，而也可以在第二電極4031及分隔壁4510之上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。因此，為了不暴露於外部空氣，而較佳使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料而進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則可以在發光元件的發射表面上適當地設置諸如偏光片、圓偏光片(包括橢圓偏光片)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光片、圓偏光片上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸不平來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電 子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是如下裝置：包含具有正電荷的第一微粒和具有負電荷的第二微粒的多個微囊被分散在溶劑或溶質中，並且，藉由對微囊施加電場，使微囊中的微粒彼此移動到相反方向，以只顯示集合在一側的微粒的顏色。另外，第一微粒或者第二微粒包含染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用扭轉球顯示方式的顯示裝置。扭轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極的第一 電極與第二電極之間，使第一電極與第二電極之間產生電位差來控制球形微粒的方向，以進行顯示。
圖8示出半導體裝置的一個實施例的主動矩陣型電子紙。圖8所示的電子紙是使用扭轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極4030與設置在第二基板4006之上的第二電極4031之間設置有球形微粒4613，該球形微粒4613包括黑色區4615a、白色區4615b以及該黑色區4615a及白色區4615b的周圍的填充有液體的空洞4612，並且，在球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極4031相當於共用電極(對置電極)。第二電極4031電連接到共用電位線。
在圖6A至圖8中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有可撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用由PVF薄膜或聚酯薄膜夾持鋁箔的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來予以形成。當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作為平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(低-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃) 等。另外，也可以藉由層疊多個由這些材料所形成的絕緣膜，以形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗法、幕式塗布法、刮刀式塗布法等。
顯示裝置藉由透射來自光源或顯示元件的光來進行顯示。因此，設置在透射光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、對置電極等)，根據取出光的方向、設置電極的地方以及電極的圖案結構而選擇其透光性、反射性，即可。
作為第一電極4030、第二電極4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、ITO、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極4030、第二電極4031可以使用鎢、鉬、鋯、鉿、釩、鈮、鉭、鉻、鈷、鎳、鈦、鉑、鋁、銅、銀等的金屬、其合金或者其氮化物中的其中一者或多者來予以形成。
此外，第一電極4030、第二電極4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來予以形成。作為導電高分子，可以使用所謂的π電子共軛類導電 高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上所構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳設置驅動電路保護用的保護電路。保護電路較佳使用非線性元件所構成。
如上所述，藉由應用在實施例1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅將實施例1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取物件物的資料的影像感測器功能的半導體裝置等。
本實施例可以與其他實施例所示的結構適當地組合而實施。
實施例3
可將本發明說明中揭示之半導體裝置應用於多種電子裝置(還包括遊戲機)。作為電子裝置，例如可以舉出電視裝置(也稱為電視機或電視接收機)；電腦用等的監視器；影像拍攝裝置諸如數位相機、數位攝像機；數位相框；可攜式電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再生裝置；彈珠機等大型遊戲機等。以下，說明具備上述實施例所說明的液晶顯示裝置的電子裝置的實例。
圖9A示出筆記型個人電腦，係由主體3001、外殼3002、顯示部3003以及鍵盤3004等所構成。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性筆記型個人電腦。
圖9B示出可攜式資訊終端(PDA)，在主體3021中係設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，有觸屏筆3022。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖9C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700係由兩個外殼，亦即外殼2701及外殼2703所構成。外殼2701及外殼2703係藉由軸部2711而被形成為一體，且可以以該軸部2711為軸而進行開閉操作。藉由這種結構，可以進行如紙的書籍那樣的操作。
在外殼2701中係組裝有顯示部2705，而在外殼2703中係組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示相同畫面的結構，又可以是顯示不同畫面的結構。藉由採用顯示不同畫面的結構，例如在右邊的顯示部(圖9C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖9C中的顯示部2707)中可以顯示影像。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性電子書閱讀器2700。
此外，在圖9C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、 揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式來收發資料的結構。還可以採用以無線的方式從電子書籍伺服器購買所想要的書籍資料等，然後下載的結構。
圖9D示出行動電話，係由外殼2800及外殼2801的兩個外殼所構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用鏡頭2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池2810、外部儲存插槽2811等。另外，在外殼2801內係組裝有天線。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸控面板，圖9D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式而適當地改變顯示的方向。另外，由於在與顯示面板2802同一平面上設置影像拍攝用鏡頭2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通 話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖9D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存插槽2811中，可以對應於更大量資料的保存及轉移。
另外，除了上述功能以外，還可以具有紅外線通信功能、電視接收功能等。
圖9E示出數位攝像機，其係由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等所構成。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性數碼攝像機。
圖9F示出電視裝置的一例。在電視裝置9600中，在外殼9601中嵌入有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出藉由支架9605來支承外殼9601的構成。藉由應用所揭示之發明的一個實施例的半導體裝置，可以提供高可靠性電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器來進行電視裝置9600的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資料的顯示部的結構。
另外，電視裝置9600採用具備接收機及數據機等的構成。藉由接收機可以接收一般的電視廣播，且藉由利用 數據機連接到有線或無線方式的通信網路，還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者相互之間等)的資料通信。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實例1
在本實例中，以在氧化物半導體膜之上形成有鎢膜的基板為樣品，而觀察被進行烘焙處理前後的樣品的剖面。以下，參照圖10A和10B說明該樣品的剖面觀察。
首先，製造用來進行剖面觀察的樣品。
以如下條件藉由濺射法進行成膜，而在玻璃基板之上形成厚度為100nm的氧化物半導體膜，該條件是：使用In-Ga-Zn-O類金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：1[莫耳數比])；基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為5kW；在氬和氧(氬：氧=30sccm：15sccm)的混合氛圍下；溫度為室溫。
接著，在氧化物半導體膜之上，使用鎢靶材並利用濺射法而形成厚度為150nm的鎢膜。
根據上述步驟，得到在玻璃基板之上層疊有氧化物半導體膜和鎢膜的樣品。
然後，將所製造的基板分割成兩片，然後利用烤箱在大氣氛圍下且350℃的溫度下對所述兩片中的一片進行烘焙處理1小時。
對未被進行烘焙處理的樣品(樣品1)和被進行烘焙處理的樣品(樣品2)的兩者進行薄片化處理，然後利用掃描透射電子顯微鏡(STEM)裝置進行剖面觀察。
圖10A和10B分別示出樣品1的剖面觀察影像和樣品2的剖面觀察影像。無論烘焙處理的有無，在氧化物半導體膜、鎢膜以及它們之間的介面都觀察不到差異。
由此可見，即使進行烘焙處理，金屬氧化物也不容易形成在鎢膜與氧化物半導體膜之間的介面。
由本實施例可見，因為鎢膜不容易與氧起反應，所以藉由使用鎢膜作為與氧化物半導體層相接觸的電極，可以抑制自電極從氧化物半導體層中奪取氧。
實例2
在本實例中，製造使用鎢作為源極電極及汲極電極的電晶體，參照圖11說明對該電晶體進行光偏置試驗前後的電晶體特性的比較結果。
首先，以下說明本實施例所使用的電晶體的製造方法。
首先，作為基底膜，利用電漿CVD法而在玻璃基板之上連續形成厚度為100nm的氮化矽膜及厚度為150nm的氧氮化矽膜。接著，在氧氮化矽膜之上，作為閘極電極利用濺射法而形成厚度為100nm的鎢膜。這裏，對鎢膜選擇性地進行蝕刻而形成閘極電極。
接著，在閘極電極之上，作為閘極絕緣膜利用電漿 CVD法而形成厚度為30nm的氧氮化矽膜。
接著，以如下條件藉由濺射法進行膜形成，而在閘極絕緣膜之上形成厚度為15nm的氧化物半導體膜，該條件是：使用In-Ga-Zn-O類金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：1[莫耳數比])；基板與靶材之間的距離為80mm；壓力為0.6Pa；直流(DC)電源為5kW；在氬和氧(氬：氧=50sccm：50sccm)的混合氛圍下；溫度為200℃。這裏，對氧化物半導體膜選擇性地進行蝕刻而形成島狀的氧化物半導體層。
然後，首先利用快速熱退火(RTA)在氮氛圍下且650℃的溫度下進行熱處理6分鐘，再使用烤箱在氮及氧氛圍下且450℃的溫度下進行熱處理1小時。
接著，在氧化物半導體層之上，作為源極電極及汲極電極利用濺射法在230℃的溫度下而形成鎢膜(厚度為200nm)。這裏，對源極電極及汲極電極選擇性地進行蝕刻，將電晶體的通道長度L設定為3μm，將通道寬度W設定為50μm。
接著，使用烤箱在氮氛圍下且300℃的溫度下進行熱處理1小時，然後作為第一層間絕緣層，利用濺射法而形成厚度為300nm的氧化矽膜。然後，對第一層間絕緣層選擇性地進行蝕刻，以使用於測定的電極暴露出。
然後，在作為第二層間絕緣層塗敷光敏丙烯酸樹脂並進行曝光及顯影處理之後，使用烤箱在氮氛圍下且250℃的溫度下進行熱處理1小時，以形成厚度為1.5μm的第 二層間絕緣層。
接著，作為像素電極，利用濺射法而形成厚度為110nm的銦錫氧化物(ITO)膜，然後對該銦錫氧化物(ITO)膜選擇性地進行蝕刻，以形成像素電極。
然後，使用烤箱在氮氛圍下且250℃的溫度下進行烘焙處理1小時
藉由上述步驟，在玻璃基板上製造其通道長度L為3μm，其通道寬度W為50μm的電晶體。
以下，說明在對本實例的電晶體進行光偏置試驗前後測定電特性而獲取的結果。作為光偏置試驗的光源，使用氙光源，該氙光源的峰值在於波長400nm並具有半寬度為10nm的光譜。
首先，對根據上述步驟製造的電晶體進行暗狀態下的Id-Vg測定。在本實施例中，基板溫度為25℃，源極電極與汲極電極之間的電壓為3V。
接著，使用氙光源以326μW/cm2的輻射照度照射光，在源極電極與汲極電極之間的電壓為3V的狀態下進行Id-Vg測定。然後，將電晶體的源極電極和汲極電極分別設定為0V和0.1V。接著，以施加到閘極絕緣層的電場強度成為2MV/cm的方式對閘極電極施加負的電壓，而在一定時間內一直保持該狀態。在一定時間後，首先，將閘極電極的電壓設定為0V。然後，將源極電極與汲極電極之間的電壓設定為3V，以進行電晶體的Id-Vg測定。
如上所述，每次經過一定時間進行電晶體的Id-Vg測定。圖11示出剛進行光照射之後、光偏置試驗的時間為100秒、300秒、600秒、1000秒、1800秒以及3600秒的光偏置試驗前後的電晶體的Id-Vg測定結果。
在圖11中，細線001表示光偏置試驗前(剛進行光照射之後)的電晶體的Id-Vg測定結果，而細線002表示3600秒的光偏置試驗後的電晶體的Id-Vg測定結果。與光偏置試驗前相比，3600秒的光偏置試驗後的臨界值向負方向變動0.55V。
由此可見，本實例的使用鎢作為源極電極及汲極電極的電晶體的光偏置試驗前後的臨界值的變動小。
實例3
在本實例中，說明在圖12C所示的氧化物半導體層與電極(源極電極或汲極電極)的疊層結構中對氧從氧化物半導體層轉移到電極前後的能量變化進行計算而獲取的結果。
明確地說，在上述疊層結構中，對在氧化物半導體層中產生氧缺乏而在電極中發生氧的晶格間插入前後的能量變化進行計算。藉由比較氧從氧化物半導體層脫離而進入電極的晶格間前後的能量，評價氧轉移之後的穩定性。
作為氧化物半導體層的材料，使用In-Ga-Zn-O類氧化物半導體(以下稱為IGZO)。作為電極的材料，使用鈦(Ti)、鉬(Mo)、鎢(W)以及鉑(Pt)。
對“IGZO結晶”、“缺損一個氧的IGZO結晶”、“電極的結晶”以及“氧進入晶格間時的電極的結晶”的塊體結構進行計算。因此，本實例的計算不考慮到介面的效應。分別使用W、Mo、Pt以及Ti作為電極來進行計算。
使用第一原理計算軟體“CASTEP”來進行計算。作為密度泛函理論使用平面波基底贗勢(pseudopotential)，作為泛函使用GGAPBE。利用500eV的截止能量。作為k點的網格數量，將IGZO的網格數量設定為3×3×1，將W、Mo、Pt的網格數量設定為3×3×3，並且將Ti的網格數量設定為2×2×3。
以下，示出所計算出的值的定義。
△E=(氧轉移後的能量)-(氧轉移前的能量)=E(缺損一個氧的IGZO結晶)+E(氧進入晶格間時的電極的結晶)-{E(IGZO結晶)+E(電極的結晶)}
△E表示氧從IGZO內轉移到電極的晶格間時的能量變化。在△E為正的值的情況下，因為轉移後的能量高於移動前的能量，所以可以認為不容易發生氧的轉移。在△E為負的值的情況下，因為轉移後的能量低於轉移前的能量，所以可以認為容易發生氧的轉移。另外，在本實施例中，不考慮到轉移時需要的越過勢壘的能量。
另外，關於IGZO的氧缺乏，氧的缺乏形成能量根據 與氧結合的金屬的種類而變化。在本實施例中，以在IGZO結晶中氧最容易脫離時的氧的缺陷形成能量為基準而進行計算。關於電極的晶格間氧，整個體系的能量根據氧進入的位置而不同，但是在本實例中，考慮到能量變得最低的晶格間氧。
作為IGZO結晶的結晶結構，採用如下結構：在無機結晶結構資料庫(ICSD)的Collection number：90003的結構在a軸、b軸方向分別擴大到兩倍而獲得到的84原子的結構中，將Ga、Zn以使其能量成為最小的方式配置的結構。Mo結晶及W結晶使用體心立方晶格(空間群：Im-3m，國際號碼為229)的54原子的結構，Pt結晶使用面心立方晶格(空間群：Fm-3m，國際號碼為225)的32原子的結構，並且Ti結晶使用六方晶(空間群P63/mmc)的64原子的結構。
表1示出計算結果。表1示出在IGZO-電極之間的介面氧轉移時的能量變化。
Figure 111100135-A0101-12-0049-1
如表1所示，在將Mo、W以及Pt分別用於電極的情 況下，能量變化為正的值(圖12A示出將Mo用於電極時的例子)。也就是說，因為氧轉移後的能量高於氧轉移前的能量，所以氧不容易轉移，而不容易在氧化物半導體層與電極之間形成氧化膜(例如，氧化鉬膜等)。另一方面，如表1及圖12B所示，在將Ti用於電極的情況下，能量變化為負的值。由此，因為氧轉移後的能量低於氧轉移前的能量，所以氧容易轉移，而容易形成氧化鈦膜。
由上述結果可見，藉由將Mo、W或Pt用於電極(源極電極及汲極電極)，可以抑制由電極從氧化物半導體層中奪取氧。
實例4
在本實例中，參照圖13A和13B說明對可應用於所揭示之發明的一個實施例的氧化物半導體膜利用SIMS進行分析而獲取的結果。
首先，對本實施例的樣品A及B的製造方法進行說明。
(樣品A)
以如下條件藉由濺射法進行膜形成，而在玻璃基板之上形成厚度為300nm的氧化物半導體膜，該條件是：使用In-Ga-Zn-O類金屬氧化物靶材(原子數比為In：Ga：Zn=1：1：1)；基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；在氧(氧流量為40 sccm)氛圍下；基板溫度為200℃。
(樣品B)
以如下條件藉由濺射法進行膜形成，而在玻璃基板之上形成厚度為100nm的氧化物半導體膜，該條件是：使用In-Ga-Zn-O類金屬氧化物靶材(原子數比為In：Ga：Zn=1：1：1)；基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；在氬和氧(氬：氧=30sccm：15sccm)的混合氛圍下；基板溫度為200℃。
圖13A和13B分別示出進行SIMS分析而獲取的樣品A及B的膜中的氮濃度。橫軸表示離樣品表面的深度，左端的深度0nm的位置相當於樣品最表面(氧化物半導體膜的最表面)，並且從表面側進行分析。
另外，在SIMS中，由於其原理而難以得到樣品表面附近的準確資料。在本分析中，以大於或等於深度50nm的資料為評價的物件，而獲得到膜中的準確資料。
圖13A示出樣品A的氮濃度分佈，而圖13B示出樣品B的氮濃度分佈。樣品A及B的膜中的氮濃度都是2×1019atoms/cm3或更低。另外，示出測定極限的濃度的區域也多，實際上也可以被認為更低的濃度。
由本實例的結果可見，在氧氛圍下形成的氧化物半導體膜中的氮濃度低。另外，由本實例的結果可見，在氬和氧的混合氛圍下形成的氧化物半導體膜中的氮濃度低。明確地說，氮濃度為2×1019atoms/cm3或更低。
500:基板
502:閘極絕緣層
507:氧化物絕緣層
511:第一閘極電極
513:氧化物半導體層
515a:第一電極
515b:第二電極
550:電晶體

Claims (3)

  1. 一種半導體裝置，其係
    在氧化物半導體層上具有通道形成區域，
    源極電極經由第一導電層與該氧化物半導體層電連接，而且汲極電極經由第二導電層與該氧化物半導體層電連接的電晶體，
    其中，該氧化物半導體層包含具有2×1019atoms/cm3或更低之氮濃度的區域，並且
    其中，該第一導電層和該第二導電層都具有金屬氧化物，並且包含具有2×1019atoms/cm3或更低之氮濃度的區域。
  2. 一種半導體裝置，其係
    在氧化物半導體層上具有通道形成區域，
    源極電極經由第一導電層與該氧化物半導體層電連接，而且汲極電極經由第二導電層與該氧化物半導體層電連接的電晶體，
    其中，該氧化物半導體層包含具有2×1019atoms/cm3或更低之氮濃度的區域，並且
    其中，該第一導電層和該第二導電層都具有包含銦和錫的金屬氧化物，並且包含具有2×1019atoms/cm3或更低之氮濃度的區域。
  3. 如請求項1或2之半導體裝置，其中，該源極電極或該汲極電極包含具有2×1019atoms/cm3或更低之氮濃度的區域。
TW111100135A 2010-07-02 2011-07-01 半導體裝置 TWI772241B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010152179 2010-07-02
JP2010-152179 2010-07-02
JP2011100534 2011-04-28
JP2011-100534 2011-04-28

Publications (2)

Publication Number Publication Date
TW202218167A TW202218167A (zh) 2022-05-01
TWI772241B true TWI772241B (zh) 2022-07-21

Family

ID=45399022

Family Applications (5)

Application Number Title Priority Date Filing Date
TW111100135A TWI772241B (zh) 2010-07-02 2011-07-01 半導體裝置
TW100123345A TWI600156B (zh) 2010-07-02 2011-07-01 半導體裝置
TW109136305A TWI763085B (zh) 2010-07-02 2011-07-01 半導體裝置
TW109101096A TWI713226B (zh) 2010-07-02 2011-07-01 半導體裝置
TW105132071A TWI684279B (zh) 2010-07-02 2011-07-01 半導體裝置

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW100123345A TWI600156B (zh) 2010-07-02 2011-07-01 半導體裝置
TW109136305A TWI763085B (zh) 2010-07-02 2011-07-01 半導體裝置
TW109101096A TWI713226B (zh) 2010-07-02 2011-07-01 半導體裝置
TW105132071A TWI684279B (zh) 2010-07-02 2011-07-01 半導體裝置

Country Status (4)

Country Link
US (2) US20120001179A1 (zh)
JP (7) JP5856395B2 (zh)
KR (2) KR20120003390A (zh)
TW (5) TWI772241B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
KR20130085859A (ko) * 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
CN105144841B (zh) 2013-04-15 2017-11-17 株式会社半导体能源研究所 发光装置
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
CN106409686A (zh) * 2015-08-03 2017-02-15 中华映管股份有限公司 制造氧化物半导体薄膜电晶体的方法
DE102015220034A1 (de) 2015-10-15 2017-04-20 Benecke-Kaliko Ag Folienlaminat und Innenverkleidungsteil für Kraftfahrzeuge
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
US11610997B2 (en) * 2017-11-24 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and semiconductor device having a metal element and nitrogen

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029600A1 (en) * 2002-06-07 2005-02-10 Renesas Technology Corp. Semiconductor device and method for manufacturing thereof
US20080246100A1 (en) * 2003-07-30 2008-10-09 Infineon Technologies Ag: High-k dielectric film, method of forming the same and related semiconductor device
TW200849608A (en) * 2007-03-23 2008-12-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW200908394A (en) * 2007-06-13 2009-02-16 Rohm Co Ltd ZnO-based thin film and ZnO-based semiconductor element
US20090065848A1 (en) * 2007-09-10 2009-03-12 Renesas Technology Corp. Nonvolatile semiconductor storage device and manufacturing method thereof
TW201003894A (en) * 2008-05-23 2010-01-16 Semiconductor Energy Lab Semiconductor device
TW201013931A (en) * 2008-09-12 2010-04-01 Taiwan Semiconductor Mfg Semiconductor device and method for fabricating thereof
US20100140682A1 (en) * 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
TW201023340A (en) * 2008-09-25 2010-06-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2001358342A (ja) * 2000-06-14 2001-12-26 Sharp Corp アクティブマトリクス基板
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP2003264192A (ja) * 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 配線構造、その製造方法、および光学装置
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US20060197089A1 (en) * 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN102007586B (zh) * 2008-04-18 2013-09-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI469354B (zh) * 2008-07-31 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2010073880A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JPWO2011093506A1 (ja) * 2010-02-01 2013-06-06 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029600A1 (en) * 2002-06-07 2005-02-10 Renesas Technology Corp. Semiconductor device and method for manufacturing thereof
US20080246100A1 (en) * 2003-07-30 2008-10-09 Infineon Technologies Ag: High-k dielectric film, method of forming the same and related semiconductor device
TW200849608A (en) * 2007-03-23 2008-12-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW200908394A (en) * 2007-06-13 2009-02-16 Rohm Co Ltd ZnO-based thin film and ZnO-based semiconductor element
US20090065848A1 (en) * 2007-09-10 2009-03-12 Renesas Technology Corp. Nonvolatile semiconductor storage device and manufacturing method thereof
US20100129998A1 (en) * 2007-09-10 2010-05-27 Renesas Technology Corp. Nonvolatile semiconductor storage device and manufacturing method thereof
TW201003894A (en) * 2008-05-23 2010-01-16 Semiconductor Energy Lab Semiconductor device
TW201013931A (en) * 2008-09-12 2010-04-01 Taiwan Semiconductor Mfg Semiconductor device and method for fabricating thereof
TW201023340A (en) * 2008-09-25 2010-06-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20100140682A1 (en) * 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20190003856A (ko) 2019-01-09
TW202021135A (zh) 2020-06-01
JP6479921B2 (ja) 2019-03-06
TW201216471A (en) 2012-04-16
TWI600156B (zh) 2017-09-21
KR20120003390A (ko) 2012-01-10
TW201703263A (zh) 2017-01-16
JP2012238826A (ja) 2012-12-06
TWI713226B (zh) 2020-12-11
US20220123150A1 (en) 2022-04-21
JP6657440B2 (ja) 2020-03-04
JP2018029196A (ja) 2018-02-22
JP7013559B2 (ja) 2022-01-31
TW202218167A (zh) 2022-05-01
JP5856395B2 (ja) 2016-02-09
JP2021061433A (ja) 2021-04-15
JP2016086179A (ja) 2016-05-19
JP2019071485A (ja) 2019-05-09
TWI763085B (zh) 2022-05-01
JP2022044686A (ja) 2022-03-17
TW202107716A (zh) 2021-02-16
JP6818918B2 (ja) 2021-01-27
US20120001179A1 (en) 2012-01-05
JP2020107889A (ja) 2020-07-09
TWI684279B (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
JP6847296B2 (ja) 半導体装置
CN107452630B (zh) 半导体装置
KR102142450B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
TWI772241B (zh) 半導體裝置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
CN102906881B (zh) 半导体装置
JP2022048215A (ja) 液晶表示装置
TWI595568B (zh) 半導體裝置之製造方法
CN105390402B (zh) 半导体装置及半导体装置的制造方法
CN102906882B (zh) 半导体装置及其制造方法
TWI627755B (zh) 半導體裝置
CN103843146A (zh) 半导体器件
CN106098788A (zh) 半导体装置
TWI605595B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees