[go: up one dir, main page]

CN106409686A - 制造氧化物半导体薄膜电晶体的方法 - Google Patents

制造氧化物半导体薄膜电晶体的方法 Download PDF

Info

Publication number
CN106409686A
CN106409686A CN201510480819.7A CN201510480819A CN106409686A CN 106409686 A CN106409686 A CN 106409686A CN 201510480819 A CN201510480819 A CN 201510480819A CN 106409686 A CN106409686 A CN 106409686A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
acid
crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510480819.7A
Other languages
English (en)
Inventor
张锡明
黄彦馀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to CN201510480819.7A priority Critical patent/CN106409686A/zh
Publication of CN106409686A publication Critical patent/CN106409686A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种制造氧化物半导体薄膜电晶体的方法,其包含:提供图案化非晶态氧化物半导体层;多晶化图案化非晶态氧化物半导体层,以形成图案化多晶态氧化物半导体层;在图案化多晶态氧化物半导体层上形成源极及漏极;提供栅极;以及提供位于栅极与图案化多晶态氧化物半导体层、源极及漏极之间的闸介电层。此方法是先形成抗蚀刻液的图案化多晶态氧化物半导体层,再形成源极及漏极。如此一来,在使用蚀刻液形成源极及漏极时,不会伤害到图案化多晶态氧化物半导体层。

Description

制造氧化物半导体薄膜电晶体的方法
技术领域
本发明涉及一种制造氧化物半导体薄膜电晶体的方法。
背景技术
液晶显示面板包含薄膜电晶体基板、彩色滤光片基板及位于薄膜电晶体基板与彩色滤光片基板之间的液晶分子层。薄膜电晶体基板上配置多个薄膜电晶体,每一个薄膜电晶体包含栅极、闸介电层、半导体层、源极及漏极。半导体层的材料例如可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、氧化物半导体或其他合适的材料。
相较于非晶硅薄膜电晶体,氧化物半导体薄膜电晶体具有较高的载子迁移率(Mobility),而拥有较佳的电性表现。然而在形成氧化物半导体层之后,在形成源极及漏极时,容易损害氧化物半导体层,进而导致氧化物半导体薄膜电晶体失效。因此,目前急需一种改良的制造氧化物半导体薄膜电晶体的方法,以解决上述问题。
发明内容
如背景技术所述,在形成氧化物半导体层之后,在形成源极及漏极时,容易损害氧化物半导体层,进而导致氧化物半导体薄膜电晶体失效。这是因为形成源极及漏极时所使用到蚀刻液会腐蚀氧化物半导体层。因此,本发明的目的在于提供一种制造氧化物半导体薄膜电晶体的方法,其是先形成抗蚀刻液的图案化多晶态氧化物半导体层,再形成源极及漏极。如此一来,在使用蚀刻液形成源极及漏极时,不会伤害到图案化多晶态氧化物半导体层,而可有效解决先前技术所述的问题。
本发明提供一种制造氧化物半导体薄膜电晶体的方法,其包含:提供图案化非晶态氧化物半导体层;多晶化图案化非晶态氧化物半导体层,以形成图案化多晶态氧化物半导体层;在图案化多晶态氧化物半导体层上形成源极及漏极;提供栅极;以及提供位于栅极与图案化多晶态氧化物半导体层、源极及漏极之间的闸介电层。
根据本发明一实施例,图案化非晶态氧化物半导体层包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。
根据本发明一实施例,多晶化图案化非晶态氧化物半导体层步骤包含进行热处理、激光处理、红外线处理或其组。
根据本发明一实施例,其中热处理的温度大于或等于250℃,图案化非晶态氧化物半导体层包含非晶态氧化铟。
根据本发明一实施例,提供图案化非晶态氧化物半导体层步骤包含:形成非晶态氧化物半导体层;以及对非晶态氧化物半导体层进行第一微影及第一蚀刻工艺,以形成图案化非晶态氧化物半导体层,其中对非晶态氧化物半导体层进行第一微影及第一蚀刻工艺步骤包含使用第一酸蚀刻非晶态氧化物半导体层。
根据本发明一实施例,其中第一酸包含草酸、柠檬酸、醋酸或其组合。
根据本发明一实施例,在图案化多晶态氧化物半导体层上形成源极及漏极步骤包含:形成导电层;以及对导电层进行第二微影及第二蚀刻工艺,以形成源极及漏极,其中对导电层进行第二微影及第二蚀刻工艺包含使用第二酸蚀刻导电层,第二酸的pKa值大于第一酸的pKa值。
根据本发明一实施例,其中第二酸包含盐酸、硝酸、硫酸、磷酸、氢氟酸或其组合。
根据本发明一实施例,其中图案化多晶态氧化物半导体层对第二酸的蚀刻速率小于或等于20纳米/分钟。
根据本发明一实施例,导电层对第二酸与图案化多晶态氧化物半导体层对第二酸的蚀刻选择比大于或等于30:1。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1A-图1I是绘示依照本发明一实施例的制造薄膜电晶体的方法于各工艺阶段的剖面示意图。
图2是绘示依照本发明另一实施例的制造薄膜电晶体的方法所制得的薄膜电晶体的剖面示意图。
具体实施方式
如先前技术所述,在形成氧化物半导体层之后,在形成源极及漏极时,容易损害氧化物半导体层,进而导致氧化物半导体薄膜电晶体失效。这是因为形成源极及漏极时所使用到蚀刻液会腐蚀氧化物半导体层。因此,本发明的目的在于提供一种制造氧化物半导体薄膜电晶体的方法,其是先形成抗蚀刻液的图案化多晶态氧化物半导体层,再形成源极及漏极。如此一来,在使用蚀刻液形成源极及漏极时,不会伤害到图案化多晶态氧化物半导体层,而可有效解决先前技术所述的问题。
图1A-图1I是绘示依照本发明一实施例的制造薄膜电晶体的方法的各工艺阶段剖面示意图。首先,如图1A所示,形成栅极G于基板110上。在一实施例中,于形成栅极G时,同时形成扫描线(未绘示)于基板110上,栅极G及扫描线属于同一图案化导电层。栅极G及扫描线可为单层或多层结构,其材料可为金属或合金,例如钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其他合适的金属或上述的组合。举例而言,可利用溅镀(sputtering)、蒸镀(evaporation)工艺或其他薄膜沉积技术先形成一层金属层(未绘示)于基板110上,再利用微影蚀刻工艺形成栅极G与扫描线。
如图1B所示,形成闸介电层120覆盖栅极G。在一实施例中,闸介电层120还覆盖扫描线。闸介电层120可为单层或多层结构,其材料可为有机介电材料或无机介电材料。有机介电材料可为聚亚酰胺(Polyimide,PI);无机介电材料例如为氧化硅、氮化硅、氮氧化硅或上述的组合。例如可利用化学气相沉积法(chemical vapor deposition,CVD)或其他合适的薄膜沉积技术形成闸介电层120。
然后,如图1C-图1D所示,形成图案化非晶态氧化物半导体层PAOS于闸介电层120上。详细而言,如图1C所示,先毯覆式形成非晶态氧化物半导体层AOS于闸介电层120上。可利用真空镀膜(例如溅镀或蒸镀)或湿式涂布(例如旋转涂布(spin coating)、狭缝涂布(slit coating)或喷墨印刷(ink jet printing))形成非晶态氧化物半导体层AOS。在一实施例中,非晶态氧化物半导体层AOS包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。在其他实施例中,非晶态氧化物半导体层AOS包含非晶态氧化锌、非晶态氧化锌锡、非晶态氧化铬锡、非晶态氧化镓锡、非晶态氧化钛锡、非晶态氧化铜铝、非晶态氧化锶铜、非晶态硫氧化镧铜、其他适合的材料或上述的组合。
然后,如图1D所示,对非晶态氧化物半导体层AOS进行第一微影及第一蚀刻工艺,以形成图案化非晶态氧化物半导体层PAOS。在一实施例中,图案化非晶态氧化物半导体层PAOS包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。在一实施例中,第一微影及第一蚀刻工艺包含形成光阻(未绘示)于非晶态氧化物半导体层AOS上;对光阻进行曝光及显影工艺,以形成图案化光阻;烘烤图案化光阻;根据图案化光阻,蚀刻非晶态氧化物半导体层AOS;以及剥除图案化光阻。在一实施例中,对非晶态氧化物半导体层AOS进行第一微影及第一蚀刻工艺步骤包含使用第一酸蚀刻非晶态氧化物半导体层AOS。在一实施例中,第一酸包含草酸、柠檬酸、醋酸或其组合。在一实施例中,第一酸的pKa值大于或等于1.38。在一实施例中,第一酸的pKa值大于或等于4.74,甚至大于或等于4.76。
随后,如图1E所示,多晶化图案化非晶态氧化物半导体层PAOS,以形成图案化多晶态氧化物半导体层PPOS。在一实施例中,图案化多晶态氧化物半导体层PPOS包含多晶态氧化铟、多晶态氧化铟镓锌、多晶态氧化铟镓、多晶态氧化铟锌或其组合。在一实施例中,多晶化图案化非晶态氧化物半导体层步骤包含进行热处理(可使用高温炉),热处理的温度大于或等于250℃,甚至大于或等于300℃。在一实施例中,热处理的温度小于或等于1400℃,甚至小于或等于1000℃。在一实施例中,图案化非晶态氧化物半导体层包含非晶态氧化铟,其结晶温度大于或等于250℃,因此热处理的温度大于或等于250℃。在一实施例中,图案化非晶态氧化物半导体层包含非晶态氧化铟镓锌,其结晶温度大于或等于700℃,因此热处理的温度大于或等于700℃。在一实施例中,多晶化图案化非晶态氧化物半导体层步骤包含进行热处理、激光(laser)处理、红外线(IR)处理、其他合适的工艺或其组合,但不限于此。
接下来,如图1F-图1G所示,形成源极S及漏极D于图案化多晶态氧化物半导体层PPOS上。详细而言,如图1F所示,先毯覆式形成导电层CL于图案化多晶态氧化物半导体层PPOS上。例如可利用溅镀、蒸镀工艺或其他薄膜沉积技术形成导电层CL于图案化多晶态氧化物半导体层PPOS上。导电层CL可为单层或多层结构,其材料可为金属或合金,例如钼、铬、铝、钕、钛、铜、银、金、锌、铟、镓、其他合适的金属或上述的组合。
然后,如图1G所示,对导电层CL进行第二微影及第二蚀刻工艺,以形成源极S及漏极D。在一实施例中,于形成源极S及漏极D时,同时形成资料线(未绘示)于图案化多晶态氧化物半导体层PPOS上,源极S、漏极D及资料线属于同一图案化导电层。在一实施例中,第二微影及第二蚀刻工艺包含形成光阻(未绘示)于导电层CL上;对光阻进行曝光及显影工艺,以形成图案化光阻;烘烤图案化光阻;根据图案化光阻,蚀刻导电层CL;以及剥除图案化光阻。在一实施例中,对导电层CL进行第二微影及第二蚀刻工艺包含使用第二酸蚀刻导电层CL。在一实施例中,第二酸的pKa值大于第一酸的pKa值。在一实施例中,第二酸包含盐酸、硝酸、硫酸、磷酸、氢氟酸或其组合。在一实施例中,第二酸的pKa值小于或等于3.15。在一实施例中,第二酸的pKa值小于或等于2.12。在一实施例中,第二酸的pKa值小于或等于0,甚至小于或等于-1、-2或-3。
值得注意的是,在一实施例中,图案化多晶态氧化物半导体层PPOS对第二酸的蚀刻速率小于或等于20纳米/分钟,甚至小于或等于2纳米/分钟。在一实施例中,导电层CL对第二酸与图案化多晶态氧化物半导体层PPOS对第二酸的蚀刻选择比大于或等于30:1,甚至大于或等于300:1。因此,在使用第二酸蚀刻导电层CL以形成源极S及漏极D时,不会伤害图案化多晶态氧化物半导体层PPOS,从而有效解决先前技术所述的问题。
然后,如图1H所示,形成保护层130覆盖图案化多晶态氧化物半导体层PPOS、源极S及漏极D。保护层130具有一接触孔130a暴露出一部分的漏极D。保护层130为单层或多层结构,其材料可包含有机介电材、无机介电材或上述的组合,例如可利用化学气相沉积法或其他合适的薄膜沉积技术形成保护材料层(未绘示),再利用微影蚀刻工艺形成接触孔130a。
如图1I所示,形成画素电极PE于保护层130上及接触孔130a(见图1H)内,使画素电极PE连接漏极D。画素电极PE可为单层或多层结构,其材料可例如为氧化铟锡、氧化铪、氧化铝锌、氧化铝锡、氧化镓锌、氧化铟钛、氧化铟钼或其他透明导电材料。例如可先以溅镀工艺或其他薄膜沉积技术形成一层透明导电层(未绘示)于保护层130上,再利用微影蚀刻工艺形成画素电极PE。
图2是绘示依照本发明另一实施例的制造薄膜电晶体的方法所制得的薄膜电晶体的剖面示意图。图2与图1I的差异在于,图2为顶闸型薄膜电晶体,图1I为底闸型薄膜电晶体。如图2所示,首先,形成图案化非晶态氧化物半导体层(未绘示)于基板110上,然后多晶化图案化非晶态氧化物半导体层,以形成图案化多晶态氧化物半导体层PPOS。接着,形成源极S及漏极D于图案化多晶态氧化物半导体层PPOS上。形成闸介电层120覆盖图案化多晶态氧化物半导体层PPOS、源极S及漏极D。形成栅极G于闸介电层120上。形成保护层130覆盖栅极G。形成画素电极PE于保护层130上,且画素电极PE透过保护层130的接触孔(未标示)连接漏极D。上述步骤可参考上述的实施例。
综上所述,由于图案化多晶态氧化物半导体层对第二酸具有极低的蚀刻速率,且导电层对第二酸与图案化多晶态氧化物半导体层对第二酸的蚀刻选择比极高,因此在以第二酸蚀刻导电层以形成源极及漏极时,不会伤害图案化多晶态氧化物半导体层,从而有效解决先前技术所述的问题。
虽然本发明已经以实施方式公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种变动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种制造氧化物半导体薄膜电晶体的方法,其特征在于,所述制造氧化物半导体薄膜电晶体的方法包含:
提供图案化非晶态氧化物半导体层;
多晶化所述图案化非晶态氧化物半导体层,以形成图案化多晶态氧化物半导体层;
在所述图案化多晶态氧化物半导体层上形成源极及漏极;
提供栅极;以及
提供位于所述栅极与所述图案化多晶态氧化物半导体层、所述源极及所述漏极之间的闸介电层。
2.如权利要求1所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述图案化非晶态氧化物半导体层包含非晶态氧化铟、非晶态氧化铟镓锌、非晶态氧化铟镓、非晶态氧化铟锌或其组合。
3.如权利要求1所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述多晶化所述图案化非晶态氧化物半导体层步骤包含进行热处理、激光处理、红外线处理或其组合。
4.如权利要求3所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述热处理的温度大于或等于250℃,所述图案化非晶态氧化物半导体层包含非晶态氧化铟。
5.如权利要求1所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,提供所述图案化非晶态氧化物半导体层步骤包含:
形成非晶态氧化物半导体层;以及
对所述非晶态氧化物半导体层进行第一微影及第一蚀刻工艺,以形成所述图案化非晶态氧化物半导体层,其中对所述非晶态氧化物半导体层进行所述第一微影及所述第一蚀刻工艺步骤包含使用第一酸蚀刻所述非晶态氧化物半导体层。
6.如权利要求5所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述第一酸包含草酸、柠檬酸、醋酸或其组合。
7.如权利要求5所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述图案化多晶态氧化物半导体层上形成所述源极及所述漏极步骤包含:
形成导电层;以及
对所述导电层进行第二微影及第二蚀刻工艺,以形成所述源极及所述漏极,其中对所述导电层进行所述第二微影及所述第二蚀刻工艺包含使用第二酸蚀刻所述导电层,所述第二酸的pKa值大于所述第一酸的pKa值。
8.如权利要求7所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述第二酸包含盐酸、硝酸、硫酸、磷酸、氢氟酸或其组合。
9.如权利要求7所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述图案化多晶态氧化物半导体层对所述第二酸的蚀刻速率小于或等于20纳米/分钟。
10.如权利要求7所述的制造氧化物半导体薄膜电晶体的方法,其特征在于,所述导电层对所述第二酸与所述图案化多晶态氧化物半导体层对所述第二酸的蚀刻选择比大于或等于30:1。
CN201510480819.7A 2015-08-03 2015-08-03 制造氧化物半导体薄膜电晶体的方法 Pending CN106409686A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510480819.7A CN106409686A (zh) 2015-08-03 2015-08-03 制造氧化物半导体薄膜电晶体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510480819.7A CN106409686A (zh) 2015-08-03 2015-08-03 制造氧化物半导体薄膜电晶体的方法

Publications (1)

Publication Number Publication Date
CN106409686A true CN106409686A (zh) 2017-02-15

Family

ID=58007551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510480819.7A Pending CN106409686A (zh) 2015-08-03 2015-08-03 制造氧化物半导体薄膜电晶体的方法

Country Status (1)

Country Link
CN (1) CN106409686A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192844A (zh) * 2021-04-09 2021-07-30 电子科技大学 一种基于co2激光退火工艺的氧化物薄膜晶化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯(吴江)有限公司 薄膜晶体管及其制造方法
CN102646716A (zh) * 2011-02-17 2012-08-22 索尼公司 薄膜晶体管、薄膜晶体管的制造方法及显示器
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
CN102646716A (zh) * 2011-02-17 2012-08-22 索尼公司 薄膜晶体管、薄膜晶体管的制造方法及显示器
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯(吴江)有限公司 薄膜晶体管及其制造方法
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192844A (zh) * 2021-04-09 2021-07-30 电子科技大学 一种基于co2激光退火工艺的氧化物薄膜晶化方法

Similar Documents

Publication Publication Date Title
CN101814455B (zh) 制造阵列基板的方法
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
US20170110323A1 (en) Method of forming patterned metal film layer and preparation method of transistor and array substrate
US8455310B2 (en) Methods of manufacturing thin film transistor devices
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
CN102646632A (zh) 阵列基板及其制作方法和显示装置
JP2007073558A (ja) 薄膜トランジスタの製法
EP3437140B1 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN104241394A (zh) 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN103578984B (zh) 半导体元件及其制造方法
US20160336349A1 (en) Thin film transistor, fabricating method thereof, array substrate and display device
CN105140239B (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
EP3261127A1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
CN110998811B (zh) 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
CN117476691A (zh) 阵列基板及其制造方法、显示面板
CN104319278A (zh) 阵列基板、显示面板和阵列基板的制作方法
US20170084458A1 (en) Method of fabricating crystalline indium-gallium-zinc oxide semiconductor layer and thin film transistor
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
CN106409686A (zh) 制造氧化物半导体薄膜电晶体的方法
US9881945B2 (en) Methods of manufacturing thin film transistor and array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170215

WD01 Invention patent application deemed withdrawn after publication