[go: up one dir, main page]

TWI768114B - 半絕緣性砷化鎵結晶基板 - Google Patents

半絕緣性砷化鎵結晶基板 Download PDF

Info

Publication number
TWI768114B
TWI768114B TW107130098A TW107130098A TWI768114B TW I768114 B TWI768114 B TW I768114B TW 107130098 A TW107130098 A TW 107130098A TW 107130098 A TW107130098 A TW 107130098A TW I768114 B TWI768114 B TW I768114B
Authority
TW
Taiwan
Prior art keywords
semi
specific resistance
insulating gaas
insulating
crystal substrate
Prior art date
Application number
TW107130098A
Other languages
English (en)
Other versions
TW201923174A (zh
Inventor
河本真弥
木山誠
石川幸雄
橋尾克司
Original Assignee
日商住友電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電氣工業股份有限公司 filed Critical 日商住友電氣工業股份有限公司
Publication of TW201923174A publication Critical patent/TW201923174A/zh
Application granted granted Critical
Publication of TWI768114B publication Critical patent/TWI768114B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003—Heating or cooling of the melt or the crystallised material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明之半絕緣性砷化鎵結晶基板係於面方位為(100)之直徑2R mm之主面中，關於以自上述主面之中心起[010]方向上為0 mm、0.5R mm、及(R－17) mm之距離的點為中心之3個測定區域之各者，比電阻之平均值為5×107 Ω·cm以上，將比電阻之標準偏差除以比電阻之平均值所獲得之變動係數為0.50以下。

Description

半絕緣性砷化鎵結晶基板
本發明係關於一種半絕緣性砷化鎵結晶基板。
於半絕緣性砷化鎵結晶基板等半絕緣性化合物半導體基板中，為了有助於直接關係到半導體元件之性能提高的構造之微細化及複雜化，要求提高主面之微區域中之平坦性(以下，亦稱為微平坦性)。基板之主面之微平坦性不僅受研磨條件影響，而且受基板之物性影響。具體而言，為了提高基板主面之微平坦性，使基板之主面內之比電阻於微區域中之分佈(以下，亦稱為微分佈)均勻較為重要。
就獲得比電阻之主面之微區域中之分佈(微分佈)均勻且主面之微平坦性較高之半絕緣性砷化鎵基板之觀點而言，T.Kawase et al.,"Properties of 6-inch Semi-insulating GaAs Substrates Manufactured by Vertical Boat Method",GaAs ManTech1999,April,1999,pp19-22(非專利文獻1)揭示如下之半絕緣性砷化鎵基板：比電阻及自基板之中心起以100μm間距朝外周方向長度為80mm之微區域中之變動係數(係指將該微區域中之標準偏差除以平均值所得者)為0.073。
[先前技術文獻] [非專利文獻]
[非專利文獻1]T. Kawase et al., "Properties of 6-inch Semi-insulating GaAs Substrates Manufactured by Vertical Boat Method", GaAs ManTech1999, April, 1999, pp19-22
本發明之一態樣之半絕緣性砷化鎵結晶基板係於面方位為(100)之直徑2R mm之主面中，關於以自上述主面之中心起[010]方向上為0mm、0.5R mm、及(R-17)mm之距離的點為中心之3個測定區域之各者，比電阻之平均值為5×107Ω．cm以上，將比電阻之標準偏差除以比電阻之平均值所獲得之變動係數為0.50以下。
2:結晶生長用坩堝
3:隔熱材
3a:第1材料
3b:第2材料
4:GaAs原料熔融液
10:半絕緣性GaAs晶體
11:半絕緣性GaAs結晶基板
11n:凹口部
45°:角度
(100):面方位
[010]:方向
[01-1]:方向
[100]:方向
A:電流計
d:試樣厚度
E1、E2:測定用電極
F0:中心部測定區域
F1:中間部測定區域
F2:外周部測定區域
R:直徑之1/2之長度
S:面積
SC:GaAs晶種
r0:測定區域之中心之點
r1:測定區域之中心之點
r2:測定區域之中心之點
圖1係表示本態樣之半絕緣性砷化鎵結晶基板之一例之概略俯視圖。
圖2係表示測定本態樣之半絕緣性砷化鎵結晶基板之比電阻之方法之一例的概略剖視圖。
圖3(A)、(B)係表示本態樣之半絕緣性砷化鎵結晶基板之製造中所使用之裝置之一例的概略圖。
圖4(A)、(B)係表示本態樣之半絕緣性砷化鎵結晶基板之製造中所使用之裝置之另一例的概略圖。
圖5(A)、(B)係表示本態樣之半絕緣性砷化鎵結晶基板之製造中所使用之裝置之又一例的概略圖。
[本發明所欲解決之問題]
然而，關於T.Kawase et al.,"Properties of 6-inch Semi-insulating GaAs Substrates Manufactured by Vertical Boat Method",GaAs ManTech1999,April,1999,pp19-22(非專利文獻1)中所揭示之半絕緣性砷化鎵基板之比電阻，其最大值未記載於非專利文獻1，但若自非專利文獻1中記載之曲線圖讀取，則未達5×107Ω．cm。於比電阻大至5×107Ω．cm以上之半絕緣性砷化鎵結晶基板中，存在如下之問題：比電阻之微分佈之偏差於基板之中心部及外周部變大，難以使比電阻之微分佈均勻，主面之微平坦性變低。
本發明之目的在於解決上述問題，而提供一種即使比電阻較高，主面之微平坦性亦較高之半絕緣性砷化鎵結晶基板。
[本發明之效果]
根據本發明，能夠提供一種即使比電阻較高，主面之微平坦性亦較高之半絕緣性砷化鎵結晶基板。
[本發明之實施形態之說明]
首先，列舉本發明之實施態樣並進行說明。
[1]本發明之一實施形態之半絕緣性砷化鎵結晶基板係於面方位為 (100)之直徑2R mm之主面中，關於以自上述主面之中心起[010]方向上為0mm、0.5R mm、及(R-17)mm之距離的點為中心之3個測定區域之各者，比電阻之平均值為5×107Ω．cm以上，將比電阻之標準偏差除以比電阻之平均值所獲得之變動係數為0.50以下。本實施形態之半絕緣性砷化鎵結晶基板係面方位為(100)之主面中之比電阻之微分佈均勻，且主面之微平坦性較高。
[2]於上述半絕緣性砷化鎵結晶基板中，可將上述主面之直徑2R mm設為150mm以上。關於該半絕緣性砷化鎵結晶基板，即使為面方位為(100)之主面之直徑為150mm以上之大口徑，主面中之比電阻之微分佈亦均勻，且主面之微平坦性亦較高。
[3]於上述半絕緣性砷化鎵結晶基板中，可將比電阻之上述變動係數設為0.10以下。關於該半絕緣性砷化鎵結晶基板，面方位為(100)之主面中之比電阻之微分佈極其均勻，且主面之微平坦性極高。
[本發明之實施形態之詳細情況]
以下，對本發明之實施形態進一步詳細地進行說明，但並非限定於其等。以下，一面參照圖式，一面進行說明，於本說明書及圖式中對相同或對應之要素標註相同之符號，且不重複進行關於其等之相同之說明。又，本說明書及圖式中之(hkl)表示面方位，[hkl]表示方位。此處，h、k及l為相同或不同之整數，被稱為密勒指數。表示於密勒指數之前之「-」原本為表示於數字之頭上者，於該密勒指數之後讀作「橫線(bar)」。例 如，[0-10]讀作「0．1‧-．0」。
於本說明書中，「A~B」之形式之記法意指範圍之上限及下限(即A以上且B以下)，於關於A未記載單位，僅關於B記載有單位之情形時，A之單位與B之單位相同。進而，於本說明書中，於以化學式表示化合物等之情形時，當未特別限定原子比時包含先前公知之所有原子比，不應僅限定於化學計量範圍者。
≪半絕緣性砷化鎵結晶基板≫
參照圖1，本實施形態之半絕緣性GaAs結晶基板11(半絕緣性砷化鎵結晶基板)係於面方位為(100)之直徑2R mm之主面中，關於以自上述主面之中心起[010]方向上為0mm、0.5R mm、及(R-17)mm處為中心的3個測定區域之各者，比電阻之平均值為5×107Ω．cm以上，將比電阻之標準偏差除以比電阻之平均值所獲得之變動係數為0.50以下。本實施形態之半絕緣性GaAs結晶基板11係面方位為(100)之主面中之比電阻之微分佈均勻，且主面之微平坦性較高。
本實施形態之半絕緣性GaAs結晶基板11之比電阻之平均為5×107Ω．cm以上，較佳為7.5×107Ω．cm以上，更佳為1.0×108Ω．cm以上。
<主面>
如圖1所示，本實施形態之半絕緣性GaAs結晶基板11之主面之面方位為(100)。即，半絕緣性GaAs結晶基板11係藉由自半絕緣性GaAs晶體 切割出其(100)面以作為主面而獲得。
半絕緣性GaAs結晶基板11之主面之直徑2R mm並無特別限制，但越大越佳，較佳為150mm以上。關於該半絕緣性GaAs結晶基板，即使為面方位為(100)之主面之直徑為150mm以上之大口徑，主面中之比電阻之微分佈亦均勻，且主面之微平坦性亦較高。
<比電阻之平均值及變動係數>
如圖1所示，本實施形態之半絕緣性GaAs結晶基板11係關於以自主面之中心起[010]方向上為0mm、0.5R mm、及(R-17)mm處為中心的3個測定區域之各者，比電阻之平均值為5×107Ω．cm以上，將比電阻之標準偏差除以比電阻之平均值所獲得之變動係數為0.50以下。關於本實施形態之半絕緣性GaAs結晶基板11，由於比電阻之上述變動係數為0.50以下，故而主面中之比電阻之微分佈均勻，且主面之微平坦性較高。
所謂主面之中心，於如圖1所示般將半絕緣性GaAs結晶基板11之主面假定為圓之情形時指該圓之中心。自主面之中心起[010]方向係於自主面之中心起[0-10]方向上形成有凹口部11n之基板中，相當於自凹口部11n觀察主面之中心之方向。
於主面之直徑為2R mm之半絕緣性GaAs結晶基板中，用以測定比電阻之微分佈之3個測定區域係如圖1所示般為中心部測定區域F0、中間部測定區域F1及外周部測定區域F2，上述中心部測定區域F0係以自主面之 中心起[010]方向上r0=0mm處(即主面之中心點)為中心者，上述中間部測定區域F1係以自主面之中心起[010]方向上r1=0.5R mm處(即主面之中心與主面之外周之中間點)為中心者，上述外周部測定區域F2係以自主面之中心起[010]方向上r2=(R-17)mm處(即位於自主面之外周朝內側17mm之距離之點)為中心者。
於中心部測定區域F0、中間部測定區域F1及外周部測定區域F2之各個區域中，跨自各個區域之中心起[010]方向上-5mm至+5mm之距離之範圍，以100μm(0.1mm)間距之101點進行比電阻之測定。根據上述101點處之比電阻之測定值算出比電阻之平均值及比電阻之標準偏差。藉由將所獲得之比電阻之標準偏差除以所獲得之比電阻之平均值而算出比電阻之變動係數。
比電阻之測定係藉由如圖2所示般之三端子保護法(three-terminal guard method)而進行。即，於測定半絕緣性GaAs結晶基板11之比電阻之主面(以下，亦稱為正側主面)上，藉由光微影法製作如下圖案：跨自上述3個測定區域之各者之中心起[010]方向上-5mm至+5mm之距離之範圍，以100μm(0.1mm)間距配置101個直徑70μm之圓。其後，於半絕緣性GaAs結晶基板11之正側主面及其相反側之主面(以下，亦稱為背側主面)，依序蒸鍍厚度300nm之Au層、厚度40nm之Ni層及厚度80nm之AuGe層，並於進行舉離之後，以475℃進行熱處理6分鐘而進行合金化，藉此形成測定用電極E1、E2。針對測定用電極E1、E2，如圖2所示般進行佈線，於電壓施加範圍0V~10V、電壓施加步驟1V之條件下，自背 側主面施加電壓，測定經圖案化後之測定用電極E1內之電流。針對每個於[010]方向上跨10mm之長度且以100μm間距圖案化後的測定用電極E1進行該測定。比電阻之測定值係藉由如下方法而導出，即，將根據電流-電壓曲線之斜率所算出之電阻值除以半絕緣性GaAs結晶基板11之試樣厚度d之後，乘以經圖案化後之測定用電極E1之面積S。
關於比電阻之平均值，就降低元件製作時之漏電流之觀點而言，較佳為5×107Ω．cm以上。又，關於比電阻之平均值，由於半絕緣性表現之機制，故而多數情形時為1×109Ω．cm以下。
於本實施形態之半絕緣性GaAs結晶基板11中，關於上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者，比電阻之變動係數較佳為0.10以下。關於該半絕緣性GaAs結晶基板，由於比電阻之變動係數為0.10以下，故而主面中之比電阻之微分佈極其均勻，且主面之微平坦性極高。
<錯位密度>
於本實施形態之半絕緣性GaAs結晶基板11中，就使主面中之比電阻之微分佈變得均勻之觀點而言，關於上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者，錯位密度較佳為9.5×103cm-2以下，更佳為5.5×103cm-2以下。
錯位密度之測定係藉由將半絕緣性GaAs結晶基板11於450℃之熔融 KOH(氫氧化鉀)中蝕刻20分鐘時所形成之腐蝕坑之密度之測定而進行。將上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者之中心利用顯微鏡放大，藉由計測該等1mm見方視野內之腐蝕坑之個數而算出腐蝕坑密度。
≪半絕緣性砷化鎵結晶基板之製造方法≫
為了使半絕緣性GaAs結晶基板之比電阻之微分佈均勻化，使對比電阻之微分佈產生影響之錯位密度之分佈均勻化是屬重要。半絕緣性GaAs結晶基板通常藉由利用(100)面及與其平行之面切割沿[100]方向結晶生長之大口徑之半絕緣性GaAs晶體而製造。於沿[100]方向結晶生長之大口徑之半絕緣性GaAs晶體中，面方位為(100)之剖面中之錯位密度具有於該剖面之中心及外周變高，於中心與外周之中間變低之不均勻之分佈。因此，需要使此種錯位密度之不均勻之分佈均勻化(方法I)。又，根據GaAs結晶之結晶學之性質，半絕緣性GaAs晶體之錯位密度係於<100>方向([010]方向及與該方向結晶學上等效之[00-1]方向、[0-10]方向及[001]方向之4個方向之總稱)上易變高。因此，需要使<100>方向上之錯位密度變低(方法II)。進而，較佳為使上述錯位密度之不均勻之分佈均勻化(方法I)，並且使<100>方向上之錯位密度變低(方法II)(方法III)。
<方法I>
於圖3中表示半絕緣性GaAs晶體之製造中所使用之裝置之第1例。圖3(A)係裝置之概略俯視圖，圖3(B)係裝置之概略側剖視圖。可認為上述錯位密度之不均勻之分佈係由於在半絕緣性GaAs晶體10之結晶生長時，自 半絕緣性GaAs晶體10與GaAs原料熔融液4之固液界面之下方之散熱減少。即，自固液界面向下方之散熱因固液界面上升，而由自GaAs原料熔融液4向載台(係指為了支持坩堝而位於坩堝下方之台，未圖示)之直接之散熱變為自GaAs原料熔融液4向介置有半絕緣性GaAs晶體10之載台之間接之散熱，因此減少。但是，於先前之半絕緣性GaAs晶體之製造方法中，由於未配置如圖3所示般之隔熱材3，故而自配置於結晶生長用坩堝2之側面側之加熱器(未圖示)之加熱係即使固液界面上升亦不會變化。因此，於先前之半絕緣性GaAs晶體之製造方法中，伴隨固液界面之上升而向下方之散熱變小，因此若自側面之熱輸入(heat input)保持固定之狀態，則自固液界面之液相側之熱輸入、與自固相側之散熱之熱收支改變，產生因固液界面相對位置或形狀之變化所引起之熱應力，從而使錯位密度之分佈不均勻。第1例係作為方法I，為了藉由抑制上述熱收支之變化以使錯位密度之分佈均勻化，而於結晶生長用坩堝2與加熱器之間、具體而言於結晶生長用坩堝2之側面外周之周圍配置附斜度之隔熱材3。
第1例中之隔熱材3具有筒狀形狀，且以與對應於GaAs晶種SC側(以下，亦稱為晶種側)之部分相比，對應於半絕緣性GaAs晶體之結晶生長面側(以下，亦稱為尾端側)之部分之隔熱性變高之方式設置有斜度。關於隔熱材3之材質，並無特別限制，例如可列舉碳、氮化硼(BN)、氮化矽(Si3N4)、富鋁紅柱石(3Al2O3．2SiO2~2Al2O3．SiO2)及氧化鋁(Al2O3)等。藉此，於半絕緣性GaAs晶體10之結晶生長時，伴隨固液界面上升，而自結晶生長用坩堝2之側面側之熱輸入減少，藉此熱收支之變化得以抑制，因此能夠抑制熱應力之產生，而錯位密度之分佈變得均勻。
<方法II>
於圖4中表示半絕緣性GaAs晶體之製造中所使用之裝置之第2例。圖4(A)係裝置之概略俯視圖，圖4(B)係裝置之概略側剖視圖。由於可認為半絕緣性GaAs晶體10中之錯位係因熱應力而產生，故而為了降低半絕緣性GaAs晶體10之<100>方向上之錯位密度，必須減小半絕緣性GaAs晶體10之<100>方向之溫度差。因此，第2例係作為方法II，於結晶生長用坩堝2與加熱器之間、具體而言於結晶生長用坩堝2之側面外周之周圍沿半絕緣性GaAs晶體10之<100>方向(包含[010]方向之結晶學上等效之4個方向、具體而言意指[010]方向、[00-1]方向、[0-10]方向及[001]方向，以下相同)配置具有隔熱性較高之部分之隔熱材3。
第2例中之隔熱材3具有藉由將第1材料3a、與包含隔熱性高(即，熱導率低)於第1材料3a之材質之第2材料3b於圓周方向上每45°地交替排列而形成之圓筒形狀。隔熱材3係以如下方式配置，即，第1材料3a位於在結晶生長用坩堝2中沿[100]方向結晶生長之半絕緣性GaAs晶體10之<110>方向(包含[01-1]方向之結晶學上等效之4個方向、具體而言意指[01-1]方向、[0-1-1]方向、[0-11]方向及[011]方向，以下相同)，第2材料3b位於<100>方向。關於隔熱材3之第1材料3a及第2材料3b，只要第2材料3b包含與第1材料3a相比隔熱性較高(熱導率較低)之材質，則並無特別限制，例如可列舉碳作為第1材料3a之材質，可列舉氮化硼(BN)、氮化矽(Si3N4)、富鋁紅柱石(3Al2O3．2SiO2~2Al2O3．SiO2)及氧化鋁(Al2O3)等作為第2材料3b之材質。藉此，於半絕緣性GaAs晶體10之結晶生長時，半絕 緣性GaAs晶體10之<110>方向之溫度分佈得以均勻化，因此能夠抑制熱應力之產生，錯位密度之分佈變得均勻。
<方法III>
於圖5中表示半絕緣性GaAs晶體之製造中所使用之裝置之第3例。圖5(A)係裝置之概略俯視圖，圖5(B)係裝置之概略側剖視圖。第3例係作為將上述方法I及方法II組合而成之方法III，於結晶生長用坩堝2與加熱器之間、具體而言於結晶生長用坩堝2之側面外周之周圍，於半絕緣性GaAs晶體10之<100>方向配置具有隔熱性較高之部分之附斜度之隔熱材3。
第3例中之隔熱材3係由於上述方法I而具有筒狀形狀，且以與對應於GaAs晶種SC側(以下，亦稱為晶種側)之部分相比，對應於半絕緣性GaAs晶體之結晶生長面側(以下，亦稱為尾端側)之部分之隔熱性變高之方式設置有斜度，並且由於上述方法II而藉由第1材料3a、與包含隔熱性高(即，熱導率低)於第1材料3a之材質之第2材料3b於圓周方向上每45°地交替排列而形成，且以第1材料3a位於在結晶生長用坩堝2中沿[100]方向結晶生長之半絕緣性GaAs晶體10之<110>方向，第2材料3b位於<100>方向之方式配置。關於隔熱材3之第1材料3a及第2材料3b，只要第2材料3b包含與第1材料3a相比隔熱性較高(熱導率較低)之材質，則並無特別限制，例如可列舉碳作為第1材料3a之材質，可列舉氮化硼(BN)、氮化矽(Si3N4)、富鋁紅柱石(3Al2O3．2SiO2~2Al2O3．SiO2)及氧化鋁(Al2O3)等作為第2材料3b之材質。
於第3例中，藉由與上述方法I對應之構成，而於半絕緣性GaAs晶體10之結晶生長時，伴隨固液界面上升，而自結晶生長用坩堝2之側面側之吸熱減少，藉此熱收支之變化得以抑制，因此能夠抑制熱應力之產生，並且藉由與上述方法II對應之構成，而於半絕緣性GaAs晶體10之結晶生長時，半絕緣性GaAs晶體10之<110>方向之溫度分佈得以均勻化，因此能夠抑制熱應力之產生。因此，錯位密度之分佈進一步變得均勻。
藉由自利用上述第1例~第3例之製造方法所獲得之半絕緣性GaAs晶體10切割出其(100)面作為主面，能夠製造上述半絕緣性GaAs結晶基板11。
[實施例] ≪實施例I≫ <半絕緣性GaAs結晶基板之製造>
於實施例I中，使用圖3所示之裝置，藉由垂直晶舟法使直徑150mm之大口徑之摻雜有碳之半絕緣性GaAs晶體10生長。隔熱材3具有筒狀形狀，且以與對應於GaAs晶種SC側(以下，亦稱為晶種側)之部分相比，對應於半絕緣性GaAs晶體之結晶生長面側(以下，亦稱為尾端側)之部分之隔熱性變高之方式、具體而言以與晶種側相比尾端側之隔熱材3之厚度變大之方式設置有斜度。隔熱材3之材質設為氮化矽(Si3N4)。半絕緣性GaAs晶體10之生長條件設為慣例。藉此製造了實施例I之半絕緣性GaAs晶體。
藉由自如上所述般製造之半絕緣性GaAs晶體切割出(100)面以作為主 面，而製造厚度600μm之複數個半絕緣性GaAs結晶基板。將所製造之複數個半絕緣性GaAs結晶基板中之、由半絕緣性GaAs晶體10之對應於最GaAs晶種SC側(以下，亦稱為最晶種側)之部分所獲得之半絕緣性GaAs結晶基板設為實施例I-1之半絕緣性GaAs結晶基板，將由半絕緣性GaAs晶體10之對應於最結晶生長面側(以下，亦稱為最尾端側)之部分所獲得之半絕緣性GaAs結晶基板設為實施例I-2之半絕緣性GaAs結晶基板。
<比電阻之平均值及變動係數以及錯位密度之評估>
藉由上述方法測定成為如上所述般製造之實施例I-1(最晶種側)及實施例I-2(最尾端側)之半絕緣性GaAs結晶基板之主面之上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者中之比電阻之微分佈之指標的平均值及變動係數以及錯位密度，並進行上述3個測定區域之各者中之比電阻之平均值及變動係數以及錯位密度之評估。將結果彙總於表1。
<表面平坦度之評估>
測定如上所述般製造之實施例I-1(最晶種側)及實施例I-2(最尾端側)之半絕緣性GaAs結晶基板之主面之上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者中之表面平坦度並進行了評估。該測定方法如下所述。即，對實施例I-1及實施例I-2之半絕緣性GaAs結晶基板之主面進行了鏡面加工。針對以上述中心部測定區域F0、中間部測定區域F1及外周部測定區域F2之各者之中心為中心之20mm見方之範圍，使用各20mm見方區域中之平坦度測定器(Corning Tropel公司Ultrasort 6220)，進行了LTV(Local Thickness Variation，局部厚度變異值)進行測定。將結果彙總於表1。
≪實施例II≫ <半絕緣性GaAs結晶基板之製造>
於實施例II中，使用圖4所示之裝置，藉由垂直布里奇曼(Vertical Bridgman)法使直徑150mm之大口徑之摻雜有碳之半絕緣性GaAs晶體10生長。隔熱材3具有由第1材料3a、與包含隔熱性高(即，熱導率低)於第1材料3a之材質之第2材料3b於圓周方向上每45°地交替排列而形成之圓筒形狀，將第1材料3a之材質設為碳，將第2材料3b之材質設為氮化矽(Si3N4)。又，隔熱材3係以第1材料3a之中心軸位於在結晶生長用坩堝2中沿[100]方向結晶生長之半絕緣性GaAs晶體10之<110>方向，第2材料3b之中心軸位於<100>方向之方式配置。藉此製造了實施例II之半絕緣性GaAs晶體。
藉由自如上所述般製造之實施例II之半絕緣性GaAs晶體與實施例I同樣地切割，而製造厚度600μm之複數個半絕緣性GaAs結晶基板。將所製造之複數個半絕緣性GaAs結晶基板中之、由半絕緣性GaAs晶體10之對應於最晶種側之部分所獲得之半絕緣性GaAs結晶基板設為實施例II-1之半絕緣性GaAs結晶基板，將由半絕緣性GaAs晶體10之對應於最尾端側之部分所獲得之半絕緣性GaAs結晶基板設為實施例II-2之半絕緣性GaAs結晶基板。
<比電阻之平均值及變動係數、錯位密度、以及表面平坦度之評估>
與實施例I同樣地評估了如上所述般製造之實施例II-1(最晶種側)及實施例II-2(最尾端側)之半絕緣性GaAs結晶基板之主面之上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者中之比電阻之平均值及變動係數、錯位密度、以及表面平坦度。將結果彙總於表1。
≪實施例III≫ <半絕緣性GaAs結晶基板之製造>
於實施例III中，使用圖5所示之裝置，藉由垂直布里奇曼法使直徑150mm之大口徑之摻雜有碳之半絕緣性GaAs晶體10生長。隔熱材3具有筒狀形狀，且以與對應於GaAs晶種SC側(以下，亦稱為晶種側)之部分相比，對應於半絕緣性GaAs晶體之結晶生長面側(以下，亦稱為尾端側)之部分之隔熱性變高之方式、具體而言以與晶種側相比尾端側之隔熱材3之厚度變大之方式設置有斜度。又，隔熱材3係藉由第1材料3a、與包含隔熱性高(即，熱導率低)於第1材料3a之材質之第2材料3b於圓周方向上每45°地交替排列而形成，將第1材料3a之材質設為碳，將第2材料3b之材質設為氮化矽(Si3N4)。又，隔熱材3係以第1材料3a之中心軸位於在結晶生長用坩堝2中沿[100]方向結晶生長之半絕緣性GaAs晶體10之<110>方向，第2材料3b之中心軸位於<100>方向之方式配置。藉此製造了實施例III之半絕緣性GaAs晶體。
藉由自如上所述般製造之實施例III之半絕緣性GaAs晶體與實施例I 同樣地切割，而製造厚度600μm之複數個半絕緣性GaAs結晶基板。將所製造之複數個半絕緣性GaAs結晶基板中之、由半絕緣性GaAs晶體10之對應於最晶種側之部分所獲得之半絕緣性GaAs結晶基板設為實施例III-1之半絕緣性GaAs結晶基板，將由半絕緣性GaAs晶體10之對應於最尾端側之部分所獲得之半絕緣性GaAs結晶基板設為實施例III-2之半絕緣性GaAs結晶基板。
<比電阻之平均值及變動係數、錯位密度、以及表面平坦度之評估>
與實施例I同樣地評估了如上所述般製造之實施例III-1(最晶種側)及實施例III-2(最尾端側)之半絕緣性GaAs結晶基板之主面之上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者中之比電阻之平均值及變動係數、錯位密度、以及表面平坦度。將結果彙總於表1。
≪比較例I≫
除了未使用隔熱材以外，與實施例I同樣地製造了比較例I之半絕緣性GaAs晶體。藉由自所製造之比較例I之半絕緣性GaAs晶體與實施例I同樣地切割，而製造厚度600μm之複數個半絕緣性GaAs結晶基板。將所製造之複數個半絕緣性GaAs結晶基板之中、由半絕緣性GaAs晶體10之對應於最晶種側之部分所獲得之半絕緣性GaAs結晶基板設為比較例I-1之半絕緣性GaAs結晶基板，將由半絕緣性GaAs晶體10之對應於最尾端側之部分所獲得之半絕緣性GaAs結晶基板設為比較例I-2之半絕緣性GaAs結晶基板。與實施例I同樣地評估了所製造之比較例I-1(最晶種側)及比較例I-2(最尾端 側)之半絕緣性GaAs結晶基板之主面之上述3個測定區域(中心部測定區域F0、中間部測定區域F1及外周部測定區域F2)之各者中之比電阻之平均值及變動係數、錯位密度、以及表面平坦度。將結果彙總於表1。
Figure 107130098-A0305-02-0020-2
參照表1，於比較例I-1及比較例I-2之半絕緣性GaAs結晶基板中，於主面之中心部測定區域、中間部測定區域及外周部測定區域之任一者中比電阻之平均值均為5.0×107Ω．cm以上，但於主面之中心部測定區域及外周部測定區域中，比電阻之變動係數超出0.50，錯位密度為1.0×104cm-2以上，表面平坦度亦為較大之1.0μm以上。
相對於上述比較例I-1及比較例I-2之半絕緣性GaAs結晶基板，於進行上述方法I而製造之實施例I-1及實施例I-2之半絕緣性GaAs結晶基板中，於主面之中心部測定區域、中間部測定區域及外周部測定區域之任一者中，比電阻之平均值為均為5.0×107Ω．cm以上，比電阻之變動係數為0.50以下之0.39以下，錯位密度為9.5×103cm-2以下之8.6×103cm-2以下，表面平坦度亦為較小之0.8μm以下。即，於進行了上述方法I之實施例I-1及實施例I-2中，獲得了主面中之比電阻之微分佈均勻，且主面之微平坦性較高之半絕緣性GaAs結晶基板。
此處，由於實施例I-1之半絕緣性GaAs結晶基板係自實施例I之半絕緣性GaAs晶體之最晶種側切割出者，故而實施例I-1之半絕緣性GaAs結晶基板之主面相當於實施例I之半絕緣性GaAs晶體之最晶種側之剖面。又，由於實施例I-2之半絕緣性GaAs結晶基板係自實施例I之半絕緣性GaAs晶體之最尾端側切割出者，故而實施例I-2之半絕緣性GaAs結晶基板之主面相當於實施例I之半絕緣性GaAs晶體之最尾端側之剖面。因此，關於實施例I-1及實施例I-2之主面之結果相當於關於實施例I之半絕緣性GaAs晶體 之最晶種側及最尾端側之剖面之結果。即，於進行了上述方法I之實施例I中，獲得了剖面中之比電阻之微分佈均勻，且剖面之微平坦性較高之半絕緣性GaAs晶體。
相對於上述比較例I-1及比較例I-2之半絕緣性GaAs結晶基板，於進行上述方法II而製造之實施例II-1及實施例II-2之半絕緣性GaAs結晶基板中，於主面之中心部測定區域、中間部測定區域及外周部測定區域之任一者中，比電阻之平均值均為5.0×107Ω．cm以上，比電阻之變動係數為0.50以下之0.42以下，錯位密度為9.5×103cm-2以下之9.0×103cm-2以下，表面平坦度亦為較小之0.8μm以下。即，於進行了上述方法II之實施例II-1及實施例II-2中，獲得了主面中之比電阻之微分佈均勻，且主面之微平坦性較高之半絕緣性GaAs結晶基板。
此處，由於實施例II-1之半絕緣性GaAs結晶基板係自實施例II之半絕緣性GaAs晶體之最晶種側切割出者，故而實施例II-1之半絕緣性GaAs結晶基板之主面相當於實施例II之半絕緣性GaAs晶體之最晶種側之剖面。又，由於實施例II-2之半絕緣性GaAs結晶基板係自實施例II之半絕緣性GaAs晶體之最尾端側切割出者，故而實施例II-1之半絕緣性GaAs結晶基板之主面相當於實施例II之半絕緣性GaAs晶體之最尾端側之剖面。因此，關於實施例II-1及實施例II-2之主面之結果相當於關於實施例II之半絕緣性GaAs晶體之最晶種側及最尾端側之剖面之結果。即，於進行了上述方法II之實施例II中，獲得了剖面中之比電阻之微分佈均勻，且剖面之微平坦性較高之半絕緣性GaAs晶體。
相對於上述比較例I-1及比較例I-2之半絕緣性GaAs結晶基板，於進行上述方法III而製造之實施例III-1及實施例III-2之半絕緣性GaAs結晶基板中，於主面之中心部測定區域、中間部測定區域及外周部測定區域之任一者中，比電阻之平均值均為5.0×107Ω．cm以上，比電阻之變動係數為0.10以下，錯位密度為5.5×103cm-2以下，表面平坦度亦為極小之0.5μm以下。即，於進行了上述方法III之實施例III-1及實施例III-2中，獲得了主面中之比電阻之微分佈極其均勻，且主面之微平坦性極高之半絕緣性GaAs結晶基板。
此處，由於實施例III-1之半絕緣性GaAs結晶基板係自實施例III之半絕緣性GaAs晶體之最晶種側切割出者，故而實施例III-1之半絕緣性GaAs結晶基板之主面相當於實施例III之半絕緣性GaAs晶體之最晶種側之剖面。又，由於實施例III-2之半絕緣性GaAs結晶基板係自實施例III之半絕緣性GaAs晶體之最尾端側切割出者，故而實施例III-2之半絕緣性GaAs結晶基板之主面相當於實施例III之半絕緣性GaAs晶體之最尾端側之剖面。因此，關於實施例III-1及實施例III-2之主面之結果相當於關於實施例III之半絕緣性GaAs晶體之最晶種側及最尾端側之剖面之結果。即，於進行了上述方法III之實施例III中，獲得了剖面中之比電阻之微分佈極其均勻，且剖面之微平坦性極高之半絕緣性GaAs晶體。
此次揭示之實施形態及實施例係於所有方面為例示，應理解為並非限制性者。本發明之範圍並非藉由上述實施形態及實施例表示，而是藉由 申請專利範圍表示，且意圖包含與申請專利範圍均等之含義、及範圍內之所有變更。
11‧‧‧半絕緣性GaAs結晶基板
11n‧‧‧凹口部
(100)‧‧‧面方位
[010]‧‧‧方向
F0‧‧‧中心部測定區域
F1‧‧‧中間部測定區域
F2‧‧‧外周部測定區域
r0‧‧‧測定區域之中心之點
r1‧‧‧測定區域之中心之點
r2‧‧‧測定區域之中心之點

Claims (8)

  1. 一種半絕緣性砷化鎵結晶基板，其係於面方位為(100)之直徑2R mm之主面中，針對以自上述主面之中心起[010]方向上為0mm、0.5R mm、及(R-17)mm之距離的點為中心之3個測定區域之各者，跨自上述測定區域之中心起[010]方向上-5mm至+5mm之距離之範圍，以100μm間距之101點進行比電阻之測定，由上述101點處之上述比電阻之測定值算出比電阻之平均值及比電阻之標準偏差，將上述比電阻之標準偏差除以上述比電阻之平均值，藉此算出比電阻之變動係數時，上述比電阻之平均值為5×107Ω．cm以上，上述比電阻之變動係數為0.50以下。
  2. 如請求項1之半絕緣性砷化鎵結晶基板，其中上述主面之直徑2R mm為150mm以上。
  3. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中上述比電阻之變動係數為0.10以下。
  4. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中關於上述3個測定區域之各者，錯位密度為9.5×103cm-2以下。
  5. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中關於上述3個測定區 域之各者，錯位密度為5.5×103cm-2以下。
  6. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中上述比電阻之平均為7.5×107Ω．cm以上。
  7. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中上述比電阻之平均為9.0×107Ω．cm以上。
  8. 如請求項1或2之半絕緣性砷化鎵結晶基板，其中上述比電阻之平均為1.0×108Ω．cm以上。
TW107130098A 2017-09-21 2018-08-29 半絕緣性砷化鎵結晶基板 TWI768114B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/JP2017/034096 2017-09-21
PCT/JP2017/034096 WO2019058483A1 (ja) 2017-09-21 2017-09-21 半絶縁性ヒ化ガリウム結晶基板
??PCT/JP2017/034096 2017-09-21

Publications (2)

Publication Number Publication Date
TW201923174A TW201923174A (zh) 2019-06-16
TWI768114B true TWI768114B (zh) 2022-06-21

Family

ID=65809584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130098A TWI768114B (zh) 2017-09-21 2018-08-29 半絕緣性砷化鎵結晶基板

Country Status (6)

Country Link
US (1) US11024705B2 (zh)
EP (1) EP3604633B1 (zh)
JP (1) JP6508431B1 (zh)
CN (2) CN111032930B (zh)
TW (1) TWI768114B (zh)
WO (1) WO2019058483A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11680340B2 (en) * 2018-12-13 2023-06-20 Axt, Inc. Low etch pit density 6 inch semi-insulating gallium arsenide wafers
CN112853468A (zh) * 2020-12-31 2021-05-28 杭州富加镓业科技有限公司 一种基于深度学习和热交换法的导电型氧化镓制备方法
CN112863618A (zh) * 2020-12-31 2021-05-28 杭州富加镓业科技有限公司 一种基于深度学习和热交换法的高阻型氧化镓制备方法
CN118553341B (zh) * 2024-07-30 2025-01-21 青岛华芯晶电科技有限公司 基于性能分析的氧化镓晶体生长评估系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JPH05178699A (ja) * 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Ｉｉｉ−ｖ族化合物半導体単結晶の熱処理方法
CN103460349A (zh) * 2011-05-18 2013-12-18 住友电气工业株式会社 化合物半导体衬底

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100410A (en) * 1980-01-14 1981-08-12 Sumitomo Electric Ind Ltd Gallium arsenide crystal of low defect density and semi-insulation
JPH0628234B2 (ja) * 1984-10-05 1994-04-13 株式会社日立製作所 ＧａＡｓ単結晶および半導体装置
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
JPH04215439A (ja) * 1990-12-14 1992-08-06 Nikko Kyodo Co Ltd ＧａＡｓ単結晶基板の製造方法
US6229197B1 (en) * 1993-04-30 2001-05-08 Texas Instruments Incorporated Epitaxial overgrowth method and devices
JPH08102563A (ja) * 1994-08-02 1996-04-16 Toshiba Corp 半導体ホール素子
JPH08188499A (ja) * 1995-01-10 1996-07-23 Japan Energy Corp ＧａＡｓ単結晶の製造方法
JPH09194300A (ja) * 1995-11-14 1997-07-29 Japan Energy Corp ＧａＡｓ基板の製造方法
JP2967780B1 (ja) 1998-09-28 1999-10-25 住友電気工業株式会社 ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ
DE19912484A1 (de) * 1999-03-19 2000-09-28 Freiberger Compound Mat Gmbh Vorrichtung zur Herstellung von Einkristallen
JP2004026584A (ja) 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶製造方法及びＧａＡｓ単結晶
JP4843929B2 (ja) * 2004-10-21 2011-12-21 住友電気工業株式会社 ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板
DE102007026298A1 (de) 2007-06-06 2008-12-11 Freiberger Compound Materials Gmbh Anordnung und Verfahren zur Herstellung eines Kristalls aus der Schmelze eines Rohmaterials sowie Einkristall
CN101220512A (zh) * 2007-09-29 2008-07-16 北京有色金属研究总院 一种制备Si、Cu双掺N型高阻GaAs单晶材料的方法
CN101603208A (zh) * 2008-06-11 2009-12-16 中国科学院半导体研究所 生长半绝缘砷化镓的石英管及在砷化镓中掺碳的方法
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd ＧａＡｓ結晶基板
MA49520A (fr) 2017-06-26 2021-04-14 Evolved By Nature Inc Agents de comblement tissulaire à base de soie-acide hyaluronique et leurs procédés d'utilisation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047370A (en) * 1988-10-31 1991-09-10 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystal substrates
JPH05178699A (ja) * 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Ｉｉｉ−ｖ族化合物半導体単結晶の熱処理方法
CN103460349A (zh) * 2011-05-18 2013-12-18 住友电气工业株式会社 化合物半导体衬底

Also Published As

Publication number Publication date
CN111032930A (zh) 2020-04-17
JPWO2019058483A1 (ja) 2019-11-14
EP3604633B1 (en) 2024-02-21
US11024705B2 (en) 2021-06-01
CN113584593B (zh) 2024-01-02
TW201923174A (zh) 2019-06-16
EP3604633A1 (en) 2020-02-05
US20200381509A1 (en) 2020-12-03
EP3604633A4 (en) 2020-11-11
JP6508431B1 (ja) 2019-05-08
WO2019058483A1 (ja) 2019-03-28
CN113584593A (zh) 2021-11-02
WO2019058483A9 (ja) 2020-01-02
CN111032930B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
TWI768114B (zh) 半絕緣性砷化鎵結晶基板
TWI630292B (zh) ＳｉＣ磊晶晶圓及其製造方法、以及缺陷識別方法
KR101823216B1 (ko) 탄화규소 단결정 웨이퍼 및 탄화규소 단결정 잉곳의 제조 방법
CN105556649B (zh) 碳化硅单晶晶片的内应力评价方法和碳化硅单晶晶片的翘曲预测方法
KR101379941B1 (ko) 탄화규소 단결정 및 탄화규소 단결정 웨이퍼
JP2010528964A (ja) 原料の溶融物から結晶を製造するための構成および方法、ならびに単結晶
KR101793798B1 (ko) 벌크 탄화규소 단결정 및 그 제조 방법
TW201823533A (zh) ＳｉＣ磊晶晶圓及其製造方法、以及大凹坑缺陷檢測方法、缺陷識別方法
US20250201555A1 (en) Group iii-v compound semiconductor single crystal substrate and manufacturing method therefor
CN112567077A (zh) SiC单晶、SiC晶锭的制造方法及SiC晶片的制造方法
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
JP4654030B2 (ja) ＳｉＣウェハおよびその製造方法
JP7095781B2 (ja) 半絶縁性ヒ化ガリウム結晶基板
JP7148427B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
Lee et al. Effect of TaC-coated crucible on SiC single crystal growth
WO2023282000A1 (ja) 炭化珪素単結晶および炭化珪素基板
TW200835820A (en) Group III nitride semiconductor substrate
JP6512369B1 (ja) 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
CN109252215A (zh) 多晶硅棒和多晶硅棒的制造方法
CN119768572A (zh) 磷化铟单晶衬底以及磷化铟单晶的制造方法
JP7179219B1 (ja) ＳｉＣデバイス及びその製造方法
CN110088363B (zh) SiC锭的制造方法
JP6500828B2 (ja) ＳｉＣ単結晶の製造方法
TW202447006A (zh) 三氧化二鎵單晶基板、三氧化二鎵單晶之製造方法及三氧化二鎵單晶基板之製造方法
JP2018095542A (ja) ｎ型ＳｉＣ単結晶の製造方法