[go: up one dir, main page]

TWI767085B - 相對其他材料具選擇性之保形蝕刻方法 - Google Patents

相對其他材料具選擇性之保形蝕刻方法 Download PDF

Info

Publication number
TWI767085B
TWI767085B TW107139095A TW107139095A TWI767085B TW I767085 B TWI767085 B TW I767085B TW 107139095 A TW107139095 A TW 107139095A TW 107139095 A TW107139095 A TW 107139095A TW I767085 B TWI767085 B TW I767085B
Authority
TW
Taiwan
Prior art keywords
silicon nitride
etching
conformal
layer
gases
Prior art date
Application number
TW107139095A
Other languages
English (en)
Other versions
TW201931464A (zh
Inventor
埃爾丁奇 卡拉卡斯
索南 Ｄ 夏爾巴
艾洛克 蘭傑
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201931464A publication Critical patent/TW201931464A/zh
Application granted granted Critical
Publication of TWI767085B publication Critical patent/TWI767085B/zh

Links

Images

Classifications

    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P50/242—
    • H10P72/0421—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本說明書描述電漿處理的方法，其提供矽氮化物的保形蝕刻且同時提供對另一層的選擇性。在一實施例中，係提供一種蝕刻，其利用包含氟、氮及氧之氣體來進行，例如氣體SF6 、N2 及 O2 之氣體混合物。具體而言，其係提供利用氣體SF6 、N2 及 O2 在高壓及無偏壓之下的電漿蝕刻。該製程係藉由來自電漿之[NO]x 分子與來自矽氮化物薄膜之[N]原子之化學反應而加速矽氮化物之蝕刻。該蝕刻係提供對例如矽及矽氧化物（例如但不限於二氧化矽）的其他材料具選擇性之保形（各向同性）蝕刻。

Description

相對其他材料具選擇性之保形蝕刻方法 [相關申請案的交互參照]
本申請案係基於2017年11月7日所提出之美國臨時專利申請案第62/582,733號、發明名稱為「Method of Conformal Etching Selective to Other Materials」以及於2018年2月7日所提出之美國臨時專利申請案第62/627,561號、發明名稱為「Method of Conformal Etching Selective to Other Materials」，並主張其優先權，上述之完整內容乃特意併入以供參照。
本發明係關於在電漿處理設備中之基板處理。尤其是提供一種達成保形選擇性蝕刻的方法。
使用電漿系統來進行基板處理早已為人所知。例如，半導體晶圓的電漿蝕刻處理是眾所周知的。歷史上，電漿蝕刻系統已被用於提供選擇性之各向異性蝕刻技術。已經開發出許多新的複雜基板整合方案。這些方案中的某些所需之蝕刻製程係對未被蝕刻之層具選擇性且同時提供保形(或各向同性)蝕刻特性。更具體地，這些方案中的某些方案需要對矽氮化物進行保形蝕 刻並同時提供對外露之矽或矽氧化物層的選擇性。具體而言，矽氮化物蝕刻在許多這些方案中扮演關鍵角色，包括硬遮罩製程以及間隔件的應用。例如，多個關鍵處理流程可能需要修整矽氮化物硬式遮罩、修整矽氮化物間隔件、去除矽氮化物間隔件、顯露出矽氮化物間隔件下面的結構、顯露出鰭片、內間隔件蝕刻等。然而，大多數能夠蝕刻矽氮化物的電漿化學品也能夠蝕刻在這些處理中經常暴露的常見材料，例如矽或矽氧化物層，並且相對於保形(各向同性)蝕刻，大多數電漿化學品係提供各向異性蝕刻。
本發明期望提供一種電漿製程，其提供矽氮化物的保形蝕刻，同時提供對其他層(例如矽或矽氧化物層)之矽氮化物選擇性蝕刻。
本文描述了創新的電漿處理方法，其提供矽氮化物的保形蝕刻，同時亦提供對另一層的選擇性。在一實施例中，係提供一種蝕刻，利用包含氟、氮及氧之氣體來進行，例如氣體SF6、N2及O2之氣體混合物。具體而言，其係提供利用氣體SF6、N2及O2在高壓及無偏壓之下的電漿蝕刻。該製程係藉由來自電漿之[NO]x分子與來自矽氮化物薄膜之[N]原子之化學反應而加速矽氮化物之蝕刻。該蝕刻係提供對例如矽及矽氧化物(例如但不限於二氧化矽)的其他材料具選擇性之保形(各向同性)蝕刻。
在一實施例中，提供一種保形選擇性矽氮化物蝕刻的方法。該方法包含提供一工件，該工件包括含有矽氮化物之第一部分以及含有矽及/或矽氧化物之第二部分。該方法更包含使用含氟氣體、含氮氣體及含氧氣體之氣體混合物在高壓及零偏壓功率下產生之非聚合微波電漿來進行保形選擇性蝕刻製程，該氣體混合物具有每種氣體混合至該氣體混合物之目標比率。該方法更包 含控制操作變數以便維持該工件之該第一部分相較於該工件之該第二部分的目標蝕刻選擇性。
在另一實施例中，係提供一種基板的處理方法。該方法包含提供一矽氮化物層以及提供一第二層，其中該第二層係由不同於該矽氮化物層之材料所構成。該方法更包含使該矽氮化物層及該第二層接受微波電漿蝕刻製程，該製程包含使用含氟氣體、含氮氣體及含氧氣體。該方法更包含控制該電漿蝕刻製程之壓力及微波功率，以提供對於該第二層具選擇性之該矽氮化物層的保形蝕刻，其中該電漿蝕刻製程之壓力係大於或等於250milliTorr。
100、400、600、700、800:基板
105:下伏層
110:Si3N4層
115:Si或SiO2層
200:Si3N4
210:SiO2
220:多晶矽
310:Si3N4對SiO2的選擇性
320:Si3N4對多晶矽的選擇性
410A:Si3N4層
410B:蝕刻後所得之Si3N4層
412:頂部區域
414:中間區域
416:底部區域
420:下伏結構
430:下伏層
510:蝕刻速率曲線
515:曲線
525:曲線
605:下伏層
610:氧化物層
615:非晶矽結構
620:矽氮化物結構
625:矽氮化物間隔件
535:曲線
705:下伏層
710:氧化物層
715:鰭片
720:矽氮化物硬遮罩
805:下伏層
810:氧化物層
815:矽奈米片
820:介於其中的鍺層
825:矽氮化物硬遮罩層
905、910、915:步驟
1005、1010、1015、1020:步驟
藉著參考下列詳細說明並結合附圖便可獲得對本發明及其優點之更完整了解，其中相似的參照號碼係指相似的特徵。然而吾人應瞭解，所附圖示僅供說明揭露概念之例示性實施例，且因此不應被視為對本範圍之限制，因所揭露之概念亦可容許其他等效實施例。
圖1A及1B說明選擇性矽氮化物蝕刻；圖2提供根據本文所揭露技術之蝕刻的例示性蝕刻速率與微波功率數據的關係；圖3提供根據本文所揭露技術之蝕刻的例示性蝕刻速率與微波功率數據的關係；圖4A及4B顯示使用根據本文所揭露技術之蝕刻前與蝕刻後的例示性結構；圖5A提供根據本文所揭露技術之蝕刻的例示性蝕刻速率與微波功率數據的關係； 圖5B提供根據本文所揭露技術之蝕刻而在結構之頂端、中間及底部之例示性矽氮化物損耗量與微波功率數據的關係；圖6A及6B顯示使用根據本文所揭露技術之蝕刻前與蝕刻後的例示性結構；圖7A及7B顯示使用根據本文所揭露技術之蝕刻前與蝕刻後的例示性結構；圖8A及8B顯示使用根據本文所揭露技術之蝕刻前與蝕刻後的例示性結構；圖9及10說明使用本文所揭露之蝕刻技術的例示性方法。
對於某些先進的製程整合流程，已發現利用本文所述之電漿處理技術可以達到更佳的結果。具體而言，本文所敘述之創新的電漿處理方法係提供矽氮化物的保形蝕刻，同時亦提供對另一層的選擇性。在一實施例中，係提供一種蝕刻，其利用包含氟、氮及氧之氣體來進行，例如氣體SF6(六氟化硫)、N2及O2之氣體混合物。例如提供利用氣體SF6、N2及O2在高壓及無偏壓之下的電漿蝕刻。此製程係藉由來自電漿之[NO]x分子與來自矽氮化物薄膜之[N]原子的化學反應而加速矽氮化物之蝕刻。該蝕刻係提供對例如矽及矽氧化物(例如但不限於二氧化矽)的其他材料具選擇性之保形(各向同性)蝕刻。
例如，電漿製程可用於矽氮化物(Si3N4)和矽(Si)或矽氧化物(SiO2)層都暴露於該電漿製程的處理流程中。在此一處理中，可以將各層無遮罩地暴露於遮罩圖案，使得兩個層都暴露於電漿製程。例如，如圖1A所示，基板100可以包含暴露之的Si3N4層110及暴露的Si或SiO2層115。亦提供一下 伏層105。接著可以在高壓且無偏壓的情況下將基板100暴露於利用SF6、N2及O2氣體的電漿蝕刻。該電漿製程將蝕刻Si3N4層110但對Si或SiO2層115具選擇性，進而產生如圖1B所示的結構。反應化學的例示性機制如下所示：2NO(g)+2N(s) → 2N2(g)+O2(g)
NO(g)+N(s) → 2N2O(g) g：氣態
NO(g)+N(s) → N2(g)+O(s) s：固態此種蝕刻係提供矽氮化物的保形蝕刻，同時仍達成對矽或矽氧化物層的選擇性。且此種蝕刻可能提供非聚合電漿。
如所述，SF6、N2及O2可能對諸多薄膜提供選擇性。下面表1所示為一組例示性蝕刻可變條件，雖然吾人將認知到其他條件亦可使用。例如，表1提供了壓力、微波功率、射頻偏壓功率、六氟化硫(SF6)流量、氮氣(N2)流量、氧氣(O2)流量、氬氣(Ar)流量、自由基分佈控制(RDC)、冷卻器溫度、靜電卡盤(ESC)中心/邊緣(C/E)溫度的例示性條件。
Figure 107139095-A0305-02-0007-1
利用這樣的條件，可以獲得如圖2和圖3所示之矽氮化物、矽氧化物和多晶矽在諸多微波功率設定值下的蝕刻速率及選擇性。如圖2所示，對於Si3N4 200、SiO2 210和多晶矽220，繪製了蝕刻速率(A/min)與微波功率 (Watts)的關係。類似地，如圖3所示，針對Si3N4對SiO2的選擇性310以及Si3N4對多晶矽的選擇性320所繪製之選擇性與微波功率(Watts)的關係圖。
且，這些條件可以提供保形(各向同性)蝕刻。因此例如圖4A所示，預蝕刻基板400可能包括位於下伏結構420及下伏層430上所提供之Si3N4層410A(預蝕刻)。圖4B說明在經受如上述之保形(各向同性)Si3N4蝕刻之後所得到的Si3N4層410B。如圖所示，從平坦表面和側壁表面去除的矽氮化物層的量可能實質相似。
利用圖5A和5B中所示的測試數據進一步顯示出這種蝕刻的保形蝕刻性質。更具體來說，圖5A顯示在300毫托(mT)下、SF6的氣流為100sccm、O2 800sccm以及N2 50sccm使用電漿在毯覆式Si3N4測試基板上的蝕刻速率。如圖所示，蝕刻速率曲線510顯示出Si3N4蝕刻速率(A/min)與微波功率(Watts)的關係。圖5B顯示在類似於圖4之具有112nm間距的結構上使用如圖5A所述之蝕刻的Si3N4損耗。更具體地，可以分析例如圖4中的Si3N4層410A的結構，以獲得在112nm間距結構的頂部區域412、中間區域414和底部區域416於蝕刻期間之氮化物損耗量。如圖5B所示，頂部區域412之Si3N4損耗量(nm)對微波功率(Watts)的關係係以曲線515顯示，中間區域414以曲線525顯示，而底部區域416則以曲線535顯示。圖5A和5B因此說明了在諸多微波功率設定下的蝕刻效果。
在所示的例示性電漿條件中，吾人應注意所提供的氣體比率為O2>N2>SF6。這種化學品可能提供具有所需選擇性的所需保形蝕刻。此外，電漿可以在相對高的壓力下提供，例如高於250毫托(mT)、較佳為300mT或更高。在一實施例中，可以在零偏壓功率下使用徑向線縫隙天線(RLSA)微波電漿系統。如本領域中已知，此種系統可以通過使用上部電極來點燃電漿，該 上部電極係使用向電漿室輸送電力之微波設計。因此，在一例示性實施例中，提供一種微波電源而在沒有偏壓電力的情況下於RLSA室中操作。
吾人將認知到本文所述的蝕刻特性對於各種基板處理整合應用是有用的。下面描述的是例示性基板處理整合應用，其可以利用本文所述的保形選擇性蝕刻技術。然而，所揭露之蝕刻技術並不限於這些特定應用。
在一實施例中，蝕刻技術可以用於修整矽氮化物間隔件的製程中。例如圖6A所示，提供基板600，其具有一或多個下伏層605、氧化物層610以及由非晶矽結構615和矽氮化物結構620形成的硬遮罩結構。如在本領域中已知者，可以在硬遮罩結構上方形成原位自由基輔助沉積(iRad)矽氮化物層並對其進行處理，以在硬遮罩結構的側壁上提供矽氮化物間隔件625。接下來，為了將矽氮化物間隔件625修整到最終所需厚度，可以使用本文所述的SF6/N2/O2電漿蝕刻技術。以此方式，矽氮化物間隔件625可以用保形(各向同性)蝕刻修整，同時提供對下伏之氧化物層610的選擇性。因此，在蝕刻之後可以得到圖6B的結構。如圖6B所示，矽氮化物間隔件625已經藉由保形蝕刻而被修整為期望的厚度，而該保形蝕刻對下伏之氧化物層610具有選擇性。在一例示性實施例中，矽氮化物間隔件625在蝕刻之前可能具有20nm的寬度，之後修整為5nm，同時僅去除5nm或更少的氧化物層610。本領域技術人員將認識到，本文提供的尺寸僅僅是例示性的，且本文所述的保形矽氮化物蝕刻技術可用於各種各樣的其他結構。
在另一應用中，所揭露之SF6/N2/O2電漿蝕刻製程可以用在鰭片(Fin)製程應用中，例如但不限於鰭式場效電晶體(FinFET)製程。如圖7A所示，可以提供基板700，其中在下伏層705上形成鰭片715(例如FinFET的Fin活動區域)。矽氮化物硬遮罩720可以覆蓋鰭片715。可以如圖所示提供氧化物層710。本文公開的蝕刻製程可用於顯露鰭片715而不蝕刻暴露的氧化物層 710。更具體地，覆蓋鰭片的矽氮化物硬遮罩720可能被移除而對暴露之氧化物層710具選擇性，如圖7B中所示。
在又一應用中，本文所揭露之蝕刻技術可以用於矽奈米片應用中。更具體來說，該蝕刻技術可以用作奈米片顯露步驟的一部分。例如，如圖8A所示，基板800可以具有下伏層805、氧化物層810、複數個矽奈米片815以及複數個介於其中的鍺層820。如圖所示，複數個矽奈米片815和介於其中的鍺層820可以被矽氮化物硬遮罩層825覆蓋。矽氮化物硬遮罩層825可以藉由例如原子層沉積形成。本文所揭露之SF6/N2/O2電漿蝕刻製程可用於保形地蝕刻矽氮化物硬遮罩層825以露出矽奈米片815，如圖8B所示。此外，矽氮化物硬遮罩層825的蝕刻可以對矽奈米片815具有選擇性。以這種方式，提供保形的選擇性矽氮化物蝕刻作為奈米片製程整合流程的一部分。
如上所述，吾人將認知到上述應用僅僅是例示性的，且許多其他製程流程和應用可以有利地運用本文所揭露之蝕刻技術。
圖9和圖10顯示本文所述之電漿蝕刻技術的使用方法。吾人應認知到，圖9和圖10的實施例僅僅是例示性的，且其他方法可以使用本文所述的技術。且，可以將額外的處理步驟添加到圖9和圖10所示的方法中，因為所描述的步驟並非獨有的。此外，步驟的順序不限於圖中所示的順序，因為可以發生不同的順序和/或可以組合或同時執行各種步驟。
如圖9所示，提供了保形選擇性矽氮化物蝕刻的方法。如圖9所示，該方法包括提供一工件的步驟905，該工件包括含有矽氮化物之第一部分以及含有矽及/或矽氧化物之第二部分。該方法還包括步驟910，使用含氟氣體、含氮氣體及含氧氣體之氣體混合物在高壓及零偏壓功率下產生之非聚合微波電漿來進行保形選擇性蝕刻製程，該氣體混合物具有每種氣體混合至該氣體 混合物之目標比率。該方法更包含步驟915，控制操作變數以便維持該工件之該第一部分相較於該工件之該第二部分的目標蝕刻選擇性。
如圖10所示，提供了一種處理基板的方法。該方法可以包括提供矽氮化物層的步驟1005和提供第二層的步驟1010，其中該第二層係由不同於該矽氮化物層之材料所構成。該方法更包含步驟1015，使該矽氮化物層及該第二層接受微波電漿蝕刻製程，該製程包含使用含氟氣體、含氮氣體及含氧氣體。該方法更包含步驟1020，控制該電漿蝕刻製程之壓力及微波功率，以提供對於該第二層具選擇性之該矽氮化物層的保形蝕刻，其中該電漿蝕刻製程之壓力係大於或等於250milliTorr。
鑑於該描述，本發明的進一步修改和替代實施例對於本領域技術人員而言將是顯而易見的。因此，該描述僅被解釋為說明性的，並且是為了教導熟習本領域技藝者實施本發明的方式。應理解，本文所示及所述之本發明的形式和方法將被視為目前較佳的實施例。等效技術可以代替本文中所示及描述者，且本發明的某些特徵可以獨立於其他特徵的使用而使用，所有這些對於熟習本領域技藝者在受益於本發明的描述之後是顯而易見的。
905、910、915‧‧‧步驟

Claims (12)

  1. 一種保形選擇性矽氮化物蝕刻的方法，包含下列步驟：提供一工件，該工件包括一含有矽氮化物之第一部分以及一含有矽及/或矽氧化物之第二部分；使用含氟氣體、含氮氣體及含氧氣體之一氣體混合物在高壓及零偏壓功率下產生之非聚合微波電漿來進行保形選擇性蝕刻製程，該氣體混合物具有每種氣體混合至該氣體混合物之目標比率，其中該氣體混合物包含SF6、N2及O2氣體，且按照體積以O2>N2>SF6的相對氣體比例來提供該等氣體；且控制操作變數以便維持該工件之該第一部分相較於該工件之該第二部分的目標蝕刻選擇性。
  2. 如申請專利範圍第1項所述之保形選擇性矽氮化物蝕刻的方法，其中該保形選擇性蝕刻製程係用以修整矽氮化物間隔件。
  3. 如申請專利範圍第1項所述之保形選擇性矽氮化物蝕刻的方法，其中該保形選擇性蝕刻製程係用以顯露一奈米片。
  4. 如申請專利範圍第1項所述之保形選擇性矽氮化物蝕刻的方法，其中該保形選擇性蝕刻製程係用以顯露一鰭片。
  5. 如申請專利範圍第4項所述之保形選擇性矽氮化物蝕刻的方法，其中該鰭片為鰭式場效電晶體的一部分。
  6. 一種基板的處理方法，包含下列步驟：提供一矽氮化物層；提供一第二層，其中該第二層係由不同於該矽氮化物層之材料所構成； 使該矽氮化物層及該第二層接受微波電漿蝕刻製程，該製程包含使用含氟氣體、含氮氣體及含氧氣體；且控制該電漿蝕刻製程之壓力及微波功率，以提供對於該第二層具選擇性之該矽氮化物層的保形蝕刻，其中該電漿蝕刻製程之該壓力係大於或等於250milliTorr。
  7. 如申請專利範圍第6項所述之基板的處理方法，其中該電漿蝕刻製程之氣體混合物包含SF6、N2及O2氣體，且其中按照體積以O2>N2>SF6的相對氣體比例來提供SF6、N2及O2氣體。
  8. 如申請專利範圍第6項所述之基板的處理方法，其中該第二層係由矽或矽氧化物所構成。
  9. 如申請專利範圍第8項所述之基板的處理方法，其中該矽氮化物層的該保形蝕刻係用以修整矽氮化物間隔件。
  10. 如申請專利範圍第9項所述之基板的處理方法，其中該電漿蝕刻製程之氣體混合物包含SF6、N2及O2氣體，且其中按照體積以O2>N2>SF6的相對氣體比例來提供SF6、N2及O2氣體。
  11. 如申請專利範圍第8項所述之基板的處理方法，其中該矽氮化物層之該保形蝕刻係用以顯露一鰭片或奈米片。
  12. 如申請專利範圍第11項所述之基板的處理方法，其中該電漿蝕刻製程之氣體混合物包含SF6、N2及O2氣體，且其中按照體積以O2>N2>SF6的相對氣體比例來提供SF6、N2及O2氣體。
TW107139095A 2017-11-07 2018-11-05 相對其他材料具選擇性之保形蝕刻方法 TWI767085B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762582733P 2017-11-07 2017-11-07
US62/582,733 2017-11-07
US201862627561P 2018-02-07 2018-02-07
US62/627,561 2018-02-07

Publications (2)

Publication Number Publication Date
TW201931464A TW201931464A (zh) 2019-08-01
TWI767085B true TWI767085B (zh) 2022-06-11

Family

ID=66327601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139095A TWI767085B (zh) 2017-11-07 2018-11-05 相對其他材料具選擇性之保形蝕刻方法

Country Status (3)

Country Link
US (1) US10699911B2 (zh)
KR (1) KR102419055B1 (zh)
TW (1) TWI767085B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527543B2 (en) 2020-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Polysilicon removal in word line contact region of memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030207585A1 (en) * 2002-05-02 2003-11-06 Applied Materials, Inc. Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials
TW201428812A (zh) * 2012-10-09 2014-07-16 東京威力科創股份有限公司 電漿處理方法、以及電漿處理裝置
US20150249017A1 (en) * 2014-03-03 2015-09-03 Tokyo Electron Limited Spacer material modification to improve k-value and etch properties
TW201612973A (en) * 2014-06-02 2016-04-01 Tokyo Electron Ltd Method for etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431772A (en) 1991-05-09 1995-07-11 International Business Machines Corporation Selective silicon nitride plasma etching process
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8501630B2 (en) 2010-09-28 2013-08-06 Tokyo Electron Limited Selective etch process for silicon nitride
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US11469079B2 (en) * 2017-03-14 2022-10-11 Lam Research Corporation Ultrahigh selective nitride etch to form FinFET devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030207585A1 (en) * 2002-05-02 2003-11-06 Applied Materials, Inc. Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials
TW201428812A (zh) * 2012-10-09 2014-07-16 東京威力科創股份有限公司 電漿處理方法、以及電漿處理裝置
US20150249017A1 (en) * 2014-03-03 2015-09-03 Tokyo Electron Limited Spacer material modification to improve k-value and etch properties
TW201612973A (en) * 2014-06-02 2016-04-01 Tokyo Electron Ltd Method for etching

Also Published As

Publication number Publication date
TW201931464A (zh) 2019-08-01
KR20190051881A (ko) 2019-05-15
US20190139779A1 (en) 2019-05-09
US10699911B2 (en) 2020-06-30
KR102419055B1 (ko) 2022-07-07

Similar Documents

Publication Publication Date Title
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
TWI761876B (zh) 半導體裝置的製造方法及電漿處理裝置
KR100748477B1 (ko) 반도체장치의 제조방법
US7598184B2 (en) Plasma composition for selective high-k etch
US20090032880A1 (en) Method and apparatus for tunable isotropic recess etching of silicon materials
US20080286978A1 (en) Etching and passivating for high aspect ratio features
US6855643B2 (en) Method for fabricating a gate structure
US20200266070A1 (en) Method for Selective Etching at an Interface Between Materials
JPS6365625A (ja) エッチング方法
JP2024506618A (ja) プラズマエッチング技術
CN105765704A (zh) 用于选择性蚀刻氧化物和氮化物材料的技术及使用该技术形成的产品
US20080146034A1 (en) Method for recess etching
JP4891906B2 (ja) 金属層を有する半導体素子の形成方法
Engelmann et al. Nitride etching with hydrofluorocarbons. I. Selective etching of nitride over silicon and oxide materials by gas discharge optimization and selective deposition of fluorocarbon polymer
JP5042162B2 (ja) 半導体加工方法
CN108321090A (zh) 半导体器件及其形成方法
JP2024505507A (ja) プラズマエッチング技法
US20050136680A1 (en) Plasma treatment and etching process for ultra-thin dielectric films
US20110171833A1 (en) Dry etching method of high-k film
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
TWI767085B (zh) 相對其他材料具選擇性之保形蝕刻方法
US20050176191A1 (en) Method for fabricating a notched gate structure of a field effect transistor
US12394631B2 (en) Selective etching of silicon-and-germanium-containing materials with increased surface purities
TWI851705B (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
JP7296602B2 (ja) ＳｉＣ基板の製造方法