[go: up one dir, main page]

TWI766028B - 鰭式場效電晶體裝置結構及其形成方法 - Google Patents

鰭式場效電晶體裝置結構及其形成方法 Download PDF

Info

Publication number
TWI766028B
TWI766028B TW107117934A TW107117934A TWI766028B TW I766028 B TWI766028 B TW I766028B TW 107117934 A TW107117934 A TW 107117934A TW 107117934 A TW107117934 A TW 107117934A TW I766028 B TWI766028 B TW I766028B
Authority
TW
Taiwan
Prior art keywords
layer
gate
conductive layer
gate electrode
forming
Prior art date
Application number
TW107117934A
Other languages
English (en)
Other versions
TW201926697A (zh
Inventor
王朝勳
趙高毅
林睿哲
高承遠
王美勻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926697A publication Critical patent/TW201926697A/zh
Application granted granted Critical
Publication of TWI766028B publication Critical patent/TWI766028B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10W20/033—
    • H10W20/037—
    • H10W20/054—
    • H10W20/069—
    • H10W20/20—
    • H10P14/432—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種鰭式場效電晶體裝置結構及其形成方法被提供。此鰭式場效電晶體裝置結構包括形成於基板之上的鰭式結構；形成於鰭式結構之上的閘極介電層；形成於閘極介電層之上的閘極電極層；以及形成於閘極電極層之上的閘極接觸結構。此閘極接觸結構包括形成於閘極電極層之上的第一導電層；形成於第一導電層之上的阻障層；以及形成於阻障層之上的第二導電層。此第二導電層藉由第一導電層電性連接至閘極電極層。

Description

鰭式場效電晶體裝置結構及其形成方法
本發明實施例係有關於一種半導體結構，且特別有關於一種鰭式場效電晶體裝置結構及其形成方法。
半導體裝置使用於各種電子應用中，例如個人電腦、行動電話、數位相機和其他電子設備。半導體裝置通常藉由以下方式而製造，包括在半導體基板上依序沉積絕緣或介電層、導電層及半導體層，使用微影製程圖案化上述各材料層，藉以在此半導體基板上形成電路組件及元件。通常在單一半導體晶圓上製造許多積體電路，並且藉由沿著切割線在積體電路之間進行切割，以將各個晶粒單一化。上述各個晶粒通常分別地封裝於，例如，多晶片模組中或其他類型的封裝中。
隨著半導體工業已經進入奈米技術製程節點，在追求更高的裝置密度、更高的效能及更低的成本等方面，來自製造及設計問題的挑戰已經導致三維設計的發展，例如，鰭式場效電晶體(fin field effect transistor,FinFET)。鰭式場效電晶體具有從基板延伸出來的薄的垂直「鰭片」。鰭式場效電晶體的通道形成於此垂直鰭片之中。閘極位於鰭片之上。鰭式場效電晶體之優點可包括降低短通道效應與更高的電流流量。
雖然現有的鰭式場效電晶體裝置及其製造方法已普遍足以達成預期的目標，然而卻無法完全滿足所有需求。
本發明之一實施例提供一種鰭式場效電晶體裝置結構(FinFET device structure)，包括：鰭式結構，形成於基板之上；閘極介電層，形成於鰭式結構之上；閘極電極層，形成於閘極介電層之上；以及閘極接觸結構，形成於閘極電極層之上，其中閘極接觸結構包括：第一導電層，形成於閘極電極層之上；阻障層，形成於第一導電層之上；以及第二導電層，形成於阻障層之上，其中第二導電層藉由第一導電層電性連接至閘極電極層。
本發明之另一實施例亦提供一種鰭式場效電晶體裝置結構，包括：鰭式結構，形成於基板之上；閘極結構，形成於鰭式結構之上；第一導電層，形成於閘極結構之上；第二導電層，形成於第一導電層之上；源極/汲極結構，形成於鰭式結構之上且相鄰於閘極結構；以及源極/汲極接觸結構，形成於鰭式結構之上且相鄰於閘極結構，其中第一導電層的頂表面高於源極/汲極接觸結構的底表面且低於源極/汲極接觸結構的頂表面。
本發明之又一實施例提供一種鰭式場效電晶體裝置結構之形成方法，包括：形成鰭式結構於基板之上；形成閘極介電層於鰭式結構之上；形成閘極電極層於閘極介電層之上；形成源極/汲極結構相鄰於閘極電極層；形成源極/汲極接觸結構於源極/汲極結構之上；形成第一導電層於閘極電極層之上， 其中第一導電層的底表面低於閘極介電層的頂表面；以及形成第二導電層於第一導電層之上，其中閘極電極層藉由第一導電層電性連接至第二導電層。
100a,100b,100c:鰭式場效電晶體裝置結構
200a,200b:鰭式場效電晶體裝置結構
300a,300b:鰭式場效電晶體裝置結構
102:基板
104:介電層
106:罩幕層
108:光阻層
110:鰭式結構
112:絕緣層
114:隔離結構
116:虛設閘極介電層
118:虛設閘極電極層
120:虛設閘極結構
122:閘極間隔物
124:源極/汲極結構
128:層間介電結構
130:溝槽
134:閘極介電層
138:閘極電極層
138a:第一層
138b:第二層
138c:第三層
140:閘極結構
142:第一介電層
143:溝槽
144:黏著層
146:金屬層
148:源極/汲極接觸結構
150:蝕刻停止層
152:第二介電層
153:第一孔洞
154:第一導電層
155:第二孔洞
156:光阻層
157:突出部分
157a:突出部分
157b:突出部分
162:阻障層
164:第二導電層
166:閘極接觸結構
168:源極/汲極導電插塞
A:區域
B:區域
C:區域
H1:第一高度
H2:第二高度
H3:第三高度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖到第1N圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之各個製程階段之立體圖。
第2A圖到2E圖繪示依據本發明之一些實施例之形成如第1J圖到第1N圖所繪示之鰭式場效電晶體裝置結構之各個製程階段之剖面圖。第2A圖繪示沿著第1J圖之II’剖線之剖面圖。
第2E’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構之剖面圖。
第2E”圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構之剖面圖。
第3A圖繪示第2E圖之區域A的放大剖面圖。
第3B圖到第3C圖繪示第2E’圖之區域B的放大剖面圖。
第3D圖到第3F圖繪示第2E”圖之區域C的放大剖面圖。
第4圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構之俯視圖。
第5A圖到第5H圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之各個製程階段之剖面圖。
第5H’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構之剖面圖。
第6圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構之俯視圖。
第7A圖到第7G圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構之各個製程階段之剖面圖。
第7G’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構之剖面圖。
第8圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構之俯視圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同部件(feature)。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本說明書敘述了一第一部件形成於一第二部件之上或上方，即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例，亦可能包含了有附加部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。另外，以下揭露的不同範例可能重複使用相同的參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理 解的是，可在進行所述的方法之前、之間或之後，提供額外的操作步驟，並且在所述的方法的其他實施例中，所述的部分步驟可被變更順序、置換或省略。
可藉由任何合適的方法將鰭片圖案化。例如，可使用一種或多種微影製程(包括雙圖案微影(double patterning)或多圖案微影(multiple patterning)製程)將鰭片圖案化。一般而言，雙圖案微影或多圖案微影製程結合微影與自對準製程，因而能夠創造具有微小節距的圖案，此圖案的節距小於，例如，使用單一直接微影製程可獲得的節距。例如，在一個實施例中，在基板上方形成犧牲層，並使用微影製程進行圖案化。使用自對準製程沿著圖案化的犧牲層形成間隔物。之後移除犧牲層，接著可使用餘留的間隔物將鰭片圖案化。
本發明實施例提供形成鰭式場效電晶體裝置結構之實施例。第1A圖到第1N圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構(FinFET device structure)100a之各個製程階段之立體圖。
請參照第1A圖，提供基板102。基板102可以由矽或其他半導體材料所形成。另外地且額外地，基板102可包括其他元素半導體，例如，鍺。在一些實施例中，基板102由化合物半導體所形成，例如，碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、砷化銦(indium arsenide)或磷化銦(indium phosphide)。在一些實施例中，基板102由合金半導體所形成，例如，矽鍺(Silicon germanium)、碳化矽鍺(silicon germanium carbide)、砷磷化鎵(gallium arsenic phosphide)或磷化鎵銦 (gallium indium phosphide)。在一些實施例中，基板102包括磊晶層(epitaxial layer)。舉例而言，基板102具有位於塊材(bulk)半導體之上的磊晶層。
之後，形成介電層104與罩幕層106於基板102之上，並且形成光阻層108於罩幕層106之上。藉由圖案化製程將光阻層108圖案化。圖案化製程包括微影製程與蝕刻製程。微影製程包括光阻塗佈(例如，旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking)、顯影(developing)光阻、潤洗(rising)、乾燥(例如，硬烘烤(hard baking))。蝕刻製程包括乾式蝕刻製程或濕式蝕刻製程。
介電層104是介於基板102與罩幕層106之間的緩衝層。另外，當移除罩幕層106時，使用介電層104作為停止層。介電層104可以由氧化矽所形成。罩幕層106可以由氧化矽、氮化矽、氮氧化矽或其他合適的材料所形成。在一些其他實施例中，在介電層104之上形成多於一個罩幕層106。
藉由沉積製程以形成介電層104及罩幕層106，例如化學氣相沉積(chemical vapor deposition,CVD)製程、高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDPCVD)製程、旋轉塗佈(spin-on)製程、濺鍍(sputtering)製程或其他合適的製程。
根據一些實施例，如第1B圖所繪示，在將光阻層108圖案化之後，藉由使用經過圖案化的光阻層108作為罩幕，以將介電層104及罩幕層106圖案化。如此一來，得到經過圖案 化的介電層104及經過圖案化的罩幕層106。然後，移除經過圖案化的光阻層108。
接著，藉由使用經過圖案化的介電層104及經過圖案化的罩幕層106作為罩幕，對基板102進行蝕刻製程，以形成鰭式結構110。蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。
在一些實施例中，使用乾式蝕刻製程蝕刻基板102。乾式蝕刻製程包括使用基於氟的(fluorine-based)氣體，例如，六氟化硫(SF6)、碳氟化物(CxFy)、三氟化氮(NF3)或上述之組合。蝕刻製程可以是藉由時間控制的(time-controlled)製程，且持續進行直到鰭式結構110達到預定的高度。在一些實施例中，鰭式結構110具有一寬度，且此寬度從上部分到往下部分逐漸增加。
根據一些實施例，如第1C圖所繪示，形成鰭式結構110之後，形成絕緣層112以覆蓋位於基板102之上的鰭式結構110。
在一些實施例中，絕緣層112由氧化矽、氮化矽、氮氧化矽、摻雜氟化物的矽酸鹽玻璃(fluoride-doped silicate glass,FSG)或其他低介電常數(low-k)介電材料所形成。可以藉由化學氣相沉積製程、旋轉塗佈玻璃(spin-on-glass)製程或其他合適的製程沉積絕緣層112。
之後，將絕緣層112薄化或平坦化，以暴露經過圖案化的罩幕層106的頂表面。在一些實施例中，藉由化學機械研磨(chemical mechanical polishing,CMP)製程將絕緣層112薄 化。之後，移除經過圖案化的介電層104及經過圖案化的罩幕層106。
根據一些實施例，如第1D圖所繪示，移除一部分的絕緣層112，以形成隔離結構114。隔離結構114可以是圍繞鰭式結構110的淺溝隔離(shallow trench isolation,STI)結構。鰭式結構110的下部分被隔離結構114所圍繞，且鰭式結構110的上部分延伸突出於隔離結構114。換言之，鰭式結構110的一部分埋設於隔離結構114之中。隔離結構114用於避免電子干擾(electrical interference)或串音干擾(crosstalk)。
根據一些實施例，如第1E圖所繪示，形成虛設閘極結構120橫跨鰭式結構110並延伸至隔離結構114之上。在一些實施例中，虛設閘極結構120包括虛設閘極介電層116及虛設閘極電極層118，其中虛設閘極電極層118位於虛設閘極介電層116之上。當形成虛設閘極結構120之後，形成閘極間隔物122於虛設閘極結構120的相對兩側壁表面之上。閘極間隔物122可以是單層或是多層。
為了改善鰭式場效電晶體裝置結構100a之速度，閘極間隔物122由低介電常數介電材料所形成。在一些實施例中，低介電常數介電材料具有低於4的介電常數值(k值)。低介電常數介電材料之例子可包括但不限於：摻雜氟化物的矽酸鹽玻璃、摻雜碳的氧化矽(carbon doped silicon oxide)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylen)、雙苯並環丁烯(bis-benzocyclobutenes,BCB)或聚醯亞胺(polyimide)。
在一些實施例中，閘極間隔物122由極低介電常數(extreme low-k,ELK)介電材料所形成，其中極低介電常數介電材料具有低於約2.5的介電常數。在一些實施例中，極低介電常數介電材料包括摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯並環丁烯、聚四氟乙烯(polytetrafluoroethylene,PTFE)(鐵氟龍)或碳氧化矽聚合物(silicon oxycarbide polymers,SiOC)。在一些實施例中，極低介電常數介電材料包括多孔形式的現有介電材料，例如，氫倍半矽氧烷(hydrogen silsesquioxane,HSQ)、多孔甲基倍半矽氧烷(porous methyl silsesquioxane,MSQ)、多孔聚芳醚(porous polyarylether,PAE)、多孔SiLK(porous SiLK)或多孔二氧化矽(SiO2)。
之後，形成源極/汲極(source/drain,S/D)結構124於鰭式結構110之上。在一些實施例中，將鰭式結構110位於虛設閘極結構120旁邊的部分凹陷化，以在鰭式結構110的兩側形成凹口，並且藉由磊晶製程在上述凹口中成長應力材料(strained material)，以形成源極/汲極結構124。此外，應力材料的晶格常數(lattice constant)可不同於基板102的晶格常數。在一些實施例中，源極/汲極結構124包括鍺(Ge)、矽鍺(SiGe)、砷化銦(InAs)、砷化銦鎵(InGaAs)、銻化銦(InSb)、砷化鎵(GaAs)、銻化鎵(GaSb)、磷化銦鋁(InAlP)、磷化銦(InP)或其他類似之物。
在形成源極/汲極結構124之後，形成接觸蝕刻停止層(未繪示)於基板102之上，且形成層間介電(inter-layer dielectric,ILD)結構128於接觸蝕刻停止層之上。在一些其他實 施例中，接觸蝕刻停止層由氮化矽、氮氧化矽及/或其他合適的材料所形成。可以藉由電漿增強化學氣相沉積(plasma enhanced CVD,PECVD)製程、低壓化學氣相沉積(low-pressure CVD,LPCVD)製程、原子層沉積製程或其他合適的製程形成接觸蝕刻停止層。
層間介電結構128可包括由多種介電材料所形成的多層結構，例如，氧化矽、氮化矽、氮氧化矽、四乙氧基化矽烷(tetraethoxysilane,TEOS)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數介電材料及/或其他合適的介電材料。低介電常數介電材料之例子可包括但不限於：摻雜氟化物的矽酸鹽玻璃、摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯並環丁烯或聚醯亞胺。可以藉由化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、旋轉塗佈製程或其他合適的製程形成層間介電結構128。
之後，對層間介電結構128進行研磨製程，直到虛設閘極結構120的頂表面暴露出來。在一些實施例中，藉由化學機械研磨製程將層間介電結構128平坦化。
之後，根據一些實施例，如第1F圖所繪示，移除虛設閘極結構120，以形成溝槽130於層間介電結構128之中。藉由蝕刻製程，例如，乾式蝕刻或濕式蝕刻製程，以移除虛設閘極介電層116及虛設閘極電極層118。
接著，根據一些實施例，如第1G圖所繪示，形成閘極結構140於溝槽130之中。閘極結構140包括閘極介電層134 及閘極電極層138。
閘極介電層134可以是單層或是多層。閘極介電層134可由以下材料所形成：氧化矽(silicon oxide,SiOx)、氮化矽(silicon nitride,SixNy)、氮氧化矽(silicon oxynitride,SiON)、具有高介電常數(high-k)的介電材料或上述之組合。在一些實施例中，藉由電漿增強化學氣相沉積製程或旋轉塗佈製程形成閘極介電層134。
閘極電極層138由導電材料所形成，例如，鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他合適的材料。在一些實施例中，閘極電極層138包括功函數層。功函數層由金屬材料所形成，且金屬材料可包括N型功函數金屬或P型功函數金屬。N型功函數金屬包括鎢、銅、鈦、銀(Ag)、鋁、鈦鋁合金(TiAl alloy)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、矽氮化鉭(TaSiN)、錳(Mn)、鋯(Zr)或上述之組合。P型功函數金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或上述之組合。
藉由沉積製程，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、高密度電漿化學氣相沉積製程、有機金屬化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)製程或電漿增強化學氣相沉積製程，以形成閘極電極層138。
接著，根據一些實施例，如第1H圖所繪示，形成第一介電層142於閘極結構140及層間介電結構128之上。
第一介電層142可以是單層或是多層。第一介電層 142可由以下材料所形成：氧化矽、氮化矽、氮氧化矽、具有低介電常數(low-k)的介電材料或上述之組合。在一些實施例中，第一介電層142由極低介電常數介電材料所形成，其中極低介電常數介電材料具有低於約2.5的介電常數。在一些實施例中，極低介電常數介電材料包括摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯並環丁烯、聚四氟乙烯(鐵氟龍)或碳氧化矽聚合物。在一些實施例中，極低介電常數介電材料包括多孔形式的現有介電材料，例如，氫倍半矽氧烷、多孔甲基倍半矽氧烷、多孔聚芳醚、多孔SiLK或多孔二氧化矽。在一些實施例中，藉由電漿增強化學氣相沉積製程或旋轉塗佈製程，以沉積第一介電層142。
之後，根據一些實施例，如第1I圖所繪示，移除一部分的第一介電層142及一部分的層間介電結構128，以形成凹槽143。如此一來，暴露出源極/汲極結構124。
之後，根據一些實施例，如第1J圖所繪示，形成黏著層144於溝槽143的側壁之上，並且形成金屬層146於黏著層144之上。源極/汲極接觸結構148是由黏著層144及金屬層146所形成。源極/汲極接觸結構148電性連接至源極/汲極結構124。源極/汲極接觸結構148的頂表面高於閘極結構140的頂表面。
之後，根據一些實施例，如第1K圖所繪示，形成蝕刻停止層150及第二介電層152於第一介電層142之上，並且在之後移除一部分的第二介電層152、一部分的蝕刻停止層150及一部分的第一介電層142，以形成第一孔洞153於閘極結構140上方。
之後，根據一些實施例，如第1L圖所繪示，選擇性地形成第一導電層154於閘極電極層138之上。更具體而言，形成第一導電層154於閘極電極層138之中與之上。第一導電層154用於以降低閘極電極層138與第二導電層164(將於之後形成，繪示於第2E圖)之間的接觸電阻。第一導電層154是閘極接觸結構166(繪示於第2E圖)的一部分。
需注意的是，如第2C圖(第1L圖之剖面圖)所繪示，選擇性地形成第一導電層154於閘極結構140的閘極電極層138之上，但是不形成第一導電層154於閘極介電層134之上。此外，第一導電層154的一部分埋設於閘極結構140之中。第一導電層154的底表面低於閘極介電層134的頂表面。第一導電層154的頂表面高於源極/汲極接觸結構148的底表面且低於源極/汲極接觸結構148的頂表面。
第一導電層154由鎢、鈷(Co)、鈦、鋁、銅、金(Au)所形成。在一些實施例中，藉由沉積製程，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、電鍍製程或其他合適的製程，以形成第一導電層154。第一導電層154之製備方法將在第2C圖中更詳細地描述。
之後，根據一些實施例，如第1M圖所繪示，移除一部分的第二介電層152及一部分的蝕刻停止層150，以形成第二孔洞155於源極/汲極接觸結構148上方。
之後，根據一些實施例，如第1N圖所繪示，形成阻障層162於第一孔洞153及第二孔洞155之中，並且形成第二導電層164於阻障層162之上。在第一孔洞153中填充阻障層162 及第二導電層164，且閘極接觸結構166是由第一導電層154、阻障層162及第二導電層164所形成。在第二孔洞155中填充阻障層162及第二導電層164，以形成源極/汲極導電插塞(S/D conductive plug)168。
閘極接觸結構166電性連接至閘極電極層138。源極/汲極導電插塞168直接位於源極/汲極接觸結構148之上。源極/汲極導電插塞168藉由源極/汲極接觸結構148電性連接至源極/汲極結構124。在一些實施例中，第二導電層164的晶粒尺寸(grain size)大於第一導電層的晶粒尺寸，藉以降低接觸電阻。
在一些實施例中，阻障層162由鉭、氮化鉭、鈦、氮化鈦、鈷鎢(cobalt tungsten,CoW)或其他合適的材料所形成。在一些實施例中，藉由沉積製程，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、電鍍製程或其他合適的製程，以形成阻障層162。
在一些實施例中，第二導電層164由鎢、鈷、鈦、鋁、銅、鉭、鉑(Pt)、鉬(Mo)、銀、錳、鋯、釕或其他合適的材料所形成。在一些實施例中，藉由沉積製程，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、電鍍製程或其他合適的製程，以形成第二導電層164。第一導電層154的材料可與第二導電層164的材料相同或不同。
第一界面位於第一導電層154與閘極電極層138之間，第二界面位於第一導電層154與第二導電層164之間。第一界面具有第一電阻，第二界面具有第二電阻，且第二電阻低於 第一電阻。因此，藉由形成第一導電層154，能夠降低閘極電極層138與第二導電層164之間的接觸電阻。
需注意的是，隨著閘極結構140之尺寸逐漸降低，將閘極材料填入溝槽130的填充變得越來越困難。如此一來，沒有足夠的空間填充低電阻材料。因此，本發明實施例的第一導電層154形成於閘極電極層138與第二導電層164之間，藉以降低閘極電極層138與閘極接觸結構166的第二導電層164之間的接觸電阻。
第2A圖到2E圖繪示依據本發明之一些實施例之形成如第1J圖到第1N圖所繪示之鰭式場效電晶體裝置結構100a之各個製程階段之剖面圖。第2A圖繪示沿著第1J圖之II’剖線之剖面圖。
根據一些實施例，如第2A圖所繪示，形成黏著層144於溝槽143的側壁中，並且形成金屬層146於黏著層144之上。源極/汲極接觸結構148是由黏著層144及金屬層146所形成。源極/汲極接觸結構148電性連接至源極/汲極結構124。
之後，根據一些實施例，如第2B圖所繪示，形成蝕刻停止層150及第二介電層152於第一介電層142之上，並且藉由移除一部分的第二介電層152、一部分的蝕刻停止層150及一部分的第一介電層142，以形成第一孔洞153直接位於閘極結構140之上。第一孔洞153暴露出閘極電極層138的頂表面。第一孔洞153具有由上往下逐漸縮窄的(tapered)寬度。換言之，第一孔洞153具有頂部寬度及底部寬度，且頂部寬度大於底部寬度。
之後，根據一些實施例，如第2C圖所繪示，選擇性地形成第一導電層154於閘極電極層138之上。第一導電層154的一部分埋設於閘極電極層138之中。第一導電層154的一部分延伸至高於閘極介電層134的頂表面之上。第一導電層154的底表面低於閘極介電層134的頂表面。第一導電層154用於降低閘極電極層138與閘極接觸結構166的第二導電層164(將於之後形成，繪示於第2E圖)之間的接觸電阻。
在形成第一導電層154之前，第一孔洞153暴露出閘極電極層138的頂表面。在一些實施例中，對閘極電極層138的頂表面進行表面處理製程，以利於後續形成第一導電層154的沉積製程。在一些實施例中，藉由使用氧氣(O2)電漿、氮氣與氧氣(N2 and O2)電漿、或氨氣(NH3)電漿，以進行表面處理製程。
在一些實施例中，形成原生氧化物層於閘極電極層138的頂表面之上，但是原生氧化物層並未均勻地分佈。為了增厚原生氧化物層，在一些實施例中，使用氧氣電漿，以形成均勻的氧化物層於閘極電極層138的頂表面之上。之後，移除均勻的氧化物層，並且用第一導電層154取代上述均勻的氧化物層，以形成均勻的第一導電層154。
在一些實施例中，使用氮氣電漿或是氨氣電漿。藉由氮氣電漿或是氨氣電漿破壞閘極電極層138的化學鍵結，並且與第一導電層154形成新的化學鍵結。
在一些實施例中，表面處理製程在溫度為約150℃至約350℃的範圍進行操作。在一些實施例中，表面處理製程 在壓力為約50毫托耳(mtorr)至約4000毫托耳(mtorr)的範圍進行操作。在一些實施例中，表面處理製程在射頻功率(RF power)為約50瓦(W)至約5000瓦(W)的範圍進行操作。在一些實施例中，表面處理製程的氣體流量為約100sccm至約10000sccm的範圍。在一些實施例中，表面處理製程的操作時間為約10秒至約50秒的範圍。
在表面處理製程之後，進行沉積製程，以形成第一導電層154於閘極電極層138之上。在沉積製程期間，移除原生氧化物層，並且用第一導電層154取代原生氧化物層，因此，第一導電層154的一部分埋設於閘極結構140之中。上述沉積可以選擇性地在閘極電極層138之上進行沉積，而不在閘極介電層134之上進行沉積。
在一些實施例中，上述沉積製程為原子層沉積製程。使用前驅物氣體進行原子層沉積製程。前驅物氣體可包括具有金屬元素及鹵素元素之化合物。上述化合物可以是五氯化鎢(WCl5)、六氟化鎢(WF6)、四氯化鈦(TiCl4)或其他合適的材料。再者，前驅物氣體可包括氫氣(H2)或矽甲烷(SiH4)。在一些實施例中，前驅物氣體包括五氯化鎢與氫氣。在一些其他實施例中，前驅物氣體包括六氟化鎢與矽甲烷。
在一些實施例中，沉積製程在溫度為約400℃至約520℃的範圍進行操作。在一些實施例中，沉積製程在壓力為約5托耳(torr)至約50托耳(torr)的範圍進行操作。在一些實施例中，沉積製程之操作時間為約10分鐘至約120分鐘的範圍。
之後，根據一些實施例，如第2D圖所繪示，藉由 移除一部分的第二介電層152及一部分的蝕刻停止層150，以形成第二孔洞155直接位於源極/汲極接觸結構148之上。第一孔洞153比第二孔洞155深。第二孔洞155暴露出源極/汲極接觸結構148的頂表面。第二孔洞155具有由上往下逐漸縮窄的寬度。
之後，根據一些實施例，如第2E圖所繪示，使用阻障層162及第二導電層164填滿第一孔洞153，並且使用阻障層162及第二導電層164填滿第二孔洞155，以形成源極/汲極導電插塞168。
閘極結構140具有第一高度H1，第一導電層154具有第二高度H2。第一介電層142具有第三高度H3。在一些實施例中，第一高度H1為約10nm至約35nm的範圍。在一些實施例中，第二高度H2為約2nm至約5nm的範圍。在一些實施例中，第三高度H3為約5nm至約25nm的範圍。
需注意的是，第二導電層164與第一導電層154之間的接觸電阻低於第一導電層154與閘極結構140的閘極電極層138之間的接觸電阻。因此，藉由在閘極接觸結構166與閘極電極層138之間設置第一導電層154，能夠大幅降低閘極接觸結構166與閘極電極層138之間的接觸電阻。當介於閘極接觸結構166的第二導電層164與閘極電極層138之間的接觸電阻降低時，能夠提升鰭式場效電晶體裝置結構100a之效能。
再者，藉由形成第一導電層，能夠減少或消除形成於閘極電極層138之上的原生氧化物層。此外，因為形成第一導電層164，能夠降低用於填充第二導電層164的第一孔洞153的深寬比。
第2E’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構100b之剖面圖。第2E’圖之鰭式場效電晶體裝置結構類似於第2E圖之鰭式場效電晶體裝置結構，差別在於，閘極電極層138包括第一層138a及第二層138b。第一導電層154形成於閘極電極層138的第一層138a及第二層138b之上。
閘極電極層138的第一層138a與第二層138b由不同的功函數材料所形成。功函數材料可包括N型功函數金屬或P型功函數金屬。N型功函數金屬包括鎢、銅、鈦、銀、鋁(Al)、鈦鋁合金、氮化鈦鋁、碳化鉭、碳氮化鉭、矽氮化鉭、錳、鋯或上述之組合。P型功函數金屬包括氮化鈦、氮化鎢、氮化鉭、釕或上述之組合。
第2E”圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構100c之剖面圖。第2E”圖之鰭式場效電晶體裝置結構類似於第2E圖之鰭式場效電晶體裝置結構，差別在於，在第2E”圖中，閘極電極層138包括第一層138a、第二層138b及第三層138c。第一導電層154形成於閘極電極層138的第一層138a、第二層138b及第三層138c之上。第一層138a、第二層138b與第三層138c由不同材料所形成。
第3A圖繪示第2E圖之區域A的放大剖面圖。第一導電層154直接位於閘極電極層138之上。第一導電層154並未形成於閘極介電層134及閘極間隔物122之上。第一導電層154的一部分形成於閘極結構140之中。
第3B圖到第3C圖繪示第2E’圖之區域B的放大剖面 圖。如第3B圖所繪示，第一導電層154形成於閘極電極層138的第一層138a及第二層138b之上。
如第3C圖所繪示，第一導電層154形成於閘極電極層的第一層138a及第二層138b之上。第一導電層154包括埋設部分，此埋設部分低於閘極介電層134的頂表面，且此埋設部分具有突出部分157延伸遠離閘極介電層134的頂表面。突出部分157穿入閘極電極層138的第一層138a之中，但是並未穿入第二層138b與閘極介電層134之中。由於閘極電極層138的第一層138a的材料不同於第二層138b的材料，因此位於閘極電極層138的第一層138a之上的原生氧化物層的第一部分的深度不同於位於第二層138b之上的原生氧化物層的第二部分之深度。如此具有不同深度的原生氧化物層被第一導電層154所取代，因此，所形成的第一導電層154具有不同的深度。如此一來，第一導電層154具有不平坦的頂表面與不平坦的底表面。
第3D圖到第3F圖繪示第2E”圖之區域C的放大剖面圖。如上所述，閘極結構140包括閘極介電層134、閘極電極層138的第一層138a、第二層138b及第三層138c。
如第3D圖所繪示，第一導電層154形成於閘極電極層138的第一層138a、第二層138b及第三層138c之上。閘極電極層138的第三層138c的外側表面大致上對準於第一導電層154的外側表面。
如第3E圖所繪示，突出部分157穿入閘極電極層138之中。如第3F圖所繪示，有兩個突出部分157a、157b穿入第二層138b之中。
第4圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構之100a俯視圖。第一導電層154形成於閘極結構140之上，且閘極接觸結構166形成於第一導電層154之上。第一導電層154之俯視圖可具有多種不同形狀，例如，圓形、方形、矩形或其他形狀。
閘極結構140具有第一寬度W1(也稱為閘極長度)。第一導電層154具有第二寬度W2。閘極接觸結構166的頂表面具有第三寬度W3。源極/汲極導電插塞168具有第四寬度W4。第一寬度W1大於第二寬度W2。第三寬度W3大於第二寬度W2，且第一寬度W1大於第三寬度W3。第四寬度W4大於第三寬度W3。在一些實施例中，閘極結構140的第一寬度W1(也稱為閘極長度)為約13nm至約28nm的範圍。在一些實施例中，第一導電層154的第二寬度W2為約10nm至約16nm的範圍米。在一些實施例中，第四寬度W4為約12nm至約18nm的範圍。
第5A圖到第5H圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構200a之各個製程階段之剖面圖。用以形成鰭式場效電晶體裝置結構200a之一些製程與材料是類似於或相同於用以形成鰭式場效電晶體裝置結構100a之製程與材料，因此不再贅述。
根據一些實施例，如第5A圖所繪示，形成第一孔洞153於閘極結構140之上。第一孔洞153暴露出閘極電極層138的頂表面。第一孔洞153具有由上往下逐漸縮窄的寬度。
之後，根據一些實施例，如第5B圖所繪示，形成第一導電層154於第一孔洞153的側壁表面與底表面之上。第一 導電層154順應性地形成於第二介電層152的頂表面與第一孔洞153的側壁表面之上。
之後，根據一些實施例，如第5C圖所繪示，形成光阻層156於第一導電層154之上與第一孔洞153的一部分之中。使用光阻層156作為保護層，藉以保護第一導電層154在後續製程中不會受到蝕刻。
之後，根據一些實施例，如第5D圖所繪示，移除一部分的第一導電層154。第一導電層154位於第二介電層152之上的一部分被移除，但是被光阻層156所保護之第一導電層154的另一部分並未被移除。殘餘的第一導電層154具有U型結構，且光阻層156位於此U型結構之中。
之後，根據一些實施例，如第5E圖所繪示，移除光阻層156。如此一來，暴露上述U型第一導電層154。需注意的是，U型第一導電層154的側壁的厚度薄於U型第一導電層154的底部分之厚度。
之後，根據一些實施例，如第5F圖所繪示，移除一部分的第一導電層154。由於U型第一導電層154的側壁的厚度薄於U型第一導電層154的底部分的厚度，因此，即使移除側壁部分，底部分仍然存在。因此，第一導電層154形成於閘極電極層138之上。
之後，根據一些實施例，如第5G圖所繪示，形成第二孔洞155於源極/汲極接觸結構148之上。
接著，根據一些實施例，如第5H圖所繪示，形成阻障層162於第一孔洞153與第二孔洞155之中，並且形成第二 導電層164於阻障層162之上。藉由在第一孔洞153之中填充阻障層162及第二導電層164，以形成閘極接觸結構166的頂部部分。藉由在第二孔洞155之中填充阻障層162及第二導電層164，以形成源極/汲極導電插塞168。
第二導電層164藉由第一導電層154電性連接至閘極結構140的閘極電極層138。源極/汲極導電插塞168直接位於源極/汲極接觸結構148之上。源極/汲極導電插塞168藉由源極/汲極接觸結構148電性連接至源極/汲極結構124。
第5H’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構200b之剖面圖。第5H’圖之鰭式場效電晶體裝置結構類似於第5H圖之鰭式場效電晶體裝置結構，差別在於，閘極電極層138包括第一層138a及第二層138b。第一導電層154形成於第一層138a及第二層138b之上。
第6圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構200a或200b之俯視圖。第一導電層154形成於閘極結構140與閘極接觸結構166之間。第一導電層154的寬度小於閘極結構140的寬度。源極/汲極導電插塞168形成於源極/汲極接觸結構148之上。源極/汲極導電插塞168的寬度大於源極/汲極接觸結構148的寬度。
第7A圖到第7G圖繪示依據本發明之一些實施例之形成鰭式場效電晶體裝置結構300a之各個製程階段之剖面圖。用以形成鰭式場效電晶體裝置結構300a之一些製程與材料是類似於或相同於用以形成鰭式場效電晶體裝置結構100a之製程與材料，因此不再贅述。
根據一些實施例，如第7A圖所繪示，形成第一孔洞153於閘極結構140之上。第一孔洞153暴露出閘極電極層138的頂表面。第一孔洞153具有由上往下逐漸縮窄的寬度。
之後，根據一些實施例，如第7B圖所繪示，形成第一導電層154於第一孔洞153的側壁表面與底表面之上。第一導電層154包括第一層154a及第二層154b，其中第二層154b形成於第一層154a之上。第一層154a與第二層154b由不同材料所形成。在一些實施例中，第一層154a由鈦所形成，第二層由154b氮化鈦所形成。鈦能夠抓取在閘極電極層138的頂表面的氧，而形成氧化鈦(TiOx)，藉以降低介於第一層154a與閘極電極層138之間的接觸電阻。
之後，根據一些實施例，如第7C圖所繪示，形成光阻層156於第一導電層154之上與第一孔洞153的一部分之中。使用光阻層156作為保護層，藉以保護第一導電層154在後續製程中不會受到蝕刻。
之後，根據一些實施例，如第7D圖所繪示，移除一部分的第一導電層154。第一導電層154位於第二介電層152之上的一部分被移除，但是被光阻層156所保護之第一導電層154的另一部分並未被移除。更具體而言，第一層154a與第二層154b各自具有U型結構，且光阻層156位於上述U型結構之中。
之後，根據一些實施例，如第7E圖所繪示，移除光阻層156。如此一來，暴露出上述U型的第一導電層154。第二層154b埋設於第一層154a中。第一層154a圍繞第二層154b。
之後，根據一些實施例，如第7F圖所繪示，形成第二孔洞155於源極/汲極接觸結構148之上。
之後，根據一些實施例，如第7G圖所繪示，形成第二導電層164於第一導電層154之上，並且形成源極/汲極導電插塞168於源極/汲極接觸結構148之上。
第7G’圖繪示依據本發明之一些實施例之經修飾的鰭式場效電晶體裝置結構300b之剖面圖。第7G’圖之鰭式場效電晶體裝置結構類似於第7G圖之鰭式場效電晶體裝置結構，差別在於，閘極電極層138包括第一層138a及第二層138b。第一導電層154形成於第一層138a及第二層138b之上。
第8圖繪示依據本發明之一些實施例之鰭式場效電晶體裝置結構300a或300b之俯視圖。包括第一層154a與第二層154b的第一導電層154形成於閘極結構140與第二導電層164之間。第一層154a在俯視圖中具有環狀結構，且第一層154a圍繞第二層154b。
在第一實施例中，選擇性地形成第一導電層154於閘極電極層及/或功函數層之上。第一導電層154的一部分埋設於閘極結構140之中。第一導電層154的底表面低於閘極介電層134的頂表面與閘極間隔物122的頂表面。在一些實施例中，第一導電層154具有突出部分，此突出部分穿入閘極電極層(或功函數層)之中。
在第二實施例中，全部的第一導電層154均位於閘極結構140之上。在第三實施例中，第一導電層154包括U型的第一層，以及被上述第一層所圍繞的第二層。第一導電層154 夾設於閘極電極層138與第二導電層164之間，藉以降低接觸電阻。
本發明提供鰭式場效電晶體裝置結構及其製造方法的實施例。鰭式場效電晶體裝置結構包括形成於鰭式結構之上的閘極結構，以及形成於閘極結構之上的導電層。閘極結構包括閘極介電層與閘極電極層(或功函數層)。第一導電層形成於閘極電極層之上，但並未形成於閘極介電層之上。第二導電層形成於第一導電層之上。由第一導電層、阻障層與第二導電層形成閘極接觸結構。藉由形成第一導電層，以提升閘極結構的閘極電極層與第二導電層之間的接觸電阻。此外，藉由形成第一導電層，以降低或消除形成於閘極電極層之上的原生氧化物層。此外，因為形成第一導電層，能降低用於填充第二孔洞之第二導電層的深寬比。因此，能改善鰭式場效電晶體裝置結構之效能。
在本發明的一些實施例中，提供一種鰭式場效電晶體裝置結構。上述鰭式場效電晶體裝置結構包括形成於基板之上的鰭式結構，以及形成於上述鰭式結構之上的閘極介電層。上述鰭式場效電晶體裝置結構更包括形成於上述閘極介電層之上的閘極電極層，以及形成於上述閘極電極層之上的閘極接觸結構。上述閘極接觸結構更包括形成於上述閘極電極層之上的第一導電層；形成於上述第一導電層之上的阻障層；以及形成於上述阻障層之上的第二導電層。上述第二導電層藉由上述第一導電層電性連接至上述閘極電極層。
如本發明的一些實施例所述之鰭式場效電晶體裝 置結構，其中上述第一導電層的一部分埋設於上述閘極電極層之中。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，更包括源極/汲極結構以及源極/汲極接觸結構。上述源極/汲極結構形成於上述鰭式結構之上且相鄰於上述閘極電極層。上述源極/汲極接觸結構形成於上述源極/汲極結構之上。上述源極/汲極接觸結構電性連接至上述源極/汲極結構，且上述源極/汲極接觸結構的頂表面高於上述第一導電層的頂表面。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，更包括源極/汲極導電插塞，形成於上述源極/汲極接觸結構之上，其中上述第二導電層的頂表面與上述源極/汲極導電插塞的頂表面等高。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，其中上述第二導電層的晶粒尺寸大於上述第一導電層的晶粒尺寸。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，其中上述第一導電層包括埋設部分，上述埋設部分低於上述閘極介電層的頂表面，且上述埋設部分具有突出部分延伸遠離於上述閘極介電層的上述頂表面。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，更包括形成於上述閘極結構之上的第一介電層；形成於上述第一介電層之上的蝕刻停止層；以及形成於上述蝕刻停止層之上的第二介電層。其中上述第二導電層穿過上述蝕刻停 止層與上述第二介電層。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，更包括形成於上述基板之上的隔離結構。其中上述閘極電極層與上述源極/汲極接觸結構形成上述隔離結構之上。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，其中上述第一導電層並未形成於上述閘極介電層之上。
如本發明的一些實施例所述之鰭式場效電晶體裝置結構，其中上述閘極電極層包括第一層以及第二層。其中上述第二層包圍上述第一層。上述第一導電層包括突出部分，且上述突出部分延伸到上述第一層中。
在本發明的另一些實施例中，提供一種鰭式場效電晶體裝置結構。上述鰭式場效電晶體裝置結構包括形成於基板之上的鰭式結構，以及形成於上述鰭式結構之上的閘極結構。上述鰭式場效電晶體裝置結構更包括形成於上述閘極結構之上的第一導電層，以及形成於上述第一導電層之上的第二導電層。上述鰭式場效電晶體裝置結構更包括源極/汲極結構以及源極/汲極接觸結構。上述源極/汲極結構形成於上述鰭式結構之上且相鄰於上述閘極結構。上述源極/汲極接觸結構形成於上述鰭式結構之上且相鄰於上述閘極結構。其中上述第一導電層的頂表面高於上述源極/汲極接觸結構的底表面且低於上述源極/汲極接觸結構的頂表面。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中上述第一導電層包括形成於上述閘極結構之上 的第一層，以及形成於上述第一層之中的第二層。其中上述第一層具有U型結構，且其中上述第二層埋設於上述第一層之中。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中上述閘極結構具有第一寬度，上述第一導電層具有第二寬度，上述第二導電層的頂表面具有第三寬度，且上述第一寬度大於上述第二寬度，且上述第三寬度大於上述第二寬度。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，更包括形成於上述源極/汲極接觸結構之上的源極/汲極導電插塞，其中上述第二導電層的頂表面與上述源極/汲極導電插塞的頂表面等高。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中介於上述第一導電層與上述閘極結構之間存在第一界面，且介於上述第一導電層與上述第二導電層之間存在第二界面。其中上述第一界面具有第一電阻值，上述第二界面具有第二電阻值，以及上述第二電阻值小於上述第一電阻值。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中上述閘極結構包括：形成於上述鰭式結構之上的閘極介電層，以及形成於上述閘極介電層之上的閘極電極層，其中上述第一導電層直接接觸上述閘極電極層。
在本發明的又一些實施例中，提供一種鰭式場效電晶體裝置結構之形成方法。上述方法包括形成鰭式結構於基板之上，以及形成閘極介電層於上述鰭式結構之上。上述方法 更包括形成閘極電極層於上述閘極介電層之上，以及形成源極/汲極結構相鄰於上述閘極電極層。上述方法更包括形成源極/汲極接觸結構於上述源極/汲極結構之上，以及形成第一導電層於上述閘極電極層之上。其中上述第一導電層的底表面低於上述閘極介電層的頂表面。上述方法更包括形成第二導電層於上述第一導電層之上，其中上述閘極電極層藉由上述第一導電層電性連接至上述第二導電層。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中形成上述第一導電層於上述閘極電極層之上的步驟包括：在上述閘極電極層的頂表面上進行表面處理製程；以及選擇性地形成導電材料於上述閘極電極層的上述頂表面之上。其中上述導電材料形成於上述閘極電極層之上，且並未形成於上述閘極介電層之上。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，其中形成上述閘極介電層於上述鰭式結構之上以及形成上述閘極電極層於上述閘極介電層之上的步驟包括：形成虛設閘極結構於上述鰭式結構之上；形成一對閘極間隔物於上述虛設閘極結構之相對兩側；移除上述虛設閘極，以在上述閘極間隔物之中形成溝槽；填充閘極介電層於上述溝槽之中；以及形成閘極電極層於上述閘極介電層之上。
如本發明的另一些實施例所述之鰭式場效電晶體裝置結構，更包括形成源極/汲極導電插塞於上述源極/汲極接觸結構之上，其中上述源極/汲極導電插塞電性接觸上述源極/汲極接觸結構。其中上述第一導電層的頂表面高於上述源極/ 汲極接觸結構的底表面且低於上述源極/汲極接觸結構的頂表面。
前述內文概述了許多實施例的部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a:鰭式場效電晶體裝置結構
110:鰭式結構
122:閘極間隔物
124:源極/汲極結構
128:層間介電結構
134:閘極介電層
138:閘極電極層
140:閘極結構
142:第一介電層
148:源極/汲極接觸結構
150:蝕刻停止層
152:第二介電層
154:第一導電層
162:阻障層
164:第二導電層
166:閘極接觸結構
168:源極/汲極導電插塞
A:區域
H1:第一高度
H2:第二高度
H3:第三高度

Claims (10)

  1. 一種鰭式場效電晶體裝置結構，包括：一鰭式結構，形成於一基板之上；一閘極介電層，形成於該鰭式結構之上；一閘極電極層，形成於該閘極介電層之上；多個閘極間隔物層，形成於該閘極電極層的相對側壁表面之上且藉由該閘極介電層與該閘極電極層的所述側壁表面分開；一第一介電層，形成於該閘極電極層之上；以及一閘極接觸結構，形成於該閘極電極層之上，其中該閘極接觸結構包括：一第一導電層，形成於該閘極電極層之上，包括在該第一介電層中的一第一部分及從該第一介電層的該第一部分及外部延伸的一第二部分，其中該第一導電層的該第一部分從該些閘極間隔物層突出且該第一導電層的該第二部分被該閘極介電層圍繞，其中該第一導電層的該第二部分的一底表面低於該些閘極間隔物層的多個頂部；一阻障層，形成於該第一介電層中的該第一導電層之上；以及一第二導電層，形成於該阻障層之上，其中該第二導電層藉由該第一導電層電性連接至該閘極電極層。
  2. 如請求項1之鰭式場效電晶體裝置結構，其中該第一導電層的該第二部分嵌入該閘極電極層。
  3. 如請求項1或2之鰭式場效電晶體裝置結構， 其中該第二導電層的晶粒尺寸大於該第一導電層的晶粒尺寸。
  4. 一種鰭式場效電晶體裝置結構，包括：一鰭式結構，形成於一基板之上；一閘極介電層，形成於該鰭式結構之上；一閘極電極層，形成於該閘極介電層之上；一介電層，形成於該閘極電極層之上；一第一導電層，形成於該閘極電極層之上及該介電層中，其中該第一導電層包括：一第一層，電性連接至該閘極電極層；及一第二層，嵌入該第一層；一阻障層，形成於該第一導電層之上及該介電層中，其中該阻障層與該介電層之間的一第一界面對準該第一層與該介電層之間的一第二界面，而該第一界面與該第二界面對準該閘極電極層的一側壁，且其中該第一界面、該第二界面及該閘極電極層的該側壁沿著相同方向延伸；以及一第二導電層，位於該阻障層之上，其中該第二導電層電性連接至該第一導電層。
  5. 一種鰭式場效電晶體裝置結構，包括：一鰭式結構，形成於一基板之上；一閘極結構，形成於該鰭式結構之上；一第一導電層，形成於該閘極電極層之上；一第二導電層，形成於該第一導電層之上；一阻障層，形成於該第一導電層與該第二導電層之間； 一源極/汲極結構，形成於該鰭式結構之上且相鄰於該閘極結構；一源極/汲極接觸結構，形成於該鰭式結構之上且相鄰於該閘極結構，其中該源極/汲極接觸結構的一頂表面高於該阻障層的一底表面且低於該阻障層的一頂表面；以及一介電層，形成於該閘極結構之上且圍繞該第一導電層、該阻障層、及該源極/汲極接觸結構。
  6. 一種鰭式場效電晶體裝置結構的形成方法，包括：形成一鰭式結構於一基板之上；形成一閘極介電層於該鰭式結構之上；形成一閘極電極層於該閘極介電層之上；形成一源極/汲極結構相鄰於該閘極電極層；形成一源極/汲極接觸結構於該源極/汲極結構之上；在形成該源極/汲極接觸結構之後，形成一第一導電層與該閘極電極層直接接觸，其中該第一導電層的一底表面低於該閘極介電層的一頂表面；形成一阻障層於該第一導電層之上，其中該阻障層的一底表面的寬度等於該第一導電層的一頂表面的寬度；以及形成一第二導電層於該第一導電層之上，其中該閘極電極層藉由該第一導電層電性連接至該第二導電層。
  7. 如請求項6之鰭式場效電晶體裝置結構的形成方法，其中形成該第一導電層與該閘極電極層直接接觸包括： 在該閘極電極層的一頂表面上進行一表面處理製程；以及選擇性地形成一導電材料於該閘極電極層的該頂表面之上，其中該導電材料形成於該閘極電極層之上，且間接地(indirectly)形成於該閘極介電層之上。
  8. 一種鰭式場效電晶體裝置結構的形成方法，包括：形成多個閘極間隔物於一鰭式結構上，該鰭式結構形成於一基板之上；形成一閘極介電層於該鰭式結構之上；形成一閘極電極層於該閘極介電層之上；形成一源極/汲極結構相鄰於該閘極電極層；形成一源極/汲極接觸結構於該源極/汲極結構之上；在形成該源極/汲極接觸結構之後，形成一第一導電層與該閘極電極層直接接觸，其中該第一導電層的一第一部分從該些閘極間隔物突出且該第一導電層的一第二部分被該閘極介電層圍繞；以及形成一阻障層於該第一導電層之上，其中該阻障層的一頂部的寬度大於該第一導電層的一頂表面的寬度。
  9. 一種鰭式場效電晶體裝置結構的形成方法，包括：形成一閘極結構於一鰭式結構之上，該鰭式結構形成於一基板之上；形成一源極/汲極結構於該鰭式結構之上且相鄰於該閘極結構； 形成一介電層於該閘極結構及該源極/汲極結構之上；形成一源極/汲極接觸結構於該介電層中且相鄰於該閘極結構；在形成該源極/汲極接觸結構之後，形成一第一導電層及一第二導電層於該介電層中及該閘極結構之上；以及在形成該第二導電層之前，形成一阻障層於該第一導電層之上，其中該阻障層垂直地重疊該第一導電層的多個側壁。
  10. 如請求項9之鰭式場效電晶體裝置結構的形成方法，其中該閘極結構具有一第一寬度，該第一導電層的一頂表面具有一第二寬度，該第二導電層的一頂表面具有一第三寬度，該第一寬度大於該第二寬度，且該第三寬度大於該第二寬度。
TW107117934A 2017-11-24 2018-05-25 鰭式場效電晶體裝置結構及其形成方法 TWI766028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/821,994 US10505045B2 (en) 2017-11-24 2017-11-24 Fin field effect transistor (FinFET) device structure with conductive layer between gate and gate contact
US15/821,994 2017-11-24

Publications (2)

Publication Number Publication Date
TW201926697A TW201926697A (zh) 2019-07-01
TWI766028B true TWI766028B (zh) 2022-06-01

Family

ID=66633451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117934A TWI766028B (zh) 2017-11-24 2018-05-25 鰭式場效電晶體裝置結構及其形成方法

Country Status (3)

Country Link
US (3) US10505045B2 (zh)
CN (1) CN109841678A (zh)
TW (1) TWI766028B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
KR102755667B1 (ko) * 2019-01-25 2025-01-20 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
CN112018036A (zh) * 2019-05-30 2020-12-01 台湾积体电路制造股份有限公司 半导体装置结构的制造方法
US11251305B2 (en) * 2019-10-25 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
EP3817038A1 (en) * 2019-10-29 2021-05-05 Imec VZW A method for producing self-aligned gate and source/drain via connections for contacting a fet transistor
US11018222B1 (en) * 2019-12-27 2021-05-25 Intel Corporation Metallization in integrated circuit structures
US11935941B2 (en) * 2020-08-14 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing thereof
CN115692417A (zh) * 2021-07-29 2023-02-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20240045800A (ko) * 2022-09-30 2024-04-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20240379791A1 (en) * 2023-05-10 2024-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099414A1 (en) * 2005-10-31 2007-05-03 Kai Frohberg Semiconductor device comprising a contact structure based on copper and tungsten
US20160293721A1 (en) * 2011-09-15 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
TW201732905A (zh) * 2016-03-07 2017-09-16 台灣積體電路製造股份有限公司 半導體裝置結構之形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067225A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 半導体装置およびその製造方法
US8541303B2 (en) * 2011-09-28 2013-09-24 United Microelectronics Corp. Method for fabricating MOS transistor
US8748309B2 (en) * 2012-09-14 2014-06-10 GlobalFoundries, Inc. Integrated circuits with improved gate uniformity and methods for fabricating same
KR102337459B1 (ko) * 2015-12-10 2021-12-08 삼성전자주식회사 반도체 장치 제조 방법
KR102593707B1 (ko) * 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
CN108074820A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099414A1 (en) * 2005-10-31 2007-05-03 Kai Frohberg Semiconductor device comprising a contact structure based on copper and tungsten
US20160293721A1 (en) * 2011-09-15 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
TW201732905A (zh) * 2016-03-07 2017-09-16 台灣積體電路製造股份有限公司 半導體裝置結構之形成方法

Also Published As

Publication number Publication date
US11271112B2 (en) 2022-03-08
TW201926697A (zh) 2019-07-01
US10505045B2 (en) 2019-12-10
CN109841678A (zh) 2019-06-04
US20200058794A1 (en) 2020-02-20
US12176435B2 (en) 2024-12-24
US20190165176A1 (en) 2019-05-30
US20220271164A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
TWI766028B (zh) 鰭式場效電晶體裝置結構及其形成方法
US12476141B2 (en) Fin field effect transistor (FinFET) device structure with interconnect structure
US12300538B2 (en) Fin field effect transistor (FinFET) device structure with protection layer and method for forming the same
US12107166B2 (en) Fin field effect transistor (FinFET) device structure with isolation layer and method for forming the same
US11011636B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US10134669B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US11101385B2 (en) Fin field effect transistor (FinFET) device structure with air gap and method for forming the same
US11107810B2 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US11088250B2 (en) Fin field effect transistor (FinFET) device structure with dual spacers and method for forming the same
TWI817408B (zh) 半導體裝置結構及其形成方法
US10833167B2 (en) Fin field effect transistor (finFET) device structure and method for forming the same
US20240030138A1 (en) Semiconductor device structure and method for forming the same