[go: up one dir, main page]

TWI765769B - 液晶顯示裝置 - Google Patents

液晶顯示裝置 Download PDF

Info

Publication number
TWI765769B
TWI765769B TW110124555A TW110124555A TWI765769B TW I765769 B TWI765769 B TW I765769B TW 110124555 A TW110124555 A TW 110124555A TW 110124555 A TW110124555 A TW 110124555A TW I765769 B TWI765769 B TW I765769B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
pixel
signal line
oxide semiconductor
Prior art date
Application number
TW110124555A
Other languages
English (en)
Other versions
TW202144879A (zh
Inventor
今藤敏和
小山潤
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202144879A publication Critical patent/TW202144879A/zh
Application granted granted Critical
Publication of TWI765769B publication Critical patent/TWI765769B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明的目的之一在於降低液晶顯示裝置所具有的信號線的寄生電容。作為設置在各像素中的電晶體，應用具備氧化物半導體層的電晶體。注意，該氧化物半導體層是藉由徹底去除成為電子供體(施體)的雜質(氫或水等)而獲得到高度純化的氧化物半導體層。由此，可以降低電晶體處於截止狀態時的洩漏電流(截止電流)。因此，即使在各像素中不設置電容器也可以保持施加到液晶元件的電壓。另外，與此附隨而可以去除延伸到液晶顯示裝置的像素部的電容佈線。由此，可以去除信號線與電容佈線相交叉的區域中的寄生電容。

Description

液晶顯示裝置
本發明係關於一種液晶顯示裝置。
具有排列成矩陣狀的多個像素的主動矩陣型液晶顯示裝置得到普及。一般而言，該像素包括：其閘極係電連接到掃描線，並其源極和汲極中的一者係電連接到信號線的電晶體；其一個端子係電連接到該電晶體的源極和汲極中的另一者，並其另一個端子係電連接到供應共同電位的佈線(以下也稱為電容佈線)的電容器；以及其一個端子(像素電極)係電連接到該電晶體的源極和汲極中的另一者和電容器的其中一個端子，並其另一個端子(對置電極)係電連接到供應對置電位的佈線的液晶元件。
圖13A至圖13C示出上述像素的結構例子。圖13A是像素的俯視圖。另外，在圖13A至圖13C中示出省略液晶元件的部件(液晶層、對置電極等)的圖(示出所謂的主動矩陣基板)。圖13A所示的像素1000係設置在由排列成平行或實質上平行的掃描線1001、1002及排列成 垂直或實質上垂直於掃描線1001、1002的信號線1003、1004所圍繞的區域中。另外，在像素1000中，設置有電晶體1005、電容器1006及像素電極層1007。此外，成為電容器1006的一個電極層的導電層(電容佈線1008)以排列成平行或實質上平行於掃描線1001、1002，並橫越過多個像素的方式來予以配置。
圖13B是示出沿著圖13A所示的線A-B的剖面的圖。電晶體1005包括：設置在基板1010之上的閘極層1011；設置在閘極層1011之上的閘極絕緣層1012；設置在閘極絕緣層1012之上的半導體層1013；設置在半導體層1013的一端之上的源極層和汲極層中的一者1014a；以及設置在半導體層1013的另一端之上的源極層和汲極層中的另一者1014b。電容器1006包括：電容佈線1008的一部分；設置在電容佈線1008之上的絕緣層(閘極絕緣層1012)；設置在該絕緣層之上的源極層和汲極層中的另一者1014b。並且，源極層和汲極層中的另一者1014b在設置在電晶體1005及電容器1006之上的絕緣層1015中形成的接觸孔1016中，電連接到像素電極層1007。
圖13C是示出沿著圖13A所示的線C-D的剖面的圖。信號線1003隔著閘極絕緣層1012而在區域1017a中與掃描線1001，在區域1017b中與電容佈線1008，在區域1017c中與掃描線1002相交叉。因此，信號線1003在區域1017a、1017b以及1017c中，其上表面具有凸面形 狀(1018a、1018b及1018c)。注意，當然信號線1004也具有與信號線1003相同的上表面形狀。
另外，在圖13A至圖13C所示的具有像素1000的液晶顯示裝置中，掃描線1001、1002及電容佈線1008使用相同的導電膜來予以形成，並將電晶體1005中的閘極絕緣層1012應用於電容器1006中的電介質。也就是說，可以說該液晶顯示裝置是減少製造過程的液晶顯示裝置。
在圖13A至圖13C所示的像素1000中，電晶體1005具有控制決定施加到液晶元件的電壓(施加到像素電極層1007的電位)的資料信號的輸入的功能，電容器1006具有保持施加到液晶元件的電壓(施加到像素電極層1007的電位)的功能。
例如，當由厚度為0.1μm的氧化矽膜構成電容器1006的電介質時，其電容值為0.4pF的電容器1006的面積大約為1160μm2。在此，當像素的尺寸為42μm×126μm(4英寸VGA的像素)時，對於像素的面積電容器1006所占的比例大約為22%，發生孔徑比降低的問題。另外，在上述像素結構中，也可以去除電容器1006。因為液晶元件本身具有儲存電容，所以即使不有意地設置電容器1006也可以保持一定程度的電荷。但是，液晶的相對介電常數當低時為約3並具有3至4μm的單元間隙(cell gap)，所以與使用以厚度為0.1μm的氧化矽膜為電介質的電容器1006的情況相比，靜電容量成為約1/50，所以必須要約58000μm2的液晶元件的面積。就是說，因為該 尺寸相當於140μm×420μm的像素，所以其解析度為約60ppi，該60ppi或60ppi以下之解析度的液晶顯示裝置可以保持電荷。反過來說，當以60ppi或60ppi以上的解析度構成像素時，必須設置電容器1006。
在液晶顯示裝置中，藉由控制掃描線1001的電位使電晶體1005成為導通狀態，而將信號線1003的電位作為對像素1000的資料信號控制。由此，可以將所想要的電壓施加到像素1000所具有的液晶元件。另外，藉由電容器1006將該電壓保持一定期間，可以在各像素中在一定期間中進行所想要的顯示。該液晶顯示裝置藉由對各像素依次進行這種操作，在像素部中形成影像(靜態影像)。並且，該液晶顯示裝置使該影像連續變化(例如，一秒鐘60次(框頻率為60Hz))，以進行動態影像的顯示。
如上所述，該動態影像係由多個靜態影像所構成。也就是說，嚴格而言，該動態影像不連續。因此，當顯示運動快的動態影像時，在顯示中產生殘像等的可能性增高。尤其是，液晶顯示裝置從資料信號輸入到各像素中到下次的資料信號輸入到各像素中，各像素維持顯示。由此，殘像容易明顯化。專利文獻1揭示了減少殘像的技術方案(通常稱為「倍速驅動」的技術方案)。明確而言，專利文獻1揭示了藉由製造內插連續顯示的兩個影像的影像，將該影像插入到連續顯示的兩個影像之間以減少殘像的技術方案。
[專利文獻1]日本專利申請公開第平4-302289號公 報
可以說，上述技術是增加在每單位時間中輸入到各像素的資料信號數的技術。因此，為了將該技術應用於液晶顯示裝置，必須要使進行對各像素的資料信號的供應的信號線高速驅動。但是，至於延伸到像素部的信號線，有可能在該信號線與延伸到像素部的其他佈線之間產生寄生電容，而該寄生電容成為對信號線的高速驅動的障礙。
由此，本發明的一個實施例的目的之一在於降低液晶顯示裝置所具有的信號線的寄生電容。
在本發明的一個實施例的液晶顯示裝置中，作為設置在各像素中的電晶體，應用具備氧化物半導體層的電晶體。注意，該氧化物半導體層是藉由徹底去除成為電子供體(施體)的雜質(氫或水等)得到高度純化的氧化物半導體層。在得到高度純化的氧化物半導體層中，源自於氫或氧缺陷等的載子極少(近於0)，載子密度為低於1×1012/cm3，最好為低於1×1011/cm3。也就是說，將氧化物半導體層中的源自於氫或氧缺陷等的載子密度設定為儘量近於0。因為在氧化物半導體層中，源自於氫或氧缺陷等的載子極少，所以可以降低處於截止狀態時的電晶體的洩漏電流(截止電流)。
由此，即使在各像素中不設置電容器也可以保持施加到液晶元件的電壓。另外，與此附隨可以去除延伸到液晶 顯示裝置的像素部的電容佈線。因此，與在信號線和掃描線相交叉的區域及信號線和電容佈線相交叉的區域中產生寄生電容的現有的液晶顯示裝置不同，本發明的一個實施例的液晶顯示裝置沒有起因於後者的寄生電容。也就是說，可以降低信號線的寄生電容。
即，本發明的一個實施例是一種液晶顯示裝置，包括：排列成彼此平行或實質上平行的第一掃描線及第二掃描線；排列成垂直或實質上垂直於所述第一掃描線及所述第二掃描線的第一信號線及第二信號線；以及其閘極電連接到所述第一掃描線，其源極和汲極中的一者係電連接到所述第一信號線，其源極和汲極中的另一者係電連接到像素電極層的具備氧化物半導體層的電晶體。另外，所述像素電極層係設置在由所述第一掃描線、所述第二掃描線、所述第一信號線及所述第二信號線所圍繞的區域中。並且，所述第一信號線及所述第二信號線隔著設置在所述第一掃描線及所述第二掃描線上的絕緣層而與所述第一掃描線及所述第二掃描線相交叉，所述第一信號線在與所述第一掃描線相交叉的第一區域及與所述第二掃描線相交叉的第二區域中，其上表面具有凸面形狀。再者，並在所述第一區域與所述第二區域之間的區域中，其上表面具有平面形狀或實質上平面形狀。也就是說，所述第一信號線的上表面在所述第一區域與第二區域之間的整個區域中，在相同平面上或實質上相同平面上存在。
在本發明的一個實施例的液晶顯示裝置中，作為設置 在各像素中的電晶體，應用具備氧化物半導體層的電晶體。由此，可以去除設置在各像素中的電容器。明確而言，當該液晶顯示裝置是具有60ppi或60ppi以上的解析度的液晶顯示裝置時，即使在各像素中不設置電容器也可以保持施加到液晶元件的電壓。由此，可以提高各像素中的孔徑比。另外，與此附隨可以去除延伸到液晶顯示裝置的像素部的電容佈線。換言之，該液晶顯示裝置是信號線的寄生電容降低的液晶顯示裝置。因此，在本發明的一個實施例的液晶顯示裝置中，與現有的液晶顯示裝置相比，可以提高信號線的驅動頻率。也就是說，本發明的一個實施例的液晶顯示裝置最好用作為進行倍速驅動或以上的驅動的液晶顯示裝置。
100:像素
101:掃描線
102:掃描線
103:信號線
104:信號線
105:電晶體
107:像素電極層
110:基板
111:閘極層
112:閘極絕緣層
113:氧化物半導體層
114a:源極層和汲極層中的一者
114b:源極層和汲極層中的另一者
115:絕緣層
116:接觸孔
117a:區域
117b:區域
117c:區域
118a:凸面形狀
118c:凸面形狀
201:氧化物半導體層
202a:氧化物半導體層
202b:氧化物半導體層
210:電晶體
211:絕緣層
212:絕緣層
220:電晶體
230:電晶體
231:基底絕緣層
232:絕緣層
233a:接觸孔
233b:接觸孔
234:絕緣層
235:接觸孔
400:基板
402:閘極絕緣層
403:保護絕緣層
410:電晶體
411:閘極層
413:通道形成區
414a:源極區
414b:汲極區
415a:源極層
415b:汲極層
416:氧化物絕緣層
430:氧化物半導體膜
431:氧化物半導體層
800:測量系統
802:電容器
804:電晶體
805:電晶體
806:電晶體
808:電晶體
1000:像素
1001:掃描線
1002:掃描線
1003:信號線
1004:信號線
1005:電晶體
1006:電容器
1007:像素電極層
1008:電容佈線
1010:基板
1011:閘極層
1012:閘極絕緣層
1013:半導體層
1014a:源極層和汲極層中的一者
1014b:源極層和汲極層中的另一者
1015:絕緣層
1016:接觸孔
1017a:區域
1017b:區域
1017c:區域
1018a:凸面形狀
1018b:凸面形狀
1018c:凸面形狀
2201:主體
2202:殼體
2203:顯示部
2204:鍵盤
2211:主體
2212:觸屏筆
2213:顯示部
2214:操作按鈕
2215:外部介面
2220:電子書閱讀器
2221:殼體
2223:殼體
2225:顯示部
2227:顯示部
2231:電源
2233:操作鍵
2235:揚聲器
2237:軸部
2240:殼體
2241:殼體
2242:顯示面板
2243:揚聲器
2244:麥克風
2245:操作鍵
2246:指向裝置
2247:影像拍攝裝置用鏡頭
2248:外部連接端子
2249:太陽能電池單元
2250:外部記憶體插槽
2261:主體
2263:取景器
2264:操作開關
2265:顯示部(B)
2266:電池
2267:顯示部(A)
2270:電視裝置
2271:殼體
2273:顯示部
2275:支架
2277:顯示部
2279:操作鍵
2280:遙控器
在附圖中：
圖1A是示出液晶顯示裝置的像素的結構的一個例子的俯視圖，而圖1B和圖1C是示出液晶顯示裝置的像素的結構的一個例子的剖面圖；
圖2是示出電晶體的特性的圖形；
圖3是電晶體的特性評價用電路圖；
圖4是電晶體的特性評價用時序圖；
圖5是示出電晶體的特性的圖形；
圖6是示出電晶體的特性的圖形；
圖7是示出電晶體的特性的圖形；
圖8A至圖8C是示出液晶顯示裝置的像素的結構的一個例子的剖面圖；
圖9A至圖9C是示出液晶顯示裝置的像素的結構的一個例子的剖面圖；
圖10A和圖10B是示出液晶顯示裝置的像素的結構的一個例子的剖面圖；
圖11A至圖11D是示出電晶體的製造過程的一個例子的剖面圖；
圖12A至圖12F是示出電子裝置的一個例子的圖形；
圖13A是示出液晶顯示裝置的像素的結構的一個例子的俯視圖，而圖13B和圖13C是示出液晶顯示裝置的像素的結構的一個例子的剖面圖。
下面，參照附圖對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其模式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
(像素的結構例子)
首先，參照圖1A至圖1C對本發明的一個實施例的 液晶顯示裝置所具有的像素的結構例子進行說明。明確而言，參照圖1A至圖1C對具有藉由設置有像素電極的一個基板及設置有對置電極的另一個基板夾持液晶材料的結構的液晶顯示裝置(將垂直電場施加到液晶材料的液晶顯示裝置)的像素的結構例子進行說明。
圖1A是像素的俯視圖。另外，在圖1A中示出省略液晶元件的部件(液晶層、對置電極等)的圖(示出所謂的主動矩陣基板)。圖1A所示的像素100係設置在由排列成彼此平行或實質上平行的掃描線101、102及排列成垂直或實質上垂直於掃描線101、102的信號線103、104所圍繞的區域中。另外，在像素100中，設置有電晶體105和像素電極層107。換言之，圖1A所示的像素100具有從圖13A所示的像素1000去除至於電容器1006的構成要素的結構。
圖1B是示出沿著圖1A所示的線E-F的剖面的圖。電晶體105包括：設置在基板110之上的閘極層111；設置在閘極層111之上的閘極絕緣層112；設置在閘極絕緣層112之上的氧化物半導體層113；設置在氧化物半導體層113的一端之上的源極層和汲極層中的一者114a；以及設置在氧化物半導體層113的另一端之上的源極層和汲極層中的另一者114b。另外，圖1A和圖1B所示的電晶體105作為閘極利用掃描線101的突出部分，而作為源極和汲極中的一者利用信號線103的突出部分。因此，在圖1A和圖1B所示的電晶體105中，也可以表達為其閘極是 掃描線101的一部分，而源極和汲極中的一者是信號線103的一部分。並且，源極層和汲極層中的另一者114b在設置在電晶體105之上的絕緣層115中形成的接觸孔116中，電連接到像素電極層107。
圖1C是示出沿著圖1A所示的線G-H的剖面的圖。信號線103隔著絕緣層(閘極絕緣層112)在區域117a中與掃描線101，在區域117c中與掃描線102相交叉。因此，信號線103在區域117a、117c中，其上表面具有凸面形狀(118a及118c)。再者，信號線103在區域117a與區域117c之間的區域117b中，其上表面具有平面形狀或實質上平面形狀。也就是說，信號線103的上表面在區域117a與117c之間的整個區域117b中，在相同平面上或實質上相同平面上存在。這是由於在具有像素100的液晶顯示裝置中不設置電容佈線而引起的。注意，當然信號線104也具有與信號線103相同的上表面形狀。
如上所述，圖1A至圖1C所示的電晶體105作為半導體層具備氧化物半導體層113。作為用於氧化物半導體層113的氧化物半導體，可以使用：為四元金屬氧化物的In-Sn-Ga-Zn-O類；為三元金屬氧化物的In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類；為二元金屬氧化物的In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-Mg-O類、Sn-Mg-O類、In-Mg-O類；或者為單元金屬氧化物的In-O類、Sn-O類、Zn-O類等。此外，上述氧化物半導體也可以包含 SiO2。在此，例如In-Ga-Zn-O類氧化物半導體是指至少包含In、Ga和Zn的氧化物，且對其組成比沒有特別的限制。此外，也可以包含In、Ga和Zn以外的元素。
另外，作為氧化物半導體層113，可以使用以化學式InMO3(ZnO)m(m>0)表示的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，可以採用Ga、Ga及Al、Ga及Mn、Ga及Co等。
上述氧化物半導體是為了抑制其電特性變動，藉由意圖性地去除成為變動因素的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質來得到高度純化以及電性I型(本徵)化的氧化物半導體。
因此，氧化物半導體中的氫越少越好。另外，在得到高度純化的氧化物半導體層中，源自於氫或氧缺陷等的載子極少(近於0)，載子密度為低於1×1012/cm3，最好為低於1×1011/cm3。也就是說，將氧化物半導體層中的源自於氫或氧缺陷等的載子密度設定為儘量近於0。因為在氧化物半導體層中，源自於氫或氧缺陷等的載子極少，所以可以降低電晶體處於截止狀態時的洩漏電流(截止電流)。截止電流越少越好。將上述氧化物半導體用作為半導體層的電晶體的每個通道寬度(w)1μm的電流值為100zA/μm(zeptoampere)或100zA/μm以下，10zA/μm或10zA/μm以下，或者1zA/μm或1zA/μm以下。並且，由於沒有pn接面和熱載子劣化，因此電晶體的電特性不受到這些因素的影響。
像這樣，將藉由徹底去除包含在氧化物半導體層中的氫而得到高度純化的氧化物半導體用作為通道形成區的電晶體可以使其截止電流為極小。也就是說，在電晶體的非導通狀態下，可以將氧化物半導體層看作是絕緣體而進行電路設計。另一方面，氧化物半導體層在電晶體的導通狀態下，可以期待比由非晶矽形成的半導體層高的電流供應能力。
作為基板110，可以使用鋇硼矽酸鹽玻璃或硼矽酸鋁玻璃等的玻璃基板。
在電晶體105中，也可以將用作為基底膜的絕緣膜設置在基板110與閘極層111之間。基底膜具有防止雜質元素從基板110擴散出的功能，並且可以使用由選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜所構成的疊層結構來予以形成。
作為閘極層111的材料，可以使用：選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素；以上述元素為成分的合金；或者以上述元素為成分的氮化物。另外，也可以使用這些材料的疊層結構。
作為閘極絕緣層112，可以使用如下絕緣體：藉由利用電漿CVD法或濺射法等來形成的氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層等。另外，也可以採用由這些絕緣體構成的疊層結構。例如，作為第一閘極絕緣 層，可以藉由電漿CVD法而形成厚度為大於或等於50nm且小於或等於200nm的氮化矽層(SiNy(y>0))，並作為第二閘極絕緣層，可以在第一閘極絕緣層之上層疊厚度為大於或等於5nm且小於或等於300nm的氧化矽層(SiOx(x>0))。
作為源極層和汲極層中的一者114a、源極層和汲極層中的另一者114b的材料，可以使用：選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素；以上述元素為成分的合金；或者以上述元素為成分的氮化物。另外，也可以使用這些材料的疊層結構。此外，還可以採用在鋁(Al)、銅(Cu)等的金屬層的下側或上側的一者或兩者層疊鈦(Ti)、鉬(Mo)、鎢(W)等的高熔點金屬層的結構。另外，也可以藉由使用添加有防止在鋁(Al)膜中產生小丘或晶須的元素(Si、Nd、Sc等)的鋁合金，以提高耐熱性。
另外，在上述液晶顯示裝置中，源極層和汲極層中的一者114a是信號線103的一部分。因此，從信號線103的高速驅動的觀點來看，源極層及汲極層最好使用低電阻導電材料來予以構成，以便防止產生信號的延遲。例如，最好使用銅(Cu)或以銅為主要構成元素的合金等的低電阻導電材料來予以構成。另外，也可以採用包括由銅(Cu)或以銅為主要構成元素的合金構成的層的疊層結構。
另外，在上述液晶顯示裝置中，在像素100中不設置電容器。因此，從像素100中的資料信號的保持的觀點來看，最好將金屬氮化物應用於源極層及汲極層，以便抑制對氧化物半導體層的載子的流入。例如，最好使用氮化鈦、氮化鎢等的氮化物。另外，也可以採用如下疊層結構，即作為接觸於氧化物半導體層的層使用氮化鈦及氮化鎢等的氮化物，並在其上層形成其他導電層。例如，可以採用氮化鎢和銅(Cu)的疊層結構。
另外，作為成為源極層和汲極層中的一者114a、源極層和汲極層中的另一者114b(包括使用與這些層相同的層所形成的佈線層)的導電膜，也可以使用導電金屬氧化物來予以形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅(In2O3-ZnO)或使這些金屬氧化物包含氧化矽的金屬氧化物。
作為絕緣層115，典型上可以使用無機絕緣膜，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
另外，可以在絕緣層115之上形成無機絕緣膜，諸如氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等。
並且，也可以在絕緣層115之上形成平坦化絕緣膜，以便減少起因於電晶體105的表面凹凸不平。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等的有機材料。此外，除了上述有機材料之外，還可 以使用低介電常數材料(low-k材料)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜以形成平坦化絕緣膜。
(電晶體105的截止電流(off-state current))
接著，對算出具備得到高度純化的氧化物半導體層的電晶體的截止電流的結果進行說明。
首先，考慮到具備得到高度純化的氧化物半導體層的電晶體的截止電流十分小的情況，準備其通道寬度W足夠大(即1m)的電晶體而進行截止電流的測量。圖2示出測量其通道寬度W為1m的電晶體的截止電流的結果。在圖2中，橫軸表示閘極電壓VG，並且縱軸表示漏電流ID。可知當汲極電壓VD為+1V或+10V時，在閘極電壓VG為-5V至-20V的範圍內，電晶體的截止電流係小於或等於為檢測限度的1×10-12A。此外，也可知電晶體的截止電流密度(在此，每單位通道寬度(1μm)的值)為低於或等於1aA/μm(1×10-18A/μm)。
接著，對更準確地算出具備得到高度純化的氧化物半導體層的電晶體的截止電流的結果進行說明。如上所述，可知具備得到高度純化的氧化物半導體層的電晶體的截止電流係小於或等於為測量器的檢測限度的1×10-12A。因此，對製造特性評價用元件，並算出更準確的截止電流的值(上述測量中的測量器的檢測限度以下的值)的結果進行說明。
首先，參照圖3對用於電流測量方法的特性評價用元件進行說明。
在圖3所示的特性評價用元件中，三個測量系統800係並聯連接。測量系統800包括：電容器802；電晶體804；電晶體805；電晶體806；以及電晶體808。作為電晶體804、電晶體808，使用具備得到高度純化的氧化物半導體層的電晶體。
在測量系統800中，電晶體804的源極和汲極中的一者、電容器802的一個端子、電晶體805的源極和汲極中的一者係連接到電源(施加V2的電源)。此外，電晶體804的源極和汲極中的另一者、電晶體808的源極和汲極中的一者、電容器802的另一個端子、電晶體805的閘極彼此電連接。另外，電晶體808的源極和汲極中的另一者、電晶體806的源極和汲極中的一者、電晶體806的閘極電連接到電源(施加V1的電源)。此外，電晶體805的源極和汲極中的另一者及電晶體806的源極和汲極中的另一者係電連接到輸出端子。
注意，對電晶體804的閘極供應控制電晶體804的導通狀態和截止狀態的電位Vext_b2，並且，對電晶體808的閘極供應控制電晶體808的導通狀態和截止狀態的電位Vext_b1。此外，從輸出端子輸出電位Vout。
接著，對使用上述特性評價用元件的電流測量方法進行說明。
首先，對為了測量截止電流而賦予電位差的初期期間 的概況進行說明。在初期期間中，對電晶體808的閘極輸入使電晶體808成為導通狀態的電位Vext_b1，對電連接到電晶體804的源極和汲極中的另一者的節點(也就是說，電連接到電晶體808的源極和汲中的一者、電容器802的另一個端子及電晶體805的閘極的節點)，亦即節點A施加電位V1。在此，將電位V1例如設定為高電位。此外，使電晶體804處於截止狀態。
然後，對電晶體808的閘極輸入使電晶體808成為截止狀態的電位Vext_b1，使電晶體808成為截止狀態。在使電晶體808成為截止狀態後，使電位V1成為低電位。在此，也使電晶體804處於截止狀態。此外，將電位V2設定為與電位V1相同的電位。藉由上述步驟，初期期間結束。在初期期間結束的狀態下，在節點A及電晶體804的源極和汲極中的一者之間發生電位差，並且，在節點A及電晶體808的源極和汲極中的另一者之間發生電位差，所以在電晶體804及電晶體808中流過很少電荷。也就是說，發生截止電流。
接著，對截止電流的測量期間的概況進行說明。在測量期間中，將電晶體804的源極和汲極中的一者的電位(V2)及電晶體808的源極和汲極中的另一者的電位(V1)固定為低電位。另一方面，在測量期間中，不固定上述節點A的電位(將其設定為浮動狀態)。由此，在電晶體804、電晶體808中流過電荷，並且，隨著時間的經過而保持於節點A的電荷量變化。並且，隨著保持於節點 A的電荷量的變化而節點A的電位變化。也就是說，輸出端子的輸出電位Vout也變化。
圖4示出上述賦予電位差的初始期間及此後的測量期間中的各電位的關係的詳細情況(時序圖)。
在初期期間中，首先，將電位Vext_b2設定為使電晶體804成為導通狀態的電位(高電位)。由此，節點A的電位成為V2即低電位(VSS)。另外，將低電位(VSS)施加到節點A不是必須要的。然後，將電位Vext_b2設定為使電晶體804成為截止狀態的電位(低電位)，以使電晶體804成為截止狀態。接著，將電位Vext_b1設定為使電晶體808成為導通狀態的電位(高電位)。由此，節點A的電位成為V1即高電位(VDD)。然後，將電位Vext_b1設定為使電晶體808成為截止狀態的電位。由此，節點A成為浮動狀態，而初期期間結束。
在此後的測量期間中，將電位V1及電位V2設定為電荷流過到節點A或從節點A流出電荷的電位。在此，將電位V1及電位V2設定為低電位(VSS)。但是，由於在測量輸出電位Vout的時序中必須要使輸出電路操作，所以有時將V1暫時設定為高電位(VDD)。注意，將V1設定為高電位(VDD)的期間是不影響到測量程度的短期間。
當如上所述賦予電位差而開始測量期間時，隨著時間的經過而保持於節點A的電荷量變化，因此節點A的電位變化。這意味著電晶體805的閘極的電位變化的情況， 所以隨著時間的經過而輸出端子的輸出電位Vout的電位也變化。
下面說明從所得到的輸出電位Vout算出截止電流的方法。
在算出截止電流之前求得節點A的電位VA和輸出電位Vout的關係。由此，可以從輸出電位Vout求得節點A的電位VA。根據上述關係，節點A的電位VA作為輸出電位Vout的函數而可以用如下算式表示。
[算式1]V A =F(Vout)
此外，節點A的電荷QA利用節點A的電位VA、連接到節點A的電容CA、常數(const)而用如下算式表示。在此，連接到節點A的電容CA是電容器802的電容和其他電容的總和。
[算式2]Q A =C A V A +const
因為節點A的電流IA是流過到節點A的電荷(或者從節點A流出的電荷)的時間微分，所以節點A的電流IA用如下算式表示。
Figure 110124555-A0202-12-0019-1
因此，根據連接到節點A的電容CA和輸出端子的輸出電位Vout，可以求得節點A的電流IA。
根據上述方法，可以測量在截止狀態下流過在電晶體 的源極和汲極之間的洩漏電流(截止電流)。
在此，製造具備通道長度L為10μm且通道寬度W為50μm的得到高度純化的氧化物半導體層的電晶體804和808。此外，在並聯連接的各測量系統800中，將電容器802的各電容值設定為100fF，1pF，3pF。
注意，在上述測量中，設定為VDD=5V且VSS=0V。此外，在測量期間中，將電位V1原則設定為VSS，而只在每10sec至300sec中的100msec的期間中將電位V1設定為VDD來測量Vout。此外，將用於流過在元件中的電流I的算出的△t設定為大約30000sec。
圖5示出根據上述電流測量的經過時間Time和輸出電位Vout的關係。根據圖5，可以確認到隨著時間的經過而電位變化的情況。
圖6示出利用上述電流測量來算出的室溫(25℃)下的截止電流。注意，圖6是示出電晶體804或電晶體808的源極-汲極電壓V和截止電流I之間的關係。從圖6可知，在源極-汲極電壓為4V的條件下截止電流大約為40zA/μm。此外，也可知在源極-汲極電壓為3.1V的條件下，截止電流為小於或等於10zA/μm。注意，1zA表示10-21A。
並且，圖7示出利用上述電流測量來算出的85℃的溫度環境下的截止電流。圖7是示出85℃的溫度環境下的電晶體804或電晶體808的源極-汲極電壓V和截止電流I之間的關係。從圖7可知，在源極-汲極電壓為3.1V 的條件下截止電流為小於或等於100zA/μm。
如上所述，觀察到如下事實：在具備得到高度純化的氧化物半導體層的電晶體中，截止電流十分小。
(具有像素100的液晶顯示裝置)
在本說明書所揭示的液晶顯示裝置中，作為設置在各像素中的電晶體，應用具備氧化物半導體層的電晶體105。因為該具備氧化物半導體層的電晶體105的截止電流小，所以在該液晶顯示裝置中，即使在各像素中不設置電容器也可以保持施加到液晶元件的電壓。由此，可以提高各像素中的孔徑比。另外，可以去除延伸到液晶顯示裝置的像素部的電容佈線。因此，在本說明書所揭示的液晶顯示裝置中，沒有起因於電容佈線的寄生電容。明確而言，沒有隔著絕緣層信號線與電容佈線相交叉的區域中的寄生電容等。結果，在本說明書所揭示的液晶顯示裝置中，可以提高信號線的驅動頻率。也就是說，本說明書所揭示的液晶顯示裝置最好用作為進行倍速驅動或以上的驅動的液晶顯示裝置。
並且，當進行倍速驅動或以上的驅動時，各像素中的資料信號的重寫頻率增加。也就是說，各像素中的保持施加到液晶元件的電壓的期間變短。因此，可以進一步減少施加到液晶元件的電壓的變動(各像素中的顯示的劣化(變化))。另外，當本說明書所揭示的液晶顯示裝置藉由場序制驅動方式來驅動時也可以得到同樣的效果。也就是 說，對本說明書所揭示的液晶顯示裝置進行藉由場序制驅動方式的驅動是較佳的。
尤其是，本說明書所揭示的液晶顯示裝置作為大型液晶顯示裝置(例如，40英寸或40英寸以上)而利用時的效果很大。與液晶顯示裝置的大型化附隨，由於佈線電阻等的資料信號的延遲等明顯化的可能性增高。與此相反，本說明書所揭示的液晶顯示裝置藉由減少產生在信號線的寄生電容，可以降低資料信號的延遲等。另外，當小型液晶顯示裝置和大型液晶顯示裝置中的像素數相等時，大型液晶顯示裝置所具有的各像素的尺寸變大。這意味著液晶元件本身所具有的電容值變大。因此，除了將具備氧化物半導體層的電晶體105設置在各像素中之外，藉由液晶元件本身所具有的電容值變大，可以進一步減少施加到液晶元件的電壓的變動。
另外，本說明書所揭示的液晶顯示裝置作為高清晰(像素數多)的液晶顯示裝置(例如，全高清晰度(FHD)、2K4K或40英寸以上之解析度)而利用時的效果很大。藉由與液晶顯示裝置的高清晰化(像素數的增加)附隨設置在像素部中的佈線數增加，產生在信號線的寄生電容變大的可能性增高。與此相反，在本說明書所揭示的液晶顯示裝置中不設置電容佈線，所以可以降低寄生電容的增大。另外，當在像素數多的液晶顯示裝置和像素數少的液晶顯示裝置中，該液晶顯示裝置的尺寸相等時，前者的像素部中的佈線密度變高。這意味著各像素的孔徑比降 低。與此相反，在本說明書所揭示的液晶顯示裝置中，在各像素中不設置電容器，所以可以抑制孔徑比的降低。
另外，在現有的液晶顯示裝置中，各像素中的資料信號的保持特性主要根據設置在各像素中的電晶體的特性(截止電流的值)決定，但是藉由將具備得到高度純化的氧化物半導體層的電晶體105用作為設置在各像素中的電晶體，主要根據液晶元件的特性(流過在液晶元件的電流)來予以決定。換言之，在本說明書所揭示的液晶顯示裝置中，藉由液晶元件的電荷的洩漏的影響比藉由電晶體105的電荷的洩漏的影響大。因此，作為液晶元件所具有的液晶材料，最好使用其固有電阻率高的物質。明確地說，在本說明書所揭示的液晶顯示裝置中，液晶材料的固有電阻率為1×1012Ω‧cm或1×1012Ω‧cm以上，教佳為高於1×1013Ω‧cm，更佳為高於1×1014Ω‧cm。另外，如果考慮到雜質從配向膜及密封材料混入的可能性，則當使用該液晶材料來構成液晶元件時的液晶元件的電阻率為1×1011Ω‧cm或1×1011Ω‧cm以上，最好為高於1×1012Ω‧cm。注意，本說明書中的固有電阻的值是以20℃測量的值。
(像素的結構的變形例子)
具有上述結構的液晶顯示裝置是本發明的一個實施例，本發明還包括具有與該液晶顯示裝置不同的部分的液晶顯示裝置。
例如，在上述液晶顯示裝置中，示出在信號線103與掃描線101之間及信號線103與掃描線102之間只設置閘極絕緣層112的結構(參照圖1C)，但是也可以採用在信號線103與閘極絕緣層112之間設置氧化物半導體層201的結構(參照圖8A)。也就是說，在形成電晶體105所具有的氧化物半導體層113的製程(微影製程及蝕刻製程)中，也可以在後面形成信號線103的區域中不對氧化物半導體層進行蝕刻的情況下使它殘留。像這樣，藉由在信號線103與閘極絕緣層112之間設置氧化物半導體層201，可以進一步降低信號線103與掃描線101之間及信號線103與掃描線102之間的寄生電容。
另外，也可以採用在信號線103與閘極絕緣層112之間選擇性地設置氧化物半導體層的結構。例如，可以採用在信號線103與掃描線101相交叉的區域117a及信號線103與掃描線102相交叉的區域117c中，選擇性地設置氧化物半導體層202a、202b的結構(參照圖8B)。另外，也可以採用除了區域117a、117c之外，還在區域117b的一部分中選擇性地設置氧化物半導體層202a、202b的結構(參照圖8C)。注意，在此情況下，由於信號線103和閘極絕緣層112之間的氧化物半導體層，在區域117b中的信號線103的上表面產生步階，但是在本說明書中，可以將該上表面形狀看作實質上平面形狀。換言之，在夾在起因於掃描線101、102及氧化物半導體層202a、202b的一部分的步階的區域整體中，信號線103 和閘極絕緣層112直接相接觸，並且，在該區域整體中信號線103的上表面都在相同平面上或實質上相同平面上存在。
另外，在上述液晶顯示裝置中，示出作為設置在各像素中的電晶體應用底部閘極結構的電晶體的一種的通道蝕刻型電晶體105的結構(參照圖1B)，但是也可以應用具有其他結構的電晶體。例如，可以應用底部閘極結構的電晶體的一種的通道阻絕型電晶體210(參照圖9A)，或者底部閘極結構的電晶體的一種的底部接觸型電晶體220(參照圖9B)。
明確而言，圖9A所示的通道阻絕型電晶體210包括：設置在基板110之上的閘極層111；設置在閘極層111之上的閘極絕緣層112；設置在閘極絕緣層112之上的氧化物半導體層113；設置在氧化物半導體層113的中央部之上的用作為通道保護層的絕緣層211；設置在氧化物半導體層113的一端及絕緣層211的一端之上的源極層和汲極層中的一者114a；以及設置在氧化物半導體層113的另一端及絕緣層211的另一端之上的源極層和汲極層中的另一者114b。另外，絕緣層211可以使用無機絕緣膜，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等來予以形成。
另外，圖9B所示的底接觸型電晶體220包括：設置在基板110之上的閘極層111；設置在閘極層111之上的閘極絕緣層112；設置在閘極絕緣層112之上的源極層和 汲極層中的一者114a及源極層和汲極層中的另一者114b；以及設置在源極層和汲極層中的一者114a的一端之上、源極層和汲極層中的另一者114b的一端之上及閘極絕緣層112之上的氧化物半導體層113。
並且，當設置在各像素中的電晶體為通道阻絕型電晶體210時，可以採用在信號線103和閘極絕緣層112之間設置絕緣層212的結構(參照圖9C)。注意，絕緣層212是使用與電晶體210所具有的用作為通道保護層的絕緣層211相同的材料而形成的絕緣層。另外，也可以採用在閘極絕緣層112和絕緣層212之間設置氧化物半導體層的結構(未圖示出)。注意，該氧化物半導體層是使用與電晶體210所具有的氧化物半導體層113相同的材料而形成的氧化物半導體層。並且，也可以採用只在掃描線101和掃描線102之上選擇性地設置該氧化物半導體層及該絕緣層的結構(未圖示出)。
另外，也可以作為電晶體105應用頂部閘極型電晶體230(參照圖10A)。明確而言，圖10A所示的頂部閘極型電晶體230包括：設置在基板110之上的基底絕緣層231；設置在基底絕緣層231之上的氧化物半導體層113；設置在氧化物半導體層113之上的閘極絕緣層112；設置在閘極絕緣層112之上的閘極層111；在設置在氧化物半導體層113及閘極層111之上的絕緣層232中形成的接觸孔233a中接觸於氧化物半導體層113的源極層和汲極層中的一者114a；以及在設置在氧化物半導體 層113及閘極層111之上的絕緣層232中形成的接觸孔233b中接觸於氧化物半導體層113的源極層和汲極層中的另一者114b。並且，源極層和汲極層中的另一者114b在設置在電晶體230之上的絕緣層234中形成的接觸孔235中電連接到像素電極層107。在此情況下，信號線103在區域117a、117c中，隔著絕緣層232而與掃描線101、102相交叉(參照圖10B)。另外，基底絕緣層231可以使用由選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜所構成的疊層結構來予以形成。此外，絕緣層232可以使用由選自氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜或氧化鉿膜等的無機絕緣體中的一種或多種膜所構成的疊層結構來予以形成。此外，絕緣層234可以使用與絕緣層232相同的無機絕緣體膜或聚醯亞胺、丙烯樹脂、苯並環丁烯類樹脂等的有機材料來予以形成。
另外，在上述液晶顯示裝置中，示出設置在各像素中的電晶體的數目為一個的結構，但是也可以採用在各像素中設置兩個以上的電晶體的結構。例如，在為了VA(垂直定向)方式的液晶顯示裝置的有關視角的問題的措施，兩個電晶體被設置在各像素中的情況下，可以被使用作為該兩個電晶體應用具備氧化物半導體層的電晶體。在此，該液晶顯示裝置可以表達為在各像素中具有藉由電晶體的兩個漏洩路徑的液晶顯示裝置。因此，在現有的液晶顯示裝置中，藉由在各像素中設置兩個電容器等，增大電容器 的面積以保持施加到液晶元件的電壓。換言之，犧牲孔徑比而保持施加到液晶元件的電壓。與此相反，在本說明書所揭示的液晶顯示裝置中，藉由大大地降低隔著具備氧化物半導體層的電晶體的電荷的漏洩，可以去除電容器本身。也就是說，可以說本說明書所揭示的液晶顯示裝置是即使在各像素中設置多個電晶體也可以維持高孔徑比的液晶顯示裝置。
(電晶體的製造方法的特定例子)
下面，作為設置在本說明書所揭示的液晶顯示裝置的各像素中的電晶體的一個例子，參照圖11A至圖11D對底部閘極結構的一種的通道蝕刻型電晶體410的製造過程進行說明。另外，雖然在此示出單閘極結構的電晶體，但是也可以根據需要形成具有多個通道形成區的多閘極結構的電晶體。
下面，參照圖11A至圖11D，對在基板400之上製造電晶體410的製程進行說明。
首先，在具有絕緣表面的基板400之上形成導電膜之後，利用第一微影製程來形成閘極層411。另外，在該製程中使用的抗蝕劑掩模也可以使用噴墨法來予以形成。因為當使用噴墨法來形成抗蝕劑掩模時不使用光罩，所以可以降低製造成本。
雖然對可用於具有絕緣表面的基板400的基板沒有很大的限制，但是至少必須要具有能夠承受後續的加熱處理 程度的耐熱性。例如，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板。另外，當後續的加熱處理的溫度較高時，作為玻璃基板最好使用應變點為高於或等於730℃的玻璃基板。
也可以在基板400和閘極層411之間設置用做為基底層的絕緣層。基底層具有防止雜質元素從基板400擴散出的功能，並可以採用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構來予以形成。
另外，作為閘極層411，可使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等的金屬或以上述金屬材料為主要組分的合金的單層或疊層來予以形成。
例如，作為閘極層411的雙層的疊層結構，最好採用：在鋁層之上層疊鉬層的雙層結構；在銅層之上層疊鉬層的雙層結構；在銅層之上層疊氮化鈦層或氮化鉭層的雙層結構；或者層疊氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，最好採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層及氮化鈦層或鈦層的疊層。
接著，在閘極層411之上形成閘極絕緣層402。
閘極絕緣層402可以利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層來予以形成。例如，作為沉積氣體使用矽烷(SiH4)、氧及氮並利用電漿CVD法以形成氧氮化矽層即可。此外，作為閘極絕緣層402可以使用氧化鉿 (HfOx)、氧化鉭(TaOx)等高k材料。將閘極絕緣層402的厚度設定為100nm到500nm(包含本身)，當採用疊層時，例如形成厚度為50nm到200nm(包含本身)的第一閘極絕緣層，並在第一閘極絕緣層之上層疊地形成厚度為5nm到300nm(包含本身)的第二閘極絕緣層。
這裏，作為閘極絕緣層402而利用電漿CVD法來形成氧氮化矽層。
在此，作為閘極絕緣層402，可以使用高密度電漿裝置形成氧氮化矽層。這裏高密度電漿裝置指的是可實現高於或等於1×1011/cm3的電漿密度的裝置。例如，施加3kW至6kW的微波電力來產生電漿以便形成絕緣層。
在反應室中，作為材料氣體引入矽烷(SiH4)、一氧化二氮(N2O)及稀有氣體，在10Pa至30Pa的壓力下產生高密度電漿而在玻璃等的具有絕緣表面的基板之上形成絕緣層。然後，停止矽烷(SiH4)的供應，也可以在不使絕緣層暴露於空氣的條件下引入一氧化二氮(N2O)和稀有氣體對絕緣層表面進行電漿處理。藉由上述製程形成的絕緣層是即使其厚度薄也可以確保電晶體的可靠性的絕緣層。
當形成閘極絕緣層402時，引入到反應室中的矽烷(SiH4)和一氧化二氮(N2O)的流量比在1：10至1：200的範圍內。此外，作為引入到反應室中的稀有氣體，可以使用氦、氬、氪、氙等。尤其，最好使用廉價的氬。
另外，由於利用高密度電漿設備而得到的絕緣層可以形成為一定的厚度所以具有優越的步階覆蓋性。另外，利用高密度電漿設備而得到的絕緣層，可以對薄絕緣膜的厚度進行精密的控制。
利用上述製程所形成的絕緣層與現有的利用習知平行平板型電漿CVD設備而得到的絕緣層大不一樣。當使用相同的蝕刻劑對蝕刻速度進行比較時，利用上述製程形成的絕緣層的蝕刻速度比利用平行平板型電漿CVD設備而得到的絕緣膜的蝕刻速度慢10%或10%以上或者20%或20%以上，由此可以說利用高密度電漿裝置得到的絕緣層是緻密的膜。
另外，由於藉由後續的製程被I型化或實質上被I型化的氧化物半導體(被高度純化的氧化物半導體)對介面狀態、介面電荷非常敏感，所以其與閘極絕緣層之間的介面十分重要。因此，要求接觸於被高度純化的氧化物半導體的閘極絕緣層的高品質化。由此，由於使用微波(2.45GHz)的高密度電漿CVD設備可以形成緻密且絕緣耐壓高的高品質的絕緣膜，所以是較佳的。藉由使被高度純化的氧化物半導體與高品質的閘極絕緣層相接觸，可以降低介面狀態密度並使介面特性良好。重要的是：除了作為閘極絕緣層的膜性質良好以外，還能夠降低與氧化物半導體之間的介面狀態密度並形成良好的介面。
接著，在閘極絕緣層402之上形成厚度為2nm至200nm的氧化物半導體膜430。另外，較佳的是，在利用 濺射法而形成氧化物半導體膜430之前，進行引入氬氣體來產生電漿的反向濺射，以去除附著到閘極絕緣層402表面的粉狀物質(也稱為微粒、塵屑)。反向濺射是指不對靶材側施加電壓而使用RF電源在氬氛圍中對基板側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。
氧化物半導體膜430使用In-Ga-Zn-O類、In-Sn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。這裏，作為氧化物半導體膜430使用In-Ga-Zn-O類金屬氧化物靶材並利用濺射法來予以形成。圖11A相當於這個階段的剖面圖。此外，可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體(典型上是氬)及氧的混合氛圍下利用濺射法形成氧化物半導體膜430。另外，當使用濺射法時，也可以使用含有2wt%至10wt%的SiO2的靶材來進行沉積，而使氧化物半導體膜430含有阻礙晶化的SiOx(X>0)，以防止在後續的製程中進行用於脫水化或脫氫化的加熱處理時被晶化。
這裏，使用包含In、Ga及Zn的金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：1[mol]、In：Ga：Zn=1：1：0.5[atom])並以如下條件下進行成膜：基板和靶材之間的距離是100mm；壓力是0.2Pa；直流(DC)電源是0.5kW；氬及氧(氬：氧=30sccm：20sccm，氧流量比率40%)氛圍下。此 外，藉由使用脈衝直流(DC)電源，可以減少沉積時所產生的粉狀物質，厚度分佈亦變均勻，所以是較佳的。將In-Ga-Zn-O類膜的厚度設定為2nm至200nm。這裏，作為氧化物半導體膜，使用In-Ga-Zn-O類金屬氧化物靶材利用濺射法形成厚度為20nm的In-Ga-Zn-O類膜。或者，作為含有In、Ga及Zn的金屬氧化物靶材，可以使用具有如下組成比的金屬氧化物靶材：In：Ga：Zn=1：1：1[atom]或In：Ga：Zn=1：1：2[atom]。
在濺射法中，有作為濺射電源而使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用來形成絕緣膜，而DC濺射法主要用來形成金屬膜。
此外，還有可以設置多個材料不同的靶材的多源濺射裝置。多源濺射裝置既可以在同一反應室中層疊形成不同材料的膜，又可以在同一反應室中使多種材料同時放電而進行成膜。
此外，還有利用如下濺射法的濺射裝置：在反應室內具備磁石機構的磁控管濺射法；利用不使用輝光放電而使用微波來產生的電漿的ECR濺射法。
另外，作為使用濺射法的沉積方法，有如下方法：在沉積時使靶材物質與濺射氣體產生化學反應而形成它們的化合物薄膜的反應濺射法；在沉積時對基板也施加電壓的偏壓濺射法。
接著，利用第二微影製程而將氧化物半導體膜430加 工為島狀氧化物半導體層。另外，該製程中使用的抗蝕劑掩模可以利用噴墨法形成。當利用噴墨法形成抗蝕劑掩模時不使用光罩，因此可以降低製造成本。
接著，對氧化物半導體層進行脫水化或脫氫化。將用於進行脫水化或脫氫化的第一加熱處理的溫度設定為高於或等於400℃且低於或等於750℃，最好為高於或等於400℃且低於基板的應變點。這裏，將基板放入作為加熱處理設備其中之一的電爐中，在氮氛圍下以450℃對氧化物半導體層進行1小時的加熱處理之後，為了防止水、氫再次混入到氧化物半導體層，在不使其接觸於空氣的情況下進行冷卻，由此而得到氧化物半導體層431(參照圖11B)。
注意，加熱處理設備不侷限於電爐而可以具備利用由電阻加熱器等的加熱器的熱傳導或熱輻射對待處理物進行加熱的設備。例如，可以使用GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)設備。LRTA設備是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱待處理物的設備。GRTA設備是指使用高溫氣體進行加熱處理的設備。作為氣體，使用如氬等的稀有氣體或像氮那樣的即使進行加熱處理也不會與待處理物起反應的惰性氣體。
例如，作為第一加熱處理可以進行GRTA，其中，將基板移動到加熱到高溫，亦即650℃至700℃的惰性氣體 中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。藉由使用GRTA可以在短時間內進行高溫加熱處理。
另外，在第一加熱處理中，最好氮或氦、氖、氬等的稀有氣體中不含有水、氫等。另外，最好將引入加熱處理設備中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或6N以上，最好設定為7N(99.99999%)或7N以上(亦即，將雜質濃度設定為1ppm或1ppm以下，最好設定為0.1ppm或0.1ppm以下)。
另外，也可以對被加工為島狀氧化物半導體層之前的氧化物半導體膜430進行第一加熱處理。此時，在進行第一加熱處理之後，從加熱設備取出基板，並進行第二微影製程。
對氧化物半導體層進行的脫水化、脫氫化的加熱處理，可以在以下任一個製程之後進行：形成氧化物半導體層之後；在氧化物半導體層之上層疊源極電極層及汲極電極層之後；或者在源極電極層及汲極電極層之上形成保護絕緣膜之後。
另外，在閘極絕緣層402中形成開口部時，該製程也可以在對氧化物半導體膜430進行脫水化或脫氫化處理之前或者之後進行。
另外，這裏的氧化物半導體膜430的蝕刻不限定於濕式蝕刻，也可以採用乾式蝕刻。
作為用於乾式蝕刻的蝕刻氣體，最好採用含有氯的氣 體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾式蝕刻法，可以使用平行平板型RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板側的電極的電力量、基板側的電極溫度等)，以可以蝕刻為所想要的加工形狀。
作為用於濕式蝕刻的蝕刻液，可以使用將磷酸、醋酸以及硝酸混合的溶液等。此外，也可以使用ITO07N(由日本關東化學公司所製造)。
另外，藉由清洗去除濕式蝕刻後的蝕刻液以及被蝕刻掉的材料。也可以對包含該被去除的材料的蝕刻液的廢液進行純化，而對包含的材料進行再利用。藉由從該蝕刻後的廢液中回收包含在氧化物半導體層中的銦等的材料並對其進行再利用，可以有效地利用資源並實現低成本化。
根據材料而適當地調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)，以蝕刻成所想要的加工形狀。
接著，在閘極絕緣層402及氧化物半導體層431之上形成金屬導電膜。使用濺射法或真空蒸鍍法形成金屬導電膜即可。作為金屬導電膜的材料，可以舉出選自鋁 (Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素、以上述元素為成分的合金或組合上述元素的合金等。此外，也可以使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、釔(Y)中的任一種或多種材料。另外，金屬導電膜既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出含有矽的鋁膜的單層結構、銅或以銅為主要成分的膜的單層結構、在鋁膜之上層疊鈦膜的雙層結構、在氮化鉭膜或氮化銅膜之上層疊銅膜的雙層結構、在鈦膜之上層疊鋁膜並在鋁膜之上層疊鈦膜的三層結構等。另外，也可以使用：將鋁(Al)與選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的一個或多個元素組合的膜、合金膜或氮化膜。
當在形成金屬導電膜之後進行加熱處理時，最好金屬導電膜具有能夠耐受該加熱處理的耐熱性。
利用第三微影製程在金屬導電膜之上形成抗蝕劑掩模，並藉由進行選擇性的蝕刻來形成源極層415a及汲極層415b，然後去除抗蝕劑掩模(參照圖11C)。另外，該製程中使用的抗蝕劑掩模可以利用噴墨法來予以形成。當利用噴墨法形成抗蝕劑掩模時不使用光罩，因此可以降低製造成本。
另外，當進行金屬導電膜的蝕刻時，以氧化物半導體層431不被去除的方式而適當地調節各種材料及蝕刻條件。
這裏，將鈦膜用作為金屬導電膜，將In-Ga-Zn-O類氧化物用作為氧化物半導體層431，並且將過氧化氫氨水(氨、水、過氧化氫水的混合液)用作為蝕刻劑。
注意，在第三微影製程中，有時氧化物半導體層431被部分蝕刻，而成為具有槽部(凹部)的氧化物半導體層。
此外，為了減少用於微影製程的光罩數及製程數，也可以使用由透射過的光成為多種強度的曝光掩模的多色調掩模所形成的抗蝕劑掩模來進行蝕刻製程。由於使用多色調掩模所形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行灰化進一步改變形狀，因此可以用於加工成不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。由此，可以減少曝光掩模數且還可以縮減對應的微影製程，所以可以實現製程的簡化。
接著，進行使用一氧化二氮(N2O)、氮(N2)或氬(Ar)等氣體的電漿處理。藉由該電漿處理去除附著在露出的氧化物半導體層的表面上的吸附水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。
在進行電漿處理後，在不使氧化物半導體層接觸於空氣的情況下形成與氧化物半導體層的一部分接觸的成為保護絕緣膜的氧化物絕緣層416。
作為氧化物絕緣層416，至少將其厚度形成為至少1nm，並適當地使用如濺射法等的不會使水、氫等的雜質 混入到氧化物絕緣層416的方法形成即可。當氧化物絕緣層416中含有氫時，氫進入氧化物半導體層中從而有可能導致氧化物半導體層431的背通道低電阻化(N型化)而形成寄生通道。因此，為了使氧化物絕緣層416儘量地不含有氫，作為沉積方法，不使用氫是十分重要的。
這裏，利用濺射法形成用作為氧化物絕緣層416的厚度為200nm的氧化矽膜。將沉積時的基板溫度設定為室溫至300℃(包含本身)即可，在此設定為100℃。可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體(典型上是氬)和氧的氛圍下，藉由濺射法來形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在氧及氮氛圍下使用矽靶材並利用濺射法來形成氧化矽膜。
接著，在惰性氣體氛圍下或在氧氣體氛圍下進行第二加熱處理(最好為高於或等於200℃且低於或等於400℃，例如高於或等於250℃且高低於或等於350℃)。例如，在氮氛圍下進行250℃且1小時的第二加熱處理。當進行第二加熱處理時，氧化物半導體層的一部分(通道形成區)以與氧化物絕緣層416相接觸的狀態受到加熱。由此，氧化物半導體層的一部分(通道形成區)被提供氧。另外，藉由該加熱處理，可以從氧化物半導體層使氫進入到氧化物絕緣層416中。
藉由上述製程，在對氧化物半導體層進行了用於脫水化或脫氫化的加熱處理之後，選擇性地使氧化物半導體層 的一部分(通道形成區)成為氧過剩狀態。由此，與閘極層411重疊的通道形成區413成為I型，並以自對準方式而形成與源極層415a重疊的源極區414a及與汲極層415b重疊的汲極區414b。藉由上述製程形成電晶體410。
例如，在如閘極偏壓-熱應力試驗(BT試驗)那樣的長時間暴露於高溫、高電場的條件下(例如，85℃，2×106V/cm且時間為12小時)，當在氧化物半導體中有雜質(氫等)時，雜質和氧化物半導體的主要成分之間的鍵被強電場(B：偏壓)和高溫(T：溫度)切斷，產生的懸空鍵導致閾值電壓(Vth)的漂移。鑒於這種情況，藉由極力地去除氧化物半導體的雜質，尤其是氫或水等，並使用上述高密度電漿CVD設備形成緻密且絕緣耐壓性高的高品質的絕緣膜以使其與氧化物半導體的介面特性良好，由此可以得到對嚴酷的外部環境也穩定的電晶體。
並且還可以在空氣中以高於或等於100℃且低於或等於200℃進行1小時至30小時的加熱處理。這裏，以150℃進行10小時的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度並進行加熱，又可以反覆多次進行從室溫到100℃至200℃(包含本身)的加熱溫度的升溫及從加熱溫度到室溫的降溫而進行。另外，該加熱處理還可以在形成氧化物絕緣層416之前在減壓下進行。藉由在減壓下進行加熱處理，可以縮短加熱時間。
另外，藉由在與汲極層415b重疊的氧化物半導體層中形成汲極區414b，可以提高電晶體的可靠性。明確而 言，藉由形成汲極區414b，可以得到導電性從汲極層415b到汲極區414b及通道形成區413階梯性地變化的結構。
另外，作為氧化物半導體層中的源極區或汲極區，當氧化物半導體層的厚度較薄為15nm或15nm以下時其形成在厚度方向的整體，而當氧化物半導體層的厚度較厚為30nm至50nm(包含本身)時，氧化物半導體層的一部分，即與源極層或汲極層相接觸的區域以及其附近被低電阻化而形成源極區或汲極區，可以使氧化物半導體層的接近閘極絕緣層的區域成為I型。
還可以在氧化物絕緣層416之上形成保護絕緣層。例如，藉由RF濺射法來形成氮化矽膜。由於RF濺射法具有高量產性，所以作為保護絕緣層的成膜方法是較佳的。保護絕緣層使用不包含水分、氫離子或OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，而可以使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜等。這裏，作為保護絕緣層，使用氮化矽膜來形成保護絕緣層403(參照圖11D)。
(安裝有液晶顯示裝置的各種電子裝置)
下面，參照圖12A至12F對本說明書中揭示的安裝有液晶顯示裝置的電子裝置的例子進行說明。
圖12A示出筆記型個人電腦，其係由主體2201、殼體2202、顯示部分2203和鍵盤2204等所構成。
圖12B示出可攜式資訊終端(PDA)，在其主體2211中設置有顯示部2213、外部介面2215及操作按鈕2214等。另外，作為操作用附屬部件，有觸屏筆2212。
圖12C是作為電子紙的一個例子示出電子書閱讀器2220的圖形。電子書閱讀器2220係由殼體2221及殼體2223兩個殼體所構成。殼體2221及殼體2223係藉由軸部2237而被形成為一體，並且可以以該軸部2237為軸來進行開閉動作。藉由這種結構，電子書閱讀器2220可以像紙質書籍一樣使用。
殼體2221係安裝有顯示部2225，並且殼體2223係安裝有顯示部2227。顯示部2225及顯示部2227既可以採用顯示一個畫面的結構，又可以採用顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖12C中的顯示部2225)中顯示文章，而在左邊的顯示部(圖12C中的顯示部2227)中顯示影像。
此外，在圖12C中示出殼體2221具備操作部等的例子。例如，殼體2221具備電源開關2231、操作鍵2233以及揚聲器2235等。利用操作鍵2233可以翻頁。另外，還可以採用在殼體的與顯示部同一面上設置鍵盤、指向裝置等的結構。另外，也可以採用在殼體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。此外，電子書閱讀器2220可以具有電子詞典的功能。
此外，電子書閱讀器2220也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所想要的書籍資料等，然後下載的結構。
另外，電子紙可以應用於顯示資料的所有領域的裝置。例如，除了電子書閱讀器之外還可以將其用於海報、電車等交通工具的車廂廣告、信用卡等各種卡片中的顯示等。
圖12D是示出行動電話機的圖形。該行動電話機係由殼體2240及殼體2241的兩個殼體所構成。殼體2241包括顯示面板2242、揚聲器2243、麥克風2244、指向裝置2246、影像拍攝裝置用鏡頭2247以及外部連接端子2248等。另外，殼體2240具備對該行動電話機進行充電的太陽能電池單元2249、外部記憶體插槽2250等。另外，天線係內置於殼體2241的內部。
顯示面板2242具有觸控面板功能，圖12D使用虛線示出作為影像被顯示出來的多個操作鍵2245。另外，該行動電話機係安裝有用來將太陽能電池單元2249輸出的電壓升壓到各電路所需要的電壓的升壓電路。另外，除了上述結構以外，還可以採用內藏有非接觸IC晶片、小型記錄裝置等的結構。
顯示面板2242根據使用方式而適當地改變顯示的方向。另外，由於在與顯示面板2242同一面上備有影像拍攝裝置用鏡頭2247，所以可以進行視訊電話。揚聲器2243及麥克風2244不侷限於聲音通話，還可以用於視訊 電話、錄音、再生等的用途。再者，殼體2240和殼體2241滑動而可以由如圖12D所示的展開狀態變為重合狀態，以便能夠實現便於攜帶的小型化。
外部連接端子2248能夠與AC轉接器或USB纜線等各種纜線相連接，並能夠進行充電或資料通信。另外，將記錄媒體插入到外部記憶體插槽2250中來可以對應更大容量的資料儲存及移動。另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖12E是示出數位相機的圖形。該數位相機係由主體2261、顯示部(A)2267、取景器2263、操作開關2264、顯示部(B)2265及電池2266等所構成。
圖12F是示出電視裝置的圖形。在電視裝置2270的殼體2271中係安裝有顯示部2273。利用顯示部2273可以顯示影像。此外，在此示出利用支架2275支撐殼體2271的結構。
可以藉由利用殼體2271具備的操作開關或另外提供的遙控器2280進行電視裝置2270的操作。藉由利用遙控器2280具備的操作鍵2279，可以進行頻道及音量的操作，並可以對在顯示部2273上顯示的影像進行操作。此外，也可以採用在遙控器2280中設置用來顯示從該遙控器2280輸出的資料的顯示部2277的結構。
另外，電視裝置2270最好設置有接收器或數據機等。藉由接收器，可接收一般電視廣播。此外，藉由數據機而被連接到有線或無線的通信網路，可以執行單向(從 發送者到接收者)或雙向(在發送者與接收者之間或者在接收者之間)的資料通信。
100:像素
101:掃描線
102:掃描線
103:信號線
104:信號線
105:電晶體
107:像素電極層

Claims (3)

  1. 一種顯示裝置，包括：電性連接到信號線和第一掃描線的第一像素，其中，該第一像素包括第一電晶體以及像素電極，該像素電極通過第一絕緣層的接觸孔電性連接到該第一電晶體；以及與該第一像素相鄰的第二像素，該第二像素電性連接到第二掃描線，其中，在該第一掃描線與該第二掃描線之間的區域中，該信號線下方沒有設置導電層，其中，該第一電晶體包括：包括銅的閘極層；該閘極層之上的第二絕緣層，該第二絕緣層包括第一層和在該第一層之上的第二層，其中該第一層包括矽和氮且該第二層包括矽和氧；以及氧化物半導體層，在該第二層的頂表面之上並與該第二層的該頂表面接觸，該氧化物半導體層包括通道形成區，其中，該氧化物半導體層包括銦、鎵及鋅，其中，該信號線包括：第一金屬層，包括鈦、鉬及鎢中的任一者；以及在該第一金屬層之上的第二金屬層，該第二金屬層包括銅，其中，該信號線包括在該信號線與該第一掃描線相交的第一相交處的第一凸面形狀和在該信號線與該第二掃描 線相交的第二相交處的第二凸面形狀，並且其中，該信號線在該第一凸面形狀與該第二凸面形狀之間的區域中實質上完全平坦。
  2. 一種顯示裝置，包括：電性連接到信號線和第一掃描線的第一像素，其中，該第一像素包括第一電晶體以及像素電極，該像素電極通過第一絕緣層的接觸孔電性連接到該第一電晶體；以及與該第一像素相鄰的第二像素，該第二像素電性連接到該信號線及第二掃描線，其中，在該第一掃描線與該第二掃描線之間的區域中，該信號線下方沒有設置導電層，其中，該第一電晶體包括：包括鋁的閘極層；該閘極層之上的第二絕緣層，該第二絕緣層包括第一層和在該第一層之上的第二層，其中該第一層包括矽和氮且該第二層包括矽和氧；以及氧化物半導體層，在該第二層的頂表面之上並與該第二層的該頂表面接觸，該氧化物半導體層包括通道形成區，其中，該氧化物半導體層包括銦、鎵及鋅，其中，該信號線包括：第一金屬層，包括鈦、鉬及鎢中的任一者；以及在該第一金屬層之上的第二金屬層，該第二金屬層包括鋁， 其中，該信號線包括在該信號線與該第一掃描線相交的第一相交處的第一凸面形狀和在該信號線與該第二掃描線相交的第二相交處的第二凸面形狀，並且其中，該信號線在該第一凸面形狀與該第二凸面形狀之間的區域中實質上完全平坦。
  3. 如請求項1或2的顯示裝置，其中，該通道形成區包括銦、鎵及鋅，並且其中，在該第一電晶體的源極與汲極之間的電壓為+1V且該第一電晶體的閘極電壓在-5V至-20V的範圍內的情況下，該第一電晶體的關閉狀態電流小於或等於1×10-12A。
TW110124555A 2010-02-26 2011-02-24 液晶顯示裝置 TWI765769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-042584 2010-02-26
JP2010042584 2010-02-26

Publications (2)

Publication Number Publication Date
TW202144879A TW202144879A (zh) 2021-12-01
TWI765769B true TWI765769B (zh) 2022-05-21

Family

ID=44504827

Family Applications (12)

Application Number Title Priority Date Filing Date
TW104139664A TWI576645B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW106116726A TWI647517B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW103118796A TWI521289B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW112121691A TWI844392B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW100106194A TWI447500B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW105142502A TWI603137B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW113116072A TWI902239B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW103118797A TWI622843B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW111117884A TW202235976A (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW110124555A TWI765769B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW107137886A TWI684809B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW109101794A TWI734350B (zh) 2010-02-26 2011-02-24 液晶顯示裝置

Family Applications Before (9)

Application Number Title Priority Date Filing Date
TW104139664A TWI576645B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW106116726A TWI647517B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW103118796A TWI521289B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW112121691A TWI844392B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW100106194A TWI447500B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW105142502A TWI603137B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW113116072A TWI902239B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW103118797A TWI622843B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW111117884A TW202235976A (zh) 2010-02-26 2011-02-24 液晶顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW107137886A TWI684809B (zh) 2010-02-26 2011-02-24 液晶顯示裝置
TW109101794A TWI734350B (zh) 2010-02-26 2011-02-24 液晶顯示裝置

Country Status (6)

Country Link
US (8) US8502226B2 (zh)
JP (13) JP5564452B2 (zh)
KR (12) KR102078253B1 (zh)
CN (2) CN107045235A (zh)
TW (12) TWI576645B (zh)
WO (1) WO2011105210A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR102078253B1 (ko) * 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6290576B2 (ja) 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
WO2014069260A1 (ja) * 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102252213B1 (ko) * 2014-03-14 2021-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
JP2016127190A (ja) 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2016146422A (ja) 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
WO2016128860A1 (ja) 2015-02-12 2016-08-18 株式会社半導体エネルギー研究所 表示装置
CN107204362B (zh) 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
TWI859261B (zh) 2019-07-05 2024-10-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11711922B2 (en) 2019-07-12 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Memory device with memory cells comprising multiple transistors
JP7720398B2 (ja) 2021-09-22 2025-08-07 Ａｇｃ株式会社 テトラフルオロスルファニル基含有アリール化合物の製造方法
TWI890515B (zh) * 2024-07-05 2025-07-11 元太科技工業股份有限公司 畫素陣列基板及顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541748A (en) * 1993-06-07 1996-07-30 Hitachi, Ltd. Liquid crystal display having patterned insulating and semiconductor layers and a method of fabricating the same
TW200643584A (en) * 2005-05-04 2006-12-16 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
TW200814325A (en) * 2006-09-05 2008-03-16 Chunghwa Picture Tubes Ltd Thim film transistor array substrate and manufacturing process therefor
US20090174835A1 (en) * 2008-01-04 2009-07-09 Samsung Electronics Co., Ltd. Liquid crystal display and method of fabricating the same to have tft's with pixel electrodes integrally extending from one of the source/drain electrodes
TW200952179A (en) * 2008-03-13 2009-12-16 Sony Corp Thin film transistor and display

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3511059A1 (de) 1985-03-27 1986-10-02 Metallgesellschaft Ag, 6000 Frankfurt Isolier-einrichtung
EP0236629B1 (en) 1986-03-06 1994-05-18 Kabushiki Kaisha Toshiba Driving circuit of a liquid crystal display device
JPS635378A (ja) 1986-06-25 1988-01-11 シャープ株式会社 アクテイブ・マトリクス基板
US4857907A (en) 1986-04-30 1989-08-15 501 Sharp Kabushiki Kaisha Liquid-crystal display device
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2708746B2 (ja) 1987-07-03 1998-02-04 三菱電機株式会社 液晶制御回路
JP2740813B2 (ja) 1988-02-26 1998-04-15 セイコープレシジョン株式会社 非晶質シリコン薄膜トランジシタアレイ基板
JP2568654B2 (ja) * 1988-11-18 1997-01-08 シャープ株式会社 アクティブマトリクス基板
JPH02240636A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd アクティブマトリクス基板とこれを用いた液晶表示素子
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5284789A (en) 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
JP3245612B2 (ja) * 1991-11-15 2002-01-15 カシオ計算機株式会社 多層配線板の製造方法
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5367179A (en) 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
EP0476701B1 (en) 1990-09-21 1995-12-13 Casio Computer Company Limited A thin-film transistor and a thin film transistor panel using thin-film transistors of this type
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
DE69224038T2 (de) 1991-11-15 1998-04-23 Casio Computer Co Ltd Dünnfilmanordnung mit einer leitenden Verbindungsschicht
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06235934A (ja) * 1992-12-24 1994-08-23 Matsushita Electric Ind Co Ltd 凹凸酸化膜付き透光性絶縁性基板とその製造方法およびこれを用いたｔｆｔ液晶表示装置
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US5844538A (en) 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JPH07218929A (ja) 1994-01-13 1995-08-18 Lg Electron Inc 薄膜トランジスターのアレイ構造
JP3609314B2 (ja) * 1994-07-30 2005-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及びアクティブマトリクス回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR0181781B1 (ko) * 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
JPH10274782A (ja) * 1997-03-31 1998-10-13 Sharp Corp 液晶表示装置
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP3552086B2 (ja) * 1998-10-15 2004-08-11 シャープ株式会社 液晶表示装置
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6956236B1 (en) 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
KR100596468B1 (ko) * 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3701832B2 (ja) 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
KR100686228B1 (ko) 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3527193B2 (ja) * 2000-10-13 2004-05-17 Ｎｅｃエレクトロニクス株式会社 液晶表示装置及びコンピュータ
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2002055326A (ja) 2001-05-28 2002-02-20 Hitachi Ltd 液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100863727B1 (ko) * 2002-03-20 2008-10-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004158243A (ja) 2002-11-05 2004-06-03 Ube Ind Ltd 多孔質酸化物半導体薄膜、光電変換素子および太陽電池
KR100505328B1 (ko) 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004302289A (ja) 2003-03-31 2004-10-28 Sanyo Electric Co Ltd 表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006058730A (ja) 2004-08-23 2006-03-02 Sony Corp 表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453481B1 (en) * 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7777825B2 (en) * 2004-12-14 2010-08-17 Sharp Kabushiki Kaisha Liquid crystal display and a defect correcting method for the same
KR20060084016A (ko) 2005-01-17 2006-07-21 삼성전자주식회사 액정 표시 장치용 박막 표시판 및 액정 표시 장치
KR101112564B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 액정표시장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041126A (ja) * 2005-08-01 2007-02-15 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) * 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101255327B1 (ko) * 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101202530B1 (ko) * 2005-12-27 2012-11-16 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8253883B2 (en) * 2006-05-12 2012-08-28 Sharp Kabushiki Kaisha Display panel and display device
TWI858965B (zh) 2006-05-16 2024-10-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007310180A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 液晶表示装置及びその欠陥画素修復方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008026435A (ja) * 2006-07-19 2008-02-07 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101311337B1 (ko) 2006-10-20 2013-09-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100516998C (zh) * 2006-11-17 2009-07-22 群康科技(深圳)有限公司 液晶显示器及其驱动方法
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100920482B1 (ko) 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101389219B1 (ko) * 2006-12-29 2014-04-24 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN102593161B (zh) 2007-03-20 2014-11-05 出光兴产株式会社 半导体器件
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5246748B2 (ja) * 2007-05-08 2013-07-24 株式会社ジャパンディスプレイウェスト 表示装置およびこれを備える電子機器
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5374111B2 (ja) 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
CN101828212B (zh) * 2007-10-24 2015-04-29 株式会社神户制钢所 显示装置及该显示装置使用的Cu合金膜
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101471547B1 (ko) * 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN100583459C (zh) * 2008-09-24 2010-01-20 友达光电股份有限公司 像素结构及其薄膜晶体管
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN104992980B (zh) 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011048945A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR102377866B1 (ko) * 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2011068021A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102078253B1 (ko) * 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101801960B1 (ko) * 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541748A (en) * 1993-06-07 1996-07-30 Hitachi, Ltd. Liquid crystal display having patterned insulating and semiconductor layers and a method of fabricating the same
TW200643584A (en) * 2005-05-04 2006-12-16 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
TW200814325A (en) * 2006-09-05 2008-03-16 Chunghwa Picture Tubes Ltd Thim film transistor array substrate and manufacturing process therefor
US20090174835A1 (en) * 2008-01-04 2009-07-09 Samsung Electronics Co., Ltd. Liquid crystal display and method of fabricating the same to have tft's with pixel electrodes integrally extending from one of the source/drain electrodes
TW200952179A (en) * 2008-03-13 2009-12-16 Sony Corp Thin film transistor and display

Also Published As

Publication number Publication date
JP6235077B2 (ja) 2017-11-22
KR102358272B1 (ko) 2022-02-08
KR102838177B1 (ko) 2025-07-23
JP7161633B2 (ja) 2022-10-26
TWI844392B (zh) 2024-06-01
TW201921048A (zh) 2019-06-01
US20170192272A1 (en) 2017-07-06
KR102905710B1 (ko) 2025-12-29
KR101950364B1 (ko) 2019-02-20
TWI647517B (zh) 2019-01-11
KR102598388B1 (ko) 2023-11-03
TWI684809B (zh) 2020-02-11
US10983407B2 (en) 2021-04-20
KR20200017554A (ko) 2020-02-18
JP2015129975A (ja) 2015-07-16
JP2011197657A (ja) 2011-10-06
KR102204162B1 (ko) 2021-01-15
KR20230025507A (ko) 2023-02-21
JP2025038199A (ja) 2025-03-18
JP5564452B2 (ja) 2014-07-30
TW201202816A (en) 2012-01-16
TWI902239B (zh) 2025-10-21
TW201435462A (zh) 2014-09-16
KR20220150409A (ko) 2022-11-10
TWI521289B (zh) 2016-02-11
TWI576645B (zh) 2017-04-01
CN102754022B (zh) 2016-11-09
JP2023116578A (ja) 2023-08-22
US20150234216A1 (en) 2015-08-20
TWI447500B (zh) 2014-08-01
JP2015072487A (ja) 2015-04-16
KR20180026577A (ko) 2018-03-12
KR20250114941A (ko) 2025-07-29
KR102261505B1 (ko) 2021-06-04
US20210208434A1 (en) 2021-07-08
US9658506B2 (en) 2017-05-23
JP2016167103A (ja) 2016-09-15
JP6810197B2 (ja) 2021-01-06
JP2025188222A (ja) 2025-12-25
JP2022186807A (ja) 2022-12-15
US20110210327A1 (en) 2011-09-01
TW201809821A (zh) 2018-03-16
US9048325B2 (en) 2015-06-02
TWI622843B (zh) 2018-05-01
TW202338782A (zh) 2023-10-01
US8502226B2 (en) 2013-08-06
CN102754022A (zh) 2012-10-24
JP2022046766A (ja) 2022-03-23
JP2014194579A (ja) 2014-10-09
US20130299825A1 (en) 2013-11-14
JP2021051323A (ja) 2021-04-01
KR20210006529A (ko) 2021-01-18
US11927862B2 (en) 2024-03-12
US20230258991A1 (en) 2023-08-17
US20240201550A1 (en) 2024-06-20
CN107045235A (zh) 2017-08-15
KR20120120458A (ko) 2012-11-01
KR20210066948A (ko) 2021-06-07
TW202022453A (zh) 2020-06-16
KR20230155614A (ko) 2023-11-10
KR102460235B1 (ko) 2022-10-27
US10539845B2 (en) 2020-01-21
TWI603137B (zh) 2017-10-21
JP2018018102A (ja) 2018-02-01
TW201716841A (zh) 2017-05-16
TW201610535A (zh) 2016-03-16
TW202507700A (zh) 2025-02-16
WO2011105210A1 (en) 2011-09-01
KR20260006078A (ko) 2026-01-12
KR20220018096A (ko) 2022-02-14
KR20180120817A (ko) 2018-11-06
JP2019191599A (ja) 2019-10-31
KR102500983B1 (ko) 2023-02-16
TW202144879A (zh) 2021-12-01
KR102078253B1 (ko) 2020-04-02
TWI734350B (zh) 2021-07-21
TW202235976A (zh) 2022-09-16
US20200081283A1 (en) 2020-03-12
TW201435461A (zh) 2014-09-16
JP6542326B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP7161633B2 (ja) 表示装置