TWI758230B - 具有脈衝載波調變的數位隔離器電路 - Google Patents

Abstract

一種具有脈衝載波調變的數位隔離器電路，包括：響應於輸入訊號以產生一隔離輸出訊號之隔離屏障、接收資料輸入訊號並耦合至該隔離屏障的發射器電路、以及電性耦接於該隔離屏障以接收隔離輸出訊號並產生資料輸出訊號的接收器電路。發射器電路係根據所述的資料輸入訊號產生發射器輸出訊號，發射器輸出訊號係響應所述的資料輸入訊號之一上升緣與一下降緣而分別產生有不同數量的脈衝載波。通過本發明所公開之脈衝載波調變機制，其經驗證可有效減少資料傳輸所需的通道數量、功率消耗與電磁干擾，同時維持精確的資料輸出訊號，避免訊號抖動問題。

Description

具有脈衝載波調變的數位隔離器電路

本發明係有關於一種數位隔離器的電路架構，特別是一種具有脈衝載波之調變機制，以有效降低訊號耦合時所需的通道數量，及其功率消耗與電磁干擾的數位隔離器電路。

眾所周知的是，許多電子電路系統皆有針對將其系統中一部分的電訊號與其系統中另一部分的電訊號隔絕開來的需求。 例如，在許多控制系統中，由於高壓電訊號與低壓電訊號皆會被生成與監控，因此，為了確保電子電路系統的正常運作，在這些電訊號之間提供適當的隔離實屬必要。目前，已知現有的隔離電路是可在兩個通訊區塊，例如：發送端電路（transmitter circuit ，TX）與接收端電路（receiver circuit，RX）之間提供電壓隔離的一種中介電路。此類的隔離電路一般可用來消除可避免的接地迴路，並且達到保護高壓敏感電路的功效。利用隔離電路，不僅可確保電路之間的電性絕緣與訊號隔離，亦可以在相異兩個通訊電路之間建立可靠的數據傳輸，以使得訊號可不受快速暫態共模雜訊（fast transient common mode noise）所干擾。

就實際應用層面上而言，針對將訊號從系統中的一個部分傳輸到系統的另一部分，同時亦維持各部分之間的隔離，目前已有多元性且各式各樣的現有裝置與相關技術遂被提出，而其中，能有效提供通訊與隔離功能的裝置常見的係屬數位隔離器（digital isolator）電路。在實際操作時，一數位隔離器電路係首先從系統中的一第一部分接收一輸入電訊號，並將該訊號轉換為相應的訊號後通過一隔離屏障，以使其通過該隔離屏障後轉換為一隔離輸出電訊號，再由該系統中的第二部分來接收該隔離輸出電訊號，在此情況下，系統中第二部分所接收到的電訊號係會響應於來自該系統第一部分的輸入電訊號。

請參閱第1圖所示，其係揭露先前技術中一種傳統數位隔離器架構之示意圖，其中，數位隔離器100包含一隔離變壓器102，一數位資料輸入訊號DATA _IN係經由一輸入緩衝器104輸入，以產生一輸入控制訊號V _CNTRL，並將該輸入控制訊號V _CNTRL傳送至發射器106。發射器106係響應從輸入緩衝器104傳輸而來的輸入控制訊號V _CNTRL，使發射器106產生一調變訊號V _MOD。之後，隔離變壓器102係響應該調變訊號V _MOD產生一變壓輸出訊號V _TRAN，使數位隔離器100可輸出一數位資料輸出訊號DATA _OUT。其中，一接收器108係由隔離變壓器102接收所述的變壓輸出訊號V _TRAN，並將其解調變後輸出為一解調變訊號V _DEM。一般而言，接收器108所使用到的解調變機制係因應發射器106所使用到的調變機制而定。一輸出緩衝器110係由接收器108接收所述的解調變訊號V _DEM，並根據所述的解調變訊號V _DEM產生數位資料輸出訊號DATA _OUT，使該數位資料輸出訊號DATA _OUT係可響應於原始輸入的數位資料輸入訊號DATA _IN。一般來說，發射器106用來轉換數位資料輸入訊號DATA _IN或調變數位資料輸入訊號DATA _IN使其轉為可由隔離變壓器102接收的調變訊號V _MOD的調變機制係有關於整體數位隔離器100的操作性能、電性表現、通道密度與製造成本等等。請參閱第2圖所示，其係為第1圖電路中所示的數位資料輸入訊號DATA _IN之波形示意圖。第3A圖、第3B圖、及第3C圖係各自為第1圖電路中所示的發射器106在使用不同訊號調變機制的情況下所產生的調變訊號V _MOD之波形示意圖。其中，第3A圖所示的調變訊號V _MOD係為發射器106根據輸入控制訊號V _CNTRL使用開關鍵控（On/Off Keying，OOK）調變機制之波形結果示意圖。而第3B圖所示的調變訊號V _MOD則係為發射器106根據輸入控制訊號V _CNTRL使用頻移鍵控（Frequency Shift Keying，FSK）調變機制之波形結果示意圖，其中，當數位資料輸入訊號DATA _IN係為一低電壓位準時，該調變訊號V _MOD係為具有一第一頻率的正弦訊號；而當數位資料輸入訊號DATA _IN轉態至一高電壓位準時，該調變訊號V _MOD則係為具有一第二頻率的正弦訊號，其中，第二頻率係不同於（或較高於）該第一頻率。

第3C圖所示的調變訊號V _MOD係為發射器106根據輸入控制訊號V _CNTRL使用幅移鍵控（Amplitude Shift Keying，ASK）調變機制之波形結果示意圖，其中，當數位資料輸入訊號DATA _IN係為一低電壓位準時，該調變訊號V _MOD係為具有一第一振幅的正弦訊號；而當數位資料輸入訊號DATA _IN轉態至一高電壓位準時，該調變訊號V _MOD則係為具有一第二振幅的正弦訊號，其中，第二振幅係不同於（或較高於）該第一振幅。在現有這些不同的訊號調變機制中，所產生的調變訊號V _MOD例如可以包括一連續性的週期訊號、一短脈衝性（burst）的週期訊號、抑或是短脈衝性的非週期訊號。

然而，值得注意的是，如同時參照第2圖及第3A至3C圖所示，可以發現在傳統的數位隔離器架構中，當數位資料輸入訊號DATA _IN係處於一高電壓位準（數位邏輯為”1”）時，發射器106係會持續且不間斷的輸出連續且無窮個脈衝載波，如第3A至3C圖之調變訊號V _MOD所示。而這些無窮無盡的脈衝載波將會對電路系統造成嚴重的電磁干擾，同時引發龐大的功率消耗。除此之外，如第3B圖使用頻移鍵控（FSK）調變機制與第3C圖使用幅移鍵控（ASK）調變機制時所示之波形圖來看，即便當數位資料輸入訊號DATA _IN係處於一低電壓位準（數位邏輯為”0”）時，發射器106仍然會持續且不間斷的針對其調變訊號V _MOD生成連續且無窮個脈衝載波。由此，可以確信的是，其功率消耗與電磁干擾等問題皆會越趨嚴重。緣此，遂有第4圖所示之一改良架構被提出，以試圖解決上述的這些問題。請參見第4圖所示，其中，該數位隔離器電路係採用一種雙通道架構（two-communication channels diagram），其係必須使用到兩組的發射器106A, 106B、隔離變壓器102A, 102B、以及接收器108A, 108B。第5圖所示之波形圖係為根據第4圖之電路架構所擷取到之結果，其中，調變訊號V _MODA,V _MODB係各自為發射器106A, 106B依據其輸入控制訊號V _CNTRL, V _CNTRL*採用短脈衝性開關鍵控（Burst OOK）調變機制之波形結果示意圖。不過，值得注意的問題是，採用短脈衝性開關鍵控的調變方式雖然可減少脈衝載波的數量，但必須增加多一個通道，否則無法正確判斷當輸入訊號DATA _IN從數位邏輯為”1”轉成”0”的狀況。也就是說，在使用短脈衝性開關鍵控（Burst OOK）的情況下，不僅資料的傳輸通道勢必得增加，也同時會影響到整體系統規劃的電路製作成本與電路所需面積，使其亦成為現有技術所需面臨的一大挑戰。有鑑於此，本申請人深信：綜上所言的諸多現有設計概念與技術方案，仍都還缺乏廣泛的實用性而不敷使用，無法被有效地且廣泛地應用於業界。

因此，綜上所述，基於考量到上述所列之眾多問題點，極需要採納多方面的考量。故，本發明之發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種新穎的數位隔離器電路架構，通過此種創新的數位隔離器電路架構，可以解決諸多先前技術所存在已久的缺失，同時降低其電路中的所需使用的資料傳輸通道、功率消耗及電磁干擾等問題，其具體之架構及實施方式，本申請人將詳述於下。

為解決習知技術存在的問題，本發明之一目的係在於提供一種新穎且極具創新的數位隔離器電路，其特徵在於使用一種脈衝載波的調變機制，通過將此種脈衝載波的調變機制應用於一發射器電路中，該發射器電路係可產生一發射器輸出訊號，且該發射器輸出訊號係響應於資料輸入訊號之上升緣與下降緣而分別包含有不同數量的脈衝載波。緣此，通過本發明所揭露之具有脈衝載波調變的數位隔離器電路，其係可在僅使用單一資料傳輸通道的架構下傳輸資料訊號，同時維持精確的資料數據傳輸結果。與現有技藝相較之下，本發明所公開之具有脈衝載波調變的數位隔離器電路，顯然可大幅降低其電路之複雜度（complexity）。

另一方面而言，本發明之又一目的係在於揭露一種嶄新的具有脈衝載波調變的數位隔離器電路，其中，基於該發射器電路係可產生一發射器輸出訊號，且該發射器輸出訊號係響應於資料輸入訊號之上升緣與下降緣而分別包含有不同數量的脈衝載波，使得該發射器輸出訊號之第一分部訊號的第一組脈衝載波的數量與該發射器輸出訊號之第二分部訊號的第二組脈衝載波的數量係為相異的。由於傳統的發射器輸出訊號，無論當資料輸入訊號係位於一高電壓位準或低電壓位準時，所述的傳統的發射器輸出訊號總是常態且不間斷地產生無限個連續的脈衝載波， 因此，相較之下，經本發明改良後的發射器輸出訊號係被成功調變為具有較少數量的脈衝載波。故，有鑑於此改良之創新點，本發明係可有效地消弭現有技藝中龐大的功率消耗與嚴重的電磁干擾等問題。

再一方面而言，本發明之再一目的係在於提供一種具有脈衝載波調變的數位隔離器電路，通過以下實施方式中所公開之實驗數據及模擬結果，其係可有效驗證，通過應用本發明所揭露之技術方案，可使得發射器電路端之資料輸出訊號的抖動（jitter）干擾問題獲得有效的抑制，由此解決了現有技術所存在已久的缺失，同時並可維持精確的資料數據傳輸結果以及優越的系統穩健性，由此可以顯見，本發明所揭露之具有脈衝載波調變的數位隔離器電路係具有高度的產業競爭力，並且可廣及應用於任何相關之產業科技中。

鑒於以上所揭露本發明之諸多發明目的，此乃大幅改良先前技術之專利或論文所無法實現及應用的層面。緣此，基於實現上述所舉之諸多發明目的，本發明係旨在提供一種具有脈衝載波調變的數位隔離器電路，該數位隔離器電路係包括：一隔離屏障，其係響應一輸入訊號，以產生一隔離輸出訊號；一發射器電路，其係接收一資料輸入訊號並耦合至該隔離屏障；以及一接收器電路，其係電性耦接於該隔離屏障以接收該隔離輸出訊號，使所述的接收器電路係響應該隔離輸出訊號以產生一資料輸出訊號。

其中，本發明所公開之發射器電路係根據該資料輸入訊號產生一發射器輸出訊號（TXO），並以該發射器輸出訊號作為該隔離屏障之該輸入訊號。所述的發射器輸出訊號（TXO）係包括一第一分部訊號與一第二分部訊號。本發明所公開之發射器電路係響應於該資料輸入訊號從一第一邏輯狀態到一第二邏輯狀態的一第一轉態而開始產生所述的第一分部訊號，並且在該資料輸入訊號仍然在該第二邏輯狀態時，該發射器電路停止產生所述的第一分部訊號。

之後，該發射器電路係響應於該資料輸入訊號從該第二邏輯狀態到該第一邏輯狀態的一第二轉態而開始產生所述的第二分部訊號，並且在該資料輸入訊號仍然在該第一邏輯狀態時，該發射器電路停止產生所述的第二分部訊號。根據本發明之實施例，其中，所述的第一分部訊號係包括有第一組脈衝載波，所述的第二分部訊號係包括有第二組脈衝載波，並且，所述的第一分部訊號之第一組脈衝載波的數量與所述的第二分部訊號之第二組脈衝載波的數量係為相異的。

同時，根據本發明之實施例，基於該資料輸入訊號係為週期性的，並且，該發射器輸出訊號（TXO）的電壓位準係跟隨該資料輸入訊號的電壓位準，使本發明所公開之發射器輸出訊號（TXO）係為週期性的。

其中，在本發明之一實施例中，所述的第一分部訊號之第一組脈衝載波的頻率與所述的第二分部訊號之第二組脈衝載波的頻率係可各自為一變數。

在本發明之另一實施例中，其中，所述的第一分部訊號之第一組脈衝載波的振幅與所述的第二分部訊號之第二組脈衝載波的振幅亦可選擇性地各自為一變數。

除此之外，在本發明之又一實施例中，其中，在發射器電路停止產生所述的第一分部訊號或第二分部訊號後，該發射器輸出訊號係可具有可調變之一電壓位準。

綜合上述所言，本領域具有通常知識之技術人員或具有公知常識的人士當可在不脫離本發明的精神的情況下，在本發明所公開之技術方案的基礎上進行適當的修改或變化。惟，值得說明的是，這些修改或變化例仍應落入本發明之發明範圍內。大抵而言，本發明係不以本發明所揭之數種實施例中所公開發射器輸出訊號之第一分部訊號與第二分部訊號的頻率、振幅、或其電壓位準為限制，該些數值僅為解釋本發明之技術思想時所使用的示性例之用途，而並非用以限制本發明之發明範圍。

詳細而言，根據本發明之一較佳實施例，其中，本發明所揭露之發射器電路係包括：一上下緣轉換器、一用於產生振盪訊號的振盪器、以及一AND邏輯閘。其中，所述的上下緣轉換器係接收資料輸入訊號，並響應於該資料輸入訊號之一上升緣與一下降緣輸出一轉換資料訊號。該轉換資料訊號係包括一第一分區訊號與一第二分區訊號，該上下緣轉換器係響應該資料輸入訊號之該上升緣產生該第一分區訊號，並且在該資料輸入訊號到達該下降緣之前，該上下緣轉換器終止產生該第一分區訊號。之後，該上下緣轉換器係響應該資料輸入訊號之該下降緣產生該第二分區訊號，並且在該資料輸入訊號到達下一個該上升緣之前，該上下緣轉換器終止產生該第二分區訊號。並且，該第一分區訊號之一第一工作時間與該第二分區訊號之一第二工作時間係為相異的。

所述的AND邏輯閘係電性耦接於所述的上下緣轉換器與振盪器，以接收該轉換資料訊號與振盪訊號，並產生該發射器輸出訊號。

根據本發明之實施例，其中，資料輸入訊號從該第一邏輯狀態到該第二邏輯狀態的第一轉態係響應於資料輸入訊號之該上升緣。類似地，資料輸入訊號從該第二邏輯狀態到該第一邏輯狀態的第二轉態係響應於資料輸入訊號之該下降緣。

具體來說，根據本發明之實施例，所述的發射器輸出訊號之第一分部訊號係具有一第一操作時間，該第一操作時間係為該發射器電路開始產生該第一組脈衝載波與該發射器電路終止產生該第一組脈衝載波之間的一第一時間間隔。同樣地，所述的發射器輸出訊號之第二分部訊號係具有一第二操作時間，該第二操作時間係為該發射器電路開始產生該第二組脈衝載波與該發射器電路終止產生該第二組脈衝載波之間的一第二時間間隔。其中，所述的第一分部訊號之第一操作時間與所述的第二分部訊號之第二操作時間係為相異的。

更進一步而言，發射器輸出訊號（TXO）之第一分部訊號的第一操作時間係會與所述的轉換資料訊號之第一分區訊號的第一工作時間相等，並且，發射器輸出訊號（TXO）之第二分部訊號的第二操作時間係會與所述的轉換資料訊號之第二分區訊號的第二工作時間相等。

另一方面而言，關於上下緣轉換器的電路配置，根據本發明之一較佳實施例，本發明係設計該上下緣轉換器包括一反相器、一第一傳輸閘、一第二傳輸閘、一第三傳輸閘、一第四傳輸閘、以及一反或閘，其中，該反相器係接收該資料輸入訊號並輸出一反相資料輸入訊號，該反或閘之一第一輸入端係電性耦接於所述的第一傳輸閘和第二傳輸閘，該反或閘之一第二輸入端係電性耦接於所述的第三傳輸閘和第四傳輸閘，第一傳輸閘和第三傳輸閘更各自連接於該反相器之一輸入端與一輸出端。

其中，資料輸入訊號係各自被延遲一第一週期與一第二週期來分別控制該第一傳輸閘與該第四傳輸閘，反相資料輸入訊號係各自被延遲該第一週期與該第二週期來分別控制該第二傳輸閘與該第三傳輸閘，使得該反或閘係輸出所述的轉換資料訊號。

在本發明之一實施例中，其中，當所述的第一週期係被設計為長於該第二週期時，該轉換資料訊號之該第一分區訊號的該第一工作時間係會長於該轉換資料訊號之該第二分區訊號的該第二工作時間。

在本發明之另一實施例中， 當所述的第二週期係被設計為長於第一週期時，則將使得轉換資料訊號之該第二分區訊號的該第二工作時間係會長於該轉換資料訊號之該第一分區訊號的該第一工作時間。

是以，綜上所述，可以確信的是，本申請案係提供一種設計良好，且可適於數位隔離器電路之脈衝載波的調變機制。此種創新的脈衝載波調變機制係可應用於發送端電路（TX），且經驗證可成功地將系統功耗與電磁干擾（electromagnetic interference，EMI）降至最低，同時間，亦可以有效地避免輸出訊號抖動干擾的問題。緣此，可以確信的是，根據本發明所公開之具有脈衝載波調變的數位隔離器電路，其係可裨益於實現優秀的系統穩健性（robustness）和精確的數據傳輸結果。與現有技術相比，本發明之優勢更在於可具有良好的系統層級控制穩定性，並可維持對隔離電路的精確控制能力。

底下係進一步藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。請詳細參考本發明的優選實施例，其示例係在附圖圖式中示出。並且，在可能的情況下，在本發明附圖和描述中會使用相同的附圖標記來指代相同或相似的元件。應當理解的是，在附圖中，為了清楚和方便，本申請可能針對形狀和厚度進行放大，未具體示出或描述的元件可以採用本領域技術人員所公知的各種形式。一旦被本公開告知，該等替代和修改示性例對於本領域技術人員來說將是顯而易見的。

為說明本發明的技術內容和特徵，並使本領域技術人員能夠理解、製作和使用本發明，以下本申請案係通過諸多實施例舉例說明。 然而，需要注意的是，該等實施例並不用於限制本發明之發明範圍。 因此，凡是依據本發明的精神所作的均等修改或變化，均應包含在本發明的保護範圍之內。

除非另有說明，否則一些條件句或詞，例如”可以”或”可能”通常係用以試圖表達本發明的實施例”具有”，但也可以解釋為不需要的特徵、元件或者步驟。在其他的實施例中，可能可以不需要這些特徵、元件或步驟。

在本申請案之說明書實施方式中，對於”一個實施例”或”在一個實施例中”的引用，意味著結合該實施例所描述的特定特徵、結構或特性係被包括在至少一個實施例中。因此，在本申請案之說明書的各個地方出現的”一個實施例”或”在一個實施例中”不一定都指代相同的實施例。

在本申請案之實施方式和權利要求中，係會使用特定用字來指代特定的元件。本領域之技術人員應當理解的是，同一個元件可以被稱作有不同的名稱。本申請案係不針對名稱不同但功能相同的元件進行區分。 在本申請說明書和權利要求中，”包括”係以開放式方式使用，因此應解釋為”包括但不限於”。”耦合於”係旨在涵蓋任何間接或直接的連接。換言之，如果本申請中揭露一第一裝置係耦合於一第二裝置，則代表該第一裝置可以通過電性連接、無線通訊、光通訊或其他有/無的訊號連接，以直接或間接地透過其他中間設備或連接方式而連接到第二設備。

本發明係通過以下的實施例提供具體的描述，而這些實施例僅作為示性例。本領域技術人員係可輕易地在保留本發明教示思想的同時，針對裝置和方法等進行適當的修改和變化。因此，以下本發明所公開者應被解釋為僅受所附權利要求之界限的限制。在整個專利申請和權利要求中，除清楚描述的內容外，”一個”和”該”的含義係包括元件或組件的”一個或至少一個”。並且，在整個專利申請和權利要求中，除了根據上下文可以明顯排除多個之外，單數還包含對多個元件或組件的描述。在整個說明書和權利要求書中，除非內容明確規定了某些用字的含義，否則該用字”其中”的含義係包含”在…之中”，或者”在…之上”。一般而言，在本權利要求和說明書中使用的每個術語的含義均指本領域技術人員已知的通常含義，除非有另外註釋該含義。一些用於描述本發明的術語，並可藉以指導本領域人士理解本發明的用語將可被討論。本說明書中的每一個示性例皆不能用來限制本發明的保護範圍。

“基本上”、”大約”、”近似於”、和”大概”等用字，係可以指代在給定一值或範圍的20%以內的數值，較佳地，在10%以內。除此之外，本申請案所提供的數量或數字可以是近似值，如果沒有特別說明，則可以以上述用字來描述。當一個量、密度或其他參數包括一指定範圍、優選範圍或列出的理想值時，它們的值可以視為該給定範圍內的任何數字。

以下，請首先參閱本發明圖示第6圖所示，其係為根據本發明一實施例之具有脈衝載波調變的數位隔離器電路之方塊示意圖，如圖所示，此種具有脈衝載波調變的數位隔離器電路1係包括一發射器電路（transmitter circuit）601、一隔離屏障（isolation barrier）603、以及一接收器電路（receiver circuit）605。發射器電路601係電性耦接於一第一接地電壓V _ss1，接收器電路605係電性耦接於一第二接地電壓V _ss2，隔離屏障603係電性耦接於所述的發射器電路601及接收器電路605之間。

本發明所公開之發射器電路601係適於接收一資料輸入訊號DI並將其耦合至該隔離屏障603，其中，發射器電路601係根據所述的資料輸入訊號DI產生一發射器輸出訊號TXO，使該發射器輸出訊號TXO係為該隔離屏障603之輸入訊號。之後，該隔離屏障603係可響應於該輸入訊號，也就是所述的發射器輸出訊號TXO，以產生一隔離輸出訊號。緣此，接收器電路605係電性耦接於該隔離屏障603以接收所述的隔離輸出訊號，並以所述的隔離輸出訊號作為其接收器輸入訊號RXIN，隨後，接收器電路605係可響應於所述的隔離輸出訊號（接收器輸入訊號RXIN）以產生一資料輸出訊號RO。根據本發明之一實施例，其中，所使用的隔離屏障603例如可由至少一隔離電容或其均等元件所組成。

根據本發明之較佳實施例，本發明所揭露之發射器電路601係旨在：響應於所述的資料輸入訊號DI以產生一發射器輸出訊號TXO。請一併配合參照第7圖所示，其係為根據第6圖之數位隔離器電路中，其資料輸入訊號DI、發射器輸出訊號TXO、接收器輸入訊號RXIN、以及資料輸出訊號RO之波形圖。

如第7圖所示，可以看出，本發明所公開之發射器輸出訊號TXO係包括一第一分部訊號TXO_D1與一第二分部訊號TXO_D2，並且，基於資料輸入訊號DI係為週期性的（periodic），且發射器輸出訊號TXO的電壓位準通常係會跟隨資料輸入訊號DI的電壓位準，因此使得該發射器輸出訊號TXO亦為週期性的。根據本發明之實施例，詳細而言，發射器電路601係響應於資料輸入訊號DI從一第一邏輯狀態到一第二邏輯狀態的一第一轉態（first transition）而開始產生所述的第一分部訊號TXO_D1，並且在資料輸入訊號DI仍然在該第二邏輯狀態時，發射器電路601係停止產生所述的第一分部訊號TXO_D1。在此實施例中，所述的第一邏輯狀態指的是當資料輸入訊號DI在一低電壓位準，其係可表示為數位邏輯”0”時。而所述的第二邏輯狀態指的是當資料輸入訊號DI在一高電壓位準，其係可表示為數位邏輯”1”時。資料輸入訊號DI從該第一邏輯狀態到該第二邏輯狀態的「第一轉態」，指的係為當該資料輸入訊號DI從數位邏輯”0”轉態至數位邏輯”1”的時候，其係響應於該資料輸入訊號DI的一上升緣（rising edge）RE。同樣地，資料輸入訊號DI從該第二邏輯狀態到該第一邏輯狀態的「第二轉態」（second transition），指的係為當該資料輸入訊號DI從數位邏輯”1”轉態至數位邏輯”0”的時候，其係響應於該資料輸入訊號DI的一下降緣（falling edge）FE。

如圖所示，發射器電路601係響應於資料輸入訊號DI從該第二邏輯狀態”1”到第一邏輯狀態”0”的第二轉態而開始產生所述的第二分部訊號TXO_D2，並且在資料輸入訊號DI仍然在該第一邏輯狀態”0”時，發射器電路601係停止產生所述的第二分部訊號TXO_D2。根據本發明之較佳實施例，其中，所述的第一分部訊號TXO_D1係包括第一組脈衝載波（pulse carrier），所述的第二分部訊號TXO_D2係包括第二組脈衝載波，並且，該第一分部訊號TXO_D1之第一組脈衝載波的數量與該第二分部訊號TXO_D2之第二組脈衝載波的數量係為相異的。

根據本發明所揭露之脈衝載波的調變機制，舉例而言，可以如本發明第7圖所示之實施例，其係設計使所述的第一分部訊號TXO_D1具有比第二分部訊號TXO_D2更多數量的脈衝載波。抑或是，在本發明之其他實施例中，亦可選擇性地設計使所述的第二分部訊號TXO_D2具有比第一分部訊號TXO_D1更多數量的脈衝載波。本發明並不以第一分部訊號TXO_D1與第二分部訊號TXO_D2何者具有較多數量的脈衝載波為限制，大抵來說，本領域具通常知識者其係可在不脫離本發明精神與發明意旨之前提下，根據其實際電路之規格及需求進行修飾或變化，惟在本發明均等變化之情況下，仍應隸屬於本發明之發明範疇。換言之，本發明並不以上揭之數種實施方式為限。

除此之外，根據本發明之一實施例，所述的第一分部訊號TXO_D1之第一組脈衝載波的頻率與所述的第二分部訊號TXO_D2之第二組脈衝載波的頻率係可各自為一變數（variable）。類似地，根據本發明之另一實施例，其中所述的第一分部訊號TXO_D1之第一組脈衝載波的振幅與所述的第二分部訊號TXO_D2之第二組脈衝載波的振幅亦可選擇性地各自為一變數。

具體而言，本發明所公開之第一分部訊號TXO_D1係具有一第一操作時間t1，該第一操作時間t1係為發射器電路601開始產生該第一分部訊號TXO_D1之第一組脈衝載波與發射器電路601終止產生該第一分部訊號TXO_D1之第一組脈衝載波之間的一第一時間間隔。同樣地，所述的第二分部訊號TXO_D2係具有一第二操作時間t2，該第二操作時間t2係為發射器電路601開始產生該第二分部訊號TXO_D2之第二組脈衝載波與發射器電路601終止產生該第二分部訊號TXO_D2之第二組脈衝載波之間的一第二時間間隔。根據本發明之實施例，其中，第一分部訊號TXO_D1具有的第一操作時間t1與第二分部訊號TXO_D2具有的第二操作時間t2係為相異的。通過本發明前述所揭露之脈衝載波的調變機制，舉例來說，第一分部訊號TXO_D1的第一操作時間t1可以如第7圖所示，係設計為略長於第二分部訊號TXO_D2的第二操作時間t2。抑或是，在本發明之其他實施例中，第二分部訊號TXO_D2的第二操作時間t2亦可選擇性地設計為長於第一分部訊號TXO_D1的第一操作時間t1，惟本發明並不以第一分部訊號TXO_D1之第一操作時間t1與第二分部訊號TXO_D2的第二操作時間t2何者較長或何者較短為限制。

由此等技術方案觀之，可以顯見本發明所揭露之脈衝載波的調變機制，其係可有效地應用於一發射器電路之發射器輸出訊號TXO，使得該發射器電路所產生之發射器輸出訊號TXO能夠個別響應於資料輸入訊號DI之上升緣與下降緣，而分別包含有不同數量的脈衝載波。通過此等脈衝載波的調變機制，本發明可以有效地降低訊號耦合及傳輸中所需使用到的通道數量，並且，由此解決了先前技術所述傳統技藝必須使用到過多通道數量的問題。

更進一步而言，根據本發明圖示第7圖所公開之發射器輸出訊號TXO的波形圖看來，可以發現，在發射器電路停止產生所述的第一分部訊號TXO_D1或第二分部訊號TXO_D2的脈衝載波之後，該發射器輸出訊號TXO係會進入一穩定狀態（或稱：穩態，steady state），在此穩態的條件下，該發射器輸出訊號TXO的電壓位準係不一定必須侷限於某個定值，並且可以是可變的。換言之，根據本發明之技術方案，在發射器電路停止產生該第一分部訊號TXO_D1或該第二分部訊號TXO_D2後，該發射器輸出訊號TXO係具有可調變之一電壓位準。基於本發明可避免在資料輸入訊號DI於高電壓位準（數位邏輯為”1”）與低電壓位準（數位邏輯為”0”）間的時間區段中不會像先前技術一樣無限制地產生連續且不間斷的脈衝載波，藉由此技術特點，本發明便可成功地實現降低電路系統中的功率消耗與電磁干擾等問題之發明目的。

以下，接著請參閱第8圖所示，其係為根據本發明實施例所公開之發射器電路其詳細電路示意圖。如第8圖所示，本發明所公開之發射器電路601係包括一上下緣轉換器（rising and falling converter）80、一振盪器82、以及一AND邏輯閘84。其中，上下緣轉換器80係適於接收該資料輸入訊號DI並據以輸出一轉換資料訊號DI_C。振盪器82係用以產生一振盪訊號OSC。AND邏輯閘84係電性耦接於該上下緣轉換器80與振盪器82以接收該轉換資料訊號DI_C與振盪訊號OSC，並通過一交集邏輯（AND logic algorithm）產生並輸出所述的發射器輸出訊號TXO。

第9圖係為根據第8圖所示之發射器電路中，其資料輸入訊號DI、轉換資料訊號DI_C、振盪訊號OSC、以及發射器輸出訊號TXO之波形示意圖。由第9圖之波形示意圖可以看出，上下緣轉換器80係適於接收資料輸入訊號DI，並且根據並響應於該資料輸入訊號DI的上升緣RE與下降緣FE產生所述的轉換資料訊號DI_C。具體來看，該轉換資料訊號DI_C係包括一第一分區訊號DI_CP1與一第二分區訊號DI_CP2，且基於資料輸入訊號DI係為週期性的，並且，所述的轉換資料訊號DI_C的電壓位準係跟隨該資料輸入訊號DI的電壓位準，使所述的轉換資料訊號DI_C亦為週期性的。根據本發明之實施例，其中，上下緣轉換器80係響應該資料輸入訊號DI的上升緣RE產生該第一分區訊號DI_CP1，並且在資料輸入訊號DI到達其下降緣FE之前，上下緣轉換器80係終止產生該第一分區訊號DI_CP1。之後，上下緣轉換器80再響應該資料輸入訊號DI的下降緣FE產生該第二分區訊號DI_CP2，並且在資料輸入訊號DI到達其下一個上升緣RE之前，上下緣轉換器80係終止產生該第二分區訊號DI_CP2。

根據本發明之一較佳實施例，其中，所述的第一分區訊號DI_CP1係具有一第一工作時間t1’，並且，該第一工作時間t1’係為上下緣轉換器80開始產生該第一分區訊號DI_CP1與上下緣轉換器80終止產生該第一分區訊號DI_CP1之間的時間間隔。同樣地，所述的第二分區訊號DI_CP2係具有一第二工作時間t2’，並且，該第二工作時間t2’係為上下緣轉換器80開始產生該第二分區訊號DI_CP2與上下緣轉換器80終止產生該第二分區訊號DI_CP2之間的時間間隔。在本發明一較佳之實施例中，其中，所述的轉換資料訊號DI_C之第一分區訊號DI_CP1具有的第一工作時間t1’與所述的轉換資料訊號DI_C之第二分區訊號DI_CP2具有的第二工作時間t2’係為相異的。

之後，基於AND邏輯閘84係電性耦接於所述的上下緣轉換器80與振盪器82，並接收該轉換資料訊號DI_C與振盪訊號OSC作為AND邏輯閘84的輸入訊號，AND邏輯閘84係可通過將該轉換資料訊號DI_C與振盪訊號OSC進行交集邏輯後在其輸出端產生所述的發射器輸出訊號TXO。值得注意的是，由於AND邏輯閘84所提供交集邏輯的作用，其係可使得發射器輸出訊號TXO之第一分部訊號TXO_D1的第一操作時間t1被控制與轉換資料訊號DI_C之第一分區訊號DI_CP1的第一工作時間t1’相等，並且，發射器輸出訊號TXO之第二分部訊號TXO_D2的第二操作時間t2被控制與轉換資料訊號DI_C之第二分區訊號DI_CP2的第二工作時間t2’相等。

再更進一步而言，請參閱第10圖所示，其係為根據本發明一第一實施例之上下緣轉換器的詳細電路示意圖。第11圖係為根據第10圖所示電路中各節點之波形示意圖。如圖所示，上下緣轉換器80係包括一反相器INV、一第一傳輸閘（transmission gate）TG1、一第二傳輸閘TG2、一第三傳輸閘TG3、一第四傳輸閘TG4、以及一反或閘（NOR gate）NOR，其中，反相器INV係接收資料輸入訊號DI並輸出一反相資料輸入訊號DI_B。反相器INV之一輸入端（DI）與輸出端（DI_B）係各自連接所述的第一傳輸閘TG1和第三傳輸閘TG3。根據本發明所揭露上下緣轉換器之第一實施例，其中，所述的資料輸入訊號DI係被延遲一第一週期3T以形成如”DI_3D”所示的訊號，並且，所述的資料輸入訊號DI係被延遲一第二週期1T以形成如”DI_D”所示的訊號，在此第一實施例中，該第一週期3T係長於該第二週期1T。並且，由資料輸入訊號DI延遲第一週期3T所形成的延遲訊號”DI_3D”係用以控制所述的第一傳輸閘TG1，由資料輸入訊號DI延遲第二週期1T所形成的延遲訊號”DI_D”係用以控制所述的第四傳輸閘TG4。

同樣地，反相資料輸入訊號DI_B係被延遲一第一週期3T以形成如”DI_3DB”所示的訊號，並且，反相資料輸入訊號DI_B係被延遲一第二週期1T以形成如”DI_DB”所示的訊號，這些延遲訊號”DI_3DB”與”DI_DB” 係各自用以控制所述的第二傳輸閘TG2和第三傳輸閘TG3。反或閘NOR的一第一輸入端N1係電性耦接於所述的第一傳輸閘TG1和第二傳輸閘TG2，反或閘NOR的一第二輸入端N2係電性耦接於所述的第三傳輸閘TG3和第四傳輸閘TG4。根據本發明之實施例，當第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4之控制訊號為高電壓位準（數位邏輯為”1”）時，係可使得第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4形成導通；否則，當第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4之控制訊號為低電壓位準（數位邏輯為”0”）時，將使得第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4形成開路。通過此設計，本發明便可以得到如第11圖中所示：第一輸入端N1與第二輸入端N2的波形圖。之後，該反或閘NOR便可依據其第一輸入端N1與第二輸入端N2的輸入訊號波形，產生並輸出如第11圖中所示的轉換資料訊號DI_C。值得注意的是，在本發明所揭露上下緣轉換器之第一實施例中，由於第一週期3T係長於第二週期1T，其係可控制使得轉換資料訊號DI_C之第一分區訊號DI_CP1的第一工作時間t1’係會長於轉換資料訊號DI_C之第二分區訊號DI_CP2的第二工作時間t2’。

另一方面而言，請參閱第12圖所示，其係為根據本發明一第二實施例之上下緣轉換器的詳細電路示意圖。第13圖係為根據第12圖所示電路中各節點之波形示意圖。如圖所示，上下緣轉換器50係包括反相器INV、第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4、以及反或閘NOR，其中，反相器INV係接收資料輸入訊號DI並輸出反相資料輸入訊號DI_B。反或閘NOR的一第一輸入端N1係電性耦接於所述的第一傳輸閘TG1和第二傳輸閘TG2，反或閘NOR的一第二輸入端N2係電性耦接於所述的第三傳輸閘TG3和第四傳輸閘TG4。緣此，反或閘NOR便可依據其第一輸入端N1與第二輸入端N2的輸入訊號波形，產生並輸出如第13圖中所示的轉換資料訊號DI_C。當我們將此第二實施例之上下緣轉換器與先前的第一實施例（如第10至11圖所示）進行比較時，可以觀察到的是：在此第二實施例中，用於延遲資料輸入訊號DI和反相資料輸入訊號DI_B的第一週期係為1T，而用於延遲資料輸入訊號DI和反相資料輸入訊號DI_B的第二週期係為3T。因此，在此第二實施例中，第一傳輸閘TG1和第四傳輸閘TG4的控制訊號係會分別為延遲訊號”DI_D”和”DI_3D”，而第二傳輸閘TG2和第三傳輸閘TG3的控制訊號係會分別為延遲訊號”DI_DB”和”DI_3DB”。

是以，在本發明所揭露上下緣轉換器之第二實施例中，由於第二週期3T係長於第一週期1T，其係可控制使得轉換資料訊號DI_C之第二分區訊號DI_CP2的第二工作時間t2’係會長於轉換資料訊號DI_C之第一分區訊號DI_CP1的第一工作時間t1’。

因此，有鑑於上揭第10～11圖以及第12～13圖所公開的實施例，其係可有效地佐證本發明是如何針對所述的上下緣轉換器進行精密且巧妙的設計，使得轉換資料訊號DI_C之第一分區訊號DI_CP1的第一工作時間t1’與轉換資料訊號DI_C之第二分區訊號DI_CP2的第二工作時間t2’係為相異的。根據本發明所公開之技術方案，其中，第一分區訊號DI_CP1的第一工作時間t1’並不受限於是否必須長於或短於第二分區訊號DI_CP2的第二工作時間t2’，只要第一分區訊號DI_CP1的第一工作時間t1’與第二分區訊號DI_CP2的第二工作時間t2’二者互異，使得發射器輸出訊號TXO的第一分部訊號TXO_D1的第一操作時間t1與發射器輸出訊號TXO的第二分部訊號TXO_D2的第二操作時間t2亦不相同，本發明便可成功控制使第一分部訊號TXO_D1所包含之第一組脈衝載波的數量與第二分部訊號TXO_D2所包含之第二組脈衝載波的數量係為互異的。基於發射器電路所產生的發射器輸出訊號（TXO_D1, TXO_D2）係可各自依據資料輸入訊號DI的上升緣與下降緣而各自設計為具有不同數量的脈衝載波，本發明所公開的此種脈衝載波調變機制，其係可有效地避免訊號進行傳輸及耦合時使用過多的資料傳輸通道。同時，與現有技術相較之下，基於傳統的發射器電路不管在資料輸入訊號為高電壓位準或低電壓位準時皆會持續且不間斷地輸出無限個脈衝載波，通過本發明所揭露之脈衝載波調變機制，由於可減少發射器輸出訊號的脈衝載波數量，與現有技術相較之下，可以確信的是，本發明便可有效裨益於降低系統中的功率消耗和電磁干擾等問題。

此外，在以下的段落中，本申請人係進一步地提供了根據本發明所列舉實施例之實驗數據與各項模擬結果，由此可以驗證本發明所能實現之優越效果，其係進一步公開其詳盡說明如下。

首先，請參見第14圖所示，其係為一數位隔離器電路之基本方塊示意圖，如圖所示，其係包含有一發射端電路TX、一接收端電路RX、以及電性連接於該發射端電路TX與該接收端電路RX之間的一隔離電容ISO_CAP。第15圖係為根據第14圖所示電路，當其中之發射端電路TX係採用一傳統的開關鍵控（On/Off Keying，OOK）調變機制時，其電路中各節點之波形示意圖。如圖所示，當資料輸入訊號DI之數位邏輯為”1”時，其發射器輸出訊號TXO係持續性地輸出脈衝載波。當資料輸入訊號DI之數位邏輯轉為”0”時，該發射器輸出訊號TXO係被固定在一特定的電壓位準。從這些數據可以看出，使用傳統OOK調變機制的缺點在於，當資料輸入訊號DI維持在高電壓位準（數位邏輯為”1”）持續過長一段時間的情況下，將會明顯地影響到整體的電路系統，並使得晶片產生過高的功率消耗與嚴重的電磁干擾問題。第16圖係為根據第15圖中之發射器輸出訊號TXO之波形訊號的頻譜分析示意圖，由此等數據可以看出，第16圖之主頻（main tone）大約位於150MHz，且其能量約在0.4856左右。

另一方面而言，第17圖係為根據第14圖所示電路，當其中之發射端電路TX係採用本發明所公開之脈衝載波調變機制（pulse carrier modulation，PCM）時，其電路中各節點之波形示意圖。第18圖係為根據第17圖中之發射器輸出訊號TXO之波形訊號的頻譜分析示意圖，由第18圖中的分析數據可以看出，當採用本發明所公開之脈衝載波調變機制（PCM）時，其主頻亦大約維持在150MHz，惟其能量已可被大幅降低至0.2282左右。有鑑於此等數據顯示，通過比較第16圖和第18圖中的這兩個頻譜分析，可以證實的是，當採用本發明所揭露之脈衝載波的調變機制時，其係可大大有助於將其主頻的能量降低至少50%以上，進一步地使電磁干擾效應（EMI）亦可以被有效地解決與消弭。

再更進一步而言，本發明之申請人係針對第14圖所示之數位隔離器電路當採用一傳統的OOK調變機制時進行模擬，其模擬結果中的資料輸入訊號DI與資料輸出訊號RO係如第19圖所示。其中，第19圖中所示區域O1及O2的局部放大圖係分別如第20A圖與第20B圖所示。如第20A圖與第20B圖所示，可以看出，當採用傳統的OOK調變機制時，其訊號的抖動干擾係約為2.4ns，而此抖動干擾基本上係來自於產生在隔離電容ISO_CAP另一側的寄生RC效應。因此，當資料輸入訊號DI從一高電壓位準（數位邏輯為”1”）轉態至低電壓位準（數位邏輯為”0”）時，其接收器輸入訊號RXIN將不會立即地被拉到一固定的電壓位準，由此便產生了所見的訊號抖動問題。

而相較之下，請參見第21圖，其係為本申請針對第14圖所示之數位隔離器電路當採用本發明所揭露之脈衝載波調變機制（PCM）進行模擬時，其資料輸入訊號DI與資料輸出訊號RO之模擬結果示意圖。其中，第21圖中所示區域P1及P2的局部放大圖係分別如第22A圖與第22B圖所示。如第22A圖與第22B圖所示，可以明顯看出，當採用本發明所揭露之脈衝載波調變機制（PCM）時，其訊號的抖動干擾係可成功地降低至僅有1ns，其原因乃在於，基於採用本發明所揭露之脈衝載波的調變機制時，發射器輸出訊號TXO的脈衝載波係可在資料輸入訊號DI的一個位元轉態時間（one bit transition time）內便終止，使得發射器輸出訊號TXO在資料輸入訊號DI進入下一個位元狀態之前係可回復到穩定狀態，本發明便是通過此等技術特徵，其係可有效地改善習知訊號抖動干擾的問題。

是以，綜上所述，可以確信的是，通過本發明所揭露之技術方案，本發明係可有效地維持準確的資料輸出訊號，同時避免訊號的抖動干擾。除此之外，本發明亦可更進一步地降低現有技術中龐大的功率消耗，以及嚴重的電磁干擾等問題。本申請人係於上述的實施方式及相關段落中皆提供了多項實驗數據和模擬結果佐證，並業已善加驗證其可行性與所能達成之發明功效。

緣此，根據上述本發明所公開之至少一實施例，可以確信的是，本發明所揭露之數位隔離器電路實屬新穎且前所未見，其旨在提供一種創新的脈衝載波之調變機制，通過將此種創新的脈衝載波調變機制運用於一發射器電路，可使得該發射器電路便可依據資料輸入訊號並響應該資料輸入訊號的上升緣與下降緣來個別產生不同數量的脈衝載波。基於該發射器電路可在資料輸入訊號由數位邏輯”0”轉態至數位邏輯”1”時輸出第一組脈衝載波，且該發射器電路亦可在資料輸入訊號由數位邏輯”1”轉態至數位邏輯”0”時輸出第二組脈衝載波，並且，該第一組脈衝載波的數量與該第二組脈衝載波的數量係為不同的，本發明係藉由該等技術方案成功地改良了先前技術必須使用到至少兩個訊號傳輸通道之電路架構的問題。有鑑於此，顯見本發明係有助於減少資料訊號傳輸通道的使用、電路的功率消耗、以及龐大電磁干擾等缺失。同時，通過使用本發明所揭露具有脈衝載波調變的數位隔離器電路，亦可確保資料數據傳輸的準確性，並在減少訊號抖動干擾的情況下，成功維持系統輸出電壓的穩健性。

緣此，鑒於以上，與現有技術相較之下，可以顯而易見的是通過本發明所公開之實施例及其電路架構，其係可有效地解決現有技術中尚存之諸多缺失，並且呈現更有效率的電路性能。並且，基於本發明所揭露之技術方案，不僅可應用於一般常見的電子元件中，同時更可廣泛應用於半導體產業、積體電路產業、或電力電子等各類電子電路元件中。顯見本申請人在此案所請求之技術方案的確具有極佳之產業利用性及競爭力。同時，本申請人也通過各項實驗數據及經驗數據等等，驗證本發明所揭露之技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者，而應具有專利要件。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

1:數位隔離器電路 80:上下緣轉換器 82:振盪器 84:AND邏輯閘 100:數位隔離器 102,102A,102B:隔離變壓器 104:輸入緩衝器 106,106A,106B:發射器 108,108A,108B:接收器 110:輸出緩衝器 601:發射器電路 603:隔離屏障 605:接收器電路 DATA _IN:數位資料輸入訊號 V _CNTRL,V _CNTRL*:輸入控制訊號 V _MOD,V _MODA,V _MODB:調變訊號 V _TRAN,V _TRANA,V _TRANB:變壓輸出訊號 V _DEM,V _DEMA,V _DEMB:解調變訊號 DATA _OUT:數位資料輸出訊號 V _ss1:第一接地電壓 V _ss2:第二接地電壓 DI:資料輸入訊號 DI_C:轉換資料訊號 DI_CP1:第一分區訊號 DI_CP2:第二分區訊號 t1’:第一工作時間 t2’:第二工作時間 RXIN:接收器輸入訊號 RO:資料輸出訊號 TXO:發射器輸出訊號 TXO_D1:第一分部訊號 TXO_D2:第二分部訊號 RE:上升緣 FE:下降緣 t1:第一操作時間 t2:第二操作時間 INV:反相器 TG1:第一傳輸閘 TG2:第二傳輸閘 TG3:第三傳輸閘 TG4:第四傳輸閘 NOR:反或閘 N1:反或閘的第一輸入端 N2:反或閘的第二輸入端 DI_B:反相資料輸入訊號 DI_D:資料輸入訊號的延遲訊號 DI_3D:資料輸入訊號的延遲訊號 DI_DB:反相資料輸入訊號的延遲訊號 DI_3DB:反相資料輸入訊號的延遲訊號 OSC:振盪訊號 TX:發射端電路 RX:接收端電路 ISO_CAP:隔離電容 O1,O2,P1,P2:區域

第1圖係為先前技術中一種傳統數位隔離器架構之示意圖。 第2圖係為第1圖電路中數位資料輸入訊號DATA _IN之波形示意圖。 第3A圖係為第1圖電路中發射器根據輸入控制訊號V _CNTRL使用開關鍵控調變機制後的調變訊號V _MOD之波形示意圖。 第3B圖係為第1圖電路中發射器根據輸入控制訊號V _CNTRL使用頻移鍵控調變機制後的調變訊號V _MOD之波形示意圖。 第3C圖係為第1圖電路中發射器根據輸入控制訊號V _CNTRL使用幅移鍵控調變機制後的調變訊號V _MOD之波形示意圖。 第4圖係為先前技術中一種使用雙通道架構之數位隔離器電路之示意圖。 第5圖係為第4圖電路中發射器使用短脈衝性開關鍵控調變機制後的調變訊號V _MODA,V _MODB與其數位資料輸入訊號DATA _IN之波形示意圖。 第6圖係為根據本發明一實施例之具有脈衝載波調變的數位隔離器電路之方塊示意圖。 第7圖係為根據第6圖之數位隔離器電路中，其資料輸入訊號DI、發射器輸出訊號TXO、接收器輸入訊號RXIN、以及資料輸出訊號RO之波形圖。 第8圖係為根據本發明實施例所公開之發射器電路其詳細電路示意圖。 第9圖係為根據第8圖所示之發射器電路中，其資料輸入訊號DI、轉換資料訊號DI_C、振盪訊號OSC、以及發射器輸出訊號TXO之波形示意圖。 第10圖係為根據本發明一第一實施例之上下緣轉換器的詳細電路示意圖。 第11圖係為根據第10圖所示電路中各節點之波形示意圖。 第12圖係為根據本發明一第二實施例之上下緣轉換器的詳細電路示意圖。 第13圖係為根據第12圖所示電路中各節點之波形示意圖。 第14圖係公開一數位隔離器電路之基本方塊示意圖。 第15圖係為根據第14圖所示電路，當其中之發射端電路係採用傳統開關鍵控調變機制時，其電路中各節點之波形示意圖。 第16圖係為根據第15圖中之發射器輸出訊號TXO之波形訊號的頻譜分析示意圖。 第17圖係為根據第14圖所示電路，當其中之發射端電路TX係採用本發明所公開之脈衝載波調變機制時，其電路中各節點之波形示意圖。 第18圖係為根據第17圖中之發射器輸出訊號TXO之波形訊號的頻譜分析示意圖。 第19圖係為根據第14圖所示電路，當採用傳統開關鍵控調變機制時，其資料輸入訊號DI與資料輸出訊號RO之模擬結果示意圖。 第20A圖係為第19圖中所示區域O1之局部放大圖。 第20B圖係為第19圖中所示區域O2之局部放大圖。 第21圖係為根據第14圖所示電路，當採用本發明所揭露之脈衝載波調變機制時，其資料輸入訊號DI與資料輸出訊號RO之模擬結果示意圖。 第22A圖係為第21圖中所示區域P1之局部放大圖。 第22B圖係為第21圖中所示區域P2之局部放大圖。

80:上下緣轉換器

82:振盪器

84:AND邏輯閘

601:發射器電路

V_ss1:第一接地電壓

DI:資料輸入訊號

DI_C:轉換資料訊號

OSC:振盪訊號

TXO:發射器輸出訊號

Claims (13)

1. 一種具有脈衝載波調變的數位隔離器電路，包括： 一隔離屏障，其係響應一輸入訊號，以產生一隔離輸出訊號； 一發射器電路，其係接收一資料輸入訊號並耦合至該隔離屏障，該發射器電路係根據該資料輸入訊號產生一發射器輸出訊號，並以該發射器輸出訊號作為該隔離屏障之該輸入訊號，其中，該發射器輸出訊號係包括一第一分部訊號與一第二分部訊號，該發射器電路係響應於該資料輸入訊號從一第一邏輯狀態到一第二邏輯狀態的一第一轉態而開始產生該第一分部訊號，並且在該資料輸入訊號仍然在該第二邏輯狀態時，該發射器電路係停止產生該第一分部訊號，並且，該發射器電路係響應於該資料輸入訊號從該第二邏輯狀態到該第一邏輯狀態的一第二轉態而開始產生該第二分部訊號，並且在該資料輸入訊號仍然在該第一邏輯狀態時，該發射器電路係停止產生該第二分部訊號，其中，該第一分部訊號係包括第一組脈衝載波，該第二分部訊號係包括第二組脈衝載波，且該第一分部訊號之該第一組脈衝載波的數量與該第二分部訊號之該第二組脈衝載波的數量係為相異的；以及 一接收器電路，其係電性耦接於該隔離屏障以接收該隔離輸出訊號，使該接收器電路係響應該隔離輸出訊號以產生一資料輸出訊號。
2. 如請求項1所述之具有脈衝載波調變的數位隔離器電路，其中，基於該資料輸入訊號係為週期性的，並且，該發射器輸出訊號的電壓位準係跟隨該資料輸入訊號的電壓位準，使該發射器輸出訊號係為週期性的。
3. 如請求項1所述之具有脈衝載波調變的數位隔離器電路，其中，該第一分部訊號之該第一組脈衝載波的頻率與該第二分部訊號之該第二組脈衝載波的頻率係各自為一變數。
4. 如請求項1所述之具有脈衝載波調變的數位隔離器電路，其中，該第一分部訊號之該第一組脈衝載波的振幅與該第二分部訊號之該第二組脈衝載波的振幅係各自為一變數。
5. 如請求項1所述之具有脈衝載波調變的數位隔離器電路，其中，在該發射器電路停止產生該第一分部訊號或該第二分部訊號後，該發射器輸出訊號係具有可調變之一電壓位準。
6. 如請求項1所述之具有脈衝載波調變的數位隔離器電路，其中，該第一分部訊號係具有一第一操作時間，該第一操作時間係為該發射器電路開始產生該第一組脈衝載波與該發射器電路終止產生該第一組脈衝載波之間的一第一時間間隔，該第二分部訊號係具有一第二操作時間，該第二操作時間係為該發射器電路開始產生該第二組脈衝載波與該發射器電路終止產生該第二組脈衝載波之間的一第二時間間隔，並且，該第一分部訊號之該第一操作時間與該第二分部訊號之該第二操作時間係為相異的。
7. 如請求項6所述之具有脈衝載波調變的數位隔離器電路，其中，該發射器電路包括： 一上下緣轉換器，係接收該資料輸入訊號，並響應於該資料輸入訊號之一上升緣與一下降緣輸出一轉換資料訊號，其中，該轉換資料訊號係包括一第一分區訊號與一第二分區訊號，該上下緣轉換器係響應該資料輸入訊號之該上升緣產生該第一分區訊號，並且在該資料輸入訊號到達該下降緣之前，該上下緣轉換器係終止產生該第一分區訊號，並且，該上下緣轉換器係響應該資料輸入訊號之該下降緣產生該第二分區訊號，並且在該資料輸入訊號到達下一個該上升緣之前，該上下緣轉換器係終止產生該第二分區訊號，且該第一分區訊號之一第一工作時間與該第二分區訊號之一第二工作時間係為相異的； 一振盪器，其係產生一振盪訊號；以及 一AND邏輯閘，係電性耦接於該上下緣轉換器與該振盪器，以接收該轉換資料訊號與該振盪訊號，並產生該發射器輸出訊號。
8. 如請求項7所述之具有脈衝載波調變的數位隔離器電路，其中，該資料輸入訊號從該第一邏輯狀態到該第二邏輯狀態的該第一轉態係響應於該資料輸入訊號之該上升緣。
9. 如請求項7所述之具有脈衝載波調變的數位隔離器電路，其中，該資料輸入訊號從該第二邏輯狀態到該第一邏輯狀態的該第二轉態係響應於該資料輸入訊號之該下降緣。
10. 如請求項7所述之具有脈衝載波調變的數位隔離器電路，其中，該發射器輸出訊號之該第一分部訊號的該第一操作時間係與該轉換資料訊號之該第一分區訊號的該第一工作時間相等，且該發射器輸出訊號之該第二分部訊號的該第二操作時間係與該轉換資料訊號之該第二分區訊號的該第二工作時間相等。
11. 如請求項7所述之具有脈衝載波調變的數位隔離器電路，其中，該上下緣轉換器係包括一反相器、一第一傳輸閘、一第二傳輸閘、一第三傳輸閘、一第四傳輸閘、以及一反或閘，其中，該反相器係接收該資料輸入訊號並輸出一反相資料輸入訊號，該反或閘之一第一輸入端係電性耦接於該第一傳輸閘和該第二傳輸閘，該反或閘之一第二輸入端係電性耦接於該第三傳輸閘和該第四傳輸閘，該第一傳輸閘和該第三傳輸閘更各自連接於該反相器之一輸入端與一輸出端，其中，該資料輸入訊號係各自被延遲一第一週期與一第二週期來分別控制該第一傳輸閘與該第四傳輸閘，該反相資料輸入訊號係各自被延遲該第一週期與該第二週期來分別控制該第二傳輸閘與該第三傳輸閘，使得該反或閘係輸出該轉換資料訊號。
12. 如請求項11所述之具有脈衝載波調變的數位隔離器電路，其中，當該第一週期係長於該第二週期時，該轉換資料訊號之該第一分區訊號的該第一工作時間係長於該轉換資料訊號之該第二分區訊號的該第二工作時間。
13. 如請求項11所述之具有脈衝載波調變的數位隔離器電路，其中，當該第二週期係長於該第一週期時，該轉換資料訊號之該第二分區訊號的該第二工作時間係長於該轉換資料訊號之該第一分區訊號的該第一工作時間。

Images