[go: up one dir, main page]

TWI754365B - 電容器及蝕刻方法 - Google Patents

電容器及蝕刻方法 Download PDF

Info

Publication number
TWI754365B
TWI754365B TW109129734A TW109129734A TWI754365B TW I754365 B TWI754365 B TW I754365B TW 109129734 A TW109129734 A TW 109129734A TW 109129734 A TW109129734 A TW 109129734A TW I754365 B TWI754365 B TW I754365B
Authority
TW
Taiwan
Prior art keywords
main surface
layer
grooves
recesses
catalyst layer
Prior art date
Application number
TW109129734A
Other languages
English (en)
Other versions
TW202114052A (zh
Inventor
樋口和人
下川一生
小幡進
佐野光雄
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202114052A publication Critical patent/TW202114052A/zh
Application granted granted Critical
Publication of TWI754365B publication Critical patent/TWI754365B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H10P50/642—
    • H10W20/496—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Weting (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本發明之目的在於提供一種可達成較大電容之電容器。 實施形態之電容器1具備：導電基板CS，其具有第1主面S1與第2主面S2，於第1主面S1之一部分區域設有1個以上之第1凹部R1，於第2主面S2中、與第1主面S1之上述一部分區域及第1主面S1之其他一部分區域對應之區域，設有1個以上之第2凹部R2；導電層20b，其覆蓋第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面；介電層30，其介置於導電基板CS與導電層20b之間；第1內部電極70a，其設置於第1主面S1之上述一部分區域上，且與導電層20b電性連接；及第2內部電極70b，其設置於第1主面S1之上述其他一部分區域上，且與導電基板CS電性連接。

Description

電容器及蝕刻方法
本發明之實施形態係關於一種電容器。
伴隨通信機器之小型化及高功能化，而謀求搭載於該等之電容器之小型化及薄型化。作為維持電容密度且實現小型化及薄型化之構造，有於基板形成溝槽而使表面積增大之溝槽電容器(專利文獻1)。
[發明所欲解決之問題]
本發明所欲解決之課題在於，提供一種可達成較大電容之電容器。 [解決問題之技術手段]
根據第1態樣，提供一種電容器，其具備：導電基板，其具有第1主面與第2主面，於上述第1主面之一部分區域設有1個以上之第1凹部，於上述第2主面中、與上述第1主面之上述一部分區域及上述第1主面之其他一部分區域對應之區域，設有1個以上之第2凹部；導電層，其覆蓋上述第1主面、上述第2主面、上述1個以上之第1凹部之側壁及底面、以及上述1個以上之第2凹部之側壁及底面；介電層，其介置於上述導電基板與上述導電層之間；第1內部電極，其設置於上述第1主面之上述一部分區域上，且與上述導電層電性連接；及第2內部電極，其設置於上述第1主面之上述其他一部分區域上，且與上述導電基板電性連接。
根據第2態樣，提供一種蝕刻方法，其包含如下步驟：於半導體基板之一主面，形成包含貴金屬之第1觸媒層；於上述半導體基板之另一主面形成第2觸媒層，該第2觸媒層包含上述貴金屬，且每單位面積之上述貴金屬之質量與上述第1觸媒層不同；其後，對上述一主面及上述另一主面，供給包含氧化劑與氟化氫之蝕刻劑。
以下對實施形態，一面參照圖式一面詳細說明。另，對於發揮同樣或類似功能之構成要件，於所有圖式中附註同一參照編號，且省略重複之說明。
於圖1及圖2顯示實施形態之電容器。
圖1及圖2所示之電容器1如圖2所示，包含導電基板CS、導電層20b、及介電層30。
另，於各圖中，X方向為平行於導電基板CS之主面之方向，Y方向為平行於導電基板CS之主面且垂直於X方向之方向。又，Z方向為導電基板CS之厚度方向，即垂直於X方向及Y方向之方向。
導電基板CS為至少表面具有導電性之基板。導電基板CS發揮作為電容器之下部電極之作用。
導電基板CS具有第1主面S1、第2主面S2、及自第1主面S1之緣延伸至第2主面S2之緣的端面。此處，導電基板CS具有扁平之大致長方體形狀。導電基板CS亦可具有其他形狀。
於第1主面，此處為導電基板CS之上表面，設置有圖1及圖2所示之第1凹部R1。第1凹部R1僅設置於第1主面S1之一部分之區域，未設置於第1主面S1之其他區域。此處，第1凹部R1僅設置於第1主面S1之中央之區域。第1凹部R1亦可設置於第1主面S1中之中央區域以外之區域。
第1凹部R1為具有各自於第1方向延伸之形狀之第1溝槽。此處，第1凹部R1之長度方向即第1方向為Y方向。第1凹部R1各自包含於第1方向即Y方向排列之2個以上之第1溝槽，且形成在與第1方向交叉之第2方向，此處為X方向排列之複數個第1行。
導電基板CS中，相鄰之第1行之一者與另一者夾著之部分為第1主壁部。又，導電基板CS中，於各第1行上相鄰之第1溝槽夾著之部分為第1部分即第1輔助壁部。第1輔助壁部介置於相鄰之第1主壁部間，發揮抑制該等塌陷之作用。第1溝槽亦可以不產生第1輔助壁部之方式配置。
此處，於第1主面設置複數個第1凹部R1，但亦可僅設置1個第1凹部R1。又，第1凹部R1亦可為溝槽以外之凹部，例如開口部為圓形或正方形之凹部，第1凹部R1之形狀未限定於上述溝槽之形狀。
於第2主面S2，此處為導電基板CS之下表面，設置有第2凹部R2。第2凹部R2設置於第2主面S2中與第1主面S1之設置有第1凹部R1之上述一部分之區域、及第1主面S1之其他一部分之區域對應的區域。此處，第2凹部R2設置之區域包含與上述一部分之區域對應之第2主面S2之中央之區域、與包圍其之區域。
第2凹部R2為具有各自於第3方向延伸之形狀之第2溝槽。此處，第2凹部R2之長度方向即第3方向為X方向。第2凹部R2各自包含於第3方向即X方向排列之2個以上之第2溝槽，且形成在與第3方向交叉之第4方向，此處為Y方向排列之複數個第2行。
此處，第1方向與第3方向正交，但該等亦可傾斜交叉。又，此處，如後所述，藉由將第1溝槽與第2溝槽相連，而將形成於第1溝槽之電容器與形成於第2溝槽之電容器電性連接，但於以其他方法將該等電性連接時，第1方向與第3方向亦可平行。
另，第1或第2凹部之「長度方向」為第1或第2凹部朝垂直於導電基板CS之厚度方向之平面之正投影之長度方向。因此，第1凹部R1之長度方向(第1方向)與第2凹部R2之長度方向(第3方向)交叉意指第1凹部朝垂直於導電基板CS之厚度方向之平面之正投影之長度方向、與第2凹部朝該平面之正投影之長度方向交叉。
導電基板CS中，相鄰之第2行之一者與另一者夾著之部分為第2主壁部。又，導電基板CS中，於各第2行上相鄰之第2溝槽夾著之部分為第2部分即第2輔助壁部。第2輔助壁部介置於相鄰之第2主壁部間，發揮抑制該等塌陷之作用。第2溝槽亦可以不產生第2輔助壁部之方式配置。
此處，於第2主面S2設置複數個第2凹部R2，但亦可僅設置1個第2凹部R2。又，第2凹部R2亦可為溝槽以外之凹部，例如開口部為圓形或正方形之凹部，第2凹部R2之形狀未限定於上述溝槽之形狀。
第1凹部R1及第2凹部R2之開口部之尺寸較佳為0.3 μm以上。另，第1凹部R1及第2凹部R2之開口部之尺寸為第1凹部R1及第2凹部R2之開口部之徑或寬度。此處，第1凹部R1及第2凹部R2之開口部之尺寸為該等之相對於長度方向垂直之方向上之尺寸。若減小該等尺寸，則可達成更大之電容。但，若減小該等尺寸，則難以於第1凹部R1及第2凹部R2內形成包含介電層30與導電層20b之積層構造。
第1凹部R1及第2凹部R2分別為第1溝槽及第2溝槽之情形，該等之開口部之長度根據一例，位於1至1000 μm之範圍內，根據另一例，位於10至500 μm之範圍內。第1凹部R1及第2凹部R2分別為第1溝槽及第2溝槽之情形，該等之開口部之寬度，即第1輔助壁部之第2方向上之尺寸及第2輔助壁部之第4方向上之尺寸根據一例，位於0.3至100 μm之範圍內，根據另一例，位於0.5至10 μm之範圍內。
第1凹部R1間之距離及第2凹部R2間之距離較佳為0.1 μm以上。若減小該等距離，則可達成更大之電容。但，若減小該等距離，則導電基板CS中第1凹部R1間夾著之部分及第2凹部R2間夾著之部分容易產生破損。
第1凹部R1及第2凹部R2分別為第1溝槽及第2溝槽之情形，於寬度方向相鄰之溝槽之開口部間之距離，即第1主壁部之厚度及第2主壁部之厚度根據一例，位於0.1至100 μm之範圍內，根據另一例，位於0.5至10 μm之範圍內。
第1凹部R1及第2凹部R2分別為第1溝槽及第2溝槽之情形，第1輔助壁部之第1方向上之尺寸及第2輔助壁部之第3方向上之尺寸根據一例，位於0.1至100 μm之範圍內，根據另一例，位於0.5至10 μm之範圍內。
第1凹部R1相關之尺寸與第2凹部R2相關之尺寸可彼此相同，亦可不同。
又，第2溝槽、第2主壁部及第2輔助壁部之尺寸亦可分別與第1溝槽、第1主壁部及第1輔助壁部之尺寸相同。或，第2溝槽、第2主壁部及第2輔助壁部之尺寸之1者以上亦可與第1溝槽、第1主壁部及第1輔助壁部之尺寸之1者以上不同。
例如，亦可將第2溝槽之長度設得較第1溝槽之長度更小，或將第2溝槽之寬度設得較第1溝槽之寬度更大。第2溝槽之深度與第1溝槽之深度相比更大之情形，第2主壁部與第1主壁部相比，容易產生塌陷等之破壞。若採用上述構造，則可不易產生第2主壁部之破壞。
第1凹部R1之深度d1根據一例，位於1至500 μm之範圍內，根據另一例，位於10至200 μm之範圍內。又，第2凹部R2之深度d2根據一例，位於1至500 μm之範圍內，根據另一例，位於10至200 μm之範圍內。
第2凹部之深度d2較佳與第1凹部之深度d1相比更大。根據一例，深度d2與深度d1之比d2/d1，位於1至10之範圍內，根據另一例，位於1至3之範圍內。於增大電容之觀點而言，較佳使比d2/d1較大。但，若增大比d2/d1，則容易產生第2主壁部之破壞。
第1凹部R1之深度d1與第2凹部R2之深度d2之和d1+d2在導電基板CS之厚度T以上。若採用該構成，則第1凹部R1與第2凹部R2於該等交叉之位置彼此相連且形成貫通孔。
和d1+d2與厚度T之比(d1+d2)/T較佳在1至1.4之範圍內，更佳在1.1至1.3之範圍內。於增大電容之觀點而言，較佳使比(d1+d2)/T較大。又，基於使導電層20b中、位於第1凹部R1之側壁及底面上之部分與位於第2凹部R2之側壁及底面上之部分電性連接良好之觀點而言，亦較佳使比(d1+d2)/T較大。惟若增大深度d1及d2，則電容器1之機械性強度降低。
另，比(d1+d2)/T亦可未達1。該情形時，第1凹部R1與第2凹部R2並不於該等交叉之位置形成貫通孔。因此，該情形時，除設置第1凹部R1及第2凹部R2外，並於基板10之任意位置設置貫通孔。
第1凹部R1及第2凹部R2可具有各種形狀。例如，第1凹部R1及第2凹部R2只要朝垂直於Z方向之平面之正投影彼此交叉，則可具有彎曲或撓曲之形狀，亦可為圓形或正方形。
又，此處，平行於第1凹部R1及第2凹部R2之深度方向之剖面為矩形狀。該等剖面亦可非為矩形狀。例如，該等剖面亦可具有漸細之形狀。
導電基板CS包含基板10與導電層20a。
基板10具有與導電基板CS同樣之形狀。基板10為例如絕緣性基板、半導體基板、或導電性基板。基板10較佳為半導體基板。又，基板10較佳為矽基板等之包含矽之基板。此種基板可進行利用半導體製程之加工。
導電層20a設置於基板10上。例如，為提高導電性，導電層20a由摻雜有雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等金屬或合金構成。導電層20a可具有單層構造，亦可具有多層構造。
導電層20a之厚度較佳在0.05 μm至5 μm之範圍內，更佳在0.1 μm至2 μm之範圍內。若導電層20a較薄，則可能有於導電層20a中產生不連續部、或導電層20a之薄片電阻變得過大。若導電層20a較厚，則製造成本增加。
此處，基板10為矽基板等半導體基板，導電層20a為將雜質高濃度地摻雜於半導體基板之表面區域之高濃度摻雜層。該情形時，第1及第1主壁部若足夠薄，則該等整體可高濃度地摻雜雜質。
又，於基板10之導電率較高之情形，亦可省略導電層20a，使用基板10作為導電基板CS。例如，基板10為包含摻雜有P型或N型之雜質之半導體之半導體基板或金屬基板之情形，可省略導電層20a。此時，基板10之至少表面區域例如基板10之整體發揮導電層20a之作用。
導電層20b發揮作為電容器之上部電極之作用。導電層20b覆蓋第1主面S1、第2主面S2、第1凹部R1之側壁及底面、以及第2凹部R2之側壁及底面。
導電層20b例如為提高導電性而包含摻雜有雜質之多晶矽、或鉬、鋁、金、鎢、鉑、鎳及銅等金屬或合金。導電層20b可具有單層構造，亦可具有多層構造。
導電層20b之厚度較佳位於0.05 μm至5 μm之範圍內，更佳位於0.1 μm至2 μm之範圍內。若導電層20b較薄，則有於導電層20b產生不連續部或導電層20b之薄片電阻過大之可能性。若導電層20b較厚，則導電層20b之圖案形成之精度變低或圖案形成本身變得困難。又，有難以將導電層20a及介電層30形成為足夠之厚度之情形。
另，於圖2中，導電層20b以第1凹部R1及第2凹部R2被導電層20b與介電層30完全埋入之方式設置。導電層20b亦可為相對於導電基板CS之表面保形之層。即，導電層20b亦可為具有大致均一之厚度之層。此時，第1凹部R1及第2凹部R2未被導電層20b與介電層30完全埋入。
導電層20b將介電層30夾於中間而覆蓋第1主面S1中設置有第1凹部R1的區域。導電層20b未覆蓋第1主面S1之其他區域。
介電層30介置於導電基板CS與導電層20b之間。介電層30為相對於導電基板CS之表面保形之層。介電層30使導電基板CS與導電層20b彼此電性絕緣。
介電層30例如包含有機介電質或無機介電質。作為有機介電質，可例如使用聚醯亞胺。作為無機介電質，亦可使用強介電質，較佳為例如氮化矽、氧化矽、氮氧化矽、氧化鈦、及氧化鉭等之順電體。該等順電體因溫度造成之介電常數之變化較小。因此，若將順電體使用於介電層30，則可提高電容器1之耐熱性。
介電層30之厚度較佳位於0.005 μm至0.5 μm之範圍內，更佳位於0.01 μm至0.1 μm之範圍內。若介電層30較薄，則有於介電層30產生不連續部，且導電基板CS與導電層20b短路之可能性。又，若介電層30較薄，則即便例如未短路，耐壓亦變低，且施加電壓時短路之可能性提高。若介電層30較厚，則耐壓變高，但電容變小。
介電層30於第1主面S1中未設置第1凹部R1之區域，即未由導電層20b覆蓋之區域之位置開口。即，介電層30於該位置，使導電層20a露出。此處，介電層30中，設置於第1主面S1上之部分開口為框形狀。
該電容器1進而包含絕緣層50、絕緣層60、第1內部電極70a、第2內部電極70b、第1外部電極70c、及第2外部電極70d。
第1內部電極70a設置於第1主面S1中設置有第1凹部R1之區域上。第1內部電極70a與導電層20b電性連接。此處，第1內部電極70a為設置於導電層20b中將介電層30夾於中間而覆蓋第1主面S1之中央之區域的部分上之矩形狀之電極。
第2內部電極70b設置於第1主面S1中未設置第1凹部R1之區域上。第2內部電極70b與導電基板CS電性連接。第2內部電極70b設置於導電層20a中設置於第1主面S1上且自導電層20b露出之部分之上。此處，第2內部電極70b為以包圍第1內部電極70a之方式配置之框形狀之電極。
第1內部電極70a及第2內部電極70b亦可具有單層構造，又可具有多層構造。構成第1內部電極70a及第2內部電極70b之各層例如包含鉬、鋁、金、鎢、鉑、銅、鎳、鈦及包含該等之1者以上之合金等之金屬。
絕緣層60覆蓋導電層20b及介電層30中位於第1主面S1上之部分、第1內部電極70a、及第2內部電極70b。絕緣層60於第1內部電極70a之一部分之位置、與第2內部電極70b之一部分之位置，部分地開口。
絕緣層60可具有單層構造，亦可具有多層構造。構成絕緣層60之各層例如包含氮化矽及氧化矽等無機絕緣體、或聚醯亞胺及酚醛清漆樹脂等有機絕緣體。
第1外部電極70c設置於絕緣層60上。第1外部電極70c於設置於絕緣層60之1個以上之開口位置，與第1內部電極70a接觸。藉此，第1外部電極70c電性連接於第1內部電極70a。另，於圖1中，區域70R1為第1外部電極70c與第1內部電極70a接觸之區域。
第2外部電極70d設置於絕緣層60上。第2外部電極70d於設置於絕緣層60之其餘之開口位置，與第2內部電極70b接觸。藉此，第2外部電極70d電性連接於第2內部電極70b。另，於圖1中，區域70R2為第2外部電極70d與第2內部電極70b接觸之區域。
第1外部電極70c具有包含第1金屬層70c1與第2金屬層70c2之積層構造。第2外部電極70d具有包含第1金屬層70d1與第2金屬層70d2之積層構造。
第1金屬層70c1及70d1例如包含鋁。第2金屬層70c2及70d2分別被覆第1金屬層70c1及70d1之上表面及端面。第2金屬層70c2及70d2例如包含鎳或鎳合金層與金層之積層膜或金層與鈀層之積層膜。第2金屬層70c2及70d2可省略。
第1外部電極70c或第1內部電極70a亦可於與該等之間之界面相鄰之位置進而包含障壁層。又，第2外部電極70d或第2內部電極70b亦可於與該等之間之界面相鄰之位置進而包含障壁層。作為障壁層之材料，例如可使用鈦。
絕緣層50被覆導電層20b中位於第2主面S2側之部分。絕緣層50可具有單層構造，亦可具有多層構造。構成絕緣層50之各層例如包含氮化矽及氧化矽等無機絕緣體、或聚醯亞胺及酚醛清漆樹脂等有機絕緣體。
該電容器1例如藉由以下方法製造。以下，一面參照圖3至圖9，一面說明電容器1之製造方法之一例。
於該方法中，首先準備圖3及圖4所示之基板10。此處，作為一例，基板10為單晶矽晶圓。單晶矽晶圓之定向面並未特別限定，於本例中，使用一主面為(100)面之矽晶圓。作為基板10，亦可使用一主面為(110)面之矽晶圓。
接著，藉由MacEtch(Metal-Assisted Chemical Etching：金屬輔助化學蝕刻)，而於基板10形成凹部。
即，首先如圖3及圖4所示，於基板10上形成各自包含貴金屬之第1觸媒層80a及第2觸媒層80b。第1觸媒層80a及第2觸媒層80b分別以部分覆蓋基板10之一主面(以下稱為第1面)及另一主面(以下稱為第2面)之方式形成。
具體而言，首先於基板10之第1面上形成第1掩膜層90a。
第1掩膜層90a於與第1凹部R1對應之位置開口。第1掩膜層90a防止第1面中由第1掩膜層90a覆蓋之部分與後述之貴金屬接觸。
作為第1掩膜層90a之材料，例如列舉聚醯亞胺、氟樹脂、酚醛樹脂、丙烯酸樹脂、及酚醛清漆樹脂等有機材料、或氧化矽及氮化矽等無機材料。
第1掩膜層90a可例如藉由現有之半導體製程而形成。包含有機材料之第1掩膜層90a例如可藉由光微影而形成。包含無機材料之第1掩膜層90a可例如藉由利用氣相堆積法使無機材料層成膜、利用光微影形成掩膜、及利用蝕刻使無機材料層圖案化而成形。或，包含無機材料之第1掩膜層90a可藉由基板10之表面區域之氧化或氮化、利用光微影形成掩膜、及利用蝕刻使氧化物或氮化物層圖案化而形成。第1掩膜層90a可省略。
接著，於第1面中未由第1掩膜層90a覆蓋之區域上形成第1觸媒層80a。第1觸媒層80a例如為包含貴金屬之不連續層。此處，作為一例，第1觸媒層80a設為包含含有貴金屬之第1觸媒粒子81a的粒狀層。
貴金屬為例如金、銀、鉑、銠、鈀、及釕之1者以上。第1觸媒層80a及第1觸媒粒子81a亦可進而包含鈦等貴金屬以外之金屬。
第1觸媒層80a可例如藉由電解鍍覆、還原鍍覆、或置換鍍覆而形成。第1觸媒層80a亦可使用包含貴金屬粒子之分散液之塗佈、或蒸鍍及濺鍍等之氣相堆積法而形成。又，可使用細微之貴金屬粒子以噴墨法或氣溶膠法等形成。於該等手法中，因置換鍍覆亦可使貴金屬直接且一樣地析出於第1面中未由第1掩膜層90a覆蓋之區域，故尤其較佳。
其次於第2面上形成第2掩膜層90b。
第2掩膜層90b於與第2凹部R2對應之位置開口。第2掩膜層90b防止第2面中由第2掩膜層90b覆蓋之部分與貴金屬接觸。
作為第2掩膜層90b之材料，例如可使用第1掩膜層90a相關例示者。第2掩膜層90b例如可藉由與第1掩膜層90a相關上述者同樣之方法而形成。
接著，於第2面中未由第2掩膜層90b覆蓋之區域上形成第2觸媒層80b。第2觸媒層80b例如為包含貴金屬之不連續層。此處，作為一例，第2觸媒層80b設為包含含有貴金屬之第2觸媒粒子81b的粒狀層。
對於第2觸媒層80b及第2觸媒粒子81b之材料，例如可使用第1觸媒層80a及第1觸媒粒子81a相關例示者。第2觸媒層80b例如可藉由與第1觸媒層80a相關上述者同樣之方法而形成。
使第1凹部R1之深度d1與第2凹部R2之深度d2不同之情形時，第2觸媒層80b亦可以每單位面積之貴金屬之質量與第1觸媒層80a不同之方式形成。例如，若使第2凹部R2之深度d2大於第1凹部R1之深度d1，則第2觸媒層80b亦可形成為每單位面積之貴金屬之質量比第1觸媒層80a為多。藉由使貴金屬之量不同，可使觸媒之表面積不同。
使第2凹部R2之深度d2大於第1凹部R1之深度d1之情形時，若使用金作為貴金屬之一例，則第1觸媒層80a之每單位面積之貴金屬之質量M1設在10至100 g/m2 之範圍內。又，該情形時，第2觸媒層80b之每單位面積之貴金屬之質量M2，作為一例，設在50至150 g/m2 之範圍內。且，於該情形時，比M2/M1作為一例，設在1至15之範圍內。
如此，於形成於半導體基板之一主面之觸媒層、與形成於另一主面之觸媒層之間，使每單位面積之貴金屬之量不同之蝕刻方法，不僅可用於上述之電容器1之製造，亦可用於其他構造體之製造。
另，亦可於第1面及第2面上分別形成第1掩膜層90a及第2掩膜層90b，繼而形成第1觸媒層80a及第2觸媒層80b之一者，其後形成該等之另一者。或，亦可於第2面上形成第2掩膜層90b，接著形成第2觸媒層80b，繼而於第1面上形成第1掩膜層90a，其後形成第1觸媒層80a。
接著，基於貴金屬之作為觸媒之作用而蝕刻基板10，於第1面及第2面之各者形成凹部。
具體而言，如圖5及圖6所示，以蝕刻劑100蝕刻基板10。例如，使基板10浸漬於液狀之蝕刻劑100，使蝕刻劑100與基板10接觸。
蝕刻劑100包含氧化劑與氟化氫。
蝕刻劑100中之氟化氫之濃度較佳在1 mol/L至20 mol/L之範圍內，更佳在5 mol/L至10 mol/L之範圍內，尤佳在3 mol/L至7 mol/L之範圍內。氟化氫濃度若較低，難以達成高蝕刻率。氟化氫濃度若較高，有可能產生過度之側面蝕刻。
氧化劑例如可自過氧化氫、硝酸、AgNO3 、KAuCl4 、HAuCl4 、K2 PtCl6 、H2 PtCl6 、Fe(NO3 )3 、Ni(NO3 )2 、Mg(NO3 )2 、Na2 S2 O8 、K2 S2 O8 、KMnO4 及K2 Cr2 O7 中選擇。因不會產生有害之副生成物，亦不會產生半導體元件之污染，故較佳以過氧化氫作為氧化劑。
蝕刻劑100中之氧化劑之濃度較佳位於0.2 mol/L至8 mol/L之範圍內，更佳位於2 mol/L至4 mol/L之範圍內，進而較佳位於3 mol/L至4 mol/L之範圍內。
蝕刻劑100亦可進而包含緩衝劑。緩衝劑例如包含氟化銨及銨之至少一者。根據一例，緩衝劑為氟化銨。根據另一例，緩衝劑為氟化銨與銨之混合物。
蝕刻劑100亦可進而包含水等其他成分。
使用此種蝕刻劑100時，基板10之材料，此處為矽，僅於基板10中與第1觸媒粒子81a或第2觸媒粒子81b接近之區域被氧化。且，藉此產生之氧化物被氫氟酸溶解去除。因此，僅與第1觸媒粒子81a或第2觸媒粒子81b接近之部分被選擇性蝕刻。
第1觸媒粒子81a於蝕刻進行之同時，向第2面移動，因此進行與上述同樣之蝕刻。其結果，如圖5所示，於第1觸媒層80a之位置，自第1面向第2面，於相對於第1面垂直之方向進行蝕刻。
另一方面，第2觸媒粒子81b於蝕刻進行之同時，向第1面移動，因此進行與上述同樣之蝕刻。其結果，如圖6所示，於第2觸媒層80b之位置，自第2面向第1面，於相對於第2面垂直之方向進行蝕刻。
如此，如圖7及圖8所示，將第1凹部形成於第1面，且將第2凹部R2形成於第2面。若該等凹部之深度之和在基板10之厚度以上，則該等凹部於該等交叉之位置彼此相連。如此，於上述交叉部形成貫通孔。
其後，自基板10去除第1掩膜層90a及第2掩膜層90b以及第1觸媒層80a及第2觸媒層80b。第1掩膜層90a及第2掩膜層90b以及第1觸媒層80a及第2觸媒層80b之1者以上，亦可不自基板10去除。
接著，於基板10上，形成圖2所示之導電層20a，且獲得導電基板CS。導電層20a可例如藉由向基板10之表面區域高濃度地摻雜雜質而形成。包含多晶矽之導電層20a例如可藉由LPCVD(low pressure chemical vapor deposition：低壓化學氣相沈積)而形成。包含金屬之導電層20a可例如藉由電解鍍覆、還原鍍覆、或置換鍍覆而形成。
鍍覆液為包含被鍍覆金屬之鹽之液體。作為鍍覆液，可使用包含五水硫酸銅與硫酸之硫酸銅鍍覆液、包含焦磷酸銅與焦磷酸鉀之焦磷酸銅鍍覆液、及包含胺基磺酸鎳與硼之胺基磺酸鎳鍍覆液等一般鍍覆液。
導電層20a較佳藉由使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液的鍍覆法而形成。於該鍍覆法中，界面活性劑介置於包含超臨界二氧化碳之粒子、與包含含有被鍍覆金屬之鹽之溶液之連續相之間。即，於鍍覆液中，於界面活性劑形成微胞，且超臨界二氧化碳被該等微胞獲取。
於通常之鍍覆法中，有向凹部之底部附近之被鍍覆金屬供給不充分之情況。該情況於凹部之深度D與寬度或徑W之比D/W較大時尤為顯著。
獲取超臨界二氧化碳之微胞亦可容易地進入狹小之間隙。且，伴隨該等微胞之移動，包含被鍍覆金屬之鹽之溶液亦移動。因而，根據使用包含被鍍覆金屬之鹽、界面活性劑、及超臨界或亞臨界狀態之二氧化碳之鍍覆液的鍍覆法，可容易地形成厚度均一之導電層20a。
接著，於導電層20a上形成介電層30。介電層30例如可藉由CVD(chemical vapor deposition：化學氣相沈積)而形成。或，介電層30可藉由將導電層20a之表面氧化、氮化、或氮氧化而形成。
接著，於介電層30上形成導電層20b。作為導電層20b，例如形成包含多晶矽或金屬之導電層。此種導電層20b例如可藉由與導電層20a相關上述者同樣之方法而形成。
接著，將導電層20b圖案化後，於介電層30形成開口部。開口部形成於第1主面S1中未設置第1凹部R1之區域之位置。此處，使介電層30中位於第1主面S1上之部分開口為框形狀。該開口部例如可藉由利用光微影形成掩膜、與利用蝕刻進行圖案化而形成。
接著，成膜金屬層，且將其圖案化，獲得第1內部電極70a及第2內部電極70b。第1內部電極70a及第2內部電極70b可例如藉由利用濺鍍或鍍覆之成膜、與光微影之組合而形成。
其後，形成絕緣層60。絕緣層60於與第1內部電極70a之一部分及第2內部電極70b之一部分對應之位置開口。絕緣層60可藉由例如利用CVD之成膜、與光微影之組合而形成。
接著，於絕緣層60上，形成第1外部電極70c及第2外部電極70d。具體而言，首先形成第1金屬層70c1及70d1。接著，形成第2金屬層70c2及70d2。第1金屬層70c1及70d1以及第2金屬層70c2及70d2可例如藉由利用濺鍍或鍍覆之成膜、與光微影之組合而形成。
其後，形成絕緣層50。進而，切割如此獲得之構造。如以上所示，獲得圖1及圖2所示之電容器1。
於該方法中，較佳如圖9所示形成第1凹部R1及第2凹部R2。
於圖9中，第1凹部R1為各自向第1方向即Y方向延伸之第1溝槽。該等第1溝槽各自包含於第1方向排列之2個以上之第1溝槽，且形成在與第1方向交叉之第2方向，此處為X方向排列之複數個第1行。第1行之相鄰之各2者之於第1方向排列之2個以上之第1溝槽所夾著之第1部分B1之位置不同。
又，第2凹部R2為各自向第3方向即X方向延伸之第2溝槽。該等第2溝槽各自包含於第3方向排列之2個以上之第2溝槽，且形成在與第3方向交叉之第4方向，此處為Y方向排列之複數個第2行。第2行之相鄰之各2者之於第3方向排列之2個以上之第2溝槽所夾著之第2部分B2之位置不同。
另，此處，「第1部分之位置」為第1方向上之位置。又「第2部分之位置」為第3方向上之位置。
於上述方法中，第1觸媒層80a及第2觸媒層80b例如藉由鍍覆形成。此時，第1觸媒層80a及第2觸媒層80b之材料由鍍覆液供給。
開口部佔據第1掩膜層90a之比例較小之區域與開口部佔據第1掩膜層90a之比例較大之區域相比，供給至於開口部之位置露出之第1面之上述材料之量變多。因而，開口部佔據第1掩膜層90a之比例較小之區域與開口部佔據第1掩膜層90a之比例較大之區域相比，第1觸媒層80a之每單位面積之第1觸媒粒子81a之量變多。
同樣，開口部佔據第2掩膜層90b之比例較小之區域與開口部佔據第2掩膜層90b之比例較大之區域相比，供給至於開口部之位置露出之第2面之上述材料之量變多。因而，開口部佔據第2掩膜層90b之比例較小之區域與開口部佔據第2掩膜層90b之比例較大之區域相比，第2觸媒層80b之每單位面積之第2觸媒粒子81b之量變多。
觸媒粒子之量對蝕刻率造成影響。即，觸媒粒子之量越多，蝕刻率越高。
於第1行之相鄰之各2者之間將第1部分B1之位置設為相同之情形，與第1部分B1對應之位置附近之區域與其他區域之間之開口部佔據第1掩膜層90a之比例之差較大。因而，此時，於第1部分B1附近之區域與其他區域之間，於第1凹部R1之深度可產生較大之差。
同樣，於第2行之相鄰之各2者之間將第2部分B2之位置設為相同之情形，與第2部分B2對應之位置附近之區域與其他區域之間之開口部佔據第2掩膜層90b之比例之差較大。因而，此時，於第2部分B2附近之區域與其他區域之間，於第2凹部R2之深度可產生較大之差。
於圖9所示之配置中，於第1行之相鄰之各2者之間，第1部分B1之位置不同。因此，與於第1行之相鄰之各2者之間將第1部分B1之位置設為相同之情形相比，與第1部分B1對應之位置附近之區域與其他區域之間之開口部佔據第1掩膜層90a之比例之差較小。因此，若採用圖9所示之配置，則可減小第1凹部R1之深度之偏差。
同樣，於圖9所示之配置中，於第2行之相鄰之各2者之間，第2部分B2之位置不同。因此，與於第2行之相鄰之各2者之間將第2部分B2之位置設為相同之情形相比，與第2部分B2對應之位置附近之區域與其他區域之間之開口部佔據第2掩膜層90b之比例之差較小。因此，若採用圖9所示之配置，則可減小第2凹部R2之深度之偏差。
又，於採用圖9所示之配置之情形，於形成第1凹部R1及第2凹部R2後進行之成膜中，例如亦可更均一地供給堆積材料。因此，可達成較高之膜厚均一性。
於上述之方法中，同時進行用以形成第1凹部R1之蝕刻、與用以形成第2凹部R2之蝕刻。該等蝕刻亦可分別進行。此時，於第1觸媒層80a與第2觸媒層80b之間，亦可將每單位面積之貴金屬之量設為相同。
又，於上述之方法中，藉由MacEtch形成第1凹部R1及第2凹部R2，但第1凹部R1及第2凹部R2之至少一者亦可以其他方法形成。例如，形成深度較小之凹部之情形、或使寬度或徑較大之凹部彼此隔開足夠距離而形成之情形，亦可利用反應性離子蝕刻(RIE：Reactive Ion Etching)等之MacEtch以外之蝕刻法。
於該電容器1中，包含介電層30與導電層20b之積層構造不僅設置於第1主面S1上及第1凹部R1內，亦設置於第2主面S2上及第2凹部R2內。因而，該電容器1可達成較大之電容。
又，該電容器1如以下說明，容易製造。
將第1凹部R1設置於第1主面S1之整體，且將第1內部電極70a及第2內部電極70b以與第1主面S1對向之方式配置之情形，有必要採用複雜之構造。例如，需要用以將第2內部電極70b自導電層20b電性絕緣之絕緣層，且需要於該絕緣層形成用以將第2內部電極70b向導電基板CS電性連接之貫通孔。且，為將第2內部電極70b向導電基板CS電性連接，形成於該絕緣層及介電層30之貫通孔之位置必須設於第1主壁部上。於第1主壁部較薄之情形，對該等貫通孔之形成有較高之位置精度要求。
於一面參照圖1及圖2一面說明之電容器1中，第1凹部R1僅設置於第1主面S1之一部分之區域。第2凹部R2設置於第2主面S2中與第1主面S1之上述一部分之區域、及第1主面S1之其他一部分之區域對應的區域。又，第1內部電極70a設置於第1主面S1之上述一部分之區域上，且與導電層20b電性連接。且，第2內部電極70b設置於第1主面S1之上述其他一部分之區域上，且與導電基板CS電性連接。
第1凹部R1僅設置於第1主面S1之一部分之區域，因而於第1主面S1中未設置第1凹部R1之區域不必以導電層20b被覆。因而，可省略用以將第2內部電極70b自導電層20b電性絕緣之絕緣層，且於該情形時，可不必於該絕緣層形成貫通孔。
又，於一面參照圖1及圖2一面說明之電容器1中，第2內部電極70b與導電基板CS之電性連接於未設置第1凹部R1之區域進行。於為將第2內部電極70b向導電基板CS電性連接而使介電層30開口之製程中，未要求較高之位置精度。
又，於該電容器1中，第1凹部R1及第2凹部R2為長度方向彼此交叉之第1及第2溝槽，且該等之深度之和在導電基板CS之厚度以上。因而，若形成第1凹部R1及第2凹部R2，則於該等交叉之位置產生圖9所示之貫通孔TH。因此，除形成第1凹部R1及第2凹部R2之步驟外，無需進行另外形成貫通孔之步驟。
且，於該電容器1中，利用貫通孔TH進行上述積層構造中位於第1主面S1上之部分與位於第2主面S2上之部分之電性連接。因而，可將第1內部電極70a及第2內部電極70b之兩者配置於電容器1之單側。採用此種構成之電容器1可以相對較少之步驟數進行製造。
再者，於該電容器1中，將第1內部電極70a及第2內部電極70b之兩者配置於電容器1之單側。因而，第1外部電極70c及第2外部電極70d亦可配置於電容器1之單側。採用此種構成之電容器1容易對配線基板等安裝。
另，本發明並非限定於上述實施形態不變者，於實施階段，可於不脫離其主旨之範圍內將構成要件變化並具體化。又，可藉由上述實施形態所揭示之複數個構成要件之適當組合而形成各種發明。例如，亦可自實施形態所示之所有構成要件刪除若干構成要件。再者，亦可適當組合跨及不同實施形態之構成要件。
1:電容器 10:基板 20a:導電層 20b:導電層 30:介電層 50:絕緣層 60:絕緣層 70a:第1內部電極 70b:第2內部電極 70c:第1外部電極 70c1:第1金屬層 70c2:第2金屬層 70d:第2外部電極 70d1:第1金屬層 70d2:第2金屬層 70R1:區域 70R2:區域 80a:第1觸媒層 80b:第2觸媒層 81a:第1觸媒粒子 81b:第2觸媒粒子 90a:第1掩膜層 90b:第2掩膜層 100:蝕刻劑 B1:第1部分 B2:第2部分 CS:導電基板 d1:深度 d2:深度 R1:第1凹部 R2:第2凹部 S1:第1主面 S2:第2主面 TH:貫通孔
圖1係實施形態之電容器之俯視圖。 圖2係沿圖1所示之電容器之II-II線之剖視圖。 圖3係顯示圖1及圖2所示電容器之製造中之一步驟之剖視圖。 圖4係顯示圖3之步驟之另一剖視圖。 圖5係顯示圖1及圖2所示電容器之製造中之另一步驟之剖視圖。 圖6係顯示圖5之步驟之另一剖視圖。 圖7係顯示由圖3至圖6之步驟獲得之構造之剖視圖。 圖8係顯示圖3之構造之另一剖視圖。 圖9係顯示第1及第2凹部之配置之一例之圖。
1:電容器
10:基板
20a:導電層
20b:導電層
30:介電層
50:絕緣層
60:絕緣層
70a:第1內部電極
70b:第2內部電極
70c:第1外部電極
70c1:第1金屬層
70c2:第2金屬層
70d:第2外部電極
70d1:第1金屬層
70d2:第2金屬層
CS:導電基板
d1:深度
d2:深度
R1:第1凹部
R2:第2凹部
S1:第1主面
S2:第2主面

Claims (9)

  1. 一種電容器，其具備： 導電基板，其具有第1主面與第2主面，於上述第1主面之一部分區域設有1個以上之第1凹部，於上述第2主面中、與上述第1主面之上述一部分區域及上述第1主面之其他一部分區域對應之區域，設有1個以上之第2凹部； 導電層，其覆蓋上述第1主面、上述第2主面、上述1個以上之第1凹部之側壁及底面、以及上述1個以上之第2凹部之側壁及底面； 介電層，其介置於上述導電基板與上述導電層之間； 第1內部電極，其設置於上述第1主面之上述一部分區域上，且與上述導電層電性連接；及 第2內部電極，其設置於上述第1主面之上述其他一部分區域上，且與上述導電基板電性連接。
  2. 如請求項1之電容器，其中上述1個以上之第2凹部之深度，比上述1個以上之第1凹部之深度更大。
  3. 如請求項1之電容器，其中上述1個以上之第1凹部為1個以上之第1溝槽，上述1個以上之第2凹部為1個以上之第2溝槽，上述1個以上之第1溝槽之長度方向與上述1個以上之第2溝槽之長度方向彼此交叉，上述1個以上之第1溝槽與上述1個以上之第2溝槽於該等之交叉部彼此相連。
  4. 如請求項1之電容器，其中上述1個以上之第1凹部係各自向第1方向延伸之複數個第1溝槽，上述複數個第1溝槽係各自包含沿上述第1方向排列之2個以上之第1溝槽，且形成沿與上述第1方向交叉之第2方向排列之複數個第1行；上述複數個第1行中相鄰之各2者，其等被夾在沿上述第1方向排列之上述2個以上之第1溝槽之間的第1部分之位置不同；且 上述1個以上之第2凹部係各自向第3方向延伸之複數個第2溝槽，上述複數個第2溝槽各自包含沿上述第3方向排列之2個以上之第2溝槽，且形成沿與上述第3方向交叉之第4方向排列之複數個第2行；上述複數個第2行中相鄰之各2者，其等被夾在沿上述第3方向排列之上述2個以上之第2溝槽之間的第2部分之位置不同。
  5. 一種蝕刻方法，其包含如下步驟： 於半導體基板之一主面，形成包含貴金屬之第1觸媒層； 於上述半導體基板之另一主面形成第2觸媒層，該第2觸媒層包含上述貴金屬，且每單位面積之上述貴金屬之質量與上述第1觸媒層不同； 其後，對上述一主面及上述另一主面，供給包含氧化劑與氟化氫之蝕刻劑。
  6. 如請求項5之方法，其中上述第1觸媒層形成於上述一主面之一部分區域，上述第2觸媒層形成於上述另一主面中、與上述一主面之上述一部分區域及上述一主面之其他一部分區域對應的區域。
  7. 如請求項6之方法，其中以上述第2觸媒層具有比上述第1觸媒層更大之每單位面積之上述貴金屬之質量之方式，形成上述第1及第2觸媒層。
  8. 如請求項5之方法，其中藉由上述蝕刻劑之供給，於上述一主面中之上述第1觸媒層之位置形成1個以上之第1凹部，且於上述另一主面中之上述第2觸媒層之位置形成1個以上之第2凹部。
  9. 如請求項8之方法，其中上述1個以上之第1凹部係1個以上之第1溝槽，上述1個以上之第2凹部係1個以上之第2溝槽，上述1個以上之第1溝槽之長度方向與上述1個以上之第2溝槽之長度方向彼此交叉，上述1個以上之第1溝槽與上述1個以上之第2溝槽於該等之交叉部彼此相連。
TW109129734A 2019-09-20 2020-08-31 電容器及蝕刻方法 TWI754365B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-171157 2019-09-20
JP2019171157A JP7314001B2 (ja) 2019-09-20 2019-09-20 コンデンサ

Publications (2)

Publication Number Publication Date
TW202114052A TW202114052A (zh) 2021-04-01
TWI754365B true TWI754365B (zh) 2022-02-01

Family

ID=74876631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129734A TWI754365B (zh) 2019-09-20 2020-08-31 電容器及蝕刻方法

Country Status (6)

Country Link
US (2) US11688557B2 (zh)
JP (2) JP7314001B2 (zh)
KR (1) KR102384494B1 (zh)
CN (1) CN112542313B (zh)
FR (1) FR3101190B1 (zh)
TW (1) TWI754365B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114008767B (zh) * 2019-08-21 2025-03-28 株式会社村田制作所 半导体装置
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
US12431444B2 (en) * 2021-07-09 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having trench capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763061B2 (ja) 1991-07-30 1995-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 選ばれた触媒が加えられたエッチング剤を用いるシリコンの異方性エッチングの制御
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
TWI423282B (zh) * 2005-12-22 2014-01-11 日本特殊陶業股份有限公司 電容器與配線板及其製造方法
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
JP4952937B2 (ja) 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP5023999B2 (ja) 2007-11-30 2012-09-12 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
US8101494B2 (en) * 2008-08-14 2012-01-24 International Business Machines Corporation Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors
US8492260B2 (en) * 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP5644340B2 (ja) 2010-10-04 2014-12-24 株式会社デンソー キャパシタ構造体およびその製造方法
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
WO2015030803A1 (en) * 2013-08-30 2015-03-05 Hewlett-Packard Development Company, Lp Substrate etch
TWI671813B (zh) * 2013-11-13 2019-09-11 Kabushiki Kaisha Toshiba 半導體晶片之製造方法
JP6121959B2 (ja) * 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP6481518B2 (ja) 2015-06-02 2019-03-13 日産自動車株式会社 コンデンサ構造体、コンデンサモジュール及びコンデンサ構造体の製造方法
JPWO2017145515A1 (ja) 2016-02-22 2018-10-11 株式会社村田製作所 半導体コンデンサおよび電源モジュール
JP6688489B2 (ja) * 2016-06-17 2020-04-28 株式会社村田製作所 電子装置及びその製造方法
JP6081647B1 (ja) 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2018170440A (ja) 2017-03-30 2018-11-01 大日本印刷株式会社 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
KR102402798B1 (ko) * 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
JP6981476B2 (ja) * 2017-11-30 2021-12-15 株式会社村田製作所 キャパシタ
JP7160594B2 (ja) * 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、ｍｅｍｓデバイスおよび発振器
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171470A1 (ja) * 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Also Published As

Publication number Publication date
FR3101190B1 (fr) 2023-01-27
JP2023153775A (ja) 2023-10-18
US20210091171A1 (en) 2021-03-25
FR3101190A1 (fr) 2021-03-26
CN112542313A (zh) 2021-03-23
JP7532607B2 (ja) 2024-08-13
JP2021048344A (ja) 2021-03-25
KR102384494B1 (ko) 2022-04-12
US11688557B2 (en) 2023-06-27
CN112542313B (zh) 2024-05-14
KR20210034492A (ko) 2021-03-30
US12362098B2 (en) 2025-07-15
US20230307184A1 (en) 2023-09-28
TW202114052A (zh) 2021-04-01
JP7314001B2 (ja) 2023-07-25

Similar Documents

Publication Publication Date Title
TWI750789B (zh) 電容器
US11508525B2 (en) Capacitor having trenches on both surfaces
TWI754365B (zh) 電容器及蝕刻方法
TWI715351B (zh) 電容器及電容器模組
US20210296513A1 (en) Structural body and method of manufacturing the same
KR20220130557A (ko) 에칭 방법
TWI692788B (zh) 電容器及其製造方法