[go: up one dir, main page]

TWI750785B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI750785B
TWI750785B TW109129294A TW109129294A TWI750785B TW I750785 B TWI750785 B TW I750785B TW 109129294 A TW109129294 A TW 109129294A TW 109129294 A TW109129294 A TW 109129294A TW I750785 B TWI750785 B TW I750785B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial growth
growth enhancement
fin
epitaxial
Prior art date
Application number
TW109129294A
Other languages
English (en)
Other versions
TW202119475A (zh
Inventor
陳建穎
張哲誠
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119475A publication Critical patent/TW202119475A/zh
Application granted granted Critical
Publication of TWI750785B publication Critical patent/TWI750785B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/3411—
    • H10P14/6923—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體元件，包括：設置在基板上的隔離絕緣層；設置在基板上的半導體鰭片；半導體鰭片的上部從隔離絕緣層突出且半導體鰭片的下部嵌入隔離絕緣層中；設置在半導體鰭片上部上包括閘極介電層和閘極電極層的閘極結構；設置在閘極結構相對側壁上的閘極側壁間隔物；以及源極/汲極磊晶層。半導體鰭片的上部包括由與半導體鰭片的其餘部分不同的半導體材料製成的第一磊晶生長增強層。第一磊晶生長增強層與源極/汲極磊晶層接觸。閘極介電層覆蓋包括第一磊晶生長增強層的半導體鰭片的上部。

Description

半導體元件及其製造方法
本公開涉及半導體元件及其製造方法。
隨著半導體工業進入奈米技術製程節點以追求更高的裝置密度、更高的性能和更低的成本，來自製造和設計問題的挑戰導致了三維設計(例如，多閘極場效應電晶體，包括鰭式場效應電晶體和閘極全環場效應電晶體)的發展。隨著電晶體尺寸不斷地縮小到10奈米至15奈米以下的技術節點，鰭式場效應電晶體需要進一步改進。
依據本公開的部分實施例，提供一種半導體元件，包含：隔離絕緣層、半導體鰭片、閘極結構、複數個閘極側壁間隔物和源極/汲極磊晶層。隔離絕緣層設置在基板上；半導體鰭片設置在基板上，半導體鰭片的上部從隔離絕緣層突出，並且半導體鰭片的下部嵌入隔離絕緣層中；閘極結構設置在半導體鰭片的上部上，並且包含閘極介電層和 閘極電極層；複數個閘極側壁間隔物設置在閘極結構的相對側上；源極/汲極磊晶層，其中：半導體鰭片的上部包含由與半導體鰭片的其餘部分不同的半導體材料製成的第一磊晶生長增強層，第一磊晶生長增強層與源極/汲極磊晶層接觸，並且閘極介電層覆蓋包含第一磊晶生長增強層的半導體鰭片的上部。
依據本公開的部分實施例，提供一種半導體元件，包含：隔離絕緣層、半導體鰭片、閘極結構、複數個閘極側壁間隔物、源極/汲極磊晶層和鰭片襯墊層。隔離絕緣層設置在基板上；半導體鰭片設置在基板上，並包含底部鰭片層、一個或複數個主體層以及由與主體層不同的材料製成的一個或複數個磊晶生長增強層；閘極結構設置在半導體鰭片的通道區域上，並且包含閘極介電層和閘極電極層；複數個閘極側壁間隔物設置在閘極結構的相對側上；源極/汲極磊晶層；鰭片襯墊層部分地覆蓋半導體鰭片，其中：磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸，並且鰭片襯墊層設置在半導體鰭片上且至少在閘極側壁間隔物下，並且鰭片襯墊層的頂部高於磊晶生長增強層的最上層的頂部，並且低於通道區域的頂部。
依據本公開的部分實施例，提供一種製造半導體元件的方法，包含：形成鰭片結構於基板上，鰭片結構包含底部鰭片層、一個或複數個主體層以及由與主體層不同的材料製成的一個或複數個磊晶生長增強層；形成隔離絕緣層於基板上，以使鰭片結構的上部從隔離絕緣層突出；形成 犧牲閘結構於鰭片結構的通道區域上；透過使鰭片結構的源極/汲極區域凹陷而形成源極/汲極空間，以使得磊晶生長增強層中的至少一個暴露在源極/汲極空間中；以及形成源極/汲極磊晶層於源極/汲極空間中，其中磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸。
8:凹槽
10:基板
11:磊晶層
12:鰭片結構
12N:鰭片結構
12P:鰭片結構
15:遮罩層
15A:第一遮罩層
15B:第二遮罩層
20:磊晶生長增強層
20N:磊晶生長增強層
20P:磊晶生長增強層
22N:磊晶生長增強層
22P:磊晶生長增強層
23N:第一磊晶層
23P:第三磊晶層
25N:凹槽
25P:凹槽
30:隔離絕緣層、絕緣材料層
40:犧牲閘極結構
42:犧牲閘極介電層
44:犧牲閘極電極層
46:硬遮罩層
48:側壁間隔物
49:側壁間隔物
50N:源極/汲極磊晶層
50P:源極/汲極磊晶層
60:第一層間介電層
70:襯墊層
102:閘極介電層
104:閘極電極、閘極電極層
122N:磊晶生長增強層
122P:磊晶生長增強層
123N:第一磊晶層
123P:第三磊晶層
124N:磊晶生長增強層
124P:磊晶生長增強層
125N:第二磊晶層
125P:第四磊晶層
222N:磊晶生長增強層
222P:磊晶生長增強層
223N:第一磊晶層
223P:第四磊晶層
224N:磊晶生長增強層
224P:磊晶生長增強層
225N:第二磊晶層
225P:第五磊晶層
226N:磊晶生長增強層
226P:磊晶生長增強層
227N:第三磊晶層
227P:第六磊晶層
322N:磊晶生長增強層
322P:磊晶生長增強層
323N:第一磊晶層
323P:第二磊晶層
324N:磊晶生長增強層
324P:磊晶生長增強層
422N:磊晶生長增強層
422P:磊晶生長增強層
423N:第一磊晶層
423P:第三磊晶層
424N:磊晶生長增強層
424P:磊晶生長增強層
425N:第二磊晶層
425P:第四磊晶層
426N:磊晶生長增強層
426P:磊晶生長增強層
522N:磊晶生長增強層
522P:磊晶生長增強層
523N:第一磊晶層
523P:第二磊晶層
X:方向
Y:方向
Z:方向
X1-X1:線
X2-X2:線
X3-X3:線
Y1-Y1:線
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本公開。要強調的是，根據行業中的標準實踐，各種特徵未按比例繪製，僅用於說明目的。實際上，為了清楚起見，各種特徵的尺寸可以任意增加或減小。
第1A圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第1B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第2A圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第2B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第3圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第4圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第5A圖和第5B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的視圖。第5C圖和第5D圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的視圖。第5B圖和第5D圖是俯視圖(上視圖)而第5A圖和第5C圖是橫截面圖。
第6A圖和第6B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第7A圖和第7B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第8A圖和第8B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第9A圖和第9B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第9C圖和第9D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第10A圖和第10B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第10C圖和第10D圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第11圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第12圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第13圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第14圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第15A圖和第15B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的視圖。第15B圖是俯視圖(上視圖)，第15A圖是橫截面圖。
第16A圖和第16B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第17A圖和第17B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第17C圖和第17D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第18A圖和第18B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第18C圖和第18D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第19A圖和第19B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面 圖。第19C圖和第19D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第20A圖和第20B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第20C圖和第20D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的一個階段的橫截面圖。
第21A圖和第21B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第21C圖和第21D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的一個階段的橫截面圖。
第22A圖和第22B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第22C圖和第22D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第23圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第24圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第25圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第26圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第27A圖和第27B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的視圖。
第28A圖和第28B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第29A圖和第29B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第29C圖和第29D圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第30A圖和第30B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第31A圖和第31B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。第31C圖繪示根據本公開的另一實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第32A圖和第32B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第33A圖和第33B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面 圖。
第34A圖和第34B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第35A圖和第35B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第36A圖和第36B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第37A圖和第37B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第38A圖和第38B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第39A圖和第39B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
第40圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
應當理解，以下公開內容提供了用於實現本公開不 同特徵的許多不同的實施例或示例。下面描述元件和配置的特定實施例或示例以簡化本公開。當然，這些僅僅是示例，而無意於進行限制。例如，裝置的尺寸不限於所公開的範圍或值，而是可以取決於製程條件和/或裝置的期望特性。此外，在下面的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括可以在第一特徵和第二特徵之間插入附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。為了簡單和清楚起見，可以以不同比例任意繪製各種特徵。
此外，本文中可以使用諸如「在…下面」、「在…下方」、「低於」、「在…上面」、「在…上方」等之類的空間相對術語，以便於描述一個元件或特徵與如圖所示的另一個或多個元件或特徵的關係。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或以其他定向)，並且本文中使用的空間相對描述語可以同樣地相應地解釋。另外，術語「由…構成」可以表示「包含」或「由…組成」。在本公開中，詞語「A、B和C之一」表示「A、B和/或C」(A、B、C、A和B、A和C、B和C、或A、B和C)，除非另有說明，否則並不意味著A中的一個元素、B中的一個元素和C中的一個元素。在整個公開中，源極和汲極可互換地使用，並且源極/汲極是指源極和汲極之一或兩者。在以下實施例中，可以在其他實 施例中採用相對於一個實施例(例如，一個或多個附圖)中所描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。
第1A圖至第10B圖繪示根據本公開實施例中用於製造場效應電晶體裝置的示例性順序製程。應該理解的是，可以在第1圖至第10B圖所示的製程之前、期間和之後提供附加的操作，並且可以替換或消除以下描述的一些操作，以作為此方法之另外的實施例。操作/製程的順序可以互換。
如第1A圖所示，透過一個或多個光刻和蝕刻操作來蝕刻基板10的一部分(隨後會在其中形成一個或多個p型場效應電晶體)以形成凹槽8。在一個實施例中，基板10至少在其表面部分上包括單晶半導體層。基板10可以包括單晶半導體材料(例如，但不限於矽(Si)、鍺(Ge)、矽鍺(SiGe)、鎵砷(GaAs)、銦鍗(InSb)、鎵磷(GaP)、鎵鍗(GaSb)、銦鋁砷(InAlAs)、銦鎵砷(InGaAs)、鎵鍗磷(GaSbP)、鎵砷鍗(GaAsSb)和銦磷(InP))。在此實施例中，基板10由矽(Si)製成。基板10可以包括已經適當地摻雜有雜質(例如，p型或n型導電性)的各種區域。例如，對於n型鰭式場效應半導體，摻雜劑是硼(氟化硼(BF2))，對於p型鰭式場效應半導體，摻雜劑是磷。
如第1B圖所示，在凹槽8中形成磊晶層11。在一些實施例中，磊晶層11由矽鍺(SiGe)製成。在一些 實施例中，矽鍺(SiGe)層中的鍺濃度在約5原子%至約30原子%的範圍內。在一些實施例中，在磊晶層11和基板10之間形成具有比磊晶層11的鍺(Ge)濃度低的一個或多個緩衝層。
此外，如第1B圖所示，磊晶生長增強層20N和20P形成在作為一個或多個n型場效應電晶體(n型區域)的基板10上方和作為一個或多個p型場效應電晶體(p型區域)的磊晶層上方。在一些實施例中，n型磊晶生長增強層20N包括矽磷(SiP)、矽碳磷(SiCP)、矽鍺(SiGe)和矽鍺硼(SiGeB)中的一種或多種。在一些實施例中，使用矽磷(SiP)和/或矽碳磷(SiCP)作為n型場效應電晶體的n型磊晶生長增強層20N。在一些實施例中，在n型磊晶生長增強層20N中磷(P)的量在約3原子%至約30原子%的範圍內。如果磷(P)的含量太大，則n型磊晶生長層20N可能會包括由晶格失配(lattice mismatch)引起的缺陷，而如果磷(P)的含量太小，則可能無法獲得磊晶增強的效果。對於p型磊晶生長增強層20P，將矽鍺(SiGe)和矽鍺硼(SiGeB)中的一種或多種用於p型場效應電晶體。在一些實施例中，p型磊晶生長增強層20P中鍺(Ge)的含量高於磊晶層11中鍺(Ge)的含量，並且在約10原子%至約40原子%的範圍內。如果鍺(Ge)的含量太大，則p型磊晶生長增強層20P可能會包括由晶格失配引起的缺陷，而如果鍺(Ge)的含量太小，可能無法獲得磊晶增強的效果。當磊晶生長增強層 20N和20P是半導體材料時，可以分別在半導體基板10上和磊晶層11上磊晶地形成磊晶生長增強層。
在一些實施例中，磊晶生長增強層包括矽(Si)、矽磷(SiP)和矽鍺(SiGe)中的一種或多種的氧化物。可以透過化學氣相沉積(chemical vapor deposition,CVD)(例如，低壓化學氣相沉積(low pressure chemical vapor deposition,LPCVD)和電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD))、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)或其他合適的製程形成矽(Si)、矽磷(SiP)和矽鍺(SiGe)的氧化物。
在一些實施例中，透過一個或多個離子注入操作來形成磊晶生長增強層。在一些實施例中，摻雜劑是磷(P)和/或鍺(Ge)。
在一些實施例中，磊晶生長增強層20N、20P的厚度在大約1奈米(nm)至大約50nm的範圍內，並且在其他實施例中，在5nm至30nm的範圍內。當厚度大於此範圍時，通道的性能可能會降低，並且當厚度小於此範圍時，作為磊晶生長增強層的功能將變得不足。
在其他實施例中，形成n型磊晶生長增強層20N或p型磊晶生長增強層20P之一。
在一些實施例中，在磊晶生長增強層20N、20P上進一步形成遮罩層15。在一些實施例中，遮罩層15包 括第一遮罩層15A和第二遮罩層15B。第一遮罩層15A是由氧化矽製成的襯墊氧化物層，其可以透過熱氧化形成。第二遮罩層15B由氮化矽(SiN)製成，其透過化學氣相沉積、物理氣相沉積、原子層沉積或其他合適的製程形成。
在其他實施例中，不形成凹槽8並且不形成磊晶層11，因此，如第2A圖和第2B圖所示，在矽(Si)基板10上形成n型場效應電晶體和p型場效應電晶體。在這種情況下，在n型區域和p型區域上均形成磊晶生長增強層20。在其他實施例中，在n型區域或p型區域中的任一個上形成磊晶生長增強層20。在其他實施例中，基板10的n型區域也被蝕刻以形成凹槽，並且在凹槽中磊晶地形成矽層。以下繪示出形成磊晶層11(例如，矽鍺(SiGe)層)的實施例。然而，以下實施例也適用於沒有形成磊晶層11的情況。在這種情況下，除了磊晶生長層之外，p型場效應電晶體和n型場效應電晶體具有實質上相同的鰭片(通道)結構。
接下來，如第3圖所示，透過使用圖案化的遮罩層來圖案化p型區域中的遮罩層15、基板10和磊晶層11，從而形成在Y方向上延伸的鰭片結構12N和12P(統稱為鰭片結構12)。在一些實施例中，鰭片結構12N用於n型場效應電晶體，並且鰭片結構12P用於p型場效應電晶體。參照第3圖，在X方向上分別對n型場效應電晶體和p型場效應電晶體設置兩個鰭片結構。然而，鰭片結 構的數量不限於兩個，並且可以小至一個或三個或更多。在一些實施例中，在鰭片結構12的兩側上均形成一個或多個虛設鰭片結構，以提高圖案化操作中的圖案保真度。
鰭片結構12可以透過任何合適的方法來圖案化。例如，可以使用一個或多個光刻製程(包括雙圖案化或多圖案化製程)來圖案化鰭片結構。通常，雙圖案化或多圖案化製程將光刻和自對準製程相結合，從而允許創建的圖案具有比例如使用單個、直接光刻製程獲得的間距更小的間距。例如，在一個實施例中，在基板上方形成犧牲層，並使用光刻製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。接著去除犧牲層，然後可以使用剩餘的間隔物或心軸來圖案化鰭片結構。結合光刻和自對準製程的多圖案製程通常會形成一對鰭片結構。
在形成鰭片結構之後，在基板上方形成包括一層或多層絕緣材料的絕緣材料層，使得鰭片結構12完全地嵌入絕緣層中。用於絕緣層的絕緣材料可以包括透過低壓化學氣相沉積、電漿化學氣相沉積或可流動化學氣相沉積形成的氧化矽、氮化矽、氮氧化矽(SiON)、氮碳氧化矽(SiOCN)、氮碳化矽(SiCN)、摻氟矽酸鹽玻璃(fluorine-doped silicate glass,FSG)或低介電常數(K)介電材料。可以在形成絕緣層之後執行退火操作。然後，執行平坦化操作(例如，化學機械平坦化(chemical mechanical polishing,CMP)方法和/或回蝕刻方法之類)，使得磊晶生長增強層20N、20P的上表面從絕緣 材料層露出。然後，如第4圖所示，使絕緣材料層凹陷以形成隔離絕緣層30，從而暴露鰭片結構12的上部。透過此操作，鰭片結構12透過隔離絕緣層30(也被稱為淺溝槽隔離(shallow trench isolation,STI))彼此電隔離。
在形成隔離絕緣層30之後，犧牲閘極結構40形成在鰭片結構上方，如第5A圖和第5B圖所示。第5B圖是俯視圖(上視圖)，而第5A圖是對應於第5B圖的線X1-X1的橫截面圖。在一些實施例中，犧牲閘結構包括犧牲介電層42、犧牲閘極電極層44和硬遮罩層46。犧牲閘極介電層42包括一層或多層的絕緣材料(例如，基於氧化矽的材料)。在一實施例中，使用透過化學氣相沉積形成氧化矽。在一些實施例中，犧牲閘極介電層42的厚度在約1nm至約5nm的範圍內。犧牲閘極電極層44包括諸如多晶矽或非晶矽的矽。在一些實施例中，犧牲閘極電極層的厚度在約100nm至約200nm的範圍內。在一些實施例中，對犧牲閘極電極層進行平坦化操作。使用化學氣相沉積(包括低壓化學氣相沉積和電漿增強化學氣相沉積)、物理氣相沉積、原子層沉積或其他合適的製程的來沉積犧牲閘極介電層和犧牲閘極電極層。硬遮罩層46用於形成犧牲閘極電極層44，並且包括一層或多層的氮化矽和矽。在一些實施例中，犧牲閘極介電層42還覆蓋具有磊晶生長增強層20N、20P的鰭片結構12的源極/汲極區域。為了簡單起見，第5B圖未繪示出犧牲閘極介電層42。
在形成犧牲閘極結構之後，透過使用化學氣相沉積或其他合適的方法共形地形成用於側壁間隔物48之絕緣材料的覆蓋層。覆蓋層以保形的方式沉積，使得其在垂直表面上(例如，在犧牲閘極結構的側壁、水平表面和頂部上)具有實質上相等的厚度。在一些實施例中，沉積厚度在約2nm至約10nm範圍內的覆蓋層。在一個實施例中，覆蓋層的絕緣材料是基於氮化矽的材料(例如，氮化矽(SiN)、氮氧化矽(SiON)、氮碳氧化矽(SiOCN)或氮碳化矽(SiCN)及其組合)。側壁間隔物48形成在犧牲閘極結構40的相對的側壁上，如第5A圖和第5B圖所示。
在第5A圖和第5B圖的實施例中，犧牲閘極結構40設置在n型鰭片結構12N和p型鰭片結構上方。在其他實施例中，分別在n型鰭片結構12N和p型鰭片結構上形成分離的犧牲閘極結構，如第5C圖和第5D圖所示。
隨後，透過使用乾式蝕刻和/或濕式蝕刻，將源極/汲極區域的鰭片結構向下凹陷到隔離絕緣層30的上表面下方，如第6A圖和第6B圖所示。第6A圖是對應於第5B圖的線X2-X2的橫截面圖，並且第6B圖是對應於第5B圖的線Y1-Y1的橫截面圖。
如第6B圖所示，磊晶生長增強層20N和20P的側壁分別暴露在源極/汲極凹槽25N和25P中。
在一些實施例中，在凹陷蝕刻之前，形成用於鰭片側壁的介電材料的覆蓋層，並且使用諸如反應性離子蝕刻 (reactive ion etching,RIE)在此覆蓋層上進行各向異性蝕刻。在一些實施例中，鰭片側壁間隔物49保留在源極/汲極凹槽周圍，如第6A圖所示。
在形成源極/汲極凹槽之後，形成源極/汲極(S/D)磊晶層50N和50P，如第7A圖和第7B圖所示。第7A圖是對應於第5B圖的線X2-X2的橫截面圖，而第7B圖是對應於第5B圖的線Y1-Y1的橫截面圖。用於n型場效應電晶體的源極/汲極磊晶層50N包括一層或多層的矽磷(SiP)和矽碳磷(SiCP)。在至少一個實施例中，透過低壓化學氣相沉積製程、分子束磊晶、原子層沉積或任何其他合適的方法來磊晶生長磊晶層。低壓化學氣相沉積製程是在大約400ºC至850ºC的溫度和大約1托(Torr)至200Torr的壓力下使用以下的氣體源進行：矽源氣體(例如，矽甲烷(SiH4)、矽乙烷(Si2H6)或矽丙烷(Si3H8))；鍺源氣體(例如，鍺甲烷(GeH4)或鍺乙烷(G2H6))；碳源氣體(例如，甲烷(CH4)或甲基矽烷氣(SiH3CH3))；磷源氣體(例如，磷化氫(PH3))；和/或硼源氣體(例如，乙硼烷(B2H6))。在一些實施例中，分別形成具有不同組成(例如，不同的磷(P)、碳(C)、鍺(Ge)和/或硼(B)濃度)的兩層或更多層以作為源極/汲極磊晶層50N和50P。
由於n型磊晶生長增強層20N包括磷(P)，因此除了用於磊晶生長的磷(P)源氣體之外，n型磊晶生長增強層20N還可作為磷(P)的附加源。因此，與沒有形 成磊晶生長增強層20N的情況相比，源極/汲極磊晶層50N的尺寸(體積)可以更大。類似地，用於p型場效應電晶體的源極/汲極磊晶層50P包括矽鍺(SiGe)、鍺(Ge)和矽鍺硼(SiGeB)。由於p型磊晶生長增強層20P包括鍺(Ge)，因此除了用於磊晶生長的鍺(Ge)源氣體之外，p型磊晶生長增強層20P還可作為鍺(Ge)的附加源。因此，與沒有形成磊晶生長增強層20P的情況相比，源極/汲極磊晶層50P的尺寸(體積)可以更大。
隨後，在源極/汲極磊晶層50N和50P以及犧牲閘極結構40上形成第一層間介電(first interlayer dielectric,ILD)層60。然後，執行諸如化學機械平坦化的平坦化操作，以暴露犧牲閘極電極層44的頂部，如第8A圖和第8B圖所示。第8A圖是對應於第5B圖的線X2-X2的橫截面圖，而第8B圖是對應於第5B圖的線Y1-Y1的橫截面圖。用於第一層間介電層60的材料包括包含矽(Si)、氧(O)、碳(C)和/或氫(H)的化合物(例如，氧化矽、碳矽氧化物(SiCOH)和碳氧化矽(SiOC))。諸如聚合物的有機材料可以用於第一層間介電層60。
接下來，去除犧牲閘極電極層44和犧牲閘極介電層42，從而暴露鰭片結構。在去除犧牲閘極結構期間，第一層間介電層60保護源極/汲極結構50N、50P。可以使用電漿乾式蝕刻和/或濕式蝕刻來去除犧牲閘極結構40。當犧牲閘極電極層44是多晶矽並且第一層間介電層60是 氧化矽時，可以使用諸如氫氧化四甲基銨(tetra methyl ammonium hydroxide,TMAH)溶液的濕式蝕刻劑來選擇性地去除犧牲閘極電極層44。然後，使用電漿乾式蝕刻和/或濕式蝕刻去除犧牲閘極介電層42。
在去除犧牲閘極結構之後，在通道區域上方(隔離絕緣層30上方之鰭片結構的上部)形成閘極介電層102，並且在閘極介電層102上形成閘極電極層104，如第9A圖和第9B圖所示。第9A圖是對應於第5B圖的線X1-X1的橫截面圖，而第9B圖是對應於第5B圖的線Y1-Y1的橫截面圖。
在部分實施例中，閘極介電層102包括一層或多層的介電材料(例如，氧化矽、氮化矽或高介電常數介電材料、其他合適的介電材料和/或其組合)。高介電常數介電材料的實例包括二氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氧氮化鉿矽(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高介電常數介電材料和/或其組合。在一些實施例中，閘極介電層102包括形成在通道層和介電材料之間的界面層。
閘極介電層102可以透過化學氣相沉積、原子層沉積或任何合適的方法形成。在一個實施例中，使用諸如原子層沉積的高度保形沉積製程來形成閘極介電層102，以確保形成在每個通道層上的閘極介電層具有均勻的厚 度。在一個實施例中，閘極介電層102的厚度在約1nm至約6nm的範圍內。
閘極電極層104形成在閘極介電層102上。閘極電極104包括一層或多層的導電材料(例如，多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、氮化鈦(TiN)、氮化鎢(WN)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、氮化碳鉭(TaCN)、碳化鉭(TaC)、氮矽化鉭(TaSiN)、金屬合金、其他合適的材料和/或它們的組合)。
閘極電極層104可以透過化學氣相沉積、原子層沉積、電鍍或其他合適的方法形成。閘極電極層也沉積在第一層間介電層60的上表面上。然後，透過使用例如化學機械平坦化來平坦化形成在第一層間介電層60上的閘極介電層和閘極電極層，直到露出第一層間介電層60的頂表面為止。在一些實施例中，在平坦化操作之後，使閘極電極層104凹陷並且在凹陷的閘極電極104上方形成蓋絕緣層。蓋絕緣層包括一層或多層基於氮化矽的材料(例如，氮化矽(SiN))。可以透過沉積絕緣材料然後進行平坦化操作來形成蓋絕緣層。
在本公開的部分實施例中，在閘極介電層102和閘極電極104之間插入一個或多個功函數調整層(未繪示出)。功函數調整層由導電材料(例如，氮化鈦(TiN)、氮化鉭(TaN)、碳化鋁鉭(TaAlC)、碳化鈦(TiC)、碳化鉭(TaC)、鈷(Co)、鋁(Al)、鋁化鈦(TiAl)、 鈦化鉿(HfTi)、矽化鈦(TiSi)、矽化鉭(TaSi)或碳鋁化鈦(TiAlC)的單層或兩種或更多種的上述材料的多層)製成。對於n通道場效應電晶體，使用氮化鉭(TaN)、碳鋁化鈦(TiAlC)、氮化鈦(TiN)、碳化鈦(TiC)、鈷(Co)、鋁化鈦(TiAl)、鈦化鉿(HfTi)、矽化鈦(TiSi)和矽化鉭(TaSi)中的一種或多種作為功函數調整層，對於p通道場效應電晶體，使用碳鋁化鈦(TiAlC)、鋁(Al)、鋁化鈦(TiAl)、氮化鉭(TaN)、碳化鋁鉭(TaAlC)、氮化鈦(TiN)、碳化鈦(TiC)和鈷(Co)中的一種或多種作為功函數調整層。功函數調整層可以透過原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸發或其他合適的製程形成。此外，對於可以使用不同金屬層的n通道場效應電晶體和p通道場效應電晶體，可以分別形成功函數調整層。
應當理解，第9A圖和第9B圖所示的半導體元件將進行進一步的互補式金屬氧化物半導體製程以形成各種特徵(例如，接觸/通孔、互連金屬層、介電層、鈍化層等)。
第9C圖和第9D圖繪示根據另一實施例之無磊晶層11形成的半導體元件。在矽(Si)鰭片結構上形成磊晶生長增強層20P。
在其他實施例中，在形成閘極介電層102之前，透過適當的蝕刻操作去除磊晶生長增強層20N和20P中的至少一個，然後形成閘極介電層102和閘極電極層104，如第10A圖和第10B圖所示。第10A圖是對應於 第5B圖的線X1-X1的橫截面圖，而第10B圖是對應於第5B圖的線Y1-Y1的橫截面圖。當磊晶生長增強層20N和20P是由氧化物材料(例如，矽磷(SiP)氧化物、矽鍺(SiGe)氧化物)製成時，磊晶生長增強層20N和20P被去除。如第10B圖所示，在一些實施例中，磊晶生長增強層20N和/或20P的一部分保留在側壁間隔物48下方。
第10C圖和第10D圖繪示根據另一實施例之其中未形成磊晶層11的半導體元件。在矽(Si)鰭片結構上形成磊晶生長增強層20P。
第11圖至第17B圖繪示根據本公開實施例中用於製造場效應電晶體裝置的示例性順序製程。應該理解，可以在第11圖至第17B圖所示的製程之前、之中和之後提供附加的操作，並且可以替換下面描述的一些操作以作為此方法之另外的實施例。操作/製程的順序可以互換。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。
在第1A圖至第10B圖的實施例中，在鰭片結構的頂部形成磊晶生長增強層。在以下的實施例中，在鰭片結構的中間形成磊晶生長增強層。
如第11圖所示，在基板10上方形成n型磊晶生長增強層22N，並且在n型磊晶生長增強層22N上方形成第一半導體層23N。然後，透過使用一個或多個光刻和蝕刻操作，在p型區域處形成凹槽8。在一些實施例中，第一磊晶層23N由與基板10相同的材料(例如，矽(Si)) 製成。在其他實施例中，第一磊晶層23N由與基板10不同的材料或具有不同成分的材料製成。
然後，如第12圖所示，在p型區域的凹槽8中，在凹槽8中依序地形成第二磊晶層11、p型磊晶生長增強層22P和第三磊晶層23P。在一些實施例中，第三磊晶層23P由與第二磊晶層11相同的材料製成。在其他實施例中，第三磊晶層23P由與第二磊晶層11不同的材料或具有不同組成的材料製成。
在一些實施例中，n型磊晶生長增強層22N和p型磊晶生長增強層22P的厚度在約1nm至約50nm的範圍內，而在其他實施例中，在5nm至30nm的範圍內。n型磊晶生長增強層22N和p型磊晶生長增強層22P的高度(水平)可以彼此相同或不同。
此外，如第12圖所示，在第一磊晶層23N和第三磊晶層23P上還形成包括第一遮罩層15A和第二遮罩層15B的遮罩層15。在一些實施例中，第一遮罩層15A是由氧化矽製成的襯墊氧化物層，其可以透過熱氧化形成。第二遮罩層15B由氮化矽(SiN)製成，其透過化學氣相沉積(包括低壓化學氣相沉積和電漿增強化學氣相沉積)、物理氣相沉積、原子層沉積或其他合適的製程形成。在其他實施例中，遮罩層15是單層。
在其他實施例中，不形成凹槽8並且不形成第二磊晶層11。在這種情況下，在基板10上的n型區域和p型區域上均形成磊晶生長增強層，並且在磊晶生長增強層 上形成磊晶層。
類似於第3圖，圖案化遮罩層15，並且透過此圖案化的遮罩層圖案化第一磊晶層、第二磊晶層和第三磊晶層、p型和n型磊晶生長增強層以及基板10，因此，堆疊的層從而形成沿Y方向延伸的鰭片結構12N和12P(統稱為鰭片結構12)，如第12圖所示。
在形成鰭片結構12之後，類似於第4圖，形成隔離絕緣層30，如第14圖所示。在一些實施例中，n型磊晶生長增強層22N和p型磊晶生長增強層22P位於隔離絕緣層30的上表面上方。
在形成隔離絕緣層30之後，類似於5A圖至第5D圖所示，在鰭片結構上方形成犧牲閘極結構40，並且形成閘極側壁間隔物48，如第15A圖和第15B圖所示。第15B圖是俯視圖(上視圖)，而第15A圖是對應於第15B圖的線X1-X1的橫截面圖。
隨後，類似於第6A圖至第7B圖，透過使用乾式蝕刻和/或濕式蝕刻，將源極/汲極區域的鰭片結構向下凹陷到隔離絕緣層30的上表面下方，並且形成源極/汲極磊晶層50N和50P，如第16A圖和第16B圖所示。第16A圖是對應於第15B圖的線X2-X2的橫截面圖，而第16B圖是對應於第15B圖的線Y1-Y1的橫截面圖。
如第16B圖所示，磊晶生長增強層22N(和22P)的側壁暴露在源極/汲極凹槽中，並且作為磊晶層50N(和50P)的附加源。由於n型磊晶生長增強層22N包括磷 (P)，因此除了用於磊晶生長的磷(P)源氣體之外，n型磊晶生長增強層22N還可作為磷(P)的附加源。因此，與未形成磊晶生長增強層20N的情況相比，源極/汲極磊晶層50N的尺寸可以更大。類似地，用於p型場效應電晶體的源極/汲極磊晶層50P包括矽鍺(SiGe)、鍺(Ge)和矽鍺硼(SiGeB)。由於p型磊晶生長增強層22P包括鍺(Ge)，因此除了用於磊晶生長的鍺(Ge)源氣體之外，p型磊晶生長增強層22P還可作為鍺(Ge)的附加源。因此，與未形成磊晶生長增強層22P的情況相比，源極/汲極磊晶層50P的尺寸可以更大。
隨後，類似於第8A圖至第9B圖，在源極/汲極磊晶層50N和50P以及犧牲閘極結構40上形成第一層間介電層60。然後，執行諸如化學機械平坦化的平坦化操作，以暴露犧牲閘極電極層44的頂部。然後，去除犧牲閘極電極層44和犧牲閘極介電層42，從而露出鰭片結構。在去除犧牲閘極結構之後，在通道區域上方形成閘極介電層102，並且在閘極介電層102上形成閘極電極層104，如第17A圖和第17B圖所示。第17A圖是對應於第15B圖的線X1-X1的橫截面圖，而第17B圖是對應於第15B圖的線Y1-Y1的橫截面圖。在一些實施例中，當磊晶生長增強層由半導體材料製成時，不去除磊晶生長增強層，並且閘極介電層102覆蓋磊晶生長增強層的側壁。
應當理解，第17A圖和第17B圖所示的半導體元件可以經歷進一步的互補式金屬氧化物半導體製程以形成 各種特徵(例如，接觸/通孔、互連金屬層、介電層、鈍化層等)。
第17C圖和第17D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層22P。
第18A圖和第18B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。第18A圖是對應於第15B圖的線X1-X1的橫截面圖，而第18B圖是對應於第15B圖線Y1-Y1的橫截面圖。
如第18A圖和第18B圖所示，在用於n型場效應電晶體和p型場效應電晶體中的至少一個的鰭片結構中設置兩個磊晶生長增強層。在一些實施例中，n型場效應電晶體的鰭片結構包括依序地堆疊的第一n型磊晶生長增強層122N、第一磊晶層123N、第二n型磊晶生長增強層124N和第二磊晶層125N。可以透過堆疊相應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於n型場效應電晶體的鰭片結構。在一些實施例中，第一n型磊晶生長增強層和第二n型磊晶生長增強層由相同的材料(例如，矽磷(SiP))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。第一磊晶層123N和第二磊晶層125N由相同的材料(例 如，矽(Si))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。類似地，在一些實施例中，p型場效應電晶體的鰭片結構包括依序地堆疊的第一p型磊晶生長增強層122P、第三磊晶層123P、第二p型磊晶生長增強層124P和第四磊晶層125P。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於p型場效應電晶體的鰭片結構。在一些實施例中，第一p型磊晶生長增強層和第二p型磊晶生長增強層由相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同組成的材料製成。在其他實施例中，第三磊晶層123P和第四磊晶層125P由相同的材料(例如，矽鍺(SiGe))製成，或者由不同的材料或具有彼此不同成分的材料製成。在一些實施例中，在形成源極/汲極磊晶層50P之前和/或之後，第一p型磊晶生長增強層和第二p型磊晶生長增強層的鍺(Ge)濃度大於磊晶層11以及第三磊晶層和第四磊晶層的鍺(Ge)濃度。
在一些實施例中，第一n型磊晶生長增強層122N和第一p型磊晶生長增強層122P位於隔離絕緣層30的上表面下方，並且第二n型磊晶生長增強層124N和第二p型磊晶生長增強層124P位於隔離絕緣層30的上表面上方，如第18A圖所示。
如第18B圖所示，第一n型磊晶生長增強層122N和第二n型磊晶生長增強層124N的側壁暴露在源極/汲極 凹槽中，並且作為磊晶層50N的附加源。因此，與沒有形成磊晶生長增強層的情況相比，源極/汲極磊晶層50N的尺寸可以更大。類似地，由於第一p型磊晶生長增強層122P和第二p型磊晶生長增強層124P包括鍺(Ge)，所以除了用於磊晶生長的鍺(Ge)源氣體之外，p型磊晶生長增強層還可作為鍺(Ge)的附加源。因此，與沒有形成磊晶生長增強層的情況相比，源極/汲極磊晶層50P的尺寸可以更大。
第18C圖和第18D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層122P和124P。
第19A圖和第19B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。第19A圖是對應於第15B圖的線X1-X1的橫截面圖，而第19B圖是對應於第15B圖的線Y1-Y1的橫截面圖。
如第19A圖和第19B圖所示，在用於n型場效應電晶體和p型場效應電晶體中的至少一個的鰭片結構中設置三個磊晶生長增強層。在一些實施例中，n型場效應電晶體的鰭片結構包括依序地堆疊的第一n型磊晶生長增強層222N、第一磊晶層223N，第二n型磊晶生長增強層224N、第二磊晶層225N、第三n型磊晶生長增強層226N 和第三磊晶層227N。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於n型場效應電晶體的鰭片結構。在一些實施例中，第一n型磊晶生長增強層、第二n型磊晶生長增強層和第三n型磊晶生長增強層由相同材料(例如，矽磷(SiP))製成，或者在其他實施例中由不同的材料或具有彼此不同組成的材料製成。第一磊晶層223N、第二磊晶層225N和第三磊晶層227N由相同的材料(例如，矽(Si))製成，或者在其他實施例中由不同的材料或具有彼此不同的組成的材料製成。類似地，在一些實施例中，p型場效應電晶體的鰭片結構包括依序地堆疊的第一p型磊晶生長增強層222P、第四磊晶層223P、第二p型磊晶生長增強層224P、第五磊晶層225P、第三p型磊晶生長增強層226P和第六磊晶層227P。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於p型場效應電晶體的鰭片結構。在一些實施例中，第一p型磊晶生長增強層、第二p型磊晶生長增強層和第三p型磊晶生長增強層由相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同成分的材料製成。第四磊晶層223P、第五磊晶層225P和第六磊晶層227P由相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同成分的材料製成。在一些實施例中，在形成源極/汲極磊晶層50P之前和/或之後，第一p型磊晶生長增強層、第二p 型磊晶生長增強層和第三p型磊晶生長增強層的鍺(Ge)濃度大於磊晶層11以及第四磊晶層、第五磊晶層和第六磊晶層的鍺(Ge)濃度。
在一些實施例中，第一n型磊晶生長增強層222N和第一p型磊晶生長增強層222P位於隔離絕緣層30的上表面下方，並且第二n型磊晶生長增強層224N、第三n型磊晶生長增強層226N、第二p型磊晶生長增強層224P以及第三p型磊晶生長增強層226P位於隔離絕緣層30的上表面上方，如第19A圖所示。
第19C圖和第19D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層222P、224P和226P。
第20A圖和第20B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。第20A圖是對應於第15B圖的線X1-X1的橫截面圖，並且第20B圖是對應於第15B圖的線Y1-Y1的橫截面圖。
如第20A圖和第20B圖所示，在用於n型場效應電晶體和p型場效應電晶體中的至少一個的鰭片結構中設置兩個磊晶生長增強層。在一些實施例中，n型場效應電晶體的鰭片結構包括依序地堆疊的第一n型磊晶生長增強層322N、第一磊晶層323N和第二n型磊晶生長增強層 324N。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於n型場效應電晶體的鰭片結構。在一些實施例中，第一n型磊晶生長增強層和第二n型磊晶生長增強層由相同的材料(例如，矽磷(SiP))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。在一些實施例中，第一磊晶層323N由與基板10相同的材料(例如，矽(Si))製成。類似地，在一些實施例中，p型場效應電晶體的鰭片結構包括依序地堆疊的第一p型磊晶生長增強層322P、第二磊晶層323P和第二p型磊晶生長增強層324P。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於p型場效應電晶體的鰭片結構。在一些實施例中，第一p型磊晶生長增強層和第二p型磊晶生長增強層由相同材料(例如，矽鍺(SiGe))製成，或者在其他實施例中，由不同的材料或具有彼此不同組成的材料製成。第二磊晶層323P由與磊晶層11相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。在一些實施例中，在形成源極/汲極磊晶層50P之前和/或之後，第一p型磊晶生長增強層和第二p型磊晶生長增強層的鍺(Ge)濃度大於磊晶層11和第三磊晶層的鍺(Ge)濃度。
在一些實施例中，第一n型磊晶生長增強層322N和第一p型磊晶生長增強層322P位於隔離絕緣層30的上 表面下方，並且第二n型磊晶生長增強層324N和第二p型磊晶生長增強層324P位於隔離絕緣層30的上表面上方，如第20A圖所示。
第20C圖和第20D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層322P，並且在(Si)鰭片結構上形成磊晶生長增強層324P。
第21A圖和第21B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。第21A圖是對應於第15B圖的線X1-X1的橫截面圖，而第21B圖是對應於第15B圖的線Y1-Y1的橫截面圖。
如第21A圖和第21B圖所示，在用於n型場效應電晶體和p型場效應電晶體中的至少一個的鰭片結構中設置三個磊晶生長增強層。在一些實施例中，n型場效應電晶體的鰭片結構包括依序地堆疊的第一n型磊晶生長增強層422N、第一磊晶層423N、第二n型磊晶生長增強層424N、第二磊晶層425N和第三n型磊晶生長增強層426N。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於n型場效應電晶體的鰭片結構。在一些實施例中，第一n型磊晶生長增強層、第二n型磊晶生長增強層和第三n型磊晶生長 增強層由相同材料(例如，矽磷(SiP))製成，或者在其他實施例中由不同材料或具有彼此不同組成的材料製成。第一磊晶層423N和第二磊晶層425N由與基板10相同的材料(例如，矽(Si))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。相似地，在一些實施例中，p型場效應電晶體的鰭片結構包括依次地堆疊的第一p型磊晶生長增強層422P、第三磊晶層423P、第二p型磊晶生長增強層424P、第四磊晶層425P和第三p型磊晶生長增強層426P。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於p型場效應電晶體的鰭片結構。在一些實施例中，第一p型磊晶生長增強層、第二p型磊晶生長增強層和第三p型磊晶生長增強層由相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。第三磊晶層423P和第四磊晶層425P由相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。在一些實施例中，在形成源極/汲極磊晶層50P之前和/或之後，第一p型磊晶生長增強層、第二p型磊晶生長增強層和第三p型磊晶生長增強層的鍺(Ge)濃度大於磊晶層11以及第三磊晶層和第四磊晶層的鍺(Ge)濃度。
在一些實施例中，第一n型磊晶生長增強層422N和第一p型磊晶生長增強層422P位於隔離絕緣層30的上 表面之下，並且第二n型磊晶生長增強層424N、第三n型磊晶生長增強層426N、第二p型磊晶生長增強層424P和第三p型磊晶生長增強層426P位於隔離絕緣層30的上表面上方，如第21A圖所示。
第21C圖和第21D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層422P、424P，並且在矽(Si)鰭片結構上形成磊晶生長增強層426P。
第22A圖和第22B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。第22A圖是對應於第15B圖的線X1-X1的橫截面圖，而第22B圖是對應於第15B圖的線Y1-Y1的橫截面圖。
如第22A圖和第22B圖所示，在用於n型場效應電晶體和p型場效應電晶體中的至少一個的鰭片結構中設置一個磊晶生長增強層。在一些實施例中，n型場效應電晶體的鰭片結構包括依序地堆疊的n型磊晶生長增強層522N和第一磊晶層523N。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於n型場效應電晶體的鰭片結構。第一磊晶層523N由與基板10相同的材料(例如，矽(Si))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分 的材料製成。類似地，在一些實施例中，p型場效應電晶體的鰭片結構包括依序地堆疊的p型磊晶生長增強層522P和第二磊晶層523P。可以透過堆疊對應於各個層的半導體材料並且透過一個或多個光刻和蝕刻操作的圖案化來形成用於p型場效應電晶體的鰭片結構。第二磊晶層523P由與磊晶層11相同的材料(例如，矽鍺(SiGe))製成，或者在其他實施例中由不同的材料或具有彼此不同的成分的材料製成。在一些實施例中，在形成源極/汲極磊晶層50P之前和/或之後，p型磊晶生長增強層的鍺(Ge)濃度大於磊晶層11和第二磊晶層的鍺(Ge)濃度。
在一些實施例中，n型磊晶生長增強層522N和p型磊晶生長增強層522P位於隔離絕緣層30的上表面下方，如第22A圖所示。
第22C圖和第22D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層522P。
在一些實施例中，n型磊晶生長增強層和/或p型磊晶生長增強層的數量大於三且多達20。
第23圖至第29B圖繪示根據本公開實施例中用於製造場效應電晶體裝置的示例性順序製程。應該理解，可以在第23A圖至第29B圖所示的製程之前、之中和之後提供附加的操作，並且以下描述的一些操作可以被替換或消除以作為對於此方法之另外的實施例。操作/製程的順序可以互換。在以下實施例中可以採用相對於前述實施例 描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。
如第23圖所示，在形成鰭片結構12N和12P之後，形成襯墊層70以覆蓋鰭片結構，如第23圖所示。襯墊層70包括氮化矽、氮氧化矽(SiON)、氮碳化矽(SiCN)、氮碳氧化矽(SiOCN)、碳氧化矽(SiOC)和其他合適的材料中的一種或多種。在一些實施例中，使用氮化矽。在一些實施例中，襯墊層70的厚度在約0.5nm至約20nm的範圍內。襯墊層70防止在形成源極/汲極磊晶層之前，在磊晶生長增強層中的磷(P)或鍺(Ge)向外擴散。襯墊層70可以透過化學氣相沉積、物理氣相沉積、原子層沉積或其他合適的膜形成製程形成。
在形成襯墊層70之後，在基板上形成包括一層或多層絕緣材料的絕緣材料層30，使得鰭片結構12完全地嵌入於絕緣層中。用於絕緣層30的絕緣材料可以包括透過低壓化學氣相沉積、電漿化學氣相沉積或可流動化學氣相沉積形成的氧化矽，氮化矽、氮氧化矽(SiON)、氮碳氧化矽(SiOCN)、氮碳化矽(SiCN)、摻氟矽酸鹽玻璃(FSG)或低介電常數介電材料。可以在形成絕緣層之後執行退火操作。然後，執行平坦化操作(例如，化學機械平坦化方法和/或回蝕刻方法)，以使得鰭片結構12N、12P的上表面從絕緣材料層暴露出，如第24圖所示。
然後，如第25圖所示，使絕緣材料層30凹陷到n型磊晶生長增強層22N和p型磊晶生長增強層22P的上 表面之上，並且去除透過凹陷製程暴露的襯墊層70，如第25圖所示。然後，進一步使絕緣材料層30凹陷以形成隔離絕緣層30，以暴露被襯墊層70覆蓋且包括n型磊晶生長增強層22N和p型磊晶生長增強層22P的鰭片結構12的上部，如第26圖所示。在一些實施例中，使用一個或多個電漿乾式蝕刻操作，以凹陷絕緣材料層30和襯墊層70。在其他實施例中，使用濕式蝕刻。在一些實施例中，當絕緣材料層30是氧化矽並且襯墊層70是氮化矽時，使用緩衝的氫氟酸(HF)或稀釋的氫氟酸(HF)以凹陷絕緣材料層30，並且使用磷酸(H3PO4)以去除襯墊層。
在形成隔離絕緣層30之後，類似於第5A圖至第5D圖所示，在鰭片結構上方形成犧牲閘極結構40，並且形成閘極側壁間隔物48，如第27A圖和第27B圖所示。第27B圖是俯視圖(上視圖)，第27A圖是對應於第27B圖的線X1-X1的橫截面圖。
隨後，類似於第6A圖至第7B圖，透過使用乾式蝕刻和/或濕式蝕刻，將源極/汲極區域的鰭片結構向下凹陷到隔離絕緣層30的上表面下方，並且形成源極/汲極磊晶層50N和50P，如第28A圖所示。第28A圖是對應於第27B圖的線X2-X2的橫截面圖。
隨後，類似於第8A圖至第9B圖，在源極/汲極磊晶層50N和50P以及犧牲閘極結構40之上形成第一層間介電層60。然後，執行諸如化學機械平坦化的平坦化操作，使得犧牲閘極電極層44的頂部露出。然後，去除犧牲 閘極電極層44和犧牲閘極介電層42以形成閘極空間，從而在閘空間中暴露鰭片結構，如第28B圖所示。第28B圖是對應於第27B圖的線X1-X1的橫截面圖。如第28圖所示，在閘極空間中從鰭片結構的頂部進一步去除襯墊層70。
在去除犧牲閘極結構之後，在通道區域上方形成閘極介電層102，並且在閘極介電層102上形成閘極電極層104，如第29A圖和第29B圖所示。第29A圖是對應於第27B圖的線X1-X1的橫截面圖，而第29B圖是對應於第27B圖的線X3-X3的橫截面圖。如第29B圖所示，在側壁間隔物48之下，襯墊層70保留並保持初始高度。
因為磊晶生長增強層被襯墊層70覆蓋，因此可以防止磷(P)或鍺(Ge)從磊晶生長增強層擴散到除了源極/汲極磊晶層50N或50P之外的區域。
第29C圖和第29D圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層20P。
第30A圖和第30B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。
類似於第18A圖、第18B圖以及第26圖，襯墊層70覆蓋具有兩個磊晶生長增強層的鰭片結構，如第30A 圖所示。襯墊層70的頂部位於第二磊晶生長增強層124N和124P的頂部(最高處)上方。第30B圖繪示在形成閘極介電層102和閘極電極層104之後的結構。
第31A圖和第31B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。
類似於第19A圖、第19B圖以及第26圖，襯墊層70覆蓋具有三個磊晶生長增強層的鰭片結構，如第31A圖所示。襯墊層70的頂部位於第三磊晶生長增強層226N和226P的頂部(最高處)上方。第31B圖繪示在形成閘極介電層102和閘極電極層104之後的結構。
可將襯墊層70應用於鰭片結構的其他構造。在一些實施例中，襯墊層70的頂部位於一個或多個磊晶生長增強層的最高點上方。
第31C圖繪示根據另一實施例之未形成磊晶層11的半導體元件。在矽(Si)鰭片結構中形成磊晶生長增強層222P、224P和226P。
第32A圖至第39B圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。在以下實施例中可以採用相對於前述實施例描述的材料、配置、尺寸、製程和/或操作，並且可以省略其詳細描述。「A」圖(第32A圖、第33A圖、…)繪示對 應於第5B圖、第15B圖或第27B圖的線X2-X2的橫截面圖，而「B」圖(第32B圖、第33B圖、…)繪示對應於第5B圖、第15B圖或第27B圖的線Y1-Y1的橫截面圖。如第6A圖和第6B圖所示，鰭片結構的源極/汲極區域深深地凹陷在隔離絕緣層30下方。
在第32A圖和第32B圖的實施例中，不執行凹陷蝕刻，並且源極/汲極磊晶層50N和50P分別形成在磊晶生長增強層20N和20P之上。
在第33A圖和第33B圖的實施例中，在n型區域的基板10處和在p型區域的磊晶層11處停止凹陷蝕刻。換句話說，在去除磊晶生長增強層之後停止凹陷蝕刻。在其他實施例中，保留磊晶生長增強層的薄層。源極/汲極磊晶層50N和50P分別形成在磊晶生長增強層20N和20P的側壁上以及基板10和磊晶層11上。
在具有與第14圖和第26圖相似的鰭片結構的第34A圖和第34B圖的實施例中，不執行凹陷蝕刻，並且在磊晶生長增強層22N和22P的側壁上分別形成源極/汲極磊晶層50N和50P。
在具有與第14圖和第26圖相似的鰭片結構的第35A圖和第35B圖的實施例中，在磊晶生長增強層處停止凹陷刻蝕。源極/汲極磊晶層50N和50P分別形成在磊晶生長增強層22N和22P上。
在具有與第14圖和第26圖相似的鰭片結構的第36A圖和第36B圖的實施例中，在磊晶生長增強層下方停 止凹陷蝕刻，類似於第16圖。源極/汲極磊晶層50N和50P分別形成在磊晶生長增強層22N和22P的側壁上。
在具有與第18A圖和第30A圖相似的鰭片結構的第37A圖和第37B圖的實施例中，在第二磊晶生長增強層124N和124P處停止凹陷蝕刻。源極/汲極磊晶層50N和50P分別形成在第二磊晶生長增強層124N和124P上。
在具有與第18A圖和第30A圖相似的鰭片結構的第38A圖和第38B圖的實施例中，在第一磊晶層123N和第三磊晶層123P的中間處停止凹陷蝕刻。源極/汲極磊晶層50N和50P分別形成在第二磊晶生長增強層124N和124P的側壁上。
在具有與第18A圖和第30A圖相似的鰭片結構的第39A圖和第39B圖的實施例中，在第一磊晶生長增強層122N和122P處停止凹陷蝕刻。源極/汲極磊晶層50N和50P分別形成在第一磊晶生長增強層122N和122P上。
除了前述實施例之外，鰭片結構的堆疊結構、襯墊層和/或源極/汲極凹陷蝕刻的其他組合是可能的。
第40圖繪示根據本公開實施例中用於製造鰭式場效應半導體元件的順序製程的階段之一的橫截面圖。
如上所述，磊晶生長增強層可以作為源極/汲極磊晶層的磷(P)或鍺(Ge)的源。在一些實施例中，在形成源極/汲極磊晶層50N、50P之後，由於磷(P)或鍺(Ge) 的向外擴散發生在較靠近源極/汲極磊晶層的區域，所以在磊晶生長增強層中磷(P)或鍺(Ge)的濃度並不均勻。在一些實施例中，磊晶生長增強層中的磷(P)或鍺(Ge)的濃度朝著源極/汲極磊晶層50N和50P減小，如第40圖所示。
在一些實施例中，(在形成源極/汲極磊晶層之前)在所形成的磊晶生長增強層中的磷(P)和/或鍺(Ge)的濃度具有梯度。在一些實施例中，在鰭片延伸方向(Y)上，在鰭片結構中，在鰭片結構兩側之磷(P)和/或鍺(Ge)的濃度高於在鰭片結構中間之磷(P)和/或鍺(Ge)的濃度。在一些實施例中，在鰭片延伸方向(Y)上，在鰭片結構中，在鰭片結構一側之磷(P)和/或鍺(Ge)的濃度高於在鰭片結構另一側之磷(P)和/或鍺(Ge)的濃度。在其他實施例中，在鰭片寬度方向(X)上，在鰭片結構中，在鰭片結構一側之磷(P)和/或鍺(Ge)的濃度高於在鰭片結構中間之磷(P)和/或鍺(Ge)的濃度。
本文描述的各種實施例或示例提供了優於現有技術的若干益處。例如，在本公開中，由於在鰭片結構中插入一個或多個磊晶生長增強層，所以可以使源極/汲極磊晶層變大，從而提高裝置性能。
將理解的是，並非所有的益處都需在本文中討論，所有的實施例或示例皆不需要特定的益處，並且其他實施例或示例可以提供不同的益處。
根據本公開的一個方面，一種半導體元件，包括： 設置在基板上的隔離絕緣層，設置在基板上的半導體鰭片(半導體鰭片的上部從隔離絕緣層中突出而半導體鰭片的下部嵌入於隔離絕緣層中)，設置在半導體鰭片上部上的閘極結構(其包括閘極介電層和閘極電極層)，設置在閘極結構相對側壁上的閘極側壁間隔物，以及源極/汲極磊晶層。半導體鰭片的上部包括由與半導體鰭片的其餘部分不同的半導體材料製成的第一磊晶生長增強層。第一磊晶生長增強層與源極/汲極磊晶層接觸。閘極介電層覆蓋包括第一磊晶生長增強層的半導體鰭片的上部。在前述和以下實施例中的一個或多個中，第一磊晶生長增強層包括矽磷(SiP)、矽碳磷(SiCP)、矽鍺(SiGe)和矽鍺硼(SiGeB)之一。在前述和以下實施例中的一個或多個中，第一磊晶生長增強層位於半導體鰭片的頂部。在前述和以下實施例中的一個或多個中，第一磊晶生長增強層包括矽(Si)、矽磷(SiP)和矽鍺(SiGe)之一的氧化物。在前述和以下實施例中的一個或多個中，半導體鰭片的下部包括第二磊晶生長增強層，此第二磊晶生長增強層由不同於半導體鰭片的其餘部分(除了第一磊晶生長增強層外)的半導體材料製成。在前述和以下實施例中的一個或多個中，第一磊晶生長增強層的組成不同於第二磊晶生長增強層的組成。在前述和以下實施例中的一個或多個中，半導體鰭片的上部還包括第三磊晶生長增強層，此第三磊晶生長增強層由不同於半導體鰭片的其餘部分(除了第一磊晶生長增強層和第二磊晶生長增強層外)的半導體材料製成。在前 述和以下實施方案的一個或多個中，第三磊晶生長增強層的組成不同於第一磊晶生長增強層和第二磊晶生長增強層的組成。
根據本公開的另一方面，一種半導體元件包括：設置在基板上方的隔離絕緣層；設置在基板上方並包括底部鰭片層的半導體鰭片；一個或多個主體層；由與一個或多個主體層不同的材料製成的一個或多個磊晶生長增強層；設置在半導體鰭片的通道區域上方並包括閘極介電層和閘極電極層的閘極結構；設置在閘極結構相對側上的閘極側壁間隔物結構；源極/汲極磊晶層；以及部分地覆蓋半導體鰭片的襯墊層。一個或多個磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸。鰭片襯墊層設置在至少在閘極側壁間隔物下方的半導體鰭片上。鰭片襯墊層的頂部高於一個或多個磊晶生長增強層中的最上層的頂部，並且低於通道區域的頂部。在前述和以下實施例中的一個或多個中，一個或多個磊晶生長增強層中的每一個均由矽磷(SiP)、矽鍺(SiGe)、矽鍺硼(SiGeB)和矽碳磷(SiCP)之一製成。在前述和以下實施例中的一個或多個中，一個或多個磊晶生長增強層中的每一個均由矽(Si)、矽鍺(SiGe)和矽磷(SiP)之一的氧化物製成。在前述和以下實施例中的一個或多個中，半導體鰭片包括兩個或更多個磊晶生長增強層，並且兩個或更多個磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸，並且兩個或更多個磊晶生長增強層中的至少一個不與源極/汲極磊晶層接觸。在前述和以下 實施例中的一個或多個中，半導體鰭片包括兩個或更多個磊晶生長增強層，並且兩個或更多個磊晶生長增強層中的至少一個位於隔離絕緣層的上表面上方，並且兩個或多個磊晶生長增強層中的至少一個位於隔離絕緣層的上表面下方。在前述和以下實施例中的一個或多個中，閘極介電層覆蓋位於隔離絕緣層的上表面上方的兩個或更多個磊晶生長增強層中的至少一個。在前述和以下實施方案的一個或多個中，與源極/汲極磊晶層接觸的一個或多個磊晶生長增強層中的至少一個具有不均勻的組成。在前述和以下實施例中的一個或多個中，與源極/汲極磊晶層接觸的一個或多個磊晶生長增強層中的至少一個在源極/汲極磊晶層下方橫向地延伸。在前述和以下實施例中的一個或多個中，在閘極電極下方不存在鰭片襯墊層。
根據本公開的另一方面，一種半導體元件包括：設置在基板上方的隔離絕緣層；設置在基板上方並且包括底部鰭片層的半導體鰭片；一個或多個主體層；由與一個或多個主體層不同的材料製成的一個或多個磊晶層生長增強層；設置在半導體鰭片上方並包括閘極介電層和閘極電極層的閘極結構；設置在閘極結構相對側壁上的閘極側壁間隔物；以及源極/汲極磊晶層。一個或多個磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸。源極/汲極磊晶層包括矽(Si)和另一元素，並且與源極/汲極磊晶層接觸的一個或多個磊晶生長增強層中的至少一個包括矽(Si)和另一元素，並且閘極介電層至少覆蓋一個或多個磊晶生長 增強層中的至少一個。在前述和以下實施例中的一個或多個中，另一元素是鍺(Ge)或磷(P)。在前述和以下實施例中的一個或多個中，半導體鰭片包括兩個或更多個磊晶生長增強層，並且兩個或更多個磊晶生長增強層中的至少一個位於隔離絕緣層的上表面上方，並且兩個或更多個磊晶生長增強層中的至少一個位於隔離絕緣層的上表面下方。
根據本公開的一個方面，在一種製造半導體元件的方法中，鰭片結構形成在基板上方。鰭片結構包括底部鰭片層、一個或多個主體層以及由與一個或多個主體層不同的材料製成的一個或多個磊晶生長增強層。隔離絕緣層形成在基板上方，使得鰭片結構的上部從隔離絕緣層突出。在鰭片結構的通道區域上方形成犧牲閘極結構。透過使鰭片結構的源極/汲極區域凹陷而形成源極/汲極空間，使得一個或多個磊晶生長增強層中的至少一個暴露在源極/汲極空間中。源極/汲極磊晶層形成在源極/汲極凹槽中。一個或多個磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸。在前述和以下實施例的一個或多個中，一個或多個主體層中的每個均由矽(Si)製成，並且一個或多個磊晶生長增強層中的每一個均由矽磷(SiP)、矽鍺(SiGe)、矽鍺硼(SiGeB)和矽碳磷(SiCP)之一製成。在前述和以下實施例中的一個或多個中，一個或多個主體層中的每個均由矽(Si)製成，並且一個或多個磊晶生長增強層中的每個均由矽(Si)、矽鍺(SiGe)和矽磷(SiP)之一 的氧化物製成。在前述和以下實施例中的一個或多個中，一個或多個主體層中的每個均由矽(Si)製成，並且一個或多個磊晶生長增強層中的每個均由含磷(P)的半導體材料製成。在前述和以下實施例中的一個或多個中，一個或多個本體層中的每個均由矽鍺(SiGe)製成，並且一個或多個磊晶生長增強層中的每個均由含鍺(Ge)的半導體材料製成。在前述和以下實施例中的一個或多個中，鰭片結構包括由一個主體層分開的兩個磊晶生長增強層。形成隔離絕緣層，使得兩個磊晶生長增強層中的一個位於隔離絕緣層的上表面上方，並且使兩個磊晶生長增強層中的另一個位於隔離絕緣層的上表面下方。在前述和以下實施例中的一個或多個中，鰭片結構的源極/汲極區域是凹陷的，使得兩個磊晶生長增強層都暴露在源極/汲極空間中。在前述和以下實施例中的一個或多個中，鰭片結構的源極/汲極區域凹陷，使得位於隔離絕緣層的上表面上方的兩個磊晶生長增強層中的一個暴露在源極/汲極空間中，而位於隔離絕緣層的上表面下方的兩個磊晶生長增強層中的另一個不暴露在源極/汲極空間中。在前述實施例和以下實施例中的一個或多個中，鰭片結構包括由主體層分隔的三個磊晶生長增強層，並且形成隔離絕緣層使得三個磊晶生長增強層中的兩個位於隔離絕緣層的上表面上方，而三個磊晶生長增強層中的一個位於隔離絕緣層的上表面下方。在前述和以下實施例中的一個或多個中，位於隔離絕緣層的上表面上方的三個磊晶生長增強層中的兩個中的至少一個不與源極 /汲極磊晶層接觸。
根據本公開的另一方面，在製造半導體元件的方法中，鰭片結構形成在基板上方。鰭片結構包括底部鰭片層、一個或多個主體層以及由與一個或多個主體層不同的材料製成的一個或多個磊晶生長增強層。形成鰭片襯墊層以覆蓋鰭片結構的一部分。在基板上方形成隔離絕緣層，使得鰭片結構的上部從隔離絕緣層中突出。在鰭片結構的通道區域上方形成犧牲閘極結構。透過使鰭片結構的源極/汲極區域凹陷而形成源極/汲極空間，使得一個或多個磊晶生長增強層中的至少一個暴露在源極/汲極空間中。源極/汲極磊晶層形成在源極/汲極凹槽中。形成鰭片襯墊層，使得鰭片襯墊層的頂部高於一個或多個磊晶生長增強層中的最上層的頂部並且低於鰭片結構的頂部。在前述和以下實施例中的一個或多個中，一個或多個磊晶生長增強層中的至少一個與源極/汲極磊晶層接觸。在前述和以下實施例中的一個或多個中，一個或多個磊晶生長增強層中的至少一個不與源極/汲極磊晶層接觸。在前述和以下實施例中的一個或多個中，源極/汲極磊晶層包括矽(Si)和另一元素，並且與源極/汲極磊晶層接觸的一個或多個磊晶生長增強層中的至少一個包括矽(Si)和另一個元素。在前述和以下實施例中的一個或多個中，另一元素是鍺(Ge)或磷(P)。在前述和以下實施例中的一個或多個中，閘極側壁間隔物形成在犧牲閘極結構的相對側壁上，介電層形成在源極/汲極磊晶層上，透過去除犧牲閘極結構形成閘極空間，在閘 極空間中形成閘極介電層和閘極電極層。閘極介電層覆蓋一個或多個磊晶生長增強層中的至少一個。在前述和以下實施例中的一個或多個中，在閘極空間中部分地去除鰭片襯墊層，使得通道區域在閘極空間中暴露。在前述和以下實施例中的一個或多個中，在部分地去除鰭片襯墊層中，不去除設置在閘極側壁間隔物下方的鰭片襯墊層。
根據本公開的另一方面，在製造半導體元件的方法中，在半導體基板上形成磊晶生長增強層。在磊晶生長增強層上形成硬遮罩圖案。透過使用硬遮罩作為蝕刻遮罩對磊晶生長增強層和半導體基板的一部分進行圖案化來形成鰭片結構。隔離絕緣層形成在基板上方，使得鰭片結構的上部從隔離絕緣層突出。在鰭片結構的通道區域上方形成犧牲閘極結構。透過使鰭片結構的源極/汲極區域凹陷而形成源極/汲極空間，使得鰭片結構的磊晶生長增強層暴露在源極/汲極空間中。源極/汲極磊晶層形成在源極/汲極凹槽中。磊晶生長增強層由矽鍺(SiGe)、矽(Si)和矽磷(SiP)之一的氧化物製成。在前述和以下實施例中的一個或多個中，磊晶生長增強層與源極/汲極磊晶層接觸。在前述和以下實施例中的一個或多個中，在犧牲閘極結構的相對側壁上形成閘極側壁間隔物，在源極/汲極磊晶層上方形成介電層，透過去除犧牲閘極結構來形成閘極空間，在閘極空間中形成閘極介電層和閘極電極層。閘極介電層覆蓋閘極空間中的磊晶生長增強層。在前述和以下實施例中的一個或多個中，在犧牲閘極結構的相對側壁上形成閘極側壁間隔 物，在源極/汲極磊晶層上方形成介電層，透過去除犧牲閘極結構來形成閘極空間，在閘極空間中形成磊晶生長增強層，並且在閘極空間中形成閘極介電層和閘極電極層。
前面概述了幾個實施例或示例的特徵，使得本領域技術人員可以更好地理解本公開的各方面。本領域技術人員應該理解，他們可以容易地將本公開作為設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例或示例相同的目的和/或實現相同的益處。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，它們可以在這裡進行各種改變、替換和變更。
10:基板
11:磊晶層
42:犧牲閘極介電層
44:犧牲閘極電極層
46:硬遮罩層
48:側壁間隔物
50N:源極/汲極磊晶層
50P:源極/汲極磊晶層
122N:磊晶生長增強層
122P:磊晶生長增強層
123N:第一磊晶層
123P:第三磊晶層
124N:磊晶生長增強層
124P:磊晶生長增強層
125N:第二磊晶層
125P:第四磊晶層
Y:方向
Z:方向

Claims (9)

  1. 一種半導體元件，包含：一隔離絕緣層，設置在一基板上；一半導體鰭片，設置在該基板上，該半導體鰭片的一上部從該隔離絕緣層突出，並且該半導體鰭片的一下部嵌入該隔離絕緣層中；一閘極結構，設置在該半導體鰭片的該上部上，並且包含一閘極介電層和一閘極電極層；複數個閘極側壁間隔物，設置在該閘極結構的相對側上；以及一源極/汲極磊晶層，其中該半導體鰭片的該上部包含由與該半導體鰭片的一其餘部分不同的一半導體材料製成的一第一磊晶生長增強層，該半導體鰭片的該第一磊晶生長增強層的該半導體材料為一含磷的半導體材料，該半導體鰭片的該其餘部分由矽所製成，該第一磊晶生長增強層與該源極/汲極磊晶層接觸，並且該閘極介電層覆蓋包含該第一磊晶生長增強層的該半導體鰭片的該上部。
  2. 根據請求項1所述的半導體元件，其中該第一磊晶生長增強層中磷濃度在約3原子百分比至約30原子百分比之間。
  3. 根據請求項1所述的半導體元件，其中 該第一磊晶生長增強層位於該半導體鰭片的一頂部。
  4. 根據請求項1所述的半導體元件，其中該第一磊晶生長增強層中磷的濃度朝著該源極/汲極磊晶層減小。
  5. 根據請求項1所述的半導體元件，其中該半導體鰭片的該下部包含一第二磊晶生長增強層，該第二磊晶生長增強層由不同於該半導體鰭片除了該第一磊晶生長增強層外的該其餘部分的一半導體材料製成。
  6. 一種半導體元件，包含：一隔離絕緣層，設置在一基板上；一半導體鰭片，設置在該基板上，並包含一底部鰭片層、一個或複數個主體層以及由與該或該些主體層不同的材料製成的一個或複數個磊晶生長增強層，其中該或該些主體層中的每一個均由矽所製成，並且該或該些磊晶生長增強層中的每一個均由一含磷的半導體材料所製成；一閘極結構，設置在該半導體鰭片的一通道區域上，並且包含一閘極介電層和一閘極電極層；複數個閘極側壁間隔物，設置在該閘極結構的相對側上；一源極/汲極磊晶層；以及 一鰭片襯墊層，部分地覆蓋該半導體鰭片，其中該或該些磊晶生長增強層中的至少一個與該源極/汲極磊晶層接觸，該鰭片襯墊層設置在至少在該閘極側壁間隔物下的該半導體鰭片上，並且該鰭片襯墊層的一頂部高於該或該些磊晶生長增強層的一最上層的一頂部，並且低於該通道區域的一頂部。
  7. 根據請求項6所述的半導體元件，其中：該半導體鰭片包含兩個或複數個磊晶生長增強層，並且該兩個或該些磊晶生長增強層中的至少一個與該源極/汲極磊晶層接觸，並且該兩個或該些磊晶生長增強層中的至少一個不與該源極/汲極磊晶層接觸。
  8. 根據請求項6所述的半導體元件，其中：該半導體鰭片包含兩個或複數個磊晶生長增強層，並且該兩個或該些磊晶生長增強層中的至少一個位於該隔離絕緣層的一上表面上，並且該兩個或該些磊晶生長增強層中的至少一個位於該隔離絕緣層的該上表面下方。
  9. 一種製造半導體元件的方法，包含：形成一鰭片結構於一基板上，該鰭片結構包含一底部鰭片層、一個或複數個主體層以及由與該或該些主體層 不同的材料製成的一個或複數個磊晶生長增強層，其中該或該些主體層中的每一個均由矽(Si)製成，並且該或該些磊晶生長增強層中的每一個均由一含磷(P)的半導體材料製成；形成一隔離絕緣層於該基板上，以使該鰭片結構的一上部從該隔離絕緣層突出；形成一犧牲閘結構於該鰭片結構的一通道區域上；透過使該鰭片結構的一源極/汲極區域凹陷而形成一源極/汲極空間，以使得該或該些磊晶生長增強層中的至少一個暴露在該源極/汲極空間中；以及形成一源極/汲極磊晶層於該源極/汲極空間中，其中該或該些磊晶生長增強層中的該至少一個與該源極/汲極磊晶層接觸。
TW109129294A 2019-09-05 2020-08-27 半導體元件及其製造方法 TWI750785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/562,406 US11189728B2 (en) 2019-09-05 2019-09-05 Method of manufacturing a semiconductor device and a semiconductor device
US16/562,406 2019-09-05

Publications (2)

Publication Number Publication Date
TW202119475A TW202119475A (zh) 2021-05-16
TWI750785B true TWI750785B (zh) 2021-12-21

Family

ID=74645089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129294A TWI750785B (zh) 2019-09-05 2020-08-27 半導體元件及其製造方法

Country Status (5)

Country Link
US (3) US11189728B2 (zh)
KR (1) KR102418725B1 (zh)
CN (1) CN112447713B (zh)
DE (1) DE102019125889B4 (zh)
TW (1) TWI750785B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12336246B2 (en) * 2021-05-06 2025-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with a hybrid substrate
KR102592701B1 (ko) * 2021-06-02 2023-10-23 삼성전자주식회사 반도체 소자 및 이를 포함하는 전력 변환 시스템
US20230143986A1 (en) * 2021-11-09 2023-05-11 Invention And Collaboration Laboratory Pte. Ltd. Transistor structure
US20230170421A1 (en) * 2021-11-26 2023-06-01 Invention And Collaboration Laboratory Pte. Ltd. Transistor structure
US12476116B2 (en) * 2022-12-15 2025-11-18 Nanya Technology Corporation Semiconductor structure with anti-back-sputter layer
TW202439631A (zh) * 2023-03-29 2024-10-01 聯華電子股份有限公司 半導體元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204260A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of finfet device
US20160322358A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fets and methods of forming fets
US20160365414A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652932B2 (en) 2012-04-17 2014-02-18 International Business Machines Corporation Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
US9406746B2 (en) * 2014-02-19 2016-08-02 International Business Machines Corporation Work function metal fill for replacement gate fin field effect transistor process
US9490365B2 (en) 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US10170332B2 (en) * 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures
US9583598B2 (en) 2014-10-03 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US9461110B1 (en) * 2015-04-30 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods of forming FETs
US10062779B2 (en) * 2015-05-22 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10164012B2 (en) * 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9583399B1 (en) * 2015-11-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9899269B2 (en) * 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
KR102532202B1 (ko) * 2016-01-22 2023-05-12 삼성전자 주식회사 반도체 소자
US9741812B1 (en) * 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
US9570556B1 (en) 2016-03-03 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10002789B2 (en) * 2016-03-24 2018-06-19 International Business Machines Corporation High performance middle of line interconnects
US10134870B2 (en) 2016-11-28 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of manufacturing the same
US10886268B2 (en) 2016-11-29 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with separated merged source/drain structure
US10297690B2 (en) 2016-12-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a contact structure for a FinFET semiconductor device
US10516037B2 (en) * 2017-06-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shaped source/drain epitaxial layers of a semiconductor device
US10714592B2 (en) * 2017-10-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10340363B2 (en) * 2017-11-06 2019-07-02 International Business Machines Corporation Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers
US10515809B2 (en) 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-K formation in gate-last process
US10903365B2 (en) * 2019-06-19 2021-01-26 International Business Machines Corporation Transistors with uniform source/drain epitaxy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204260A1 (en) * 2015-01-08 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of finfet device
US20160322358A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fets and methods of forming fets
US20160365414A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET Structures and Methods of Forming the Same

Also Published As

Publication number Publication date
CN112447713B (zh) 2025-02-28
US11189728B2 (en) 2021-11-30
KR102418725B1 (ko) 2022-07-11
CN112447713A (zh) 2021-03-05
DE102019125889A1 (de) 2021-03-11
US20220085203A1 (en) 2022-03-17
TW202119475A (zh) 2021-05-16
DE102019125889B4 (de) 2022-07-28
US20240204105A1 (en) 2024-06-20
US20210074840A1 (en) 2021-03-11
KR20210029643A (ko) 2021-03-16
US11973144B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
TWI750785B (zh) 半導體元件及其製造方法
TWI714020B (zh) 半導體結構及其製作方法
US11171059B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
CN106816381B (zh) 半导体装置及其制造方法
US11823957B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US11367783B2 (en) Method of manufacturing a semiconductor device
KR20200066224A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스
CN113140511B (zh) 半导体器件及其制造方法
CN112242434B (zh) 制造半导体器件的方法和半导体器件
TW202201790A (zh) 製造半導體裝置的方法和半導體裝置
TW202015111A (zh) 具有鰭片端間隔物插塞的半導體裝置
TWI765678B (zh) 半導體裝置與其製作方法
TWI773062B (zh) 半導體裝置及其製造方法
CN221327722U (zh) 半导体装置
TW202243005A (zh) 半導體元件及其製造方法
TW202533303A (zh) 半導體裝置及其製造方法
TW202433678A (zh) 製造半導體裝置的方法