[go: up one dir, main page]

TWI750751B - 形成影像感測器晶片的方法 - Google Patents

形成影像感測器晶片的方法 Download PDF

Info

Publication number
TWI750751B
TWI750751B TW109125823A TW109125823A TWI750751B TW I750751 B TWI750751 B TW I750751B TW 109125823 A TW109125823 A TW 109125823A TW 109125823 A TW109125823 A TW 109125823A TW I750751 B TWI750751 B TW I750751B
Authority
TW
Taiwan
Prior art keywords
forming
semiconductor substrate
alignment mark
alignment
backside
Prior art date
Application number
TW109125823A
Other languages
English (en)
Other versions
TW202107691A (zh
Inventor
宋至偉
曾重賓
廖耕潁
吳彥柔
陳柏仁
葉書佑
蘇慶忠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202107691A publication Critical patent/TW202107691A/zh
Application granted granted Critical
Publication of TWI750751B publication Critical patent/TWI750751B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • H10F71/1385—Etching transparent electrodes
    • H10P72/50—
    • H10W46/00—
    • H10W46/301—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種方法包括在半導體基板中形成多個影像感測器。在靠近半導體基板的前側形成第一對準標記。此方法還包括執行背側研磨製程以薄化半導體基板，在半導體基板的背側上形成第二對準標記，以及在半導體基板的背側上形成一特徵。使用第二對準標記用以對準來形成此特徵。

Description

形成影像感測器晶片的方法
本揭示內容係關於背照式晶片及其形成方法。
半導體影像感測器被操作為用以感測光。通常，半導體影像感測器包括互補式金屬氧化物半導體(CMOS)影像感測器(CIS)和電荷耦合裝置(CCD)感測器，它們廣泛地使用於各種應用中，諸如數位相機(DSC)、行動電話相機、數位視頻(DV)、和數位視頻記錄器(DVR)應用。這些半導體影像感測器利用一個陣列的多個影像感測器元件，其中每個影像感測器元件包括一光電二極體(photodiode)和其他的元件，以吸收光並將感測到的光轉換為數位資料或電信號。
前照式(Front Side Illumination,FSI)CMOS影像感測器和背照式(BSI)CMOS影像感測器是兩種類型的CMOS影像感測器。前照式CMOS影像感測器可操作用以檢測從其前側投射的光，而背照式CMOS影像感測器可操作用以檢測從其背側投射的光。當光投射到前照式CMOS影像感測器或背照式CMOS影像感測器中時，產生光電子，然後由在影像感測器的像素中 的光感測裝置感測光電子。產生的光電子越多，影像感測器的量子效率(Quantum Efficiency，QE)越好，因此提高了CMOS影像感測器的影像質量。
本揭示內容的一些實施方式提供了一種形成影像感測器晶片的方法，包含：在一半導體基板中形成多個影像感測器，其中在靠近半導體基板的一前側形成一第一對準標記；執行一背側研磨製程以薄化半導體基板；在半導體基板的背側上形成一第二對準標記；以及在半導體基板的背側上形成一特徵，其中使用第二對準標記用以對準來形成此特徵。
本揭示內容的另一些實施方式提供了一種形成影像感測器晶片的方法，包含：在半導體基板中形成多個淺溝槽隔離(STI)區域，其中這些淺溝槽隔離區域包含一第一對準標記；在半導體基板中形成多個影像感測器；從半導體基板的一背側執行一背側研磨製程；在半導體基板中形成一第二對準標記，其中形成第二對準標記經由使用第一對準標記以進行對準；以及在半導體基板的背側上形成多個濾色器。
本揭示內容的另一些實施方式提供了一種形成影像感測器晶片的方法，包含：在一半導體基板中形成複數個淺溝槽隔離(STI)區域，其中這些淺溝槽隔離區域包含：淺溝槽隔離柵格、淺溝槽隔離墊、和第一對準標記；在淺 溝槽隔離柵格中形成多個影像感測器；以及從半導體基板的一背側形成一第二對準標記，其中形成第二對準標記經由與第一對準標記對準。
110:像素區域
112:金屬墊區域(外圍區域)
114:切割道區域
120:晶圓
20:晶圓
200:製程流程
202、204、206、208、210、212、214、216、218、221、223、225、227、228、230、232、234:製程
22:影像感測器晶片(背照式晶片)
222:裝置晶片
224:基板
226:邏輯電路
24:基板
24A:表面
24B:表面
24B':表面
252:表面介電層
254:金屬墊
26:影像感測器(光電二極體)
28:閘極
29:接觸蝕刻停止層
30:像素單元
300:封裝
31:閘極介電質
32:隔離區域(淺溝槽隔離區域)
32A:淺溝槽隔離柵格
32B:淺溝槽隔離墊
32C:對準標記
33:層間介電質
34:轉移閘極電晶體
38:重置電晶體
40:浮動擴散電容器
42:源極隨耦器
43:橫列選擇器
44:互連結構
46:介電層
48:金屬線
48A:金屬墊
50:導孔
52:表面介電層
54:接合墊
56:對準標記(開口)
58:背側高吸收區域
60:對準標記
62:深溝槽隔離區域
64:介電層
66:溝槽
68:介電層
70:對準標記
72:介電層
73:黏著層
74:介電層
75:金屬材料
76:金屬柵格
78:接地結構
80:溝槽(對準標記)
82:開口
84:介電層
86:開口
88:金屬層
90:金屬墊
92:接合球
93:接合導線
94:濾色器
96:微透鏡
D1:深度
D2:深度
D3:深度
H1:高度
GND:電性接地
RST:重置線
SEL:選擇線
T1:厚度
VDD:供應電壓
由以下的詳細描述，並與所附圖式一起閱讀，會最佳地理解本揭示內容的各方面。值得注意的是，根據業界的標準慣例，各個特徵並未按比例繪製。事實上，為了清楚地討論，各個特徵的尺寸可能任意地增加或減小。
第1圖至第16圖繪示了根據一些實施方式的在影像感測器晶片的形成中的多個中間階段的多個截面視圖。
第17圖繪示根據一些實施方式的影像感測器的像素的電路圖。
第18圖繪示根據一些實施方式的影像感測器晶片的分區的平面視圖。
第19圖繪示根據一些實施方式的示例性對準標記。
第20圖繪示根據一些實施方式的多個對準標記和可能使用這些對準標記的多個製程。
第21圖繪示根據一些實施方式的用於形成影像感測器晶片的製程流程。
之後的揭示內容提供了許多不同的實施方式或實 施例，以實現所提供的揭示內容的不同的特徵。以下描述組件和配置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖限定。例如，在隨後的描述中，第二特徵形成於第一特徵上方或之上，可能包括其中第一和第二特徵形成直接接觸的實施方式，並且在介於第一和第二特徵之間可能形成附加的特徵，因此也可能包括第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可在各個實施例中重複標示數字和/或字母。這樣的重複，是為了是簡化和清楚起見，並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間上的相對用語，諸如「在...下方」、「低於」、「較低」、「在...上方」、和「較高」和類似者。除了涵蓋圖式中所描繪的方向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他取向(旋轉90度或其他方向)，並且此處所使用的空間上相對用語也可能相應地解釋。
根據本揭示內容的一些實施方式，提供了一種背照式(BSI)影像感測器晶片和其形成的方法。根據本揭示內容的一些實施方式，繪示了在背照式影像感測器晶片的形成中的多個中間階段。討論了一些實施方式的一些變異。本文所討論的實施方式將提供實施例，以使得本揭示內容的主題能夠製造或使用，並且本領域具有通常技藝人士將 容易理解可以進行的修改，同時這些修改保持在不同的實施方式所構思的範圍之內。貫穿各個視圖和說明性實施方式，相似的參考標號用於指示相似的元件。儘管方法實施方式可能被討論為以特定的順序來執行，但是其他的方法實施方式可能以任何邏輯的順序來執行。根據本揭示內容一些實施方式，在背照式影像感測器晶片的背側上形成背側對準標記，並且經由與前側對準標記對準來形成背側對準標記。在某一時間時形成背側對準標記，同時仍然可能從背側觀看前側對準標記。在用於形成背照式影像感測器晶片的背側製程中，可能使用背側對準標記用於對準。
第1圖至第16圖繪示了根據本揭示內容的一些實施方式的在背側對準標記的形成中的多個中間階段的多個截面視圖。相應的製程也示意性地反映在第21圖中所示的製程流程200中。
第1圖繪示影像感測器晶片22的初始結構的形成，其可能是晶圓20的一部分，晶圓20的一部分在其中包括複數個影像感測器晶片22。影像感測器晶片22包括半導體基板24。根據本揭示內容的一些實施方式，半導體基板24是晶體矽基板。根據本揭示內容的其他的實施方式，半導體基板24包括元素半導體，諸如鍺；化合物半導體，包括碳化矽(silicon carbon)、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其組合。也可能使用其他的基板，諸如多層的基板或梯 度基板。在整份描述中，基板24的主要表面24A稱為半導體基板24的前表面，而主要表面24B稱為半導體基板24的背表面。表面24A和24B可能在(100)或(001)表面平面上。
隔離區域32(其替代性地稱為淺溝槽隔離(STI)區域32)形成為延伸至半導體基板24中，以定義多個區域(諸如多個主動區域)。根據本揭示內容的一些實施方式，淺溝槽隔離區域32包括具有不同的功能的複數個部分。例如，淺溝槽隔離區域32包括淺溝槽隔離柵格32A、用於形成金屬墊的淺溝槽隔離墊32B(著陸墊)、和前側對準標記32C。淺溝槽隔離柵格32A是用於在其中形成一影像感測器陣列的柵格。淺溝槽隔離墊32B(著陸墊)可能是一個墊片其足夠大以容納一金屬墊，如將在隨後的段落中所討論的內容。前側對準標記32C可能包括多個圖案化的淺溝槽隔離區域其具有獨特的圖案，因此用作對準標記。可能使用對準標記32C用於在前側結構的形成中的對準目的。根據本揭示內容的一些實施方式，對準標記32C的高度H1可能在介於大約1,000埃(Å)和大約2,000埃之間的範圍內。根據本揭示內容的一些實施方式，在金屬墊區域112中形成對準標記32C(第18圖)。根據其他的實施方式，對準標記32C形成在任何其他的區域中，包括切割道區域114、影像感測器所位在的像素區域110(當空間可用時)、或類似者。第19圖繪示了對準標記的示例平面視圖，其具有根據本揭示內容的一些實施方式的可能由對準標記 32C所採用的圖案。例如，條帶和十字形可能是淺溝槽隔離區域或是介於淺溝槽隔離區域之間的空間。對準標記32C可能採用任何其他的可用的圖案。
返回參看第1圖，影像感測器26形成為從前表面24A延伸到半導體基板24中。影像感測器26的形成可能包括佈植製程。影像感測器26配置為將光信號(光子)轉換為電信號。影像感測器26可能是光敏的(photo-sensitive)金屬氧化物半導體(MOS)電晶體、光敏的二極體、或類似者。在整份描述中，影像感測器26可替代地稱為光電二極體26，儘管它們可能是其他類型的影像感測器。根據本揭示內容的一些實施方式，多個光電二極體26形成一影像感測器陣列。多個光電二極體26中的每個光電二極體可能在由淺溝槽隔離區域32A所形成的柵格的一柵格單元中。
第1圖也繪示了像素單元30，其在由淺溝槽隔離柵格32A所定義的主動區域中具有至少一些部分。第17圖繪示了像素單元30的一實施例的電路圖。根據本揭示內容的一些實施方式，像素單元30包括光電二極體26，其具有耦合到電性接地GND的陽極和耦合到轉移閘極電晶體34的陰極。轉移閘極電晶體34的汲極可能耦合到重置電晶體(reset transistor)38的汲極和源極隨耦器(source follower)42的閘極。重置電晶體38具有耦合到重置線RST的閘極。重置電晶體38的源極可能耦合到像素電源供應電壓VDD。浮動擴散電容器40可能耦合在 介於轉移閘極電晶體34的源極/汲極和源極隨耦器42的閘極之間。使用重置電晶體38以將在浮動擴散電容器40處的電壓預置為VDD。源極隨耦器42的汲極耦合到電源供應電壓VDD。源極隨耦器42的源極耦合到橫列選擇器43。源極隨耦器42為像素單元30提供高阻抗輸出。橫列選擇器43功能作為各個像素單元30的選擇電晶體，並且橫列選擇器43的閘極耦合到選擇線SEL。
返回參看第1圖，電晶體繪示為在像素單元30中的這些裝置(諸如在第17圖中的電晶體34、38、42、和43)的一實施例。例如，在第1圖中繪示轉移閘極電晶體34作為實施例。根據本揭示內容的一些實施方式，多個光電二極體26中的每個光電二極體電性耦合到轉移閘極電晶體34的第一源極/汲極區域，轉移閘極電晶體34包括閘極28和閘極介電質31。閘極介電質31與基板24的前表面24A相接觸。轉移閘極電晶體34的第一源極/汲極區域可能由相應的連接的光電二極體26共用。在基板24中形成浮動擴散電容器40，例如，經由以p型雜質和n型雜質來佈植基板24至不同的深度，以形成p-n接面，其作為浮動擴散電容器40。浮動擴散電容器40可能形成在轉移閘極電晶體34的第二源極/汲極區域中，並且因此浮動擴散電容器40的多個電容器版中的一個電容器版電性耦合到轉移閘極電晶體34的第二源極/汲極區域。在同樣的主動區域中的光電二極體26、各自的轉移閘極電晶體34、和浮動擴散電容器40形成像素單元30，如亦在第1圖中 所標示。
第18圖繪示了根據本揭示內容的一些實施方式的背照式晶片22的示意性分區方案，並且第1圖示出了從如在第18圖中的參考截面1-1獲得的截面視圖。背照式晶片22可能包括像素區域110，在其中形成像素單元30(第1圖)，像素區域110的多個像素單元也形成為一陣列。切割道區域114在整個對應的晶圓上形成為柵格，以將多個背照式I影像感測器晶片22彼此互相分隔。在介於切割道區域114和像素區域110之間形成金屬墊區域112(其也是外圍區域)。根據本揭示內容的一些實施方式，外圍區域112可能形成為環繞像素區域110的環，如在第18圖中所繪示。根據替代的實施方式，取代了形成一個環，外圍區域112延伸到像素區域110的一側、二側、或三側，但不延伸到其餘的側。
再回到第1圖，接觸蝕刻停止層29形成在基板24上和諸如轉移閘極電晶體34的電晶體上。接觸蝕刻停止層29可能由矽氧化物、矽氮化物、矽碳氮化物、或類似者、或其多層而形成。例如，形成接觸蝕刻停止層29可能使用保形的沉積方法，諸如例如原子層沉積(ALD)或化學氣相沉積(CVD)。在接觸蝕刻停止層29上方形成層間介電質(ILD)33。層間介電質33可能包括介電材料，形成此介電材料使用例如流動式化學氣相沉積(FCVD)、旋塗、化學氣相沉積、或其他沉積方法。層間介電質33也可能由含氧的介電材料而形成，含氧的介電材料可能是氧化物， 諸如矽氧化物、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的矽酸鹽玻璃(BPSG)、或類似者。
在半導體基板24上方形成前側互連結構44。使用前側互連結構44以電性互連在影像感測器晶片22中的裝置，並且連接到其他的封裝組件。前側互連結構44包括介電層46以及在介電層46中的金屬線48和導孔50。在整份描述中，在一相同的介電層46中的多個金屬線48統稱為一金屬層。前側互連結構44可能包括複數個金屬層。根據本揭示內容的一些實施方式，介電層46包括低介電常數介電層。低介電常數介電層具有低的介電常數值，例如，小於3.8，並且可能小於約3.0。
表面介電層52形成為晶圓20的頂部介電層。表面介電層52可能由非低介電常數介電材料(non-low-k dielectric materials)形成，非低介電常數介電材料具有等於或大於約3.8的介電常數值。根據本揭示內容的一些實施方式，表面介電層52由矽氧化物形成或包含矽氧化物。
進一步地在晶圓20的頂部處形成接合墊54。接合墊54可能由銅形成或包含銅。接合墊54可能也包括環繞銅的阻障層。接合墊54的頂表面可能與表面介電層52的頂表面共平面。
接下來，參看第2圖，將晶圓20接合到晶圓120。在第21圖中所示的製程流程中，對應的製程繪示為製程202。根據本揭示內容的一些實施方式，通過混合接合 (hybrid bonding)來執行接合。據此，通過熔合接合(fusion bonding)，例如，利用形成的S-O-Si鍵，將在晶圓20中的表面介電層52接合到在晶圓120中的表面介電層252。通過金屬對金屬直接接合，晶圓20的接合墊54也接合到在晶圓120中的金屬墊254。
根據本揭示內容的一些實施方式，晶圓120包括多個晶片222，其更包括在其中的邏輯電路226。邏輯電路226可能包括應用電路，此應用電路用於處理和使用從背照式晶片222獲得的電訊號。例如，邏輯電路226可能包括一或多個影像訊號處理(Image Signal Processing，ISP)電路，其用於處理從影像感測器晶片22獲得的影像相關的訊號。影像訊號處理(ISP)電路可能包括類比至數位轉換器(ADCs)、相關性雙重取樣(CDS)電路、橫列解碼器(row decoders)、和類似者。通過接合墊54和254，在晶圓120中的電路被電性連接和訊號連接到在晶圓20中的影像感測器電路。
進一步參看第2圖，執行背側研磨製程，以將背表面24B研磨至薄的半導體基板24。如在第21圖中所示的製程流程中，對應的製程繪示為製程204。在第2圖中所得的背表面稱為24B'。基板24的厚度可能減小到小於約20微米(μm)或小於約15微米，從而光可以從背表面24B'穿透到半導體基板24中並且到達光電二極體26。為了提高光接收效率，將基板24的厚度T1保持為較大的值，例如大於約6微米(μm)。
第3圖繪示對準標記56的形成，其包括從背表面24B'延伸到半導體基板24中的一或多個溝槽。在第21圖中所示的製程流程中，對應的製程繪示為製程206。形成溝槽可能通過乾式蝕刻製程，執行此乾式蝕刻製程可能使用製程氣體，諸如C2F6，CF4，SO2，HBr、Cl2、和O2的混合物，HBr、Cl2、和O2的混合物，或HBr、Cl2、O2、和CF2等的混合物。對準標記56的圖案可能採用任何可區別的圖案，其可能包括在第19圖中所示的圖案。對準標記56的深度D1可能在介於大約1,800埃(Å)和大約2,000埃之間的範圍內。使用對準標記32C作為對準標記來確定對準標記56的位置。換言之，使用對準標記32C用於對準來形成對準標記56。
根據本揭示內容的一些實施方式，在金屬墊區域112(第18圖)中形成對準標記56。根據其他的實施方式，對準標記56形成在任何其他的區域中，包括切割道區域114、像素區域110(當空間是可行的)、或類似者。對準標記56可能與對準標記32C垂直地對準，或者可能水平地偏移對準標記32C。
第4圖繪示背側高吸收(Backside High-Absorption，BSHA)區域58的形成。背側高吸收區域58具有聚焦光的功能，以改善光的吸收。如在第21圖所示的製程流程中，對應的製程繪示為製程208。根據本揭示內容的一些實施方式，有單獨的一個或複數個(諸如，兩個、三個、四個、或更多)背側高吸收區域58與相 同的像素單元30重疊。根據本揭示內容的一些實施方式，背側高吸收區域58的形成包括在半導體基板24上方形成蝕刻遮罩。蝕刻遮罩具有與像素單元對準的開口，每個開口對應於要將形成的一個背側高吸收區域58。執行蝕刻遮罩的形成可能使用對準標記32C或對準標記56中任意一者來對準(定位)。然後，通過開口蝕刻半導體基板24以形成複數個金字塔形狀的開口，這可能通過濕式蝕刻製程來達成，使得沿著晶格方向的蝕刻將導致金字塔形狀的開口。接下來，沉積透明材料，其可能是矽氧化物或類似的透明材料，並且將透明材料填充到開口中。然後執行平坦化製程，諸如化學機械研磨(CMP)製程或機械研磨製程，從而產生背側高吸收區域58。
根據本揭示內容的一些實施方式，在填充開口56的同時，對準標記56也由相同的材料填充，形成對準標記60。根據替代的實施方式，代替了在形成背側高吸收區域58時同時填充開口56，可能在填充製程中遮蓋開口56，並且在稍後的製程中用其他的材料填充開口56。例如，可能在第6圖和/或第8圖所示的製程中填充開口56，並且所得的對準標記60將由與介電層64(第6圖)和/或68(第8圖)相同的材料形成。
參看第5圖，形成深溝槽隔離(DTI)區域62。在第21圖中所示的製程流程中，對應製程繪示為製程210。根據本揭示內容的一些實施方式，深溝槽隔離區域62的形成包括蝕刻半導體基板24，並且用諸如Ta2O5的高介電 常數介電材料、諸如金屬的不透明材料(例如，鎢)、或其組合來填充所得的溝槽。深溝槽隔離區域62具有防止穿光透的功能，並且具有防止光信號的串擾的功能。根據本揭示內容的一些實施方式，深溝槽隔離區域62形成柵格，且深溝槽隔離區域62的柵格線與淺溝槽隔離柵格32A的柵格線垂直地對準。
第6圖繪示介電層64的形成。在第21圖中所示的製程流程中，對應的製程繪示為製程212。根據本揭示內容的一些實施方式，介電層64是高介電常數介電層，其可能由鋁氧化物(Al2O3)、鉿氧化物(HfO2)、鉭氧化物(Ta2O5)、或類似者製成，或包含鋁氧化物(Al2O3)、鉿氧化物(HfO2)、鉭氧化物(Ta2O5)、或類似者。介電層64的厚度可能在介於大約30埃和大約80埃之間的範圍內。沉積製程可能包括化學氣相沉積(CVD)、電漿促進化學氣相沉積(PECVD)、原子層沉積(ALD)、或類似者。
接下來，如在第7圖中所示，形成溝槽66。在第21圖中所示的製程流程中，對應的製程繪示為製程214。執行溝槽66的形成可能使用乾式蝕刻製程。溝槽66可能採用任何可區分的圖案，其可能包括在第19圖中所示的圖案作為實施例。溝槽66的深度D2可能在介於大約1,800埃(Å)和大約2,000埃之間的範圍內。使用對準標記32C或對準標記60任一者作為對準標記來確定溝槽66的位置。溝槽66可能垂直地對準對準標記32C，或者可能水平地偏移對準標記32C。
第8圖繪示介電層68的形成以及溝槽66的填充以形成對準標記70。在第21圖中所示的製程流程中，對應的製程繪示為製程216。根據本揭示內容的一些實施方式，介電層68是單層或是包含複數個層的複合層。例如，介電層68可能是鉿氧化物層或包含鉿氧化物層，並且在鉿氧化物層上方可能包括或可能不包括鉭氧化物(Ta2O5)層。鉿氧化物層的厚度可能在介於大約30埃(Å)和大約80埃之間的範圍內。鉭氧化物層的厚度可能在介於大約300埃和大約800埃之間的範圍內。沉積製程可能包括化學氣相沉積、電漿促進化學氣相沉積、原子層沉積、或類似者。取決於溝槽的寬度，在此時溝槽66可能被完全地填充，或者可能被部分地填充，並且將被隨後地沉積的層(諸如在第9圖中的介電層72)進一步地填充。
第9圖繪示介電層72的形成。在第21圖中所示的製程流程中，對應的製程繪示為製程218。根據本揭示內容的一些實施方式，介電層72由矽氧化物或類似的透明材料形成。介電層72的厚度可能在介於大約1,000埃和大約2,000埃之間的範圍內。沉積製程可能包括化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似者。
第10圖繪示根據本揭示內容的一些實施方式的金屬柵格76、金屬接地結構78、介電層74、和溝槽80的形成。形成製程可能包括蝕刻介電層72、68、和64，以形成一或多個開口，從而暴露半導體基板24。開口也可能延伸到半導體基板24中。接下來，沉積金屬材料。根據本 揭示內容的一些實施方式，金屬材料包括黏著層73、和在黏著層73上的金屬材料75。黏著層73可能包括鈦層、鈦氮化物層、或複合層其包括鈦層和在鈦層上方的鈦氮化物層。黏著層73可能具有在介於大約400埃至大約600埃之間的範圍內的厚度。金屬材料75可能包括鎢、鉻、或類似者，並且可能具有在介於大約1.5kÅ和大約2.5kÅ之間的範圍之內的厚度。
在沉積之後，通過蝕刻來執行圖案化製程，並且將金屬材料75和黏著層73圖案化為金屬柵格76和接地結構78。在第21圖中所示的製程流程中，對應的製程繪示為製程221。當從金屬柵格76的頂部看時，金屬柵格76包括在第一方向上延伸的第一複數個條帶，和在垂直於第一方向的第二方向上延伸的第二複數個條帶，其中第二複數個條帶連接到第一複數個條帶。在金屬柵格76中的多個柵格開口進一步地與深溝槽隔離區域62的多個柵格開口和淺溝槽隔離柵格32A的多個柵格開口重疊，使得光可以穿過並且被限制在開口中，以到達在下方的多個光電二極體26。接地結構78延伸到在介電層72、68、和64中的開口中，以物理性和電性接觸半導體基板24。
在形成金屬柵格76和接地結構78之後，沉積介電層74。在第21圖中所示的製程流程中，對應的製程繪示為製程223。根據本揭示內容的一些實施方式，介電層74由矽氧化物或類似的透明材料形成。介電層74的厚度可能在介於大約4,000埃和大約6,000埃之間的範圍之 內。介電層74可能在化學機械研磨製程中或機械研磨製程中被平坦化，從而介電層74的頂表面是平坦的。
接下來，也如在第10圖中所示，形成溝槽80。在第21圖中所示的製程流程中，對應的製程繪示為製程225。執行此形成可能使用乾式蝕刻製程。溝槽80可能採用任何可區分的圖案，其可能包括在第19圖中所示的圖案作為實施例。溝槽80的深度D3可能在介於大約2,000埃和大約3,000埃之間的範圍內。控制溝槽80的深度D3，使得介電層74不被蝕刻穿透而導致溝槽80不理想地到達高介電常數介電層，因為這可能導致高介電常數介電層暴露並劣化。使用對準標記60或對準標記70任一者作為對準標記來確定溝槽66的位置。由於半導體基板24是厚的，因此可能難以採用對準標記32C來對準溝槽80。溝槽80可能與對準標記32C垂直地對準，或者可能水平地偏移對準標記32C。溝槽80可能在隨後的製程中被部分地或完全地填充，並且此相應的填充也稱為對準標記80。
第11圖繪示開口82的形成，形成此開口經由蝕刻形成在半導體基板24的背側上的多個介電層，並且然後蝕刻穿透半導體基板24。在第21圖中所示的製程流程中，對應的製程繪示為製程227。在淺溝槽隔離墊32B上停止蝕刻，同時可能導致一些過度蝕刻，使得開口82部分地延伸到淺溝槽隔離墊32B中。控制蝕刻，使得淺溝槽隔離墊32B不被蝕刻穿透。執行開口82的形成可能使用對準標記80、對準標記70、或對準標記60，以確定開口82的 位置。
接下來，如在第12圖中所示，將介電層84形成為一毯覆層，其包括延伸到開口82中的一些部分以及與介電層74重疊的其他的多個部分。如在第21圖所示的製程流程中，對應的製程繪示為製程228。根據本揭示內容的一些實施方式，介電層84由矽氧化物形成，其可能通過電漿輔助化學氣相沉積或其他可應用的方法來形成。介電層84的厚度可能在介於大約1,500埃和大約2,500埃之間的範圍之內。介電層84有時候稱為鈍化層。
第13圖繪示了在開口82的底部處開口86的形成，經由蝕刻層間介電質33和接觸蝕刻停止層29、和可能在互連結構44中的介電層46。在第21圖中所示的製程流程中，對應的製程繪示為製程230。據此，暴露了在互連結構44中的金屬墊48A。執行開口86的形成可能使用對準標記80、對準標記70、或對準標記60來確定開口86的位置。
第14圖繪示了金屬層88的沉積。在第21圖中所示的製程流程中，對應的製程繪示為製程232。根據本揭示內容的一些實施方式，金屬層88由銅、AlCu、或類似者形成，或者包含銅、AlCu、或類似者。金屬層88的厚度可能在介於大約1微米(μm)和大約1.5微米之間的範圍之內。形成方法可能包括例如物理氣相沉積、化學氣相沉積、或類似的方法。
接下來，如在第15圖中所示，將金屬層88圖案 化，以形成金屬墊90，其包括在開口82中的至少一部分。在第21圖中所示的製程流程中，對應的製程繪示為製程234。執行金屬層88的圖案化可能使用對準標記80、對準標記70、或對準標記60，以確定金屬層88的圖案化位置。
在隨後的製程中，如在第16圖中所示，形成了多個附加的組件，諸如濾色器94。然後形成微透鏡96。多個影像感測器26中的每個影像感測器與多個濾色器94中的一個濾色器和多個微透鏡96中的一個微透鏡對準。濾色器94和微透鏡96的形成可能與對準標記60、70、或80對準。因此形成影像感測器晶片22(和相應的晶圓20)。可能有保護層(未示出)形成在微透鏡96上，例如，經由沉積保形的矽氧化物層。在隨後的製程中，將影像感測器晶圓20和晶圓120鋸切成多個影像感測器晶片22和多個裝置晶片222。影像感測器晶片22和其接合的裝置晶片222統稱為封裝300。根據形成對準標記60、70、和/或80的地方，對準標記60、70、和/或80可能留在影像感測器晶片22中，或者可能被移除(例如，如果對準標記形成在切割道區域114中(第18圖))。當將封裝300進行封裝時，可能執行導線接合製程，以在金屬墊90上形成接合球92，其中接合導線93接著到接合球92。
前述製程說明了背側對準標記60、70、和80的形成作為一些實施例，形成背側對準標記60、70、和80在背側結構的形成中的不同階段。根據其他的實施方式， 可能在諸如介電層68和/或72的形成之後的任何其他的階段時形成背側對準標記。根據本揭示內容的一些實施方式，對準標記60、70、和80中的任何一個、兩個、或全部三個以任何組合而形成，提供當形成對準標記60、70、和80中的第一個時，前側對準標記32C仍然由影像感測器晶片22的背側清楚地可見。形成較晚形成的對準標記60、70、和80可能使用或可能不使用較早形成的對準標記60、70、和80以作為對準標記。
在前述的實施例中，對準標記繪示為利用直接地覆蓋的層的單一材料來填充。理解的是，取決於用於形成對準標記的溝槽的深度和寬度，隨後地沉積的層可能完全地或可能不完全地填充溝槽。當這些溝槽沒有被完全地填充時，它們將被隨後地沉積的材料填充。
第20圖繪示了形成對準標記的時間點時的示例實施方式，以及可能使用先前形成的對準標記用以對準的特徵的示例形成製程。水平的直線表示製程和特徵，並且在較低位置的製程和特徵比在較高位置所示的製程和特徵更早地執行/形成。用字母「A」標記的十字形表示在形成開口86的階段時，在下方的介電層和半導體基板24的組合可能具有一總厚度其太大而無法與對準標記32C對準。用字母「B」標記的十字形表示在形成開口86的階段時，在下方的介電層和半導體基板的組合可能具有一總厚度其太大而無法與對準標記60和70對準。因此，形成對準標記60、70、和/或80用以提供附加的對準，使得背側特徵可 能與較早形成的背側對準標記對準，此較早形成的背側對準標記進一步地與前側對準標記對準。沒有十字形的箭頭表示可能的對準動作，其中箭頭的起點表示所正要採取的動作或正要形成的特徵，而終點表示所使用的對準標記。如在第20圖中所示，由於增加了厚度加上更多的背側特徵的形成，因此可能需要使用較晚形成的背側對準標記而不是較早形成的背側對準標記來進行對準。例如，可能需要使用對準標記80來執行金屬墊90的形成，而對準標記60和/或70可能是可用的或者可能不是可用的。
在所繪示的所討論的實施方式中，經由與前側對準標記對準來形成背側對準標記。根據其他的實施方式，可能首先形成多個背側特徵，然後形成多個前側特徵，並且可能經由與背側對準標記對準來形成前側對準標記。
根據本揭示內容的一些實施方式，如在第20圖中所示，形成對準標記80可能經由與對準標記70或60對準。形成金屬柵格76可能經由與對準標記70或60對準，並且形成深溝槽隔離區域62可能經由與對準標記60或對準標記32C對準。形成背側高吸收區域58可能經由與對準標記32C對準。
本揭示內容的多個實施方式具有一些有利的特徵。為了提高經由影像感測器收集光的效率，可能在背側研磨製程之後使影像感測器的半導體基板為厚的(例如，多厚了約6微米)。這引起了對於將背側特徵與前側對準標記對準的對準問題。根據本揭示內容的一些實施方式，經由在背 照式影像感測器晶片的背側上形成對準標記，可能實現更好的對準。而且，可能在背照式影像感測器晶片的背側上形成更多的對準標記，從而可以隨著背照式影像感測器晶片的背側結構的形成的進行而良好地執行對準。
根據本揭示內容的一些實施方式，一種方法包含：在半導體基板中形成多個影像感測器，其中第一對準標記形成為靠近半導體基板的前側；執行背側研磨製程以薄化半導體基板；在半導體基板的背側上形成第二對準標記；以及在半導體基板的背側形成一特徵，其中形成此特徵使用第二對準標記用於對準。在一實施方式中，形成第二對準標記包含：蝕刻半導體基板以形成多個溝槽其從半導體基板的背側延伸到半導體基板中。在一實施方式中，形成第二對準標記包含沉積介電層以填充這些溝槽。在一實施方式中，方法還包含：在蝕刻半導體基板之前，沉積與半導體基板的背表面接觸的附加的介電層，其中，這些溝槽穿透此附加的介電層。在一實施方式中，方法還包含形成多個深溝槽隔離區域其從半導體基板的背表面延伸到半導體基板中，其中在形成這些深溝槽隔離區域之前，形成第二對準標記。在一實施方式中，方法還包含：在半導體基板的背側上形成金屬柵格；以及在金屬柵格上沉積介電層，其中形成第二對準標記包含蝕刻此介電層以形成多個溝槽。在一實施方式中，溝槽具有一深度其小於介電層的厚度。在一實施方式中，形成此特徵包含：蝕刻半導體基板以形成一貫穿開口其穿透半導體基板；以及形成接合墊其延伸 到貫穿開口中，其中接合墊電性連接到在半導體基板的前側上的金屬特徵。
根據本揭示內容的一些實施方式，一種結構包含背照式影像感測器晶片，其包含半導體基板；在半導體基板中的多個影像感測器；第一對準標記其從半導體基板的前側延伸到半導體基板中；以及第二對準標記其在半導體基板的背側上。在一實施方式中，第一對準標記由多個淺溝槽隔離區域形成。在一實施方式中，第二對準標記由多個介電質區域形成，並且這些介電質區域從半導體基板的背表面延伸到半導體基板中。在一實施方式中，整個第二對準標記在半導體基板中。在一實施方式中，介電層接觸半導體基板的背表面，其中第二對準標記穿透介電層。在一實施方式中，此結構還包含在半導體基板的背側上的金屬柵格；在金屬柵格上以及填充在此金屬柵格中的空間的介電層；以及第三對準標記其延伸到此介電層中。在一實施方式中，此結構還包含接合到背照式影像感測器晶片的前側的裝置晶粒。
根據本揭示內容的一些實施方式，一種結構其包含背照式影像感測器晶片，此背照式影像感測器晶片包含半導體基板；在半導體基板中的多個影像感測器；第一對準標記其從半導體基板的前表面延伸到半導體基板中，其中第一對準標記包含多個淺溝槽隔離區域的多個圖案；以及第二對準標記其從半導體基板的背表面延伸到半導體基板中，其中第二對準標記的至少一部分在半導體基板中。在 一實施方式中，整個第二對準標記在半導體基板中。在一實施方式中，第二對準標記包含在半導體基板中的第一部分；以及在半導體基板之外的第二部分。在一實施方式中，第二對準標記由介電材料形成。在一實施方式中，此結構還包含在半導體基板的背側上的金屬柵格；在金屬柵格上以及填充在此金屬柵格中的空間的介電層；以及第三對準標記其延伸到此介電層中。
本揭示內容的一些實施方式提供了一種形成影像感測器晶片的方法，包含：在一半導體基板中形成多個影像感測器，其中在靠近半導體基板的一前側形成一第一對準標記；執行一背側研磨製程以薄化半導體基板；在半導體基板的背側上形成一第二對準標記；以及在半導體基板的背側上形成一特徵，其中使用第二對準標記用以對準來形成此特徵。
在一些實施方式中，在形成影像感測器晶片的方法中，形成第二對準標記包含：蝕刻半導體基板以形成多個溝槽其從半導體基板的背側延伸到半導體基板中。
在一些實施方式中，在形成影像感測器晶片的方法中，形成第二對準標記包含沉積一介電層以填充多個溝槽。
在一些實施方式中，形成影像感測器晶片的方法還包含：在蝕刻半導體基板之前，沉積與半導體基板的一背表面接觸的一附加的介電層，其中，多個溝槽穿透此附加的介電層。
在一些實施方式中，形成影像感測器晶片的方法還包含：形成多個深溝槽隔離區域其從半導體基板的一背表面延伸到半導體基板中，其中在形成多個深溝槽隔離區域之前，形成第二對準標記。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板的背側上形成一金屬柵格；以及在金屬柵格上沉積一介電層，其中形成第二對準標記包含蝕刻介電層以形成多個溝槽。
在一些實施方式中，在形成影像感測器晶片的方法中，多個溝槽具有一深度其小於介電層的一厚度。
在一些實施方式中，在形成影像感測器晶片的方法中，形成一特徵包含：蝕刻半導體基板以形成一貫穿開口其穿透半導體基板；以及形成一接合墊其延伸到貫穿開口中，其中接合墊電性連接到在半導體基板的一前側上的一金屬特徵。
本揭示內容的另一些實施方式提供了一種形成影像感測器晶片的方法，包含：在半導體基板中形成多個淺溝槽隔離(STI)區域，其中這些淺溝槽隔離區域包含一第一對準標記；在半導體基板中形成多個影像感測器；從半導體基板的一背側執行一背側研磨製程；在半導體基板中形成一第二對準標記，其中形成第二對準標記經由使用第一對準標記以進行對準；以及在半導體基板的背側上形成多個濾色器。
在一些實施方式中，在形成影像感測器晶片的方法 中，形成多個濾色器經由使用第二對準標記以進行對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板的一背表面上形成一介電層；以及形成一第三對準標記其延伸到介電層中和半導體基板中，其中執行形成多個濾色器經由使用第三對準標記以進行對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板的背側上形成複數個透明層，其中在這些複數個透明層上方形成多個濾色器。
在一些實施方式中，形成影像感測器晶片的方法還包含：在多個濾色器上形成多個微透鏡，其中形成這些微透鏡經由使用第二對準標記以進行對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：經由使用第二對準標記以進行對準來從半導體基板的背側蝕刻半導體基板，其中在蝕刻半導體基板之後，暴露在多個淺溝槽隔離區域中的一淺溝槽隔離墊。
在一些實施方式中，形成影像感測器晶片的方法還包含：蝕刻淺溝槽隔離墊以形成多個開口其延伸穿透淺溝槽隔離墊，其中形成這些開口經由使用第二對準標記以進行對準。
本揭示內容的另一些實施方式提供了一種形成影像感測器晶片的方法，包含：在一半導體基板中形成複數個淺溝槽隔離(STI)區域，其中這些淺溝槽隔離區域包含：淺溝槽隔離柵格、淺溝槽隔離墊、和第一對準標記；在淺 溝槽隔離柵格中形成多個影像感測器；以及從半導體基板的一背側形成一第二對準標記，其中形成第二對準標記經由與第一對準標記對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板中形成一深溝槽隔離柵格，其中深溝槽隔離柵格與淺溝槽隔離柵格垂直地對準，並且形成深溝槽隔離柵格使用第一對準標記以進行對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板中形成一深溝槽隔離柵格，其中深溝槽隔離柵格與淺溝槽隔離柵格垂直地對準，並且形成深溝槽隔離柵格使用第二對準標記以進行對準。
在一些實施方式中，形成影像感測器晶片的方法還包含：在半導體基板的背側上形成多個濾色器，其中形成這些濾色器使用第二對準標記以進行對準。
在一些實施方式中，在形成影像感測器晶片的方法中，形成第二對準標記其延伸到半導體基板中。
以上概述了數個實施方式，以便本領域技術人員可以較佳地理解本揭示內容的各方面。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式之相同的目的，或是達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能在不脫離本揭示內容的精神和範圍的情況下，進行各種改變、替換、和變更。
110:像素區域
112:金屬墊區域(外圍區域)
114:切割道區域
20:晶圓
22:影像感測器晶片(背照式晶片)
24:基板
24A:表面
24B:表面
26:影像感測器(光電二極體)
28:閘極
29:接觸蝕刻停止層
30:像素單元
31:閘極介電質
32:隔離區域(淺溝槽隔離區域)
32A:淺溝槽隔離柵格
32B:淺溝槽隔離墊
32C:對準標記
33:層間介電質
34:轉移閘極電晶體
40:浮動擴散電容器
44:互連結構
46:介電層
48:金屬線
50:導孔
52:表面介電層
54:接合墊
H1:高度

Claims (10)

  1. 一種形成影像感測器晶片的方法，包含：在一半導體基板中形成多個影像感測器，其中在靠近該半導體基板的一前側形成一第一對準標記；執行一背側研磨製程以薄化該半導體基板；在該半導體基板的該背側上形成一第二對準標記，其中所述形成該第二對準標記包含：蝕刻該半導體基板以形成多個溝槽其從該半導體基板的該背側延伸到該半導體基板中；以及在該半導體基板的該背側上形成一特徵，其中使用該第二對準標記用以對準來形成該特徵。
  2. 如請求項1所述之形成影像感測器晶片的方法，其中所述形成該第二對準標記包含沉積一介電層以填充該些溝槽。
  3. 如請求項1所述之形成影像感測器晶片的方法，還包含形成多個深溝槽隔離區域其從該半導體基板的一背表面延伸到該半導體基板中，其中在形成該些深溝槽隔離區域之前，形成該第二對準標記。
  4. 如請求項1所述之形成影像感測器晶片的方法，還包含：在該半導體基板的該背側上形成一金屬柵格；以及 在該金屬柵格上沉積一介電層，其中形成該第二對準標記包含蝕刻該介電層以形成多個溝槽。
  5. 一種形成影像感測器晶片的方法，包含：在一半導體基板中形成多個淺溝槽隔離(STI)區域，其中該些淺溝槽隔離區域包含一第一對準標記；在該半導體基板中形成多個影像感測器；從該半導體基板的一背側執行一背側研磨製程；在該半導體基板中形成一第二對準標記，其中所述形成該第二對準標記經由使用該第一對準標記以進行對準，並且形成該第二對準標記其延伸到該半導體基板中；以及在該半導體基板的該背側上形成多個濾色器。
  6. 如請求項5所述之形成影像感測器晶片的方法，其中形成該些濾色器經由使用該第二對準標記以進行對準。
  7. 如請求項5所述之形成影像感測器晶片的方法，還包含：經由使用該第二對準標記以進行對準，來從該半導體基板的該背側蝕刻該半導體基板，其中在所述蝕刻該半導體基板之後，暴露在該些淺溝槽隔離區域中的一淺溝槽隔離墊。
  8. 一種形成影像感測器晶片的方法，包含： 在一半導體基板中形成複數個淺溝槽隔離(STI)區域，其中該些淺溝槽隔離區域包含：一淺溝槽隔離柵格；一淺溝槽隔離墊；和一第一對準標記；在該淺溝槽隔離柵格中形成多個影像感測器；以及從該半導體基板的一背側形成一第二對準標記，其中形成該第二對準標記經由與該第一對準標記對準，並且形成該第二對準標記其延伸到該半導體基板中。
  9. 如請求項8所述之形成影像感測器晶片的方法，還包含在該半導體基板中形成一深溝槽隔離柵格，其中該深溝槽隔離柵格與該淺溝槽隔離柵格垂直地對準，並且形成該深溝槽隔離柵格使用該第一對準標記以進行對準。
  10. 如請求項8所述之形成影像感測器晶片的方法，還包含在該半導體基板的該背側上形成多個濾色器，其中形成該些濾色器使用該第二對準標記以進行對準。
TW109125823A 2019-07-31 2020-07-30 形成影像感測器晶片的方法 TWI750751B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962881000P 2019-07-31 2019-07-31
US62/881,000 2019-07-31
US16/865,819 US11430909B2 (en) 2019-07-31 2020-05-04 BSI chip with backside alignment mark
US16/865,819 2020-05-04

Publications (2)

Publication Number Publication Date
TW202107691A TW202107691A (zh) 2021-02-16
TWI750751B true TWI750751B (zh) 2021-12-21

Family

ID=74174949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125823A TWI750751B (zh) 2019-07-31 2020-07-30 形成影像感測器晶片的方法

Country Status (5)

Country Link
US (3) US11430909B2 (zh)
KR (1) KR102456271B1 (zh)
CN (1) CN112310134B (zh)
DE (1) DE102020112378B4 (zh)
TW (1) TWI750751B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3659055A4 (en) 2017-07-24 2021-04-28 Cerebras Systems Inc. DEVICE AND METHOD FOR MULTI-CHIP CONNECTION
WO2019040273A1 (en) 2017-08-24 2019-02-28 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING COMPONENTS OF AN INTEGRATED CIRCUIT
US10971401B2 (en) 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) * 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
US12376389B2 (en) * 2019-11-08 2025-07-29 Sony Semiconductor Solutions Corporation Imaging element and imaging device
CN113764258B (zh) * 2020-06-05 2024-05-31 联华电子股份有限公司 半导体装置及其制造方法
KR102808270B1 (ko) * 2020-08-31 2025-05-15 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102856411B1 (ko) * 2020-09-15 2025-09-05 에스케이하이닉스 주식회사 이미지 센싱 장치
US11756921B2 (en) 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for bonding semiconductor devices
CN115172331B (zh) * 2021-04-06 2025-05-27 芯恩（青岛）集成电路有限公司 晶圆对准标记、制作方法、晶圆对准装置及晶圆对准方法
US12218166B2 (en) * 2021-04-19 2025-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. CSI with controllable isolation structure and methods of manufacturing and using the same
US12495631B2 (en) 2021-07-06 2025-12-09 Samsung Electronics Co., Ltd. Image sensor including simplified structure for horizontal insulating layer
CN114156300A (zh) * 2021-12-20 2022-03-08 上海微阱电子科技有限公司 背照式图像传感器及其形成方法
CN116453944A (zh) * 2022-01-07 2023-07-18 长鑫存储技术有限公司 半导体器件及其制备方法
CN115101546A (zh) * 2022-05-30 2022-09-23 上海华力微电子有限公司 一种半导体器件制造方法
CN115000115A (zh) * 2022-06-30 2022-09-02 上海华力集成电路制造有限公司 提高图像传感器指纹识别灵敏度的方法
US20250098346A1 (en) * 2023-09-14 2025-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor structure
TWI883661B (zh) * 2023-11-24 2025-05-11 力晶積成電子製造股份有限公司 半導體結構及其製造方法
CN120569027A (zh) * 2024-02-29 2025-08-29 合肥维信诺科技有限公司 显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100210088A1 (en) * 2009-02-19 2010-08-19 Sony Corporation Manufacturing method of semiconductor device
US20110291139A1 (en) * 2010-05-26 2011-12-01 Chiu Hsin-Chih Chip package and method for forming the same
TW201411823A (zh) * 2012-09-05 2014-03-16 台灣積體電路製造股份有限公司 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
TW201445681A (zh) * 2013-03-22 2014-12-01 瑞薩電子股份有限公司 半導體裝置之製造方法及半導體裝置
TW201901938A (zh) * 2017-05-26 2019-01-01 日商索尼半導體解決方案公司 固態影像感測器，製造固態影像感測器之方法，以及電子器件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
JP2002043412A (ja) * 2000-07-24 2002-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
US9293418B2 (en) * 2007-07-03 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside through vias in a bonded structure
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
KR20100028746A (ko) * 2008-09-05 2010-03-15 주식회사 동부하이텍 씨모스 이미지 센서 및 그 제조 방법
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8178422B2 (en) * 2009-03-31 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of measurement in semiconductor fabrication
US20100330728A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Method of aligning elements in a back-illuminated image sensor
US8018016B2 (en) * 2009-06-26 2011-09-13 Omnivision Technologies, Inc. Back-illuminated image sensors having both frontside and backside photodetectors
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
US8846494B2 (en) 2011-07-07 2014-09-30 Aptina Imaging Corporation Alignment marks and alignment methods for aligning backside components to frontside components in integrated circuits
US8987855B2 (en) 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
US8502389B2 (en) * 2011-08-08 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor and method for forming the same
US8779539B2 (en) * 2011-09-21 2014-07-15 United Microelectronics Corporation Image sensor and method for fabricating the same
US8318579B1 (en) * 2011-12-01 2012-11-27 United Microelectronics Corp. Method for fabricating semiconductor device
JP6055598B2 (ja) * 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8779344B2 (en) * 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
US9136293B2 (en) * 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
JP6200835B2 (ja) * 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105633070B (zh) * 2014-10-29 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
KR102515965B1 (ko) * 2016-04-29 2023-03-31 에스케이하이닉스 주식회사 Tsv 구조체를 갖는 적층형 이미지 센서
US9960200B1 (en) * 2016-10-28 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition and planarization for a CMOS image sensor
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10157949B2 (en) * 2017-03-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for reducing crosstalk between pixels and fabrication method thereof
US10367020B2 (en) * 2017-11-15 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Polarizers for image sensor devices
CN109037255A (zh) * 2018-07-26 2018-12-18 德淮半导体有限公司 背照式图像传感器及其形成方法
JP7366531B2 (ja) * 2018-10-29 2023-10-23 キヤノン株式会社 光電変換装置および機器
JP7277248B2 (ja) * 2019-04-26 2023-05-18 キヤノン株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100210088A1 (en) * 2009-02-19 2010-08-19 Sony Corporation Manufacturing method of semiconductor device
US20110291139A1 (en) * 2010-05-26 2011-12-01 Chiu Hsin-Chih Chip package and method for forming the same
TW201411823A (zh) * 2012-09-05 2014-03-16 台灣積體電路製造股份有限公司 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
TW201445681A (zh) * 2013-03-22 2014-12-01 瑞薩電子股份有限公司 半導體裝置之製造方法及半導體裝置
TW201901938A (zh) * 2017-05-26 2019-01-01 日商索尼半導體解決方案公司 固態影像感測器，製造固態影像感測器之方法，以及電子器件

Also Published As

Publication number Publication date
US20220359781A1 (en) 2022-11-10
US20210036179A1 (en) 2021-02-04
CN112310134B (zh) 2024-12-24
KR20210016272A (ko) 2021-02-15
TW202107691A (zh) 2021-02-16
DE102020112378A1 (de) 2021-02-04
KR102456271B1 (ko) 2022-10-18
DE102020112378B4 (de) 2025-03-27
CN112310134A (zh) 2021-02-02
US12094997B2 (en) 2024-09-17
US20240363791A1 (en) 2024-10-31
US11430909B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
TWI750751B (zh) 形成影像感測器晶片的方法
JP7595037B2 (ja) イメージセンサ及びその形成方法
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
CN110660817B (zh) 抗裂缝的深沟槽隔离结构、图像传感器结构及其形成方法
TWI714329B (zh) 半導體結構及其形成方法
US9093348B2 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
TWI425632B (zh) 高光學效能互補金氧半影像感測器
TWI796625B (zh) 積體電路、影像感測器及其形成方法
US12376403B2 (en) Low-refractivity grid structure and method forming same
KR20190062241A (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
CN106611765A (zh) 用于背侧深沟槽隔离的额外的掺杂区域
US9247116B2 (en) Image sensor device with light guiding structure
CN115000100A (zh) Cmos图像传感器及其形成方法