TWI747565B - 異質接面雙載子電晶體 - Google Patents
異質接面雙載子電晶體 Download PDFInfo
- Publication number
- TWI747565B TWI747565B TW109136683A TW109136683A TWI747565B TW I747565 B TWI747565 B TW I747565B TW 109136683 A TW109136683 A TW 109136683A TW 109136683 A TW109136683 A TW 109136683A TW I747565 B TWI747565 B TW I747565B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- collector
- emitter
- thickness
- doping
- Prior art date
Links
- 239000002131 composite material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 67
- 230000007704 transition Effects 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 32
- 239000010953 base metal Substances 0.000 claims description 30
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 239000007943 implant Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- -1 Al x Ga 1- x As Chemical compound 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
一種異質接面雙載子電晶體，包含:一基板，其具備一第一表面及相反側之第二表面；一子射極層，位在基板之第一表面上；一複合射極層，位在子射極層上，使子射極層及複合射極層形成一射極層；一基極層，位在複合射極層上；一集極突出邊緣層，位在基極層上；一集極層，位在集極突出邊緣層上；一橫向氧化區，設在複合射極層之第一區域形成一電流阻擋區，且複合射極層之第一區域包圍複合射極層之第二區域，使複合射極層之第二區域形成一電流孔徑。
Description
本發明係有關一種異質接面雙載子電晶體，尤指一種集極位在上方與射極位在底部之異質接面雙載子電晶體。
按，異質接面雙載子電晶體(Heterojunction Bipolar Transistor,HBT)具有射極、基極及集極，通常射極位在上方，經由施加Vce電壓及Vbe電壓，電子先從射極注入至集極之前，傳輸通過基極層，且電子注入從基極進入集極，而電子從射極流向集電極期間會產生熱量。惟查，增益、最大振盪頻率及頻寬，亦高度依賴基極-集極電容(Base-Collector capacitance)，如何減少基極-集極電容，亦為本發明所欲解決的課題。
緣是，本發明之主要目的，係在提供一種異質接面雙載子電晶體，其通過集極-基極電容(collector-base capacitance)減少，而改善大訊號射頻(RF)性能，亦為了射頻電晶體與功率放大器有更好增益、最大振盪頻率(fmax)及頻寬。
本發明之又一目的，係在提供一種異質接面雙載子電晶體，其改善熱性能，亦由於熱能減少有更好可靠性與大訊號射頻效能。
本發明之另一目的，係在提供一種異質接面雙載子電晶體，其功率放大器尺寸減少，減少分立式射頻設備和積體電路製造成本。
為達上述目的，本發明採用之技術手段包含: 一基板，其具備一第一表面及相反側之第二表面；一子射極層，位在該基板之第一表面上；一複合射極層，位在該子射極層上，使該子射極層及該複合射極層形成一射極層；一基極層，位在該複合射極層上；一集極突出邊緣層，位在該基極層上；一集極層，位在該集極突出邊緣層上；以及一橫向氧化區，設在該複合射極層之一部分形成一電流阻擋區，且該複合射極層之第一區域包圍該複合射極層之第二區域，使該複合射極層之第二區域形成一電流孔徑。
依據前揭特徵，該複合射極層由一第一射極層與一第二射極層所組成，且該第二射極層位在該第一射極層上。
依據前揭特徵，該第一射極層包括一第一過渡層、一中間層及一第二過渡層，而該第一過渡層之材料為N
-GaAs、該第二過渡層之材料為N
-GaAs及該中間層之材料為高含量鋁包括Al
xGa
1-xAs(0.80≦x≦0.98)，且該橫向氧化區設在該中間層及該橫向氧化區為N
-Al
xGa
1-xAs。
依據前揭特徵，該第一過渡層與該中間層之間設有一第一選擇層、該中間層與該第二過渡層之間設有一第二選擇層，而該第一選擇層之材料為N
-AlGaAs、該第二選擇層之材料為N
-AlGaAs。
依據前揭特徵，該第一過渡層之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm
-3；該橫向氧化區之厚度為0.4~2.5nm、摻雜物種為Si及該Si摻雜濃度為0~6e18cm
-3；該第二過渡層之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3。
依據前揭特徵，該集極突出邊緣層之N
-InGaP材料為有序化且帶隙大約在18.5eV。
依據前揭特徵，該第一過渡層之厚度為50nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm
-3；該橫向氧化區之厚度為1nm、摻雜物種為Si及該Si摻雜濃度為4e18cm
-3；該第二過渡層之厚度為50nm、摻雜物種為Si及該Si摻雜濃度為3e17cm
-3。
依據前揭特徵，更包括一基極金屬，該基極金屬位在該集極突出邊緣層上，且該基極金屬向下擴散於該集極突出邊緣層進入該基極層。
依據前揭特徵，更包括一基極金屬，該基極金屬蝕刻穿越該集極突出邊緣層至該基極層，且該基極金屬沉澱進入蝕刻區並連接該基極層。
依據前揭特徵，該基極層之材料為P
+GaAs、P
+InGaAs或其組合。
依據前揭特徵，更包括一集極蓋層，該集極蓋層，位在該集極層上。
依據前揭特徵，該基板之材料為半絕緣GaAs；該子射極層之材料為N
+GaAs；該第二射極層之材料為N
-InGaP；該基極層之材料為P
+GaAs；該集極突出邊緣層之材料為N
-InGaP；該集極層之材料為N
-GaAs；該集極蓋層之材料為N
+GaAs或 N
+InGaAs。
依據前揭特徵，該子射極層之厚度為500~1000nm，摻雜物種為Si及該Si摻雜濃度為1e18~2e19cm
-3；該第二射極層之厚度為30~60nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3；該基極層之厚度為40~120nm，摻雜物種為C及該C摻雜濃度為1e19~1e20cm
-3；該集極突出邊緣層之厚度為0.4~100nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3；該集極層由一第一集極層與一第二集極層所組成，該第一集極層之厚度為300~1200nm，摻雜物種為Si及該Si摻雜濃度為1e17~2e14cm
-3，該第二集極層之厚度為0~800nm，摻雜物種為Si及該Si摻雜濃度為1e16~1e17cm
-3；一集極過渡層，該集極過渡層延伸至該第二集極層，該集極過渡層之厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3，該集極蓋層延伸至該集極過渡層，該集極蓋層之厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3。
依據前揭特徵，該子射極層之厚度為800nm，摻雜物種為Si及該Si摻雜濃度為4e18cm
-3；該第二射極層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度為3e17cm
-3；該基極層之厚度為80nm，摻雜物種為C及該C摻雜濃度為3e19cm
-3；該集極突出邊緣層之厚度為5nm，摻雜物種為Si及該Si摻雜濃度為3e17cm
-3；該集極層由一第一集極層與一第二集極層所組成，該第一集極層之厚度為900nm，摻雜物種為Si及該Si摻雜濃度為2e15cm
-3，該第二集極層之厚度為300nm，摻雜物種為Si及該Si摻雜濃度為5e16cm
-3；一集極過渡層，該集極過渡層延伸至該第二集極層，該集極過渡層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3，該集極蓋層延伸至該集極過渡層，該集極蓋層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3。
依據前揭特徵，在該基極層與該第二射極層之接合處，而該第二射極層之N
-InGaP材料為無序化或有序化。
依據前揭特徵，更包括一隔離植入區，設在該子射極層與該基板。
依據前揭特徵，該隔離植入區之材料為硼、氬、氫、氦、鋁或其組合。
依據前揭特徵，該集極蓋層及該集極層形成一第一高台，與該集極突出邊緣層、該基極層及該複合射極層形成一第二高台，而該第一高台小於該第二高台；一射極金屬，位在該子射極層上；一基極金屬，位在該集極突出邊緣層上，且該基極金屬向下擴散於該集極突出邊緣層進入該基極層；一集極金屬，位在該集極蓋層上；藉此，電子流從該射極金屬至該集極金屬，而以該電流阻擋區阻擋電流，只允許電流通過該電流孔徑。
依據前揭特徵，更包括一背面金屬，位在該基板之第二表面上，且在該基板與該子射極層設有一背面導通孔，使該背面金屬藉由該背面導通孔可電性連接至該射極金屬。
依據前揭特徵，更包括一選擇/非必要的(optional)下凸塊金屬，其直接連接至該集極金屬；藉此，將從異質接面雙載子電晶體發出的熱流通過該下凸塊金屬傳導至一凸塊，該凸塊可以是焊接凸塊，覆晶凸塊或其他凸塊。
藉助上揭技術手段， 本發明改良先前技術之功效，如下所述:
一、具有GaAs垂直共振腔面射型雷射(Vertical Cavity Surface Emitting Laser,VCSEL)技術能夠精準控制該橫向氧化區的距離(distance)、均勻性(uniformity)及重複性(repeatability)，並在該高含量鋁包括Al
xGa
1-xAs(0.80≦x≦0.98)的橫向氧化區已經有極大改善。橫向氧化技術能夠精確該電流孔徑控制，以防止電子被注入至該基極金屬之區域外部之第一高台，避免電子被重組、困住、蒐集至該基極金屬而導致電晶體性能下降，並透過減少基極至集極之電容產生更好的增益、最大振盪頻率、頻寬、功率及效能。
二、製作該基極金屬向下擴散，並通過該集極突出邊緣層進入該基極層，形成良好的歐姆接觸。該基極金屬接觸集極突出邊緣層形成蕭特基接觸，以消耗該集極突出邊緣層電量，且防止其表面電流以避免電晶體性能下降。
三、以該集極突出邊緣層保護該基極層，防止電流孔徑區域外的該基極層之P
+GaAs材料裸露，避免電子在該基極層之表面重新組合，亦改善電晶體效能，又需要該集極突出邊緣層之N
-InGaP材料為有序化，以防止任何電子注入，而從該基極層進入該集極層被阻止，按順序將InGaP與GaAs晶格匹配，或若使用該集極突出邊緣層之N
-InGaP材料為無序化，則傳導帶從該基極層之P
+GaAs材料過渡至該集極突出邊緣層之N
-InGaP材料有一個突波(spike)，亦可防止電子注入且以避免電晶體性能下降。被重組、困住、蒐集在電流孔徑外的電子被阻擋在突波和有序化的N
-InGaP和P
+GaAs之間，電子將不會被蒐集至集極金屬，因此，可防止電晶體性能下降。
四、該集極突出邊緣層為一蝕刻停止層，所以該集極層與該集極蓋層在該集極突出邊緣層可被蝕刻，因此，該集極突出邊緣層之N
-InGaP材料相對於該集極層N
-GaAs材料與該集極蓋層之N
+InGaAs材料的高蝕刻選擇性。
首先，請參閱圖1~圖14所示，本發明一種異質接面雙載子電晶體10，包含:一基板11，其具備一第一表面111及相反側之第二表面112，在本實施例中，該基板11之材料為半絕緣GaAs，且該基板11之厚度參閱國際半導體設備與材料產業協會(Semiconductor Equipment and Materials International,SEMI)標準，而單位為nm。
一子射極層12，位在該基板11之第一表面111上，在本實施例中，該子射極層12之材料為N
+GaAs，且該子射極層12之厚度為500~1000nm，摻雜物種(Doping Concentration)為Si及該Si摻雜濃度為1e18~2e19cm
-3，或該子射極層12之厚度為800nm，摻雜物種為Si及該Si摻雜濃度為4e18cm
-3，但不限定於此。
一複合射極層F，位在該子射極層12上，使該子射極層12及該複合射極層F形成一射極層E，在本實施例中，該複合射極層F由一第一射極層13與一第二射極層14所組成，且該第二射極層14位在該第一射極層13上，該第二射極層14之材料為無序化N
-InGaP，該In組成為49%
，且該第二射極層14之厚度為30~60nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3或該第二射極層14之厚度為50nm，摻雜物種為Si及該Si摻雜濃度為3e17cm
-3，但不限定於此。
一基極層15，位在該複合射極層F上，在本實施例中，該基極層15之材料為P
+GaAs、P
+InGaAs或其組合，且該基極層15之厚度為40~120nm，摻雜物種為C及該C摻雜濃度為1e19~1e20cm
-3，或該基極層15之厚度為80nm，摻雜物種為C及該C摻雜濃度為3e19cm
-3，但不限定於此。
一集極突出邊緣(collector ledge)層16，位在該基極層15上，在本實施例中，該集極突出邊緣層16之材料為N
-InGaP，該N
-InGaP材料為有序化與該In組成為49%，且該集極突出邊緣層16之厚度為0.4~100nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3，或該集極突出邊緣層16之厚度為5nm，摻雜物種為Si及該Si摻雜濃度為3e17cm
-3，但不限定於此。
一集極層17，位在該集極突出邊緣層16上，在本實施例中，該集極層17之材料為N
-GaAs，且該集極層17具有優化基極-集電極電容，基極-集電極崩潰電壓，柯克效應和電晶體的堅固性之功用，但不限定於此。
一集極蓋層18，位在該集極層17上，在本實施例中，該集極蓋層18之材料為N
+GaAs或 N
+InGaAs，該In組成大於或等於50%，且該集極蓋層18對集極金屬具有形成低電阻接觸之功用，但不限定於此。
如圖1所示，其該基板11、該子射極層12、該複合射極層F、該基極層15、該集極突出邊緣層16、該集極層17及該集極蓋層18形成一半導體結構S，該半導體結構S表面塗布一第一SiN絕緣層D
1。
如圖2所示，其蝕刻該集極蓋層18及該集極層17進入該第一SiN絕緣層D
1，並停止於該集極突出邊緣層16，使該集極蓋層18及該集極層17形成一第一高台M
1。
如圖3所示，其蝕刻該集極突出邊緣層16、該基極層15向下至該複合射極層F，使該集極突出邊緣層16、該基極層15及該複合射極層F形成一第二高台M
2，而該第一高台M
1小於該第二高台M
2。
如圖4所示，一橫向氧化(Lateral Oxidation)區19，設在該複合射極層F之第一區域R
1形成一電流阻擋區B，且該複合射極層F之第一區域R
1包圍該複合射極層F之第二區域R
2，使該複合射極層F之第二區域R
2形成一電流孔徑L，因此，藉由高含量鋁包括Al
xGa
1-xAs(0.80≦x≦0.98)的橫向氧化(Lateral Oxidation)形成該電流孔徑L。
如圖5所示，其沉積一第二SiN絕緣層D
2保護該半導體結構S與該橫向氧化區19，並在該第二SiN絕緣層D
2蝕刻一第一導通孔T
1。
如圖6所示，其沉積一射極金屬101於該第一導通孔T
1內，使該射極金屬101位在該子射極層12上，並製作該射極金屬101為合金材料至該子射極層12為N
+GaAs材料，形成良好的歐姆接觸。
如圖7所示，其一隔離植入區104注入離子進入該第二SiN絕緣層D
2和該子射極層12。該隔離植入區104延伸進入該子射極層12至該基板11，該隔離植入(Isolation Implant)區104防止相鄰裝置之間的電流流動，在本實施例中，該隔離植入區104之材料為硼(Boron)、氬(Argon)、氫(Hydrogen)、氦(Helium)、鋁(Aluminum)或其組合，但不限於此。
如圖8所示，其在該第二SiN絕緣層D
2蝕刻一第二導通孔T
2，並沉積一基極金屬102至該第二導通孔T
2內，使該基極金屬102位在該集極突出邊緣層16上，並製作該基極金屬102為合金材料向下擴散於該集極突出邊緣層16為N
-InGap材料進入該基極層15為P
+GaAs材料，形成良好的歐姆接觸，該基極金屬102與該集極突出邊緣層16將形成蕭特基接觸，或該基極金屬102蝕刻穿越該集極突出邊緣層16至該基極層15，且該基極金屬102沉澱進入蝕刻區並連接該基極層15。
如圖9所示，其在該第二SiN絕緣層D
2蝕刻一第三導通孔T
3，並沉積一集極金屬103至該第三導通孔T
3內，使該集極金屬103位在該集極蓋層18上，形成良好的歐姆接觸，該集極蓋層18的製作材料為N
+InGaAs。此外，因該N
+InGaAs材料為高度摻雜，也可為非合金接觸，但不限於此。
如圖9所示，經由圖1~圖9之步驟，亦完成一異質接面雙載子電晶體10，又圖10所示，其電子流e從該射極金屬101至該集極金屬103，而以該電流阻擋區B阻擋電流，只允許電流通過該電流孔徑L，但其步驟不以此為限。
如圖11A所示，該第一射極層13包括一第一過渡層131、一中間層132及一第二過渡層133，且該第二過渡層133具有鎮流電阻之功用，以改善電晶體射頻及熱穩定度，而該第一過渡層131之材料為N
-GaAs、該第二過渡層133之材料為N
-GaAs及該中間層132之材料為高含量鋁包括Al
xGa
1-xAs，且該橫向氧化區19設在該中間層132及該橫向氧化區19之材料為N
-AlGaAs，該Al含量x在0.80~0.98，在本實施例中，該第一過渡層131之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm
-3；該橫向氧化區19之厚度為0.4~2.5nm、摻雜物種為Si及該Si摻雜濃度為0~6e18cm
-3；該第二過渡層133之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm
-3，或該第一過渡層131之厚度為50nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm
-3；該橫向氧化區19之厚度為1nm、摻雜物種為Si及該Si摻雜濃度為4e18cm
-3；該第二過渡層133之厚度為50nm、摻雜物種為Si及該Si摻雜濃度為3e17cm
-3，但不限定於此。
承上，該第一過渡層131與該中間層132之間設有一第一選擇層134、該中間層132與該第二過渡層133之間設有一第二選擇層135。選層提供了從N
-GaAs過渡層到高鋁含量中間層的更平順地的傳導帶過度。而該第一選擇層134之材料為N
-AlGaAs、該第二選擇層135之材料為N
-AlGaAs，但不限定於此。
進一步說明，該中間層132之材料為高含量鋁包括AlGaAs，亦為高度電阻，所以該中間層132需較薄而電子可隧穿。該第二射極層14被使用至注入電子進入該基極層15，並在該基極層15與該第二射極層14之間形成異質，但不限定於此。
如圖11B所示，該集極層17由一第一集極層171與一第二集極層172所組成，該第一集極層171之厚度為300~1200nm，摻雜物種為Si及該Si摻雜濃度為1e17~2e14cm
-3，該第二集極層172之厚度為0~800nm，摻雜物種為Si及該Si摻雜濃度為1e16~1e17cm
-3；該集極蓋層18厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3；一集極過渡層181，該集極過渡層181延伸至該第二集極層172，該集極過渡層181之厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3，或該集極層17由一第一集極層171與一第二集極層172所組成，該第一集極層171之厚度為900nm，摻雜物種為Si及該Si摻雜濃度為2e15cm
-3，該第二集極層172之厚度為300nm，摻雜物種為Si及該Si摻雜濃度為5e16cm
-3；該集極蓋層18延伸一集極過渡層181，該集極過渡層181延伸至該第二集極層172，該集極過渡層181之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3，該集極過渡層181材料為N
+InGaAs，該In組成為0.50，但不限定於此。該集極蓋層18材料為N
+InGaAs，該In組成為0.50~0.65，該集極蓋層18之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm
-3。
如圖12所示，又一實施例中，一背面金屬(Back-side Metal)20，位在該基板11之第二表面112上，且在該基板11與該子射極層12設有一背面導通孔(Back-side Vias)21，使該背面金屬20藉由該背面導通孔21可電性連接至該射極金屬101。如圖13~圖14所示，另一實施例中，其以一介電鈍化層P塗布在該異質接面雙載子電晶體10上，並在該介電鈍化層P設有一導通孔T，並於該導通孔T沉積一下凸塊金屬(under bump metal)30，其直接連接至該集極金屬103；藉此，將從該異質接面雙載子電晶體10發出的熱流通過該下凸塊金屬30傳導至一凸塊40，在本實施例中，該凸塊40沉積在該介電鈍化層P與該下凸塊金屬30上，而該凸塊40可當作熱凸塊，以將熱能更有效拉出而改善性能與可靠性，或該凸塊40可當作覆晶凸塊，以組設在電路板上，或與其他模組共同組設在模塊內的電路板上，或者堆疊在另一個裸晶的頂部。因此，額外該下凸塊金屬30可配合覆晶凸塊、焊接凸塊或熱凸塊，但不限定於此。
此外，在該基極層15與該第二射極層14之接合處，而該第二射極層14之N
-InGaP材料為無序化或有序化且其帶隙在1.85至1.90eV之間；在該基極層15與該集極突出邊緣層16之接合處，而該集極突出邊緣層16之N
-InGaP材料為有序化且其帶隙大約在1.85eV，但不限於此。
基於如此構成，集極位在上方的設計，而由於基極-集極區域較小，使基極-集極電容減少，且氧化射極減少電子注入電流孔徑之外，而提高電晶體之性能，也減少基極-射極區域與基極-射極電容，而基極在該橫向氧化區19也被保護。該集極突出邊緣層16覆蓋該基極層15，以保護裸露該基極層15，而避免從該基極層15之表面捕捉(trapping)與電子重組之問題，進而改善可靠性。該基極金屬102向下擴散通過該集極突出邊緣層16進入接觸該基極層15，因此，該集極突出邊緣層16可保護該基極層15。該集極突出邊緣層16之N
-InGaP材料需生長有序化，以便於沒有傳導帶不連續性，亦可阻止電子從基極至集極。
綜上所述，本發明所揭示之技術手段，確具「新穎性」、「進步性」及「可供產業利用」等發明專利要件，祈請 鈞局惠賜專利，以勵創作，無任德感。
惟，上述所揭露之圖式、說明，僅為本發明之較佳實施例，大凡熟悉此項技藝人士，依本案精神範疇所作之修飾或等效變化，仍應包括在本案申請專利範圍內。
10:異質接面雙載子電晶體
101:射極金屬
102:基極金屬
103:集極金屬
104:隔離植入區
11:基板
111:第一表面
112:第二表面
12:子射極層
13:第一射極層
131:第一過渡層
132:中間層
133:第二過渡層
134:第一選擇層
135:第二選擇層
14:第二射極層
15:基極層
16:集極突出邊緣層
17:集極層
171:第一集極層
172:第二集極層
18:集極蓋層
181:集極過渡層
19:橫向氧化區
20:背面金屬
21:背面導通孔
30:下凸塊金屬
40:凸塊
D
1:第一絕緣層
D
2:第二絕緣層
P:介電鈍化層
R
1:第一區域
R
2:第二區域
B:電流阻擋區
E:射極層
F:複合射極層
M
1:第一高台
M
2:第二高台
L:電流孔徑
T:導通孔
T
1:第一導通孔
T
2:第二導通孔
T
3:第三導通孔
e:電子流
圖1係本發明以第一SiN絕緣層保護半導體結構表面之示意圖。
圖2係本發明蝕刻第一高台之示意圖。
圖3係本發明蝕刻第二高台之示意圖。
圖4係本發明製作橫向氧化區之示意圖。
圖5係本發明製作第二SiN絕緣層保護與蝕刻第一導通孔之示意圖。
圖6係本發明製作射極金屬之示意圖。
圖7係本發明製作隔離植入區之示意圖。
圖8係本發明製作基極金屬之示意圖。
圖9係本發明製作集極金屬且完成異質接面雙載子電晶體之示意圖。
圖10係本發明電子流從射極金屬至集極金屬之示意圖。
圖11A係本發明第一過渡層至第二過渡層之示意圖。
圖11B係本發明第一集極層至集極蓋層之示意圖。
圖12係本發明背面金屬與背面導通孔之示意圖。
圖13係本發明介電鈍化層塗布於異質接面雙載子電晶體上之示意圖。
圖14係本發明異質接面雙載子電晶體發出的熱流通過下凸塊金屬傳導至凸塊之示意圖。
10:異質接面雙載子電晶體
101:射極金屬
102:基極金屬
103:集極金屬
104:隔離植入區
11:基板
111:第一表面
112:第二表面
12:子射極層
13:第一射極層
14:第二射極層
15:基極層
16:集極突出邊緣層
17:集極層
18:集極蓋層
19:橫向氧化區
D2:第二絕緣層
R1:第一區域
R2:第二區域
B:電流阻擋區
F:複合射極層
M1:第一高台
M2:第二高台
L:電流孔徑
T1:第一導通孔
T2:第二導通孔
T3:第三導通孔
Claims (20)
- 一種異質接面雙載子電晶體，包含： 一基板，其具備一第一表面及相反側之第二表面； 一子射極層，位在該基板之第一表面上； 一複合射極層，位在該子射極層上，使該子射極層及該複合射極層形成一射極層； 一基極層，位在該複合射極層上； 一集極突出邊緣層，位在該基極層上； 一集極層，位在該集極突出邊緣層上；以及 一橫向氧化區，設在該複合射極層之一部分形成一電流阻擋區，且該複合射極層之第一區域包圍該複合射極層之第二區域，使該複合射極層之第二區域形成一電流孔徑。
- 如請求項1所述之異質接面雙載子電晶體，其中，該複合射極層由一第一射極層與一第二射極層所組成，且該第二射極層位在該第一射極層上。
- 如請求項2所述之異質接面雙載子電晶體，其中，該第一射極層包括一第一過渡層、一中間層及一第二過渡層，而該第一過渡層之材料為N -GaAs、該第二過渡層之材料為N -GaAs及該中間層之材料為高含量鋁包括Al xGa 1-xAs (0.80≦x≦0.98)，且該橫向氧化區設在該中間層及該橫向氧化區為N -AlGaAs。
- 如請求項3所述之異質接面雙載子電晶體，其中，該第一過渡層與該中間層之間設有一第一選擇層、該中間層與該第二過渡層之間設有一第二選擇層，而該第一選擇層之材料為N -AlGaAs、該第二選擇層之材料為N -AlGaAs。
- 如請求項3所述之異質接面雙載子電晶體，其中，該第一過渡層之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm -3；該橫向氧化區之厚度為0.4~2.5nm、摻雜物種為Si及該Si摻雜濃度為0~6e18cm -3；該第二過渡層之厚度為20~100nm、摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm -3。
- 如請求項3所述之異質接面雙載子電晶體，其中，該第一過渡層之厚度為50nm、摻雜物種為Si及該Si摻雜濃度從4e18降至3e17cm -3；該橫向氧化區之厚度為1nm、摻雜物種為Si及該Si摻雜濃度為4e18cm -3；該第二過渡層之厚度為50nm、摻雜物種為Si及該Si摻雜濃度為3e17cm -3。
- 如請求項1所述之異質接面雙載子電晶體，其中，該集極突出邊緣層之N -InGaP材料為有序化且帶隙大約在18.5eV。
- 如請求項1所述之異質接面雙載子電晶體，更包括一基極金屬，該基極金屬位在該集極突出邊緣層上，且該基極金屬向下擴散於該集極突出邊緣層進入該基極層。
- 如請求項1所述之異質接面雙載子電晶體，更包括一基極金屬，該基極金屬蝕刻穿越該集極突出邊緣層至該基極層，且該基極金屬沉澱進入蝕刻區並連接該基極層。
- 如請求項1所述之異質接面雙載子電晶體，其中，該基極層之材料為P +GaAs、P +InGaAs或其組合。
- 如請求項2所述之異質接面雙載子電晶體，更包括一集極蓋層，該集極蓋層，位在該集極層上。
- 如請求項11所述之異質接面雙載子電晶體，其中，該基板之材料為半絕緣GaAs；該子射極層之材料為N +GaAs；該第二射極層之材料為N -InGaP；該基極層之材料為P +GaAs；該集極突出邊緣層之材料為N -InGaP；該集極層之材料為N -GaAs；該集極蓋層之材料為N +GaAs或 N +InGaAs。
- 如請求項12所述之異質接面雙載子電晶體，其中，該子射極層之厚度為500~1000nm，摻雜物種為Si及該Si摻雜濃度為1e18~2e19cm -3；該第二射極層之厚度為30~60nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm -3；該基極層之厚度為40~120nm，摻雜物種為C及該C摻雜濃度為1e19~1e20cm -3；該集極突出邊緣層之厚度為0.4~100nm，摻雜物種為Si及該Si摻雜濃度為5e16~5e17cm -3；該集極層由一第一集極層與一第二集極層所組成，該第一集極層之厚度為300~1200nm，摻雜物種為Si及該Si摻雜濃度為1e17~2e14cm -3，該第二集極層之厚度為0~800nm，摻雜物種為Si及該Si摻雜濃度為1e16~1e17cm -3；一集極過渡層，該集極過渡層延伸至該第二集極層，該集極過渡層之厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm -3，該集極蓋層延伸至該集極過渡層，該集極蓋層之厚度為20~100nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm -3。
- 如請求項12所述之異質接面雙載子電晶體，其中，該子射極層之厚度為800nm，摻雜物種為Si及該Si摻雜濃度為4e18cm -3；該第二射極層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度為3e17cm -3；該基極層之厚度為80nm，摻雜物種為C及該C摻雜濃度為3e19cm -3；該集極突出邊緣層之厚度為5nm，摻雜物種為Si及該Si摻雜濃度為3e17cm -3；該集極層由一第一集極層與一第二集極層所組成，該第一集極層之厚度為900nm，摻雜物種為Si及該Si摻雜濃度為2e15cm -3，該第二集極層之厚度為300nm，摻雜物種為Si及該Si摻雜濃度為5e16cm -3；一集極過渡層，該集極過渡層延伸至該第二集極層，該集極過渡層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm -3，該集極蓋層延伸至該集極過渡層，該集極蓋層之厚度為50nm，摻雜物種為Si及該Si摻雜濃度大於1e19cm -3。
- 如請求項12所述之異質接面雙載子電晶體，其中，在該基極層與該第二射極層之接合處，而該第二射極層之N -InGaP材料為無序化或有序化。
- 如請求項1所述之異質接面雙載子電晶體，更包括一隔離植入區，設在該子射極層與該基板。
- 如請求項16所述之異質接面雙載子電晶體，其中，該隔離植入區之材料為硼、氬、氫、氦及鋁或其組合。
- 如請求項11所述之異質接面雙載子電晶體，其中，該集極蓋層及該集極層形成一第一高台，與該集極突出邊緣層、該基極層及該複合射極層形成一第二高台，而該第一高台小於該第二高台；一射極金屬，位在該子射極層上；一基極金屬，位在該集極突出邊緣層上，且該基極金屬向下擴散於該集極突出邊緣層進入該基極層；一集極金屬，位在該集極蓋層上；藉此，電子流從該射極金屬至該集極金屬，而以該電流阻擋區阻擋電流，只允許電流通過該電流孔徑。
- 如請求項18所述之異質接面雙載子電晶體，更包括一背面金屬，位在該基板之第二表面上，且在該基板與該子射極層設有一背面導通孔，使該背面金屬藉由該背面導通孔可電性連接至該射極金屬。
- 如請求項18所述之異質接面雙載子電晶體，更包括一下凸塊金屬，其直接連接至該集極金屬；藉此，將從異質接面雙載子電晶體發出的熱流通過該下凸塊金屬傳導至一凸塊。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136683A TWI747565B (zh) | 2020-10-22 | 2020-10-22 | 異質接面雙載子電晶體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136683A TWI747565B (zh) | 2020-10-22 | 2020-10-22 | 異質接面雙載子電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI747565B true TWI747565B (zh) | 2021-11-21 |
| TW202218160A TW202218160A (zh) | 2022-05-01 |
Family
ID=79907703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109136683A TWI747565B (zh) | 2020-10-22 | 2020-10-22 | 異質接面雙載子電晶體 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI747565B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI276152B (en) * | 2005-08-09 | 2007-03-11 | Univ Nat Central | Collector-up heterojunction bipolar transistor and method of fabricating thereof |
| US20110147799A1 (en) * | 2004-08-19 | 2011-06-23 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| US20200043913A1 (en) * | 2016-10-18 | 2020-02-06 | Chan Shin Wu | Structure integrating field-effect transistor with heterojunction bipolar transistor |
-
2020
- 2020-10-22 TW TW109136683A patent/TWI747565B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110147799A1 (en) * | 2004-08-19 | 2011-06-23 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| TWI276152B (en) * | 2005-08-09 | 2007-03-11 | Univ Nat Central | Collector-up heterojunction bipolar transistor and method of fabricating thereof |
| US20200043913A1 (en) * | 2016-10-18 | 2020-02-06 | Chan Shin Wu | Structure integrating field-effect transistor with heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202218160A (zh) | 2022-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541346B2 (en) | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process | |
| US5734193A (en) | Termal shunt stabilization of multiple part heterojunction bipolar transistors | |
| JP2002252344A (ja) | 半導体装置およびその製造方法 | |
| JP2007287782A (ja) | メサ型バイポーラトランジスタ | |
| JP4216634B2 (ja) | 半導体装置 | |
| JP2000260784A (ja) | へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法 | |
| US7148557B2 (en) | Bipolar transistor and method for fabricating the same | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| TWI747565B (zh) | 異質接面雙載子電晶體 | |
| CN105870166A (zh) | 一种铟镓磷异质结双极型晶体管及其制造方法 | |
| CN116314304B (zh) | 异质结双极型晶体管及异质结双极型晶体管的形成方法 | |
| EP0335720A2 (en) | Bipolar transistor device and method of manufacturing the same | |
| CN106981510B (zh) | 一种碳化硅双极结型晶体管 | |
| CN105870176A (zh) | 一种碳化硅双极结型晶体管 | |
| Xie et al. | 100 nm T-gate GaN-on-Si HEMTs fabricated with CMOS-compatible metallization for microwave and mm-Wave applications | |
| US11355586B2 (en) | Heterojuction bipolar transistor | |
| CN116705844A (zh) | 半导体结构及其形成方法 | |
| CN115995487A (zh) | 异质接面双载子晶体管 | |
| CN116207139A (zh) | 异质结双极晶体管和异质结双极晶体管的形成方法 | |
| JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2007165638A (ja) | 半導体装置及びその製造方法 | |
| CN105977287B (zh) | 一种碳化硅双极结型晶体管 | |
| JP2006344884A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |