[go: up one dir, main page]

TWI745983B - 半導體裝置及電子設備 - Google Patents

半導體裝置及電子設備 Download PDF

Info

Publication number
TWI745983B
TWI745983B TW109117699A TW109117699A TWI745983B TW I745983 B TWI745983 B TW I745983B TW 109117699 A TW109117699 A TW 109117699A TW 109117699 A TW109117699 A TW 109117699A TW I745983 B TWI745983 B TW I745983B
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
circuit
signal
potential
Prior art date
Application number
TW109117699A
Other languages
English (en)
Other versions
TW202038205A (zh
Inventor
小山潤
梅崎敦司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202038205A publication Critical patent/TW202038205A/zh
Application granted granted Critical
Publication of TWI745983B publication Critical patent/TWI745983B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Vending Machines For Individual Products (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

可以使被輸入到位準偏移的信號的振幅電壓增大並由位準偏移電路輸出。明確而言，可以使被輸入到位準偏移的信號的振幅電壓升高並輸出。由此，可以使電路(移位暫存器電路、解碼器電路等)的振幅電壓減小，該電路輸出被輸入到位準偏移的信號。由此，可以使該電路的功耗減小。或者，可以使對構成該電路的電晶體施加的電壓減小。由此，可以抑制該電晶體的劣化或損壞。

Description

半導體裝置及電子設備
本發明關於一種半導體裝置及其驅動方法。本發明尤其關於一種具有形成在與像素部同一基板上的驅動電路的半導體裝置、顯示裝置、液晶顯示裝置、發光裝置或其驅動方法。或者，本發明關於一種具有該半導體裝置、該顯示裝置、該液晶顯示裝置或該發光裝置的電子設備。
近年來，對液晶電視等的大型顯示裝置積極地進行開發。尤其是由於使用具有非單晶半導體的電晶體在與像素部同一基板上形成閘極驅動電路等的驅動電路的技術極有助於製造成本的降低、可靠性的提高等，所以對該技術積極地進行開發(例如，專利文獻1)。
[專利文獻1]日本專利申請公開2004-78172號公報
然而，對移位暫存器輸入的時脈信號的振幅電壓在將移位暫存器用於掃描線驅動電路時以與被輸出到掃描線的 閘極信號(也稱為掃描信號、選擇信號)相同的振幅操作。在實現驅動電路的低功耗化的觀點來看，被要求使時脈信號的振幅電壓抑制得低。
鑒於上述問題，本發明的一個方式的目的是降低驅動電路的驅動電壓且實現驅動電路的低功耗化。
本發明的一個方式是一種半導體裝置，包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體。第一電晶體的第一端子電連接於第一佈線，第一電晶體的第二端子電連接於第二佈線。第二電晶體的第一端子電連接於第三佈線，第二電晶體的第二端子電連接於第二佈線。第三電晶體的第一端子電連接於第一佈線，第三電晶體的第二端子電連接於第一電晶體的閘極，第三電晶體的閘極電連接於第四佈線。第四電晶體的第一端子電連接於第三佈線，第四電晶體的第二端子電連接於第一電晶體的閘極，第四電晶體的閘極電連接於第二電晶體的閘極。第五電晶體的第一端子電連接於第五佈線，第五電晶體的第二端子電連接於第二電晶體的閘極，第五電晶體的閘極電連接於第六佈線。第六電晶體的第一端子電連接於第三佈線，第六電晶體的第二端子電連接於第二電晶體的閘極，第六電晶體的閘極電連接於第四佈線。
本發明的一個方式也可以是一種半導體裝置，其中對第四佈線輸入第一信號，從第二佈線輸出第二信號，第二信號的振幅電壓大於第一信號的振幅電壓。
本發明的一個方式也可以是一種半導體裝置，其中第一信號是數位信號，第二信號是數位信號，在第一信號是H位準時，第二信號是H位準，而在第一信號是L位準時，第二信號是L位準。
本發明的一個方式也可以是一種半導體裝置，其中第四佈線與移位暫存器電路電連接。
另外，在附圖中，為便於清楚地說明有時對大小、層的厚度或區域進行誇張的描述。因此，不一定侷限於這些尺度。
另外，在附圖中，示意性地示出理想例子，形狀或數值等並不侷限於附圖所示。例如，可以包括製造技術所引起的形狀不均勻、誤差所引起的形狀不均勻、雜波所引起的信號、電壓或電流的不均勻或者定時(timing)偏差所引起的信號、電壓或電流的不均勻等。
另外，在很多情況下，術語用來描述特定的實施例等，但是本發明的一個方式不應被解釋為受限於術語的解釋。
另外，沒有被定義的術語(包括專門用語或學術用語等科技術語)可以表示與普通的本領域技術人員所理解的一般意思相同的意思。由詞典等定義的詞句最好被解釋為不與有關技術的背景產生矛盾的意思。
本發明的一個方式可以降低驅動電路的驅動電壓且實現低功耗化。
11:佈線
12:佈線
13:佈線
14:佈線
15:佈線
16:佈線
21:佈線
22:佈線
23:佈線
24:佈線
25:佈線
26:佈線
27:佈線
31:佈線
32:佈線
33:佈線
34:佈線
35:佈線
36:佈線
37:佈線
38:佈線
100:電路
110:電路
111:電晶體
112:電晶體
120:電路
121:電晶體
122:電晶體
123:電晶體
124:電晶體
125:電容元件
126:電容元件
13B:佈線
16A:佈線
16B:佈線
16C:佈線
300:電路
310:電路
311:電晶體
312:電晶體
313:電晶體
314:電晶體
315:電晶體
316:電晶體
317:電晶體
318:電晶體
319:電晶體
400:電路
401:電路
500:電路
501:電路
502:電路
1001:電路
1002:電路
1003:電路
1004:像素部
1005:端子
1006:基板
111d:二極體
2001:電路
2002:電路
2003:電晶體
2004:佈線
2005:佈線
2007:像素部
2014:信號
2015:信號
3020:像素
3021:電晶體
3022:液晶元件
3023:電容元件
3031:佈線
3032:佈線
3033:佈線
3034:電極
5000:外殼
5001:顯示部
5002:顯示部
5003:揚聲器
5004:LED燈
5005:操作鍵
5006:連接端子
5007:感測器
5008:麥克風
5009:開關
5010:紅外埠
5011:記錄媒體讀取部
5012:支撐部
5013:耳機
5014:天線
5015:快門按鈕
5016:影像接收部
5017:充電器
5018:支撐台
5019:外部連接埠
5020:定位裝置
5021:讀寫器
5022:外殼
5023:顯示部
5024:遙控單元
5025:揚聲器
5026:顯示面板
5027:浴室
5028:顯示面板
5029:車體
5030:天花板
5031:顯示面板
5032:鉸鏈部
5260:基板
5261:絕緣層
5262:半導體層
5263:絕緣層
5264:導電層
5265:絕緣層
5266:導電層
5267:絕緣層
5268:導電層
5269:絕緣層
5270:發光層
5271:導電層
5300:基板
5301:導電層
5302:絕緣層
5304:導電層
5305:絕緣層
5306:導電層
5307:液晶層
5308:導電層
5350:區域
5351:區域
5352:半導體基板
5353:區域
5354:絕緣層
5355:區域
5356:絕緣層
5357:導電層
5358:絕緣層
5359:導電層
5391:基板
5392:驅動電路
5393:像素部
5400:基板
5401:導電層
5402:絕緣層
5404:導電層
5405:絕緣層
5406:導電層
5407:液晶層
5408:絕緣層
5409:導電層
5410:基板
5420:基板
5421:導電層
5422:導電層
5423:絕緣層
5424:接觸孔
5425:氧化物半導體層
5429:導電層
5430:導電層
5431:導電層
5432:絕緣層
5433:導電層
5434:導電層
5435:絕緣層
5441:電晶體
5442:電容元件
1002a:電路
1002b:電路
2006A:掃描線驅動電路
2006B:掃描線驅動電路
5262a:區域
5262b:區域
5262c:區域
5262d:區域
5262e:區域
5303a:半導體層
5303b:半導體層
5403a:半導體層
5403b:半導體層
在附圖中：
圖1是實施例1中的半導體裝置的電路圖的一個例子；
圖2是說明實施例1中的半導體裝置的操作的圖的一個例子；
圖3A和3B是說明實施例1中的半導體裝置的操作的示意圖的一個例子；
圖4A和4B是說明實施例1中的半導體裝置的操作的示意圖的一個例子；
圖5A和5B是實施例1中的半導體裝置的電路圖的一個例子；
圖6A和6B是實施例1中的半導體裝置的電路圖的一個例子；
圖7A和7B是實施例1中的半導體裝置的電路圖的一個例子；
圖8A和8B是實施例1中的半導體裝置的電路圖的一個例子；
圖9A和9B是實施例1中的半導體裝置的電路圖的一個例子；
圖10A和10B是實施例1中的半導體裝置的電路圖的一個例子；
圖11是實施例2中的半導體裝置的電路圖的一個例子；
圖12是說明實施例2中的半導體裝置的操作的時序圖的一個例子；
圖13A至13C是說明實施例2中的半導體裝置的操作的時序圖的一個例子；
圖14是說明實施例2中的半導體裝置的操作的時序圖的一個例子；
圖15是實施例2中的半導體裝置的電路圖的一個例子；
圖16是說明實施例2中的半導體裝置的操作的時序圖的一個例子；
圖17A至17E是實施例3中的顯示裝置的方塊圖的一個例子和像素的電路圖的一個例子；
圖18A至18D是實施例4中的半導體裝置的電路圖的一個例子、說明半導體裝置的操作的時序圖的一個例子以及顯示裝置的方塊圖的一個例子；
圖19A至19C是實施例5中的半導體裝置的截面圖的一個例子；
圖20A至20C是實施例6中的顯示裝置的俯視圖的一個例子和截面圖的一個例子；
圖21A至21E是示出實施例7中的半導體裝置的製造製程的圖的一個例子；
圖22A至22H是說明實施例8中的電子設備的圖的一個例子；
圖23A至23H是說明實施例8中的電子設備的圖的 一個例子。
以下，參照附圖說明實施例。但是，實施例可以以多個不同方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施例所記載的內容中。在以下所說明的結構中，在不同附圖之間共同使用同一附圖標記表示同一部分或具有同樣功能的部分，省略該同一部分或具有同樣功能的部分的詳細說明。
另外，在某一個實施例中所說明的內容(也可以是其一部分的內容)對於該實施例所說明的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施例中所說明的內容(也可以是其一部分的內容)可以進行應用、組合或置換等。
另外，第一、第二、第三等詞句是用來區分描述各種因素、構件、區域、層、領域的詞句。因此，第一、第二、第三等詞句不是限定因素、構件、區域、層、領域等的個數的詞句。再者，例如，可以用“第二”或“第三”等替換“第一”。
(實施例1)
在本實施例中說明半導體裝置的一個例子以及該半導 體裝置的驅動方法的一個例子。尤其說明位準偏移電路的一個例子以及該位準偏移電路的驅動方法的一個例子。
首先，說明本實施例的半導體裝置的一個例子。
圖1示出半導體裝置的一個例子。電路100包括電路110及電路120。電路110與佈線11、佈線13、佈線14、佈線16以及電路120連接。電路120與佈線11、佈線12、佈線15、佈線16以及電路110連接。但是，本實施例的一個例子不侷限於此。例如，電路100、電路110及電路120根據其結構可以與各種佈線連接。
電路110具有電晶體111及電晶體112。電路120具有電晶體121、電晶體122、電晶體123以及電晶體124。電晶體121的第一端子連接於佈線15，電晶體121的第二端子連接於佈線12。電晶體122的第一端子連接於佈線16，電晶體122的第二端子連接於佈線12。電晶體123的第一端子連接於佈線15，電晶體123的第二端子連接於電晶體121的閘極，電晶體123的閘極連接於佈線11。電晶體124的第一端子連接於佈線16，電晶體124的第二端子連接於電晶體121的閘極，電晶體124的閘極連接於電晶體122的閘極。電晶體111的第一端子連接於佈線14，電晶體111的第二端子連接於電晶體122的閘極，電晶體111的閘極連接於佈線13。電晶體112的第一端子連接於佈線16，電晶體112的第二端子連接於電晶體122的閘極，電晶體112的閘極連接於佈線11。
另外，將電晶體111的第二端子、電晶體112的第二端子、電晶體122的閘極以及電晶體124的閘極的連接部分稱作節點A。將電晶體121的閘極、電晶體123的第二端子以及電晶體124的第二端子的連接部分稱作節點B。
另外，電晶體111、電晶體112以及電晶體121至124都是N通道型。N通道型的電晶體當閘極和源極電極之間的電位差高於臨界值電壓時導通。由此，本實施例的半導體裝置可以由使用非晶半導體、微晶半導體、氧化物半導體或有機半導體等的電晶體構成。尤其最好由使用氧化物半導體的電晶體構成本實施例的半導體裝置。這是因為藉由使用氧化物半導體作為半導體層可以提高電晶體的遷移率的緣故。由此，可以容易將本實施例的半導體裝置用於解析度高的顯示裝置或大型的顯示裝置。但是，本實施例的一個例子不侷限於此。例如，電晶體111、電晶體112以及電晶體121至124都可以是P通道型。P通道型電晶體當閘極和源極電極之間的電位差低於臨界值電壓時導通。
此外，電晶體是指包括閘極、汲極電極以及源極電極的至少具有三個端子的元件。在汲極電極(汲極區或汲極電極)和源極電極(源極區或源極電極)之間具有通道區，電流能夠流過汲極區、通道區以及源極區。在此，因為源極電極和汲極電極根據電晶體的結構或操作條件等而更換，因此很難限定哪個是源極電極哪個是汲極電極。因此，有時不將用作源極電極的區域及用作汲極電極的區域 稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將源極電極和汲極電極中的一方記為第一端子、第一電極或第一區，並將源極電極和汲極電極中的另一方記為第二端子、第二電極或第二區。
此外，當明確地記載“X和Y連接”時，包括如下情況：X和Y電連接；X和Y在功能上連接；以及X和Y直接連接。在此，X和Y為物件物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，還包括附圖或文章所示的連接關係以外的連接關係，而不侷限於規定的連接關係例如附圖或文章所示的連接關係。
對佈線14輸入電壓VDD1。電壓VDD1為恆定電壓，且大於接地電壓。由此，佈線14具有電源線或正電源線的功能。對佈線15輸入電壓VDD2。電壓VDD2為恆定電壓，且大於電壓VDD1。由此，佈線15具有電源線或正電源線的功能。對佈線16輸入電壓VSS。電壓VSS為恆定電壓，且小於電壓VDD1。由此，佈線16具有電源線或負電源線的功能。但是，本實施例的一個例子不侷限於此。例如，可以對佈線14、佈線15及/或佈線16輸入信號。在此情況下，佈線14、佈線15及/或佈線16可以具有信號線的功能。作為另一個例子，電壓VSS可以大致等於接地電壓。由此，佈線16可以具有接地線或地線等的功能。
對佈線11輸入信號IN1。信號IN1是數位信號。並且，信號IN1的H位準的電位大致是VDD1，信號IN1的 L位準的電位大致是VSS。由此，佈線11具有信號線的功能。對佈線13輸入信號IN2。信號IN2是數位信號。並且，信號IN2的H位準的電位大致是VDD1，信號IN2的L位準的電位大致是VSS。由此，佈線13具有信號線的功能。但是，本實施例的一個例子不侷限於此。例如，可以對佈線13輸入電壓(例如電壓VDD1或電壓VDD2)。由此，由於可以省略信號IN2，所以可以減少信號及佈線的數量。再者，可以減少功耗。
從佈線12輸出信號OUT。信號OUT是數位信號，且是電路100的輸出信號。並且，信號OUT的H位準的電位大致是VDD2，信號OUT的L位準的電位大致是VSS。換言之，信號OUT的振幅電壓大於信號IN1的振幅電壓。由此，佈線12具有信號線的功能。
接著，說明本實施例的半導體裝置的操作的一個例子。
圖2是說明本實施例的半導體裝置的操作的圖的一個例子。本實施例的半導體裝置組合信號IN1及信號IN2的H位準和L位準，可以實現第一至第四操作。以下說明第一至第四操作。但是，本實施例的一個例子不侷限於此。例如，藉由使佈線14、佈線15及/或佈線16的電位改變，本實施例的半導體裝置可以進行更多種操作。
首先，說明第一操作(參照圖3A)。在第一操作中，信號IN1成為H位準，而信號IN2成為L位準。由此，由於電晶體111截止，電晶體112導通，所以節點A 與佈線16處於導電狀態。於是，由於對節點A供應佈線16的電位(電壓VSS)，所以節點A的電位(記為電位Va)大致是VSS。由此，電晶體124截止。此時，由於電晶體123導通，所以節點B與佈線15處於導電狀態。於是，由於對節點B供應佈線15的電位(例如電壓VDD2)，所以節點B的電位(記為電位Vb)開始上升。然後，當節點B的電位成為VSS+Vth121(Vth121：電晶體121的臨界值電壓)時，電晶體121導通。此時，由於電晶體122截止，所以佈線12與佈線15處於導電狀態。於是，對佈線12供應佈線15的電位(例如電壓VDD2)，佈線12的電位(信號OUT)開始上升。然後，節點B的電位和佈線12的電位還繼續上升。然後，節點B的電位成為從電晶體123的閘極的電位(電壓VDD1)減去電晶體123的臨界值電壓(Vth123)的值。於是，由於電晶體123截止，所以佈線15與節點B處於非導電狀態。由此，節點B成為浮動狀態。此時，佈線12的電位繼續上升。由此，節點B的電位因電晶體121的閘極和第二端子之間的寄生電容從VDD1-Vth123進一步上升。然後，節點B的電位成為VDD2+Vth121+V1(V1：正數)。這是所謂自舉(bootstrap)操作。由此，佈線12的電位可以上升到VDD2。藉由上述步驟，信號OUT成為H位準。
接著，說明第二操作(參照圖3B)。在第二操作中，信號IN1成為L位準，而信號IN2成為H位準。由 此，由於電晶體111導通，電晶體112截止，所以節點A與佈線14處於導電狀態。於是，由於對節點A供應佈線14的電位(電壓VDD1)，所以節點A的電位上升。然後，節點A的電位成為從電晶體111的閘極的電位(H位準的信號IN2)減去電晶體111的臨界值電壓(Vth111)的值(VDD1-Vth111)。於是，電晶體111截止，並且佈線14與節點A處於非導電狀態。由此，節點A成為浮動狀態，且節點A的電位大致維持為VDD1-Vth111。由此，電晶體124導通。此時，由於電晶體123截止，所以節點B與佈線16處於導電狀態。於是，由於對節點B供應佈線16的電位(電位VSS)，所以節點B的電位大致是VSS。由此，電晶體121截止。此時，由於電晶體122導通，所以佈線12與佈線16處於導電狀態。於是，對佈線12供應佈線16的電位(電壓VSS)，佈線12的電位(信號OUT)大致是VSS。藉由上述步驟，信號OUT成為L位準。
接著，說明第三操作(參照圖4A)。在第三操作中，信號IN1成為H位準，而信號IN2成為H位準。由此，由於電晶體111導通，電晶體112導通，所以節點A與佈線14及佈線16處於導電狀態。於是，由於對節點A供應佈線14的電位(電壓VDD1)及佈線16的電位(電壓VSS)，所以節點A的電位成為VSS和VDD1之間的值。電晶體111的電流供應能力和電晶體112的電流供應能力決定該節點A的電位。在此，電晶體112的電流供應 能力比電晶體111的電流供應能力大。由此，最好地是，節點A的電位比VDD1的值更接近VSS的值。更最好地是，節點A的電位低於VSS+Vth124(Vth124：電晶體124的臨界值電壓)或VSS+Vth122(Vth122：電晶體122的臨界值電壓)。由此，電晶體124截止。此時，由於電晶體123導通，所以節點B與佈線15處於導電狀態。於是，對節點B供應佈線15的電位(例如電壓VDD2)，節點B的電位(電位Vb)開始上升。然後，當節點B的電位成為VSS+Vth121(Vth121：電晶體121的臨界值電壓)時，電晶體121導通。此時，由於電晶體122截止，所以佈線12與佈線15處於導電狀態。於是，對佈線12供應佈線15的電位(例如電壓VDD2)，佈線12的電位(信號OUT)開始上升。然後，節點B的電位和佈線12的電位還繼續上升。然後，節點B的電位成為從電晶體123的閘極的電位(電壓VDD1)減去電晶體123的臨界值電壓(Vth123)的值。於是，由於電晶體123截止，所以佈線15與節點B處於非導電狀態。由此，節點B成為浮動狀態。此時，佈線12的電位繼續上升。由此，節點B的電位因電晶體121的閘極和第二端子之間的寄生電容從VDD1-Vth123進一步上升。然後，節點B的電位成為VDD2+Vth121+V1(V1：正數)。這是所謂自舉操作。由此，佈線12的電位可以上升到VDD2。藉由上述步驟，信號OUT成為H位準。
接著，說明第四操作(參照圖4B)。在第四操作 中，信號IN1成為L位準，而信號IN2成為L位準。由此，由於電晶體111截止，電晶體112截止，所以節點A成為浮動狀態。於是，由於對節點A的電位維持第四操作之前的狀態。例如，在第四操作之前進行第一操作或第三操作，在此情況下，節點A的電位大致是VSS。另一方面，在第四操作之前進行第二操作，在此情況下，節點A的電位成為VDD1-Vth111。在此，在第四操作之前進行第二操作。由此，節點A的電位大致維持為VDD1-Vth111。由此，電晶體124導通。此時，由於電晶體123截止，所以節點B與佈線16處於導電狀態。於是，由於對節點B供應佈線16的電位(電壓VSS)，所以節點B的電位大致是VSS。由此，電晶體121截止。此時，由於電晶體122導通，所以佈線12與佈線16處於導電狀態。於是，對佈線12供應佈線16的電位(電壓VSS)，佈線12的電位(信號OUT)大致是VSS。藉由上述步驟，信號OUT成為L位準。
如上所述，本實施例的半導體裝置可以使信號IN1的振幅電壓增大來輸出。明確而言，使信號IN1的振幅電壓升高來輸出。由此，可以使對本實施例的半導體裝置輸出信號IN1的電路(移位暫存器電路、解碼器電路等)的振幅電壓減小。由此，可以使該電路的功耗小。或者，可以使對構成該電路的電晶體施加的電壓減小。由此，可以抑制該電晶體的劣化或損壞。
或者，可以使信號OUT的反相的時序與信號IN1的 反相的時序大致一致。由此，不需要對佈線12設置反相器電路等。由此，可以減少功耗、縮小電路的規模或縮小佈局面積。
此外，在第一操作中，藉由在信號IN1是H位準時，使信號IN2成為L位準，可以防止佈線14和佈線16之間的貫穿電流。由此，可以減少功耗。
注意，在此說明了第一操作至第四操作，但是本實施例的半導體裝置不必需要進行這些所有操作。本實施例的半導體裝置可以從這些多個操作僅選擇需要的操作，而進行該選擇的操作。
下面，在本實施例的半導體裝置中說明與圖1不同的結構。
首先，如圖5A及5B所示，在圖1所示的半導體裝置中，電晶體111的第一端子可以連接到與佈線14不同的佈線。圖5A示出電晶體111的第一端子與佈線15連接時的半導體裝置的一個例子。由此，可以省略電壓VDD1。或者，由於可以使電晶體111的源極電極和汲極電極之間的電位差(Vds)增大，所以可以使節點A的電位的上升時間短。圖5B示出電晶體111的第一端子與佈線13連接時的半導體裝置的一個例子。由此，可以省略電壓VDD1。或者，由於可以對電晶體111施加反偏壓，所以可以抑制電晶體111的劣化。但是，本實施例的一個例子不侷限於此。例如，電晶體111的第一端子可以與信號IN1的反相信號被輸入的佈線連接。
接著，如圖6A和6B所示，在圖1及圖5A和5B所示的半導體裝置中，電晶體111的閘極可以與佈線13不同的佈線連接。圖6A示出電晶體111的閘極與佈線15連接時的半導體裝置的一個例子。由此，可以省略信號IN2。由此，可以減少功耗。圖6B示出電晶體111的閘極與佈線14連接時的半導體裝置的一個例子。由此，可以省略信號IN2。由此，可以減少功耗。但是，本實施例的一個例子不侷限於此。例如，電晶體111的閘極可以與信號IN1的反相信號被輸入的佈線連接。
接著，如圖7A所示，在圖1、圖5A和5B以及圖6A和6B所示的半導體裝置中，電晶體111的第一端子可以連接到與佈線14不同的佈線，並且電晶體111的閘極可以連接到與佈線13不同的佈線。圖7A示出電晶體111的第一端子連接到佈線13，並且電晶體111的閘極連接到佈線14時的半導體裝置的一個例子。由此，在第二操作中，可以使節點A的電位上升，在第四操作中，可以使節點A的電位減少。由此，在第二操作中電晶體122及電晶體124導通，在第四操作中電晶體122及電晶體124截止。像這樣，可以使電晶體122及電晶體124導通的時間變短。由此，可以抑制電晶體122及電晶體124的劣化。
接著，如圖7B及圖8A所示，在圖1、圖5A和5B、圖6A和6B以及圖7A所示的半導體裝置中，電晶體123的第一端子可以連接到與佈線15不同的佈線。圖7B示出電晶體123的第一端子連接到佈線13B時的半導體裝置的 一個例子。對佈線13B輸入信號IN2B。信號IN2B是信號IN2的反相信號。由此，由於可以對電晶體123施加反偏壓，所以可以抑制電晶體的劣化。圖8A示出電晶體123的第一端子連接到佈線11時的半導體裝置的一個例子。由此，在第二操作及第四操作中，可以使對電晶體123施加的源極電極和汲極電極之間的電位差(Vds)減小。由此，可以抑制電晶體123的劣化。或者，可以使電晶體123的截止電流減小，並可以減少功耗。但是，本實施例的一個例子不侷限於此。例如，電晶體123的第一端子可以與佈線14連接。
此外，如圖8B所示，在電晶體123的第一端子連接到佈線11時，電晶體123的閘極可以連接到與佈線11不同的佈線。圖8B示出電晶體123的閘極連接到佈線14時的半導體裝置的一個例子。但是，本實施例的一個例子不侷限於此。電晶體123的閘極可以連接到佈線15、被輸入信號IN2的反相信號的佈線或被輸入與信號IN2不同的相位的信號的佈線等。
接著，如圖9A所示，在圖1、圖5A和5B、圖6A和6B、圖7A和7B以及圖8A和8B所示的半導體裝置中，在電晶體121的閘極和第二端子之間可以設置電容元件125。由此，在第一操作及第二操作中，可以使節點B的電位進一步上升。由此，由於可以使在電晶體121的閘極和源極電極之間的電位差(Vgs)增大，所以可以使信號OUT的上升時間變短。
接著，如圖9B所示，在圖1、圖5A和5B、圖6A和6B、圖7A和7B、圖8A和8B以及圖9A所示的半導體裝置中，可以在節點A和佈線16之間設置電容元件126。由此，在第四操作中，由於可以抑制節點A的電位的變動、節點A的雜波等，所以可以容易維持節點A的電位。但是，本實施例的一個例子不侷限於此。例如，電容元件126可以連接在節點A和與佈線16不同的佈線(例如，佈線13、佈線14或佈線15等)之間。尤其是藉由將電容元件126連接在節點A和佈線13之間，可以使節點A的電位與信號IN2同步並變動。由此，可以使電晶體122及電晶體124導通的時間變短。
接著，如圖10A所示，在圖1、圖5A和5B、圖6A和6B、圖7A和7B、圖8A和8B以及圖9A和9B所示的半導體裝置中，各電晶體等可以連接到不同的佈線。圖10A示出電晶體112的第一端子、電晶體124的第一端子、電晶體122的第一端子連接到不同的佈線時的半導體裝置的一個例子。佈線16分割為佈線16A至佈線16C的多個佈線。電晶體112的第一端子、電晶體124的第一端子以及電晶體122的第一端子分別連接到佈線16A、佈線16B、佈線16C。但是，本實施例的一個例子不侷限於此。例如，電晶體121的第一端子和電晶體123的第一端子也可以連接到不同的佈線。在此情況下，佈線15可以分割為兩個佈線。
接著，如圖10B所示，在圖1、圖5A和5B、圖6A 和6B、圖7A和7B、圖8A和8B、圖9A和9B以及圖10A所示的半導體裝置中，電晶體可以代替電阻元件、二極體、電容元件等。圖10B示出將電晶體111代替二極體111d時的半導體裝置。二極體111d的一方的電極(例如陽極)連接到佈線13，並且另一方的電極(例如陰極)連接到節點A。但是，本實施例的一個例子不侷限於此。例如，電晶體111可以代替電阻元件。該電阻元件可以連接在佈線13至15的任一個和節點A之間。作為另一個例子，電晶體123可以代替二極體，該二極體的一方電極(例如陽極)連接到佈線11，並且另一方的電極(例如陰極)連接到節點B。作為另一個例子，二極體可以使用二極體連接的電晶體。
接著，說明各電路的功能的一個例子及各電晶體的功能的一個例子。
首先，電路100具有使信號IN1的振幅電壓增大的功能。或者，電路100具有使信號IN1的H位準的電位上升的功能。或者，電路100具有在信號IN1反相時，使信號OUT反相的功能。或者，電路100具有在信號IN1成為H位準時，使信號OUT成為H位準的功能。或者，電路100具有在信號IN1成為L位準時，使信號OUT成為L位準的功能。像這樣，電路100具有位準偏移電路的功能。
此外，藉由使電壓VDD2小於電壓VDD1，可以使信號OUT的H位準的電位低於信號IN1或信號IN2的H位 準的電位。在此情況下，電路100具有使信號IN1的振幅電壓變小的功能。
接著，電路110具有使信號IN1反相的功能。或者，電路110具有在信號IN1成為H位準時，減少節點A的電位的功能。或者，電路110具有在信號IN1成為L位準時，使節點A的電位上升的功能。或者，電路110具有使節點A為浮動狀態的功能。像這樣，電路110具有反相器電路的功能。
接著，電路120具有使信號IN1的振幅電壓增大的功能。或者，電路120具有使信號IN1的H位準的電位上升的功能。或者，電路120具有在信號IN1反相時，使信號OUT反相的功能。或者，電路120具有在信號IN1成為H位準時，使信號OUT成為H位準的功能。或者，電路120具有在信號IN1成為L位準時，使信號OUT成為L位準的功能。像這樣，電路120具有位準偏移電路的功能。
接著，電晶體111具有控制佈線14與節點A之間的導電狀態的功能。或者，電晶體111具有控制將佈線14的電位供應到節點A的時序的功能。或者，電晶體111具有控制使節點A的電位上升的功能。或者，電晶體111具有控制使節點A為浮動狀態的時序的功能。像這樣，電晶體111具有開關的功能。
接著，電晶體112具有控制佈線16與節點A之間的導電狀態的功能。或者，電晶體112具有控制將佈線16 的電位供應到節點A的時序的功能。或者，電晶體112具有控制減少節點A的電位的時序的功能。像這樣，電晶體112具有開關的功能。
接著，電晶體121具有控制佈線15與佈線12之間的導電狀態的功能。或者，電晶體121具有控制將佈線15的電位供應到佈線12的時序的功能。或者，電晶體121具有控制使佈線12的電位上升的時序的功能。或者，電晶體121具有控制進行自舉操作的時序的功能。或者，電晶體121具有控制使節點B的電位上升的時序的功能。像這樣，電晶體121具有開關的功能。
接著，電晶體122具有控制佈線16與佈線12之間的導電狀態的功能。或者，電晶體122具有控制將佈線16的電位供應到佈線12的時序的功能。或者，電晶體122具有控制使佈線12的電位減少的時序的功能。像這樣，電晶體122具有開關的功能。
接著，電晶體123具有控制佈線15與節點B之間的導電狀態的功能。或者，電晶體123具有控制將佈線15的電位供應到節點B的時序的功能。或者，電晶體123具有控制上升節點B的電位的時序的功能。或者，電晶體123具有控制使節點B為浮動狀態的時序的功能。像這樣，電晶體123具有開關的功能。
接著，電晶體124具有控制佈線16與節點B之間的導電狀態的功能。或者，電晶體124具有控制將佈線16的電位供應到節點B的時序的功能。或者，電晶體124具 有控制減少節點B的電位的時序的功能。像這樣，電晶體124具有開關的功能。
接著，說明各電晶體的通道寬度的一個例子。
首先，電晶體121的通道寬度最好大於電晶體111、電晶體112及電晶體122至124的通道寬度。換言之，最好在電路100所具有的電晶體中電晶體121的寬度最大。這是因為電晶體121起使佈線12驅動的作用，需要較大的驅動能力的緣故。另外，電晶體121的通道寬度最好為電晶體123的通道寬度的2倍到10倍。更最好為3倍到8倍。進一步最好為4倍到6倍。
接著，電晶體122的通道寬度最好大於電晶體111、電晶體112、電晶體123以及電晶體124的通道寬度。這是因為電晶體122起使佈線12驅動的作用，需要較大的驅動能力的緣故。另外，電晶體122的通道寬度最好為電晶體124的通道寬度的2倍到30倍。更最好為4倍到15倍。進一步最好為6倍到10倍。
另外，電晶體122的通道寬度可以大於電晶體121的通道寬度。
電晶體123的通道寬度最好大於電晶體124的通道寬度。這是因為在第一操作及第三操作中，即使因定時偏差引起電晶體123和電晶體124同時導通，也可以使節點B的電位上升的緣故。電晶體123的通道寬度最好為電晶體124的通道寬度的1.5倍到10倍。更最好為2倍到8倍。進一步最好為2.5倍到5倍。
另外，可以由電晶體的通道寬度來控制電晶體的電流供應能力。明確而言，電晶體的通道寬度越大，電晶體的電流供應能力越提高。但是，控制電晶體的電流供應能力的因素不侷限於電晶體的通道寬度。例如，可以由電晶體的通道長度或電晶體的閘極和源極電極之間的電位差(Vgs)來控制電流供應能力。明確而言，電晶體的通道長度越小，電晶體的電流供應能力越提高。而且，電晶體的閘極和源極電極之間的電位差(Vgs)越大，電晶體的電流供應能力越提高。另外，藉由使用多閘極電晶體，可以降低電流供應能力。
如上所述，存在有多個控制電晶體的電流供應能力的方法。由此，以下，在作為控制電晶體的電流供應能力的方法，例示出控制通道寬度的方法時，可以將該“通道寬度”的詞句替換為“通道長度”或“電晶體的閘極和源極電極之間的電位差(Vgs)”等的詞句。
(實施例2)
在本實施例中說明半導體裝置的一個例子及該半導體裝置的驅動方法的一個例子。本實施例的半導體裝置具有實施例1的半導體裝置。
首先，說明本實施例的半導體裝置的一個例子。
圖11示出本實施例的半導體裝置的一個例子。圖11所示的半導體裝置具有電路300、電路400及電路500。電路400具有電路401_1至401_m(m是自然數)。作為 電路401_1至401_m，分別可以使用實施例1所述的半導體裝置。在圖11中，作為電路401_1至401_m，分別使用圖1所示的半導體裝置。電路500具有電路501及電路502。
電路300連接到佈線21_1至21_m、佈線23、佈線24_1至24_4、佈線25以及佈線27。電路400連接到佈線21_1至21_m、佈線22_1至22_m、佈線24_1至24_4、佈線25、佈線26以及佈線27。電路401_i(i是1至m中的任一個)連接到佈線21_i、佈線22_i、佈線24_1至24_4中的任一個、佈線25、佈線26以及佈線27。在電路401_i中，佈線11、佈線12、佈線13、佈線14、佈線15以及佈線16分別連接到佈線佈線21_i、佈線22_i、佈線24_1至24_4中的任一個、佈線25、佈線26以及佈線27。電路500連接到佈線23、佈線24_1至24_4、佈線25、佈線26以及佈線27。電路501連接到佈線23以及佈線24_1至24_4，並且電路502連接到佈線25、佈線26以及佈線27。
假設電路401_i連接到佈線24_1。此時，在很多情況下，電路401_i+1、電路401_i+2、電路401_i+3分別連接到佈線24_2、佈線24_3、佈線24_4。或者，電路401_i-3、電路401_i-2、電路401_i-1分別連接到佈線24_2、佈線24_3、佈線24_4。
另外，電路401_i最好連接到如下佈線，即在佈線24_1至24_4中在信號SOUTi為H位準的期間其電位成 為L位準的佈線。由此，可以省略電晶體111和電晶體112同時導通的期間。由此，可以實現減少功耗。
電路500具有控制對電路300及電路400供應信號或電壓等的時序的功能。電路500具有控制電路300及電路400操作的時序的功能。換言之，電路500具有控制器的功能。
電路501具有對佈線23、佈線24_1、佈線24_2、佈線24_3以及佈線24_4分別輸出信號SP、信號CK1、信號CK2、信號CK3、信號CK4的時序的功能。換言之，電路501具有信號生成電路(或者也稱為時序產生器)的功能。由此，電路501可以具有開關、二極體、電晶體、振盪電路、時脈產生器、PLL電路及/或分頻電路等。
如圖12所示，在很多情況下，信號SP、信號CK1、信號CK2、信號CK3以及信號CK4是數位信號。這些信號的H位準的電位大致是VDD1，並且L位準的電位大致是VSS。信號SP具有起始脈衝(或者也稱為水平同步信號、垂直同步信號)的功能。由此，佈線23具有信號線(或者也稱為起始信號線)的功能。信號CK1至CK4分別具有時脈信號的功能。信號CK1至CK4的每個相位錯開1/4週期(90°)。由此，佈線24_1至24_4具有時脈信號線(或者也稱為信號線)的功能。
另外，如圖12所示，信號CK1至CK4是平衡信號。平衡信號是在一個週期中信號成為H位準的期間和信號成為L位準的期間具有大致相同長度的信號。但是，本發明 的一個例子不侷限於此。例如，如圖13A所示，信號CK1至CK4可以是不平衡信號。不平衡信號是指信號成為H位準的期間和信號成為L位準的期間具有不同長度的信號。另外，在此，不同是指大致相同的情況的範圍以外的範圍。
另外，如圖13B及13C所示，本實施例的半導體裝置可以使用單相的時脈信號。在此情況下，時脈信號既可以是如圖13B所示那樣的平衡信號，也可以是如圖13C所示那樣的不平衡信號。但是，本實施例的一個例子不侷限於此。例如，作為本實施例的半導體裝置可以使用三相的時脈信號或五相以上的時脈信號。
電路502具有對佈線25、佈線26以及佈線27分別輸出電壓VDD1、電壓VDD2、電壓VSS的功能。換言之，電路502具有電源電路(或也稱為調節器)的功能。由此，佈線25具有電源線或正電源線的功能。佈線27具有電源線、負電源線、接地線或地線等的功能。由此，電路502可以具有開關、電晶體、電容元件、線圈、二極體、調節器、DCDC轉換器及/或升壓電路等。
另外，電路500、電路501以及電路502根據電路300及電路400的結構可以對電路300及電路400供應各種信號或各種電壓。
電路300具有控制根據從電路500供應的信號及電壓(例如，信號SP、信號CK1至CK4、電壓VDD1及電壓VSS)輸出信號SOUT1至SOUTm的時序的功能。在很多 情況下，信號SOUT1至SOUTm是數位信號，其H位準的電位大致是VDD1，其L位準的電位大致是VSS。電路300具有按順序使信號SOUT1至SOUTm成為H位準的功能。換言之，電路300具有移位暫存器電路的功能。但是，本實施例的一個例子不侷限於此。例如，電路300可以具有任意順序使信號SOUT1至SOUTm成為H位準的功能。由此，電路300可以具有解碼器電路的功能。
另外，信號SOUT1至SOUTm分別藉由佈線21_1至21_m輸入到電路400。例如，信號SOUTi藉由佈線21_i輸入到電路401_i。由此，佈線21_1至21_m分別具有信號線的功能。
另外，在圖12所示的時序圖中，信號SOUTi成為H位準的期間的一部分與信號SOUTi-1成為H位準的期間的一部分重疊。並且，信號SOUTi成為H位準的期間的一部分和信號SOUTi+1成為H位準的期間的一部分重疊。由此，可以增長信號SOUT1至SOUTm成為H位準的期間。因此，可以使電路300的驅動頻率降低，並可以減少功耗。但是，本實施例的一個例子不侷限於此。例如，如圖13A至13C所示，可以使信號SOUT1至SOUTm分別成為H位準的期間不重疊。
電路400具有控制根據從電路300供應的信號(例如信號SOUT1至SOUTm)以及從電路500供應的信號及電壓(例如信號CK1至CK4、電壓VDD1、電壓VDD2及電壓VSS)輸出信號BOUT1至BOUTm的時序的功能。在 很多情況下，信號BOUT1至BOUTm是數位信號，其H位準大致是VDD2，其L位準的電位大致是VSS。信號BOUT1至BOUTm反相的時序與信號SOUT1至SOUTm反相的時序大致相同。換言之，電路400具有使信號SOUT1至SOUTm的振幅電壓增大的功能。
接著，說明本實施例的半導體裝置的操作的一個例子。
圖14是電路401_i的時序圖的一個例子。在圖14中示出信號SOUTi、信號CK、電路401_i的節點A的電位、電路401_i的節點B的電位以及信號BOUTi。信號CK是信號CK1至CK4中的任一個。信號CK是在CK1至CK4中當信號SOUTi成為H位準時成為L位準的信號。圖14所示的時序圖具有期間Ta、期間Tb及期間Tc。在圖14所示的時序圖中，除了期間Ta以外還按順序配置期間Tb和期間Tc。
另外，信號SOUTi對應於圖2所示的信號IN1。信號CK對應於圖2所示的信號IN2。信號BOUTi對應於圖2所示的信號OUT。
首先，在期間Ta中，信號SOUTi成為H位準，信號CK成為L位準。然後，電路400_i進行第一操作。由此，信號BOUTi成為H位準。像這樣，可以使信號SOUTi的H位準的電位從VDD1上升到VDD2。
接著，在期間Tb中，信號SOUTi成為L位準，信號CK成為H位準。然後，電路400_i進行第二操作。由 此，信號BOUTi成為L位準。
接著，在期間Tc中，信號SOUTi維持L位準，信號CK成為L位準。然後，電路400_i進行第四操作。再者，由於在期間Tc之前的期間是期間Tb，所以電位Va維持VDD1-Vth111。由此，信號BOUTi維持L位準。
如上所述，本實施例的半導體裝置可以使電路300的輸出信號的振幅電壓增大來輸出。由此，可以使電路300的振幅電壓縮小。由此，可以減少電路300的功耗。
或者，在很多情況下，電路401_1至401_m分別進行第一操作、第二操作、第四操作的任一個。由此，由於沒有電晶體111和電晶體112同時導通的期間，所以可以減少功耗。
接著，說明電路300的一個例子。
圖15示出電路300的一個例子。電路300具有電路310_1至310_m。電路310_i連接到佈線21_i、21_i-1、佈線21_i+2、佈線24_1至24_4中的任何三個、佈線25及佈線27。但是，在很多情況下，電路310_1連接到佈線23代替佈線21_i-1。
電路310_1至310_m分別具有電晶體311、電晶體312、電晶體313、電晶體314、電晶體315、電晶體316、電晶體317、電晶體318以及電晶體319。電晶體311的第一端子連接到佈線33，電晶體311的第二端子連接到佈線32。電晶體312的第一端子連接到佈線37，電晶體312的第二端子連接到佈線32，電晶體212的閘極 連接到佈線35。電晶體313的第一端子連接到佈線37，電晶體313的第二端子連接到佈線32。電晶體314的第一端子連接到佈線37，電晶體314的第二端子連接到電晶體311的閘極，電晶體314的閘極連接到電晶體313的閘極。電晶體315的第一端子連接到佈線36，電晶體315的第二端子連接到電晶體311的閘極，電晶體315的閘極連接到佈線31。電晶體316的第一端子連接到佈線36，電晶體316的第二端子連接到電晶體313的閘極，電晶體316的閘極連接到佈線38。電晶體317的第一端子連接到佈線36，電晶體317的閘極連接到佈線35。電晶體318的第一端子連接到電晶體317的第二端子，電晶體318的第二端子連接到電晶體313的閘極，電晶體318的閘極連接到佈線34。電晶體319的第一端子連接到佈線37，電晶體319的第二端子連接到電晶體313的閘極，電晶體319的閘極連接到佈線31。
另外，電晶體311的閘極、電晶體314的第二端子、電晶體315的第二端子的連接部分稱作節點C。電晶體313的閘極、電晶體314的閘極、電晶體316的第二端子、電晶體318的第二端子、電晶體319的第二端子的連接部分稱作節點D。
另外，電晶體311至319都是N通道型電晶體。由此，本實施例的所有半導體裝置可以由N通道型電晶體構成。但是，本實施例的一個例子不侷限於此。例如，電晶體311至319可以都是P通道型電晶體。
另外，在電路310_i中，佈線31連接到佈線21_i-1。佈線32連接到佈線21_i。佈線33至35連接到選自佈線24_1至24_4中的三個佈線。例如，在佈線33連接到佈線24_1時，佈線34連接到佈線24_2，佈線35連接到佈線24_3。佈線36連接到佈線25。佈線37連接到佈線27。佈線38連接到佈線21_i+2。但是，在電路310_1中，佈線31連接到佈線23。
接著，說明電路300的操作的一個例子。
圖16示出可以用於電路310_i的時序圖的一個例子。圖16所示的時序圖示出信號IN33、信號IN34、信號IN35、信號SOUTi-1、信號SOUTi+1、節點C的電位(電位Vc)、節點D的電位(電位Vd)及信號SOUTi。圖16所示的時序圖具有期間T1至T9。按順序配置期間T5至T9，在這些以外的期間按順序反複配置期間T1至T4。
首先，在期間T1中，信號SOUTi成為L位準，信號SOUTi+2成為L位準，信號IN33成為L位準，信號IN34成為H位準，信號IN35成為H位準。由此，電晶體316截止，電晶體317導通，電晶體318導通，電晶體319截止，所以節點D與佈線36處於導電狀態。然後，對節點D供應佈線36的電位(例如電壓VDD)，節點D的電位上升。因此，電晶體314導通。此時，由於電晶體315截止，所以節點C與佈線37處於導電狀態。然後，對節點C供應佈線37的電位(電壓VSS)，節點C的電位大致 成為VSS。由此，電晶體311截止。此時，由於電晶體312及電晶體313導通，所以佈線32與佈線37處於導電狀態。然後，由於對佈線32供應佈線37的電位(電壓VSS)，所以佈線32的電位大致成為VSS。像這樣，信號SOUTi成為L位準。
接著，期間T2與期間T1的不同之處在於信號IN34成為L位準。由此，由於電晶體318截止，所以佈線36與節點D處於非導電狀態。然後，由於節點D成為浮動狀態，所以節點D的電位維持期間T1中的電位。
接著，期間T3與期間T2的不同之處在於信號IN33成為H位準，信號IN35成為L位準。由此，電晶體317及電晶體312截止。
接著，期間T4與期間T3的不同之處在於信號IN34成為H位準。由此，電晶體318導通。
接著，在期間T5中，信號SOUTi成為H位準，信號SOUTi+2成為L位準，信號IN33成為L位準，信號IN34成為L位準，信號IN35成為H位準。由此，由於電晶體316截止，電晶體317導通，電晶體318截止，電晶體319導通，所以佈線37與節點D處於導電狀態。然後，由於對節點D供應佈線37的電位(電壓VSS)，所以節點D的電位大致成為VSS。由此，電晶體314截止。此時，由於電晶體315導通，所以節點C與佈線36處於導電狀態。然後，由於對節點C供應佈線36的電位，所以節點C的電位開始上升。然後，節點C的電位成為佈線 32的電位(VSS)與電晶體311的臨界值電壓(Vth311)之和(VSS+Vth311)。然後，電晶體311導通。此時，由於電晶體312導通，電晶體313截止，所以佈線32與佈線37及佈線33處於導電狀態。然後，由於對佈線32供應佈線37的電位(電壓VSS)和佈線33的電位(L位準的信號IN33)，所以佈線37的電位大致成為VSS。像這樣，信號SOUTi成為L位準。然後，節點C的電位繼續上升。然後，節點C的電位成為VDD1-Vth315(Vth315是電晶體315的臨界值電壓)。然後，電晶體315截止，節點C成為浮動狀態。由此，節點C的電位維持為VDD1-Vth315。
接著，在期間T6中，信號SOUTi-1維持為H位準，信號SOUTi+2維持為L位準，信號IN33成為H位準，信號IN34維持為L位準，信號IN35成為L位準。由此，由於電晶體316維持為截止，電晶體317截止，電晶體318維持為截止，電晶體319維持為導通，所以節點D與佈線37維持為導電狀態。於是，由於對節點D繼續供應佈線37的電位(電壓VSS)，所以節點D的電位大致維持為VSS。由此，電晶體314維持為截止。此時，電晶體315維持為截止。然後，由於節點C成為浮動狀態，所以節點C的電位維持為VDD1-Vth315。由此，電晶體311維持為導通。並且，由於電晶體312及電晶體313截止，所以佈線32與佈線33處於導電狀態。此時，由於信號IN33成為H位準，所以佈線32的電位開始上升。同時節 點C的電位由自舉操作上升。其結果是節點C的電位上升到VDD1+Vth311(Vth311是電晶體311的臨界值電壓)+V1。由此，佈線32的電位大致上升到VDD1。像這樣，信號SOUTi成為H位準。
接著，期間T7與期間T6的不同之處在於信號SOUTi-1成為L位準，信號IN34成為H位準。由此，電晶體318導通，電晶體319截止。然後，由於節點D成為浮動狀態，所以節點D的電位大致維持為VSS。
接著，在期間T8中，由於信號SOUTi-1維持為L位準，信號SOUTi+2成為H位準，信號IN33成為L位準，信號IN34維持為H位準，信號IN35成為H位準，所以電晶體316導通，電晶體317導通，電晶體318導通，電晶體319維持為截止，因此節點D與佈線36處於導電狀態。然後，由於對節點D供應佈線36的電位(電壓VDD1)，所以節點D的電位上升。由此，電晶體314導通。此時，由於電晶體315維持為截止，所以節點C與佈線37處於導電狀態。然後，由於對節點C供應佈線37的電位(電壓VSS)，所以節點C的電位大致成為VSS。由此，電晶體311截止。此時，由於電晶體312及電晶體313成為導通，所以佈線32與佈線33及佈線37處於導電狀態。然後，由於對佈線32供應佈線37的電位(電壓VSS)，所以佈線32的電位大致成為VSS。像這樣，信號SOUTi成為L位準。
接著，期間T9與期間T8的不同之處在於信號IN34 成為L位準。由此，電晶體318截止。
以上說明了電路300的一個例子。
另外，可以電晶體317的閘極連接到佈線34，電晶體318的閘極連接到佈線35。
另外，可以省略電晶體319。
另外，可以省略電晶體312。
(實施例3)
在本實施例中，說明顯示裝置的一個例子及顯示裝置所具有的像素的一個例子。尤其說明液晶顯示裝置及液晶顯示裝置所具有的像素的一個例子。另外，本實施例的顯示裝置的驅動電路可以具有實施例1和實施例2的半導體裝置。
首先，說明本實施例的顯示裝置的一個例子。
圖17A示出本實施例的顯示裝置的一個例子。圖17A所示的顯示裝置包括：電路1001；電路1002；電路1003_1；像素部1004；端子1005。在像素部1004中配置有從電路1003_1延伸的多個佈線。該多個佈線具有閘極信號線(或者也稱為掃描線)的功能。或者，在像素部1004中配置有從電路1002延伸的多個佈線，該多個佈線具有視頻信號線(或者也稱為資料線)的功能。對應於從電路1003_1延伸配置的多個佈線與從電路1002延伸配置的多個佈線而配置多個像素。但是，本實施例的一個例子不侷限於此。例如，在像素部1004中可以配置其他各種 佈線。該佈線可以具有閘極信號線、資料線、電源線或電容線等的功能。
在圖17A所示的顯示裝置中，電路1003_1形成在與像素部1004相同的基板1006上，並且電路1001及電路1002形成在與像素部1004不同的基板上。在很多情況下，電路1003_1的驅動頻率低於電路1001或電路1002。由此，作為電晶體的半導體層，容易使用非晶半導體、非晶體半導體、微晶半導體、氧化物半導體、有機半導體等。其結果是可以擴大顯示裝置的尺寸。或者，可以低廉地製造顯示裝置。
電路1001具有控制對電路1002及電路1003_1供應信號、電壓或電流等的時序的功能。或者，電路1001具有控制電路1002及電路1003_1的功能。像這樣，電路1001具有控制器、控制電路、時序產生器、電源電路或調節器等的功能。
電路1002具有控制將視頻信號供應到像素部1004的時序的功能。或者，電路1002具有控制像素部1004所具有的像素的亮度或透過率等的功能。像這樣，電路1002具有驅動電路、源極電極驅動電路或信號線驅動電路等的功能。
電路1003_1具有控制將閘極信號供應到像素部1004的時序的功能。或者，電路1003_1具有控制選擇像素的時序的功能。像這樣，電路1003_1具有閘極驅動器(或者也稱為掃描線驅動電路)的功能。
另外，如圖17B所示，本實施例的顯示裝置可以具有電路1003_2。電路1003_2具有與電路1003_1同樣的功能。由電路1003_1和電路1003_2驅動相同的佈線，可以減少電路1003_1及電路1003_2的負載。但是，本實施例的一個例子不侷限於此。例如，可以用電路1003_1驅動奇數級的閘極信號線，而用電路1003_2驅動偶數級的閘極信號線。由此，可以減小電路1003_1及電路1003_2的驅動頻率。作為另一個例子，本實施例的顯示裝置可以包括三個以上的具有與電路1003_1同樣的功能的電路。
另外，在圖17B所示的顯示裝置中，電路1003_1及電路1003_2形成在與像素部1004相同的基板1006上，並且電路1001及電路1002形成在與像素部1004不同的基板上。在很多情況下，電路1003_1及電路1003_2的驅動頻率低於電路1001或電路1002。由此，作為電晶體的半導體層，容易使用非晶半導體、非晶體半導體、微晶半導體、氧化物半導體、有機半導體等。其結果是可以擴大顯示裝置的尺寸。或者，可以低廉地製造顯示裝置。
另外，如圖17C所示，可以電路1002、電路1003_1及電路1003_2形成在與像素部1004相同的基板1006上，並且電路1001形成在與像素部1004不同的基板上。由此，由於可以減少週邊電路，所以可以提高可靠性、減少製造成本或提高良率。
另外，如圖17D所示，可以將電路1002的一部分的電路1002a、電路1003_1及電路1003_2形成在與像素部 1004相同的基板1006上，並且將電路1001的另一部分的電路1002b形成在與像素部1004不同的基板上。作為電路1002a，可以使用開關、移位暫存器及/或選擇器等的驅動頻率較低的電路。由此，作為電晶體的半導體層，容易使用非晶半導體、非晶體半導體、微晶半導體、氧化物半導體、有機半導體等。其結果是可以擴大顯示裝置的尺寸。或者，可以低廉地製造顯示裝置。
另外，作為電路1003_1、電路1003_2、電路1002及/或電路1002a的一部分可以使用實施例1和2的半導體裝置。由此，由於可以減小驅動電壓，所以可以減少功耗。
接著，說明像素部1004所具有的像素的一個例子。
圖17E示出像素的一個例子。像素3020包括：電晶體3021；液晶元件3022；以及電容元件3023。電晶體3021的第一端子連接到佈線3031，電晶體3021的第二端子連接到液晶元件3022的一方的電極及電容元件3023的一方的電極，電晶體3021的閘極連接到佈線3032。液晶元件3022的另一方的電極連接到電極3034，電容元件3023的另一方的電極連接到佈線3033。
來自圖17A至17D所示的電路1002的視頻信號輸入到佈線3031。因此，佈線3031具有視頻信號線(或者也稱為源極電極信號線)的功能。來自圖17A至17D所示的電路1003_1及/或電路1003_2的閘極信號輸入到佈線3032。因此，佈線3032具有閘極信號線的功能。來自圖 17A至17D所示的電路1001的恆定電壓供應到佈線3033及電極3034。因此，佈線3033具有電源線或電容線的功能。或者，電極3034具有共同電極或對置電極。但是，本實施例的一個例子不侷限於此。例如，對佈線3031可以供應預充電電壓。在很多情況下，預充電電壓與對電極3034供應的電壓大致相同。作為另一個例子，對佈線3033可以輸入信號。像這樣，由於可以控制對液晶元件3022施加的電壓，所以可以減小視頻信號的振幅，並實現反相驅動。作為另一個例子，可以對電極3034輸入信號。像這樣，可以實現幀反相驅動。
電晶體3021具有控制佈線3031與液晶元件3022的一方的電極的導電狀態的功能。或者，具有控制對像素寫入視頻信號的時序的功能。像這樣，電晶體3021具有開關的功能。電容元件3023具有保持液晶元件3022的一方的電極的電位與佈線3033的電位之間的電位差的功能。或者，電容元件3023具有對液晶元件3022施加的電壓保持為恆定的功能。像這樣，電容元件3023具有儲存電容器的功能。
(實施例4)
在本實施例中說明半導體裝置的一個例子及該半導體裝置的操作的一個例子。尤其說明信號線驅動電路的一個例子及該信號線驅動電路的操作的一個例子。
首先，說明本實施例的信號線驅動電路的一個例子。
圖18A示出本實施例的信號線驅動電路的一個例子。圖18A所示的信號線驅動電路包括電路2001及電路2002。電路2002包括多個電路，即電路2002_1至2002_N(N是自然數)。電路2002_1至2002_N分別具有多個電晶體，即電晶體2003_1至2003_k(k是自然數)。以電路2002_1為例子對本實施例的信號線驅動電路的連接關係進行說明。電晶體2003_1至2003_k的第一端子分別連接到佈線2004_1至2004_k。電晶體2003_1至2003_k的第二端子分別連接到佈線S1至Sk。電晶體2003_1至2003_k的閘極連接到佈線2005_1。
另外，電晶體2003_1至2003_k是N通道型電晶體。但是，本實施例的一個例子不侷限於此。例如，電晶體2003_1至2003_k也可以都是P通道型電晶體。
電路2001具有控制對佈線2005_1至2005_N按順序輸出H位準的信號的時序的功能。或者，具有按順序選擇電路2002_1至2002_N的功能。像這樣，電路2001具有移位暫存器的功能。但是，本實施例的一個例子不侷限於此。例如，電路2001可以對佈線2005_1至2005_N以各種順序輸出H位準的信號。或者，可以以各種順序選擇電路2002_1至2002_N。像這樣，電路2001可以具有解碼器的功能。
電路2002_1具有控制佈線2004_1至2004_k和佈線S1至Sk導通的時序的功能。或者，電路2002_1具有將佈線2004_1至2004_k的電位供應到佈線S1至Sk的時序 的功能。像這樣，電路2002_1可以具有選擇器的功能。
另外，電路2002_2至2002_N可以具有與電路2002_1同樣的功能。
接著，電晶體2003_1至2003_N分別具有控制佈線2004_1至2004_k和佈線S1至Sk導通的時序的功能。或者，電晶體2003_1至2003_N分別具有對佈線S1至Sk供應佈線2004_1至2004_k的電位的功能。例如，電晶體2003_1具有控制佈線2004_1和佈線S1導通的時序的功能。或者，電晶體2003_1具有對佈線S1供應佈線2004_1的電位的時序的功能。像這樣，電晶體2003_1至2003_N可以分別具有開關的功能。
另外，在很多情況下，對佈線2004_1至2004_k分別輸入不同的信號。尤其是該信號主要是根據影像資訊(或也稱為視頻信號)的模擬信號。像這樣，該信號可以具有視頻信號的功能。因此，佈線2004_1至2004_k可以具有信號線的功能。但是，本實施例的一個例子不侷限於此。例如，根據像素結構，可以是數位信號、模擬電壓或模擬電流。
接著，說明圖18A所示的信號線驅動電路的操作的一個例子。
圖18B示出可以用於本實施例的信號線驅動電路的時序圖的一個例子。在圖18B所示的時序圖中，信號2015_1至2015_N及信號2014_1至2014_k的一個例子。信號2015_1至2015_N分別是電路2001的輸出信號的一 個例子，信號2014_1至2014_k分別是輸入到佈線2004_1至2004_k的信號的一個例子。注意，信號線驅動電路的一個操作期間對應於顯示裝置中的一個閘極選擇期間。一個閘極選擇期間被分割為期間T0及期間T1至期間TN。期間T0是用來同時對屬於被選擇的列的像素施加預充電用電壓的期間，即期間T0可以具有預充電期間的功能。期間T1至TN分別是用來對屬於被選擇的列的像素寫入視頻信號的期間，即期間T1至TN可以具有寫入期間的功能。
首先，在期間T0中，電路2001對佈線2005_1至2005_N供應H位準的信號。然後，例如在電路2002_1中電晶體2003_1至2003_k導通，所以佈線2004_1至2004_k與佈線S1至Sk處於導電狀態。此時，對佈線2004_1至2004_k供應預充電電壓Vp。因此，預充電電壓Vp藉由電晶體2003_1至2003_k分別輸出到佈線S1至Sk。如此，預充電電壓Vp寫入到屬於被選擇的列的像素來對屬於被選擇的列的像素進行預充電。
在期間T1至期間TN中，電路2001對佈線2005_1至2005_N按順序輸出H位準的信號。例如，在期間T1中，電路2001將H位準的信號輸出到佈線2005_1。然後，電晶體2003_1至2003_k導通，所以佈線2004_1至2004_k與佈線S1至Sk處於導電狀態。此時，對佈線2004_1至2004_k輸入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分別藉由電晶體2003_1至2003_k 寫入到屬於被選擇的列的像素中的第一行至第k行像素。藉由上述步驟，在期間T1至TN中，對屬於被選擇的列的像素的每k行按順序寫入視頻信號。
如上所述，藉由對每多個行的像素寫入視頻信號，可以減少視頻信號的數量或佈線的數量。因此，可以減少與週邊電路的連接數，所以可以實現良率的提高、可靠性的提高、部件個數的縮減及/或成本的減少。或者，藉由對每多個行的像素寫入視頻信號，可以延長寫入時間。因此，可以防止視頻信號的寫入不足，從而可以實現顯示質量的提高。
另外，藉由使k增大，可以減少與週邊電路的連接數。但是，若是k過大，對像素的寫入時間變短。因此，最好k
Figure 109117699-A0101-12-0043-63
6。更最好的是k
Figure 109117699-A0101-12-0043-64
3。進一步最好的是k=2。但是，本實施例的一個例子不侷限於此。
尤其是，當像素的顏色單元為n(n是自然數)個時，最好k=n或k=n×d(d是自然數)。例如，當像素的顏色單元分割為三個，即紅(R)、綠(G)、藍(B)時，最好的是，k=3或k=3×d。但是，本實施例的一個例子不侷限於此。例如，當像素分割為m(m是自然數)個子像素(也稱為亞像素或副像素)時，最好k=m或k=m×d。例如，當像素分割為兩個子像素時，最好k=2。或者，當像素的顏色單元為n個時，最好k=m×n或k=m×n×d。但是，本實施例的一個例子不侷限於此。
另外，既可以本實施例的信號線驅動電路都形成在與 像素部相同的基板上，又可以本實施例的信號線驅動電路都形成在與像素部不同的基板(例如矽基板或SOI基板)上。或者，可以本實施例的信號線驅動電路的一部分(例如電路2002)形成在與像素部相同的基板上，並且本實施例的信號線驅動電路的其他部分(例如電路2001)形成在與像素部不同的基板上。
圖18C示出在與像素部2007相同的基板上形成電路2001和電路2002的情況的結構的一個例子。由此可以減少形成像素部的基板與週邊電路的連接數，所以可以實現良率的提高、可靠性的提高、部件個數的縮減或成本的降低等。尤其是，藉由掃描線驅動電路2006A及掃描線驅動電路2006B也形成在與像素部2007相同的基板上，可以進一步減少與週邊電路的連接數。
圖18D示出在與像素部2007相同的基板上形成電路2002，並且在與像素部2007不同的基板上形成電路2001的情況的結構的一個例子。由於在此情況下也可以減少形成像素部的基板與週邊電路的連接數，因此可以實現良率的提高、可靠性的提高、部件個數的縮減或成本的減少等。或者，由於形成在與像素部2007相同的基板的電路減少，因此可以縮小邊框。
另外，作為電路2001，可以使用實施例1、實施例2的半導體裝置。由此，可以減少驅動電壓，所以可以減少功耗。或者，所有電晶體的極性可以是N通道型，所以可以減少製造製程。由此可以實現良率的提高、製造成本的 縮減或可靠性的提高。
(實施例5)
在本實施例中，說明半導體裝置的結構的一個例子。尤其說明電晶體的結構的一個例子。
首先，說明本實施例的電晶體的結構。
圖19A示出頂閘型電晶體的一個例子以及在該頂閘型電晶體上形成的顯示元件的一個例子。圖19A所示的電晶體包括：基板5260；絕緣層5261；包括區域5262a、區域5262b、區域5262c、區域5262d以及區域5262e的半導體層5262；絕緣層5263；導電層5264；具有開口部的絕緣層5265；以及導電層5266。絕緣層5261形成在基板5260上。半導體層5262形成在絕緣層5261上。絕緣層5263覆蓋半導體層5262地形成。導電層5264形成在半導體層5262及絕緣層5263上。絕緣層5265形成在絕緣層5263及導電層5264上。導電層5266形成在絕緣層5265上及絕緣層5265的開口部中。像這樣，形成頂閘型電晶體。
圖19B示出底閘型電晶體的結構的一個例子以及在該頂閘型電晶體上形成的顯示元件的一個例子。圖19B所示的電晶體包括：基板5300；導電層5301；絕緣層5302；半導體層5303a；半導體層5303b；導電層5304；具有開口部的絕緣層5305；以及導電層5306。導電層5301形成在基板5300上。絕緣層5302覆蓋導電層5301地形成。 半導體層5303a形成在導電層5301及絕緣層5302上。半導體層5303b形成在半導體層5303a上。導電層5304形成在半導體層5303b及絕緣層5302上。絕緣層5305形成在絕緣層5302及導電層5304上。導電層5306形成在絕緣層5305上及絕緣層5305的開口部中。像這樣，形成底閘型電晶體。
圖19C示出形成在半導體基板上的電晶體的一個例子。圖19C所示的電晶體包括：包括區域5353及區域5355的半導體基板5352；絕緣層5356；絕緣層5354；導電層5357；具有開口部的絕緣層5358；以及導電層5359。絕緣層5356形成在半導體基板5352上。絕緣層5354形成在半導體基板5352上。導電層5357形成在絕緣層5356上。絕緣層5358形成在絕緣層5354、絕緣層5356以及導電層5357上。導電層5359形成在絕緣層5358上及絕緣層5358的開口部中。像這樣，在區域5350和區域5351中分別製造電晶體。
在圖19A至19C所示的電晶體中，如圖19A所示，可以在電晶體上形成：具有開口部的絕緣層5267；導電層5268；具有開口部的絕緣層5269；發光層5270；以及導電層5271。絕緣層5267形成在導電層5266及絕緣層5265上。導電層5268形成在絕緣層5267上及絕緣層5267的開口部中。絕緣層5269形成在絕緣層5267及導電層5268上。發光層5270形成在絕緣層5269上及絕緣層5269的開口部中。導電層5271形成在絕緣層5269及 發光層5270上。
另外，在圖19A至19C所示的電晶體中，如圖19B所示，可以在電晶體上形成液晶層5307、導電層5308。液晶層5307配置在絕緣層5305及導電層5306上。導電層5308形成在液晶層5307上。
另外，除了圖19A至19C所示的層以外，還可以形成各種結構。例如，在絕緣層5305及導電層5306上可以形成用作對準膜的絕緣層及/或用作突起部的絕緣層等。作為另一個例子，在導電層5308上可以形成用作突起部的絕緣層、濾色片及/或黑矩陣等。作為另一個例子，在導電層5308下可以形成用作對準膜的絕緣層。
另外，區域5262c及區域5262e是添加雜質的區域，並用作源極區或汲極區。區域5262b及區域5262d是添加有其濃度比區域5262c或區域5262e低的雜質的區域，並用作LDD(Lightly Doped Drain：輕摻雜汲極)區域。區域5262a是沒有添加雜質的區域，並用作通道區域。但是，本實施例的一個例子不侷限於此。例如，可以對區域5262a添加雜質。像這樣，可以實現電晶體特性的提高、臨界值電壓的控制等。但是，最好添加到區域5262a的雜質的濃度最好比添加到區域5262b、區域5262c、區域5262d或區域5262e的雜質的濃度低。作為另一個例子，可以省略區域5262c或區域5262e。或者，也可以僅在N通道型電晶體中設置區域5262c或區域5262e。
另外，半導體層5303b是添加有磷等作為雜質元素的 半導體層，並具有n型導電型。但是，當作為半導體層5303a使用氧化物半導體或化合物半導體時，可以省略半導體層5303b。
另外，作為半導體基板(例如半導體基板5352)的一個例子，可以使用具有n型或p型的導電型的單晶Si基板。區域5353是對半導體基板5352添加有雜質的區域，並用作井。例如，在半導體基板5352具有p型導電型的情況下，區域5353具有n型導電型。另一方面，例如在半導體基板5352具有n型導電型的情況下，區域5353具有p型導電型。區域5355是對半導體基板5352添加有雜質的區域，並用作源極區或汲極區。另外，可以在半導體基板5352中形成LDD區域。
接著，說明各層所具有的功能的一個例子。
將絕緣層5261用作基底膜。將絕緣層5354用作元件間分離層(element isolation layer)(例如，場氧化膜)。將絕緣層5263、絕緣層5302、絕緣層5356用作閘極絕緣膜。將導電層5264、導電層5301、導電層5357用作閘極電極。將絕緣層5265、絕緣層5267、絕緣層5305及絕緣層5358可以用作層間膜或者平坦化膜。將導電層5266、導電層5304以及導電層5359可以用作佈線、電晶體的電極或電容元件的電極等。將導電層5268以及導電層5306用作像素電極或反射電極等。將絕緣層5269可以用作分隔壁。將導電層5271及導電層5308用作對置電極或者共同電極等。但是，本實施例的一個例子不侷限於 此。
接著，說明各層的材料、結構或特徵等。
首先，作為基板(例如基板5260或基板5300)的一個例子，可以使用半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板的一個例子，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等的具有撓性的合成樹脂等。作為貼合薄膜的一個例子，有聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等。作為基材薄膜的一個例子，有聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，也可以在某個基板上形成電晶體，然後將該電晶體轉置到另一基板上。作為該另一基板的一個例子，不僅可以使用上述基板，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋 酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板或橡皮基板等。藉由使用上述基板，可以實現特性良好的電晶體的形成、功耗低的電晶體的形成、高耐久性的裝置的製造、耐熱性的提高、輕量化或薄型化。
另外，可以在同一基板(例如，玻璃基板、塑膠基板、單晶基板或SOI基板等)上形成為了實現預定的功能所需要的所有電路。像這樣，可以藉由減少部件個數來降低成本或者可以藉由減少與電路部件之間的連接數來提高可靠性。
另外，也可以將為了實現預定的功能所需要的電路中不都形成在同一基板上。換言之，也可以將為了實現預定的功能所需要的電路的一部分形成在某個基板上，並且將為了實現預定的功能所需要的電路的另一部分形成在另一基板上。例如，也可以將為了實現預定的功能所需要的電路的一部分形成在玻璃基板上，並且將為了實現預定的功能所需要的電路的另一部分形成在單晶基板(或SOI基板)上。並且，也可以藉由COG(Chip On Glass：玻璃上晶片)將形成有為了實現預定的功能所需要的電路的另一部分的單晶基板(也稱為IC晶片)連接到玻璃基板，從而在玻璃基板上配置該IC晶片。或者，也可以使用TAB(Tape Automated Bonding：卷帶自動接合)、COF(Chip On Film：薄膜上晶片)、SMT(Surface Mount Technology：表面黏著技術)或印刷電路板使該IC晶片和玻璃基板連接。
接著，作為絕緣層(例如絕緣層5261、絕緣層5263、絕緣層5265、絕緣層5267、絕緣層5269、絕緣層5305、絕緣層5356及絕緣層5358)的一個例子，有包含氧或氮的膜(例如氧化矽(SiOx)膜、氮化矽(SiNx)膜、氧氮化矽(SiOxNy)(x>y>0)膜、氮氧化矽(SiNxOy)(x>y>0)等)、包含碳的膜(例如DLC(類金剛石碳)等)、有機材料(例如矽氧烷樹脂、環氧、聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯酸樹脂等)等的單層結構或疊層結構等。但是，本實施例的一個例子不侷限於此。
另外，在絕緣層為兩層結構的情況下，作為第一層的絕緣層設置氮化矽膜，並且作為第二層的絕緣層設置氧化矽膜即可。在絕緣層為三層結構的情況下，作為第一層的絕緣層設置氧化矽膜，作為第二層的絕緣層設置氮化矽膜，並且作為第三層的絕緣層設置氧化矽膜即可。
接著，作為半導體層(例如半導體層5262、半導體層5303a以及半導體層5303b等)的一個例子，有非單晶半導體(例如，非晶矽、多晶矽、微晶矽等)、單晶半導體、化合物半導體或者氧化物半導體(例如，ZnO、InGaZnO、SiGe、GaAs、IZO(氧化銦鋅)、ITO(氧化銦錫)、SnO、TiO、AlZnSnO(AZTO))、有機半導體或碳奈米管等。
另外，當製造多晶矽或微晶矽時，可以藉由使用催化劑(鎳等)進一步提高結晶性，從而製造電特性良好的電 晶體。由此，可以在基板上一起形成閘極驅動電路(掃描線驅動電路)、源極電極驅動電路(信號線驅動電路)、該源極電極驅動電路的一部分(例如視頻信號分割用的開關等)以及信號處理電路(信號生成電路、γ校正電路、DA轉換電路等)。尤其是在使用催化劑(鎳等)製造微晶矽的情況下，僅藉由進行熱處理而不進行雷射照射，就可以提高結晶性。由此，可以抑制矽的結晶性的不均勻，所以可以顯示影像質量得到了提高的影像。但是，也可以不使用催化劑(鎳等)而製造多晶矽或微晶矽。
另外，雖然最好在整個面板上使矽的結晶性提高到多晶或微晶等，但不侷限於此。也可以僅在面板的一部分區域中提高矽的結晶性。藉由選擇性地照射雷射等，可以選擇性地提高結晶性。例如，也可以僅對作為像素以外的區域的週邊電路區域，即閘極驅動電路及源極電極驅動電路等的區域或源極電極驅動電路的一部分(例如，模擬開關)的區域等需要使其電路高速操作的區域照射雷射。另一方面，在像素區域中，由於使其高速操作的必要性低，所以即使不提高結晶性，也可以使像素電路操作而不發生問題。像這樣，由於提高結晶性的區域較少即可，所以也可以縮短製造製程。由此可以提高良率並降低製造成本。或者，由於所需要的製造裝置的數量較少就能夠進行製造，所以可以降低製造成本。
接著，作為導電層(例如導電層5264、導電層5266、導電層5268、導電層5271、導電層5301、導電層 5304、導電層5306、導電層5308、導電層5357以及導電層5359等)的一個例子，有單體膜或者該單體膜的層疊結構等。作為該單體膜的材料的一個例子，有選自由鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)、錳(Mn)、鈷(Co)、鈮(Nb)、矽(Si)、鐵(Fe)、鈀(Pd)、碳(C)、鈧(Sc)、鋅(Zn)、鎵(Ga)、銦(In)、錫(Sn)、鋯(Zr)、鈰(Ce)構成的組中的一種元素或包含選自上述組中的一種或多種元素的化合物等。另外，作為該單體膜的一個例子，可以舉出奈米管材料(例如碳奈米管、有機奈米管、無機奈米管或金屬奈米管等)、含有高分子膜的膜或導電塑膠(例如聚乙烯二氧噻吩(PEDOT)等)等。另外，該單體膜可以包含磷(P)、硼(B)、砷(As)及/或氧(O)等。
作為該化合物的一個例子，有包含選自上述多種元素中的一種元素或多種元素的化合物(例如合金)；選自上述多種元素中的一種元素或多種元素與氮的化合物(例如氮化膜)；或者選自上述多種元素中的一種元素或多種元素與矽的化合物(例如矽化物膜)等。作為合金的一個例子，有氧化銦錫(ITO)、氧化銦鋅(IZO)、包含氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化錫鎘(CTO)、鋁釹(Al-Nd)、鋁鎢(Al-W)、鋁鋯(Al-Zr)、鋁鈦(Al-Ti)、鋁鈰(Al- Ce)、鎂銀(Mg-Ag)、鉬鈮(Mo-Nb)、鉬鎢(Mo-W)、鉬鉭(Mo-Ta)等。作為氮化膜的一個例子，有氮化鈦、氮化鉭、氮化鉬等。作為矽化物膜的一個例子，有矽化鎢、矽化鈦、矽化鎳、鋁矽、鉬矽等。
接著，作為發光層(例如發光層5270)的一個例子，有有機EL元件或者無機EL元件等。作為有機EL元件的一個例子，有由電洞植入材料構成的電洞植入層、由電洞傳輸材料構成的電洞傳輸層、由發光材料構成的發光層、由電子傳輸材料構成的電子傳輸層、由電子植入材料構成的電子植入層等；混合上述材料中的多種材料而成的層的單層結構；這些層的疊層結構等。
接著，作為液晶層5307的一個例子，有利用液晶的光學調變作用控制光透過或非透過的元件。該元件可以由一對電極和液晶層構成。另外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)來控制。另外，明確而言，作為液晶元件的一個例子，可以舉出向列液晶、膽固醇相(cholesteric)液晶、近晶相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、電漿定址液晶(PALC)、香蕉型液晶等。另外，作為液晶的驅動方式，有TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭轉向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View：流動超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路液晶)、賓主模式、藍相(Blue Phase)模式等。
另外，構成上述電晶體的各層可以使用噴墨法或印刷法形成。像這樣，可以在室溫下進行製造，以低真空度製造或在大型基板上進行製造。由此，即使不使用掩模(中間掩模(reticule))也可以進行製造，所以可以容易改變電晶體的佈局。或者，因為可以不使用抗蝕劑地進行製造，所以可以減少材料費，並減少製程數。或者，因為可以只在需要的部分上形成膜，所以與在整個面上形成膜之後進行蝕刻的製造方法相比不浪費材料從而可以實現低成本。
以上說明了電晶體的結構的一個例子。但是，電晶體的結構不侷限於上述結構，也可以使用其他各種結構。
例如，作為電晶體可以使用MOS型電晶體、結型電晶體、雙極電晶體等。尤其是作為電晶體使用MOS型電晶體，可以減少電晶體尺寸。尤其是作為電晶體使用雙極電晶體，可以流過大電流。因此，可以使電路高速操作。
作為另一個例子，電晶體可以應用在通道的上下配置有閘極電極的結構。藉由採用在通道的上下配置有閘極電極的結構，成為多個電晶體如以串聯的方式連接的電路結構。由此，可以增加通道區，所以可以增加電流值。或者，藉由採用在通道上下配置有閘極電極的結構，容易產生耗盡層，因此可以改善S值。
作為另一個例子，電晶體也可以具有如下結構：將閘極電極配置在通道區之上的結構；將閘極電極配置在通道區之下的結構；正交錯結構；反交錯結構；將通道區分割成多個區域的結構；並聯連接通道區的結構；串聯連接通道區的結構。
作為另一個例子，電晶體可以採用通道區(或其一部分)與源極電極或汲極電極重疊的結構。藉由採用通道區(或其一部分)與源極電極或汲極電極重疊的結構，可以防止因電荷聚集在通道區的一部分而造成的操作不穩定。
本實施例的電晶體可以用於實施例1至實施例4的半導體裝置或顯示裝置。
(實施例6)
在本實施例中，說明顯示裝置的截面結構的一個例 子。
圖20A是顯示裝置的俯視圖的一個例子。在基板5391上形成有驅動電路5392和像素部5393。作為驅動電路5392的一個例子，有掃描線驅動電路或信號線驅動電路等。
圖20B示出沿著圖20A所示的顯示裝置的沿A-B線截斷的截面的一個例子。顯示裝置包括：基板5400；導電層5401；絕緣層5402；半導體層5403a；導電層5403b：導電層5404；絕緣層5405；導電層5406；絕緣層5408；液晶層5407；導電層5409；基板5410。導電層5401形成在基板5400上。絕緣層5402覆蓋導電層5401地形成。半導體層5403a形成在導電層5401及絕緣層5402上。半導體層5403b形成在半導體層5403a上。導電層5404形成在半導體層5403b上及絕緣層5402上。絕緣層5405形成在絕緣層5402上及導電層5404上並包括開口部。導電層5406形成在絕緣層5405上及絕緣層5405的開口部中。液晶層5407形成在絕緣層5405上。絕緣層5408形成在絕緣層5405上及導電層5406上。導電層5409形成在液晶層5407上及絕緣層5405上。
將導電層5401用作閘極電極。將絕緣層5402用作閘極絕緣膜。將導電層5404用作佈線、電晶體的電極或電容元件的電極等。將絕緣層5405用作層間膜或平坦化膜。將導電層5406用作佈線、像素電極或反射電極。將絕緣層5408用作密封材料。將導電層5409用作對置電極 或共同電極。
在此，有時在驅動電路5392和導電層5409之間產生寄生電容。其結果是，在驅動電路5392的輸出信號或各節點的電位產生畸變或延遲等。由此，功耗增大。但是，如圖20B所示，藉由在驅動電路5392上形成可用作密封材料的絕緣層5408，可以減少產生在驅動電路5392和導電層5409之間的寄生電容。這是因為在很多情況下密封材料的介電常數比液晶層的介電常數低。因此，可以減少驅動電路5392的輸出信號或各節點的電位的畸變或延遲。從而，可以減少功耗。
另外，如圖20C所示，可以在驅動電路5392的一部分上形成可以用作密封材料的絕緣層5408。由於在此情況下也可以減少產生在驅動電路5392和導電層5409之間的寄生電容，因此可以減少驅動電路5392的輸出信號或各節點的電位的畸變或延遲。
另外，顯示元件不侷限於液晶元件而可以使用EL元件或電泳元件等的各種顯示元件。
另外，本實施例的顯示裝置的結構可以應用於實施例1至5的半導體裝置或顯示裝置。例如，當作為電晶體的半導體層，使用非單晶半導體、微晶半導體、有機半導體或氧化物半導體等時，在很多情況下電晶體的通道寬度增大。但是，若是能夠如本實施例那樣地減少驅動電路的寄生電容，則可以縮小電晶體的通道寬度。因此，可以實現縮小佈局面積，從而可以使顯示裝置的邊框變窄。或者， 可以實現顯示裝置的高精細化。
(實施例7)
在本實施例中說明半導體裝置的一個例子及半導體裝置的製造製程的一個例子。尤其說明電晶體的製造製程的一個例子和電容元件的製造製程的一個例子。尤其說明作為半導體層使用氧化物半導體的製造製程。
圖21A至21C示出電晶體及電容元件的製造製程的一個例子。電晶體5441是反交錯型薄膜電晶體，在氧化物半導體層上隔著源極電極或汲極電極設置有佈線。
首先，在基板5420的整個面上藉由濺射法形成第一導電層。接著，使用藉由使用第一光掩模的光刻製程形成的抗蝕劑掩模選擇性地對第一導電層進行蝕刻，從而形成導電層5421及導電層5422。導電層5421可以用作閘極電極，導電層5422可以用作電容元件的一個電極。但是不侷限於此，導電層5421及導電層5422可以具有用作佈線、閘極電極或電容元件的電極的部分。然後，去除抗蝕劑掩模。
接著，在整個面上藉由電漿CVD法或濺射法形成絕緣層5423。絕緣層5423可以用作閘極絕緣層，且覆蓋導電層5421及導電層5422地形成。另外，在很多情況下，絕緣層5423的膜厚度為50nm至250nm。
接著，使用藉由使用第二光掩模的光刻製程形成的抗蝕劑掩模對絕緣層5423選擇性地進行蝕刻來形成到達導 電層5421的接觸孔5424。然後，去除抗蝕劑掩模。但是不侷限於此，也可以省略接觸孔5424。或者，可以在形成氧化物半導體層之後形成接觸孔5424。到此為止的步驟的截面圖相當於圖21A。
接著，在整個面上藉由濺射法形成氧化物半導體層。但是，不侷限於此，也可以藉由濺射法形成氧化物半導體層，且在其上形成緩衝層(例如，n+層)。另外，在很多情況下，氧化物半導體層的膜厚度為5nm至200nm。
接著，使用第三光掩模對氧化物半導體層選擇性地進行蝕刻。然後，去除抗蝕劑掩模。
接著，在整個面上藉由濺射法形成第二導電層。然後，使用藉由使用第四光掩模的光刻製程形成的抗蝕劑掩模對第二導電層選擇性地進行蝕刻來形成導電層5429、導電層5430及導電層5431。導電層5429藉由接觸孔5424與導電層5421連接。導電層5429及導電層5430可以用作源極電極或汲極電極，並且導電層5431可以用作電容元件的另一個電極。但是，不侷限於此，導電層5429、導電層5430及導電層5431也可以包括用作佈線、源極電極或汲極電極或電容元件的電極的部分。到此為止的步驟的截面圖相當於圖21B。
接著，在大氣氣圍下或氮氣圍下以200℃至600℃進行加熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶層的原子級的重新排列。像這樣，藉由熱處理(還包括光退火)消除阻礙載子移動的畸變。另外，進行該加熱處理 的時序不侷限於此，只要在形成氧化物半導體之後，就可以以各種時序進行該加熱處理。
接著，在整個面上形成絕緣層5432。絕緣層5432可以採用單層結構或層疊結構。例如，當作為絕緣層5432使用有機絕緣層時，塗敷有機絕緣層的材料的組成物，在大氣氣圍下或氮氣圍下以200℃至600℃的加熱處理形成有機絕緣層。像這樣，藉由形成與氧化物半導體層接觸的有機絕緣層，可以製造電特性可靠性高的薄膜電晶體。另外，當使用用作絕緣層5432的有機絕緣層時，可以在有機絕緣層之下設置氮化矽膜或氧化矽膜。
接著，在整個面上形成第三導電層。然後，使用藉由使用第五光掩模的光刻製程形成的抗蝕劑掩模對第三導電層選擇性地進行蝕刻來形成導電層5433及導電層5434。到此為止的步驟的截面圖相當於圖21C。導電層5433及導電層5434可以用作佈線、像素電極、反射電極、透光電極或電容元件的電極。尤其是，由於導電層5434與導電層5422連接，因此可以用作電容元件5442的電極。但是，不侷限於此，導電層5434還可以具有連接第一導電層和第二導電層的功能。例如，藉由連接導電層5433和導電層5434，可以使導電層5422和導電層5430藉由第三導電層(導電層5433及導電層5434)連接。
藉由上述製程，可以製造電晶體5441和電容元件5442。本實施例的電晶體可以用於實施例1至實施例8的半導體裝置或顯示裝置。
另外，如圖21D所示，可以在氧化物半導體層5425上形成絕緣層5435。
此外，如圖21E所示，可以在對第二導電層進行圖案形成之後形成氧化物半導體層5425。
注意，作為本實施例的基板、絕緣層、導電層及半導體層，可以使用其他實施例所描述的材料或本說明書所描述的材料。
(實施例8)
在本實施例中說明電子設備的例子。
圖22A至22H以及圖23A至23D是示出電子設備的圖。這些電子設備可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它包括測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖22A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外埠5010等。圖22B示出具備記錄媒體的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄媒體讀取部5011等。圖22C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯 示部5002、支撐部5012、耳機5013等。圖22D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄媒體讀取部5011等。圖22E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖22F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄媒體讀取部5011等。圖22G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖22H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖23A示出顯示器，該顯示器除了上述以外還可以包括支撐台5018等。圖23B示出照相機，該照相機除了上述以外還可以包括外部連接埠5019、快門按鈕5015、影像接收部5016等。圖23C示出電腦，該電腦除了上述以外還可以包括定位裝置5020、外部連接埠5019、讀寫器5021等。圖23D示出行動電話機，該行動電話機除了上述以外還可以包括發送部、接收部、用於行動電話/移動終端的單波段播放(one-segment broadcasting)部分接收服務用調諧器等。
圖22A至22H、圖23A至23D所示的電子設備可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通信；藉由利用無線通信功 能來連接到各種電腦網路；藉由利用無線通信功能，進行各種資料的發送或接收；讀出儲存在記錄媒體中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子設備中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子設備中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄媒體(外部或內置於影像拍攝裝置)中；將所拍攝的影像顯示在顯示部上等。注意，圖22A至22H、圖23A至23D所示的電子設備可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施例所述的電子設備的特徵在於，具有用來顯示某些資訊的顯示部。藉由作為該顯示部使用實施例1至實施例9所述的半導體裝置或顯示裝置，可以實現製造成本的降低、可靠性的提高或良率的提高等。
下面，說明半導體裝置的應用例子。
圖23E示出將半導體裝置和建築物設置為一體的例子。圖23E包括外殼5022、顯示部5023、作為操作部的遙控單元5024、揚聲器5025等。半導體裝置以壁掛式的方式結合到建築物內並且可以不需要較大的空間而設置。
圖23F示出在建築物內將半導體裝置和建築物設置為一體的另一個例子。顯示面板5026和浴室5027設置為一 體，並且洗澡的人可以觀看顯示面板5026。
注意，在本實施例中，舉出牆、浴室作為建築物的例子。但是，本實施例不侷限於此，也可以將半導體裝置安裝到各種建築物。
下面，示出將半導體裝置和移動體設置為一體的例子。
圖23G是示出將半導體裝置設置到汽車中的例子的圖。顯示面板5028被安裝到汽車的車體5029，並且可以根據需要而顯示車體的操作或從車體內部或外部輸入的資訊。另外，也可以具有導航功能。
圖23H是示出將半導體裝置和旅客用飛機設置為一體的例子的圖。圖23H是示出在將顯示面板5031設置在旅客用飛機的座位上方的天花板5030的情況下的使用形狀的圖。顯示面板5031藉由鉸鏈部5032被結合到天花板5030，並且利用鉸鏈部5032的伸縮乘客可以觀看顯示面板5031。顯示面板5031具有藉由乘客的操作來顯示資訊的功能。
注意，在本實施例中，舉出汽車、飛機作為移動體，但是不限於此，還可以設置在各種移動體諸如摩托車、自動四輪車(包括汽車、公共汽車等)、電車(包括單軌、鐵路等)以及船舶等。
本說明書根據2009年9月16日在日本專利局受理的日本專利申請編號2009-214848而製作，該申請內容包括在本說明書中。
11:佈線
12:佈線
13:佈線
14:佈線
15:佈線
16:佈線
100:電路
110:電路
111:電晶體
112:電晶體
120:電路
121:電晶體
122:電晶體
123:電晶體
124:電晶體

Claims (3)

  1. 一種半導體裝置，包括：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、及第六電晶體，其中，該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、及該第六電晶體具有相同的導電性，其中，該第一電晶體的源極和汲極中的一者電連接於第一佈線，其中，該第一電晶體的源極和汲極中的另一者電連接於第二佈線，其中，該第二電晶體的源極和汲極中的一者電連接於第三佈線，其中，該第二電晶體的源極和汲極中的另一者電連接於該第二佈線，其中，該第三電晶體的源極和汲極中的一者電連接於第四佈線，其中，該第三電晶體的源極和汲極中的另一者電連接於該第一電晶體的閘極，其中，該第三電晶體的閘極電連接於第五佈線，其中，該第四電晶體的源極和汲極中的一者電連接於該第三佈線，其中，該第四電晶體的源極和汲極中的另一者電連接於該第一電晶體的該閘極， 其中，該第四電晶體的閘極電連接於該第二電晶體的閘極，其中，該第五電晶體的源極和汲極中的一者電連接於第六佈線，其中，該第五電晶體的源極和汲極中的另一者電連接於該第二電晶體的該閘極，其中，該第五電晶體的閘極電連接於該第六佈線，其中，該第六電晶體的源極和汲極中的一者電連接於該第三佈線，其中，該第六電晶體的源極和汲極中的另一者電連接於該第二電晶體的該閘極，其中，該第二佈線係配置成輸出信號，並且其中，該第六佈線係配置成供應時脈信號。
  2. 一種半導體裝置，包括：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、及電容元件，其中，該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、及該第六電晶體具有相同的導電性，其中，該第一電晶體的源極和汲極中的一者電連接於第一佈線，其中，該第一電晶體的源極和汲極中的另一者電連接於第二佈線，其中，該第二電晶體的源極和汲極中的一者電連接於 第三佈線，其中，該第二電晶體的源極和汲極中的另一者電連接於該第二佈線，其中，該第三電晶體的源極和汲極中的一者電連接於第四佈線，其中，該第三電晶體的源極和汲極中的另一者電連接於該第一電晶體的閘極，其中，該第三電晶體的閘極電連接於第五佈線，其中，該第四電晶體的源極和汲極中的一者電連接於該第三佈線，其中，該第四電晶體的源極和汲極中的另一者電連接於該第一電晶體的該閘極，其中，該第四電晶體的閘極電連接於該第二電晶體的閘極，其中，該第五電晶體的源極和汲極中的一者電連接於第六佈線，其中，該第五電晶體的源極和汲極中的另一者電連接於該第二電晶體的該閘極，其中，該第五電晶體的閘極電連接於該第六佈線，其中，該第六電晶體的源極和汲極中的一者電連接於該第三佈線，其中，該第六電晶體的源極和汲極中的另一者電連接於該第二電晶體的該閘極，其中，該第二佈線係配置成輸出信號， 其中，該第六佈線係配置成供應時脈信號，其中，該電容元件的第一電極電連接於該第二電晶體的該閘極，並且其中，該電容元件的第二電極電連接於該第三佈線。
  3. 如請求項1或2的半導體裝置，其中，供應至該第五佈線的電位和供應至該第六佈線的電位係反相的。
TW109117699A 2009-09-16 2010-09-15 半導體裝置及電子設備 TWI745983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-214848 2009-09-16
JP2009214848 2009-09-16

Publications (2)

Publication Number Publication Date
TW202038205A TW202038205A (zh) 2020-10-16
TWI745983B true TWI745983B (zh) 2021-11-11

Family

ID=43729899

Family Applications (11)

Application Number Title Priority Date Filing Date
TW104135835A TWI570690B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW111123562A TW202248982A (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW112109818A TWI814686B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW106133757A TWI661411B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW109117699A TWI745983B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW105138878A TWI608467B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW108108626A TWI696158B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW110140540A TWI771220B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW099131258A TWI518656B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW112132254A TWI876495B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW114105242A TWI904006B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW104135835A TWI570690B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW111123562A TW202248982A (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW112109818A TWI814686B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW106133757A TWI661411B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW105138878A TWI608467B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW108108626A TWI696158B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW110140540A TWI771220B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW099131258A TWI518656B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW112132254A TWI876495B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備
TW114105242A TWI904006B (zh) 2009-09-16 2010-09-15 半導體裝置及電子設備

Country Status (5)

Country Link
US (13) US8471620B2 (zh)
JP (11) JP5674392B2 (zh)
KR (10) KR101440809B1 (zh)
CN (1) CN102024410B (zh)
TW (11) TWI570690B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
KR101983976B1 (ko) 2011-05-13 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6013680B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6030334B2 (ja) 2011-05-20 2016-11-24 株式会社半導体エネルギー研究所 記憶装置
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US8610482B2 (en) * 2011-05-27 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Trimming circuit and method for driving trimming circuit
US8804344B2 (en) 2011-06-10 2014-08-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film
KR101868528B1 (ko) * 2011-07-05 2018-06-20 삼성디스플레이 주식회사 표시 패널
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
US9036766B2 (en) * 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI635501B (zh) 2012-07-20 2018-09-11 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
JP5966816B2 (ja) * 2012-09-26 2016-08-10 富士通株式会社 回路設計支援方法及び回路設計支援装置
JP2014085648A (ja) * 2012-10-26 2014-05-12 Japan Display Inc 表示装置及び駆動回路
US9246476B2 (en) * 2013-05-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit
WO2014208123A1 (ja) * 2013-06-28 2014-12-31 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
GB2515750B (en) * 2013-07-01 2017-11-15 Flexenable Ltd Supressing Leakage Currents in a Multi - TFT Device
US9424950B2 (en) * 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6097653B2 (ja) * 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
TWI521494B (zh) * 2014-01-06 2016-02-11 友達光電股份有限公司 顯示面板及其製作方法
TWI882810B (zh) 2014-02-21 2025-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9698170B2 (en) * 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
KR102290820B1 (ko) * 2014-12-31 2021-08-18 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 표시장치
KR102763376B1 (ko) 2017-11-02 2025-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN108389555B (zh) * 2018-02-06 2020-09-04 昆山龙腾光电股份有限公司 驱动电路和显示装置
CN108538244B (zh) * 2018-04-20 2020-04-24 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
TR201819062A1 (tr) 2018-12-11 2020-06-22 Arcelik As Ki̇r sensörüne sahi̇p bi̇r bulaşik maki̇nesi̇
US10614864B1 (en) 2019-05-13 2020-04-07 Winbond Electronics Corp. Buffer output circuit, driving method thereof and memory apparatus
CN111681700B (zh) 2020-06-24 2022-08-19 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法
WO2022043826A1 (ja) 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US12361891B2 (en) * 2021-12-22 2025-07-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method therefor, and display apparatus
KR102625976B1 (ko) * 2022-05-27 2024-01-16 숭실대학교 산학협력단 안정적으로 다중 주파수에서의 동작이 가능한 게이트 드라이버
WO2024241141A1 (ja) * 2023-05-19 2024-11-28 株式会社半導体エネルギー研究所 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155550A (ja) * 1998-10-21 2000-06-06 Lg Philips Lcd Co Ltd シフトレジスタ
TW200625261A (en) * 2004-10-01 2006-07-16 Samsung Electronics Co Ltd Shift register, gate driving circuit and display panel having the same, and method thereof
JP2007286266A (ja) * 2006-04-14 2007-11-01 Toshiba Matsushita Display Technology Co Ltd 表示駆動装置、平面表示装置及び表示駆動方法
TW200836150A (en) * 2006-09-29 2008-09-01 Semiconductor Energy Lab Display device

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671202B2 (ja) 1987-09-02 1994-09-07 株式会社日立製作所 液晶駆動装置
JPH0695073A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 液晶表示装置
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US5581209A (en) 1994-12-20 1996-12-03 Sgs-Thomson Microelectronics, Inc. Adjustable current source
US5793247A (en) 1994-12-16 1998-08-11 Sgs-Thomson Microelectronics, Inc. Constant current source with reduced sensitivity to supply voltage and process variation
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5568084A (en) 1994-12-16 1996-10-22 Sgs-Thomson Microelectronics, Inc. Circuit for providing a compensated bias voltage
EP0731403A3 (en) 1995-03-08 1997-07-23 Sgs Thomson Microelectronics Constant current source
US6046621A (en) * 1996-09-30 2000-04-04 Advanced Micro Devices, Inc. Differential signal generator with dynamic beta ratios
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
US6137339A (en) * 1997-08-28 2000-10-24 Lucent Technologies Inc. High voltage integrated CMOS driver circuit
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP2003347926A (ja) 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
AU2003240026A1 (en) * 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
TW558873B (en) * 2002-10-25 2003-10-21 Toppoly Optoelectronics Corp Voltage level shifter with pure p-type transistor
JP4344698B2 (ja) 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR100490623B1 (ko) 2003-02-24 2005-05-17 삼성에스디아이 주식회사 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
KR100551734B1 (ko) * 2003-05-21 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정구동장치의 행구동회로에 사용되는 쉬프트 레지스터
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP3962953B2 (ja) * 2003-12-26 2007-08-22 カシオ計算機株式会社 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
US7030678B1 (en) * 2004-02-11 2006-04-18 National Semiconductor Corporation Level shifter that provides high-speed operation between power domains that have a large voltage difference
JP2005251348A (ja) * 2004-03-08 2005-09-15 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法
KR20050091966A (ko) 2004-03-13 2005-09-16 박태희 오폐수 정화제 및 이를 이용한 오폐수의 정화방법
JP2005266178A (ja) * 2004-03-17 2005-09-29 Sharp Corp 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
KR101057891B1 (ko) 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR100697387B1 (ko) * 2004-09-03 2007-03-20 비오이 하이디스 테크놀로지 주식회사 액정표시장치용 쉬프트 레지스터
JP2006164477A (ja) 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
JP2006309893A (ja) * 2005-04-28 2006-11-09 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
CN101694766A (zh) * 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
EP2264690A1 (en) * 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
US7324123B2 (en) * 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR20070070703A (ko) 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 기판 건조 장치
KR101424794B1 (ko) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912000B2 (ja) 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912023B2 (ja) 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI313968B (en) * 2006-07-04 2009-08-21 Au Optronics Corp Vevel shifter circuit
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI347577B (en) 2006-09-01 2011-08-21 Au Optronics Corp Shift register with low stress
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI857906B (zh) 2006-09-29 2024-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP4990034B2 (ja) 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2008140490A (ja) 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5042077B2 (ja) 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
TWI360094B (en) 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
JP2008287134A (ja) * 2007-05-21 2008-11-27 Seiko Epson Corp パルス出力回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
EP2189988B1 (en) 2007-09-12 2012-12-12 Sharp Kabushiki Kaisha Shift register
CN101785065B (zh) 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
KR101341010B1 (ko) 2007-09-13 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
US7560972B1 (en) * 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
JP5125569B2 (ja) 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5136198B2 (ja) 2008-05-14 2013-02-06 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI642043B (zh) * 2009-09-10 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
TWI659523B (zh) * 2011-08-29 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置
US10071904B2 (en) * 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) * 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155550A (ja) * 1998-10-21 2000-06-06 Lg Philips Lcd Co Ltd シフトレジスタ
TW200625261A (en) * 2004-10-01 2006-07-16 Samsung Electronics Co Ltd Shift register, gate driving circuit and display panel having the same, and method thereof
JP2007286266A (ja) * 2006-04-14 2007-11-01 Toshiba Matsushita Display Technology Co Ltd 表示駆動装置、平面表示装置及び表示駆動方法
TW200836150A (en) * 2006-09-29 2008-09-01 Semiconductor Energy Lab Display device

Also Published As

Publication number Publication date
CN104240663A (zh) 2014-12-24
TW202524455A (zh) 2025-06-16
KR102099713B1 (ko) 2020-04-10
KR20180044861A (ko) 2018-05-03
US20180286343A1 (en) 2018-10-04
KR20210098426A (ko) 2021-08-10
KR20220066018A (ko) 2022-05-23
US20140117351A1 (en) 2014-05-01
KR102449668B1 (ko) 2022-09-29
TWI771220B (zh) 2022-07-11
JP2021193445A (ja) 2021-12-23
US9934747B2 (en) 2018-04-03
TW201810227A (zh) 2018-03-16
JP2024055904A (ja) 2024-04-19
US20190237035A1 (en) 2019-08-01
US20250157432A1 (en) 2025-05-15
US20240371339A1 (en) 2024-11-07
JP2018063747A (ja) 2018-04-19
US20160293129A1 (en) 2016-10-06
TWI814686B (zh) 2023-09-01
JP2020160453A (ja) 2020-10-01
TWI876495B (zh) 2025-03-11
TW201719612A (zh) 2017-06-01
JP2023121778A (ja) 2023-08-31
JP7441364B2 (ja) 2024-02-29
US20130278325A1 (en) 2013-10-24
US9830878B2 (en) 2017-11-28
TWI608467B (zh) 2017-12-11
KR20110030388A (ko) 2011-03-23
TW202038205A (zh) 2020-10-16
JP6921275B2 (ja) 2021-08-18
KR102034075B1 (ko) 2019-10-18
CN102024410A (zh) 2011-04-20
TW201129958A (en) 2011-09-01
TW202329067A (zh) 2023-07-16
US10446103B2 (en) 2019-10-15
US10902814B2 (en) 2021-01-26
US12400617B2 (en) 2025-08-26
TW202248982A (zh) 2022-12-16
US10181304B2 (en) 2019-01-15
CN102024410B (zh) 2014-10-22
TWI570690B (zh) 2017-02-11
TW201941178A (zh) 2019-10-16
US9368519B2 (en) 2016-06-14
JP5674392B2 (ja) 2015-02-25
KR102361978B1 (ko) 2022-02-14
US8624656B2 (en) 2014-01-07
TWI904006B (zh) 2025-11-01
KR101440809B1 (ko) 2014-09-17
JP5885823B2 (ja) 2016-03-16
JP2016139454A (ja) 2016-08-04
KR20220136970A (ko) 2022-10-11
KR20140053078A (ko) 2014-05-07
KR20220020323A (ko) 2022-02-18
JP6483788B2 (ja) 2019-03-13
KR102288621B1 (ko) 2021-08-10
TWI518656B (zh) 2016-01-21
US20200111436A1 (en) 2020-04-09
TW202427428A (zh) 2024-07-01
TWI661411B (zh) 2019-06-01
JP7300046B2 (ja) 2023-06-28
TWI696158B (zh) 2020-06-11
US20170229086A1 (en) 2017-08-10
KR101732644B1 (ko) 2017-05-04
KR20200037184A (ko) 2020-04-08
KR101852559B1 (ko) 2018-04-27
TW202226192A (zh) 2022-07-01
TW201604857A (zh) 2016-02-01
KR20170052543A (ko) 2017-05-12
JP2022169539A (ja) 2022-11-09
US8872572B2 (en) 2014-10-28
JP2019124945A (ja) 2019-07-25
US8471620B2 (en) 2013-06-25
US20210233484A1 (en) 2021-07-29
US20110063014A1 (en) 2011-03-17
US11545105B2 (en) 2023-01-03
US11984093B2 (en) 2024-05-14
US20230215396A1 (en) 2023-07-06
US20150041807A1 (en) 2015-02-12
KR20190118544A (ko) 2019-10-18
JP2025090722A (ja) 2025-06-17
JP2015130665A (ja) 2015-07-16
JP2011087286A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
TWI745983B (zh) 半導體裝置及電子設備