[go: up one dir, main page]

TWI745401B - 半導體系統級封裝、及車載半導體系統級封裝 - Google Patents

半導體系統級封裝、及車載半導體系統級封裝 Download PDF

Info

Publication number
TWI745401B
TWI745401B TW106124050A TW106124050A TWI745401B TW I745401 B TWI745401 B TW I745401B TW 106124050 A TW106124050 A TW 106124050A TW 106124050 A TW106124050 A TW 106124050A TW I745401 B TWI745401 B TW I745401B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
semiconductor integrated
package
substrate
package substrate
Prior art date
Application number
TW106124050A
Other languages
English (en)
Other versions
TW201826449A (zh
Inventor
別井隆文
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201826449A publication Critical patent/TW201826449A/zh
Application granted granted Critical
Publication of TWI745401B publication Critical patent/TWI745401B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H10W70/611—
    • H10W70/65—
    • H10W70/695—
    • H10W72/00—
    • H10W72/20—
    • H10W90/401—
    • H10W90/701—
    • H10W74/15—
    • H10W90/724—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明之課題在於抑制於高溫環境與低溫環境反覆之情形時之焊料球斷裂。
半導體裝置10具有半導體積體電路20及基板11。半導體積體電路20例如為半導體晶片。半導體積體電路20與基板11之熱膨脹係數不同。基板11於與半導體積體電路20之搭載面為相反側之面具有複數個焊料球12。基板11於與半導體積體電路20之周緣中之至少一邊對應之部位不具有焊料球12。

Description

半導體系統級封裝、及車載半導體系統級封裝
本發明係關於一種半導體裝置、系統級封裝、及車載用系統級封裝，尤其係關於一種於具有用於焊料球之電極之基板搭載積體電路而成之半導體裝置、系統級封裝、及車載用系統級封裝。
專利文獻1中揭示一種具有搭載於印刷配線基板上之半導體封裝之半導體裝置。於專利文獻1中，半導體封裝具有包含複數個焊料球之焊料球群。焊料球將半導體封裝內之半導體元件與印刷配線基板電性連接。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-196874號公報
但是，於專利文獻1所記載之半導體裝置中，存在如下問題，即，於高溫環境與低溫環境反覆之情形時，於特定部位焊料球容易斷裂，而可靠性欠缺。
其他課題與新穎之特徵當根據本說明書之記述及隨附圖式而變得明 確。
根據一實施形態，半導體裝置係於具有用於焊料球之電極之基板搭載半導體積體電路而成者，且係於與半導體積體電路之周緣中之至少一邊對應之部位不具有用於焊料球之電極者。
根據另一實施形態，半導體系統級封裝係於具有用於焊料球之電極之封裝基板搭載半導體積體電路而成者，且係於與半導體積體電路之周緣中之至少一邊對應之部位不具有用於焊料球之電極者。
根據又一實施形態，車載半導體系統級封裝係於具有用於焊料球之電極之封裝基板搭載被輸入感測器資訊之半導體積體電路及記憶體元件而成者，且係於與半導體積體電路之周緣中之至少一邊對應之部位不具有用於焊料球之電極者。
根據上述一實施形態及其他實施形態，可獲得即便高溫環境與低溫環境反覆，焊料球亦不易產生斷裂而可靠性較高的半導體裝置、系統級封裝、及車載用系統。
10:半導體裝置
11:基板
12:焊料球
20:半導體積體電路
50:車輛
60:盒
100:半導體系統級封裝
100a:SiP
100b:SiP
101:封裝基板
102:積體電路
102a:積體電路
103:DRAM
104:快閃記憶體
105:遠邊
106:與遠邊對應之區域
107:被動元件
108:感測器
109:相機
111:焊料球
113:焊料球(虛設端子)
121:基板
122:半導體晶片
200:系統板
302:底部填充樹脂
500:SiP
501:封裝基板
502:半導體積體電路
503:記憶體元件
504:被動元件
505:遠邊
511:焊料球
600:基板
602:底部填充樹脂
C:中心
圖1係表示實施形態1之半導體裝置之俯視圖。
圖2係表示圖1之A-A剖面之剖視圖。
圖3係表示半導體積體電路之配置之另一例之俯視圖。
圖4係表示實施形態2之SiP中之構成要素之配置例之圖。
圖5係表示SiP之功能區塊圖。
圖6係表示搭載SiP之車輛之圖。
圖7係表示實施形態2之SiP之俯視圖。
圖8係表示實施形態2之SiP之剖視圖。
圖9係表示實施形態3之SiP之俯視圖。
圖10係表示實施形態3之SiP之剖視圖。
圖11係表示變化例之SiP之俯視圖。
圖12係表示另一變化例之SiP之剖視圖。
圖13係表示搭載於基板上之SiP之剖視圖。
於說明實施形態之前，對想到實施形態之經過進行說明。圖13係搭載於基板上之SiP(System In Package，系統級封裝)之剖視圖。SiP例如係將複數個晶粒、晶片(半導體積體電路)密封於1個封裝而成者。SiP500具有封裝基板501、半導體積體電路502、記憶體元件503、及電容器等被動元件504。半導體積體電路502及記憶體元件503例如覆晶安裝於封裝基板501上。被動元件504例如焊接於封裝基板501。
於SiP500中，封裝基板501由樹脂材料形成。半導體積體電路502例如為裸晶，且為以Si為原材料之半導體元件。記憶體元件503係構成為包含樹脂基板之封裝。設為封裝基板501之熱膨脹係數與半導體積體電路502之熱膨脹係數不同，且封裝基板501之熱膨脹係數與記憶體元件503之熱膨脹係數大致相同。
封裝基板501係於與搭載半導體積體電路502及記憶體元件503等之面為相反側之面具有複數個焊料球511。複數個焊料球511以特定週期性地配置於封裝基板501之整面，或者圍繞周邊而配置。封裝基板501覆晶安裝於系統板或母板等基板600上。基板600與封裝基板501同樣地由樹脂材 料形成。封裝基板501與基板600之間以底部填充樹脂602密封。
本發明者對如圖13所示般將SiP500二次安裝於基板600而成者進行了溫度循環試驗。此處，溫度循環試驗係將試驗品置於依序變化為低溫及高溫之環境且施加特定循環數之應力之環境試驗。經溫度循環試驗之結果，確認配置於半導體積體電路502之周緣之正下方之焊料球容易產生斷裂。認為焊料球之斷裂係由於在與半導體積體電路502之端部對應之部位受到由與封裝基板501之熱膨脹量之差所引起之應力而產生。
焊料球之斷裂係於矩形狀之半導體積體電路502之4邊中、尤其是距離封裝基板600之中心最遠之邊(遠邊)505之正下方產生。具體而言，於圖13中，由虛線包圍之半導體積體電路502之遠邊505之正下方的焊料球511最容易斷裂。若焊料球511斷裂，會發生接觸不良或開路不良等，而妨礙SiP500之正常動作。此種問題不限於SiP500，亦同樣地發生於基板上搭載有熱膨脹係數與其不同之半導體積體電路之半導體裝置。
以下，一面參照圖式，一面對應用上述解決問題之技術手段之實施形態進行詳細說明。為了使說明明確化，以下之記載及圖式適當進行省略及簡化。於各圖式中，對相同要素標註相同符號，且視需要省略重複說明。
於以下實施形態中，為了方便起見，必要時分割為複數個部分或實施形態而進行說明，但除了特別明示之情形以外，該等並非相互無關者，有一者為另一者之一部分或全部之變化例、應用例、詳細說明、或補充說明等之關係。又，於以下實施形態中，於言及要素之數等(包含個數、數值、量、範圍等)之情形時，除了特別明示之情形及理論上明確地限定為特定數之情形等以外，並不限定為該特定數，可為特定數以上，亦可為特 定數以下。
進而，於以下實施形態中，其構成要素除了特別明示之情形及理論上明確認為必需之情形等以外，未必為必需。同樣地，於以下實施形態中，言及構成要素等之形狀、或位置關係等時，除了特別明示之情形及理論上明確認為與其相左之情形等以外，包含實質上與該形狀等近似或類似者等。對於上述數等(包含個數、數值、量、範圍等)亦同。
[實施形態1]
圖1係表示實施形態1之半導體裝置之俯視圖。半導體裝置10具有基板11、半導體積體電路20、及複數個焊料球12。半導體裝置10例如為BGA(Ball Grid Array，球柵陣列)封裝形狀之半導體裝置。半導體積體電路(以下，亦簡稱為積體電路)20搭載於基板11之一面側。基板11於與搭載積體電路20之面為相反側之面具有複數個BGA端子(焊料球)12。圖1所示之平面係自與搭載積體電路20之面相反之側觀察基板11所得者。於圖1中，搭載積體電路20之位置(其周緣)以虛線表示。
圖2係表示圖1之A-A剖面之剖視圖。積體電路20例如係以Si為原材料之半導體元件(半導體晶片)。積體電路20例如係使用焊料凸塊而覆晶安裝於基板11上。積體電路20之搭載方法(與基板11之連接方法)並無特別限定，積體電路20可使用打線接合等方法與基板11連接。基板11例如由樹脂材料形成。半導體裝置10二次安裝於由樹脂材料形成之系統板或母板等另一基板上。
此處，基板11之熱膨脹係數為7×10-6/K~9×10-6/K左右。另一方面，積體電路20之熱膨脹係數為3×10-6/K~3.8×10-6/K左右。如此，於半導體裝置10中，基板11之熱膨脹係數與積體電路20之熱膨脹係數不同。若於 高溫環境與低溫環境反覆之環境下使用此種半導體裝置10，則因熱膨脹係數之差而對基板11施加應力。該應力於積體電路20之周緣所處之部位最強。
於本實施形態中，如圖2所示，於與積體電路20之周緣所處之部位隔著基板11對向之部位，未配置焊料球12。換言之，基板11係於與搭載積體電路20之側之面為相反側之面中與積體電路20之周緣對應之部位不具有焊料球12。於本實施形態中，尤其是，如圖1所示，基板11於與矩形狀之積體電路20之4邊對應之部位不具有焊料球12。
一般而言，焊料球12係具有某種規則性地配置於基板11之一側之面。例如，焊料球12以特定間距於沿著基板11之一邊之方向、及沿著與該邊正交之另一邊之方向上整面地排列。於本實施形態中，於與積體電路20之周緣對應之部分，該規則性打亂，而不配置焊料球12。即，即便為若依照規則性配置焊料球12則要配置焊料球12之位置，只要該位置為與積體電路20之周緣對應之位置，則不設置焊料球12。於圖1中，於與積體電路20之周緣對應之部分，去除1行量或1列量之焊料球，於基板11設置有不存在焊料球12之部位。
[總結]
於本實施形態中，基板11係於與積體電路20之周緣對應之部位不具有用於半導體裝置10之二次安裝之焊料球12。若於半導體裝置10中整面地形成有焊料球12，則於將該半導體裝置二次安裝於另一樹脂基板，且高溫環境與低溫環境反覆之情形時，會對基板11之與積體電路20之周緣對應之部位施加較強之應力。由此，存在於基板11之與積體電路20之周緣對應之部位之焊料球12容易產生斷裂。於本實施形態中，於基板11中焊料球 12容易產生斷裂之部位不具有焊料球12。因此，即便於將本實施形態之半導體裝置10二次安裝於樹脂基板之情形時，亦可抑制樹脂基板與半導體裝置10之間之開路不良或接觸不良。
[變化例]
再者，圖1表示基板11之中心與積體電路20之中心一致之例，但基板11上之積體電路20之配置並不限定於此。圖3表示積體電路20之配置之另一例。於該例中，基板11之中心與積體電路20之中心偏移(偏心)。於此種情形時，藉由與上述同樣地避開與積體電路20之周緣對應之部位配置焊料球12，亦可獲得與上述同樣之效果。
於上述實施形態中，設為於與積體電路20之所有4邊對應之部位不設置焊料球12，但並不限定於此。基板11於與積體電路20之周緣中之至少一邊對應之部位不具有焊料球12即可。於與積體電路20之周緣對應之部位亦具有焊料球12之情形時，對存在於與積體電路20之周緣中距基板11之中心之距離較遠者對應之部位的焊料球12施加最大之應力。尤其是，於如圖3所示之偏心配置中，於與積體電路20之周緣中從基板11之中心來看為最遠之邊對應之部位不具有焊料球12即可。
[實施形態2]
繼而，對實施形態2進行說明。於本實施形態中，半導體裝置構成為SiP(System In Package)模組(半導體系統級封裝)。SiP具有至少1個半導體積體電路、及搭載至少1個半導體元件之封裝基板。封裝基板於與搭載至少1個半導體積體電路之面為相反側之面具有複數個焊料球。於本實施形態中，封裝基板係於與至少1個半導體積體電路中之至少1個半導體積體電路之周緣中之至少一邊對應之部位不具有焊料球。
圖4表示實施形態2之SiP中之構成要素之配置例。SiP100具有積體電路102、複數個DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)元件103、快閃記憶體104、及複數個被動元件107。於SiP100中，包含積體電路102在內之複數個構成要素搭載於封裝基板101上。
積體電路102例如為半導體晶片。DRAM103及快閃記憶體104分別為構成為經模塑之BGA封裝之記憶體元件。被動元件107例如為由較積體電路102等小之零件構成之電容器或電阻等被動零件。SiP100係作為構成要素之積體電路102、DRAM103、快閃記憶體104、及被動元件107連接於封裝基板101表面之存在於同一平面上之金屬端子而成的平置構造之SiP。封裝基板101於與搭載積體電路102等之面為相反側之面具有未圖示之複數個焊料球。一般而言，焊料球配置於封裝基板101之整面或者圍繞周邊而配置。
圖5係SiP100之功能區塊圖。積體電路102包含處理器等，實施基於自至少1個車載感測器輸入之感測器資訊之處理。積體電路102例如基於自速度感測器、雷達、或加速度感測器等感測器108輸入之資訊、及自相機(影像感測器)109輸入之資訊，實施感測器資料處理、動畫識別處理、或安全駕駛支援系統控制處理等。
DRAM103係由積體電路102使用之揮發性記憶體。積體電路102於DRAM103中記憶例如處理資料、圖像資料、或控制資料。快閃記憶體104係儲存有積體電路102之程式之非揮發性記憶體。積體電路102根據自快閃記憶體104讀取之程式，實施各種處理或控制。快閃記憶體104並非必須包含於SiP100，積體電路102亦可自SiP100外部之記憶體讀取並執行程式。
圖6表示搭載SiP100之車輛。SiP100搭載於另一基板(系統板)200，並收容於例如盒60中。於車輛50中，盒60配置於例如儀錶板中、駕駛座等座位之下方、或後部座位之下方等。
此處，車輛50之內部會有白天變得高溫、夜間變得低溫之情形。又，有夏季車輛50內部成為非常高之溫度、而冬季車輛50內部成為非常低之溫度之情形。要求SiP100具有於該等變化之溫度環境下長期正常動作之性能。例如，要求SiP100具有於周圍環境溫度為-40℃~85℃之溫度範圍內正常動作之性能。若亦考慮於日本國外使用，則亦有可正常動作之溫度範圍擴大之可能性。
SiP100有尤其於車載用途中用以實施與車輛50之控制等相關之重要處理或控制之情況。因此，針對車載用途之SiP100，尤其以安全駕駛支援系統為中心，要求比通常之系統級封裝所要求之可靠性更高之長期可靠性。若SiP100之焊料球產生斷裂，則對車輛之控制造成障礙，會對車輛50之駕駛者或同乘者、或周圍車輛之搭乘者及行人等產生生命危險。本實施形態提供一種尤其於環境溫度變化劇烈之車載用途中能夠提高SiP100之可靠性之構造。
圖7係SiP100之俯視圖。圖7所示之平面係自與搭載積體電路102等之面相反之側觀察封裝基板101者。於圖7中，搭載積體電路102、DRAM103、快閃記憶體104、及被動元件107之位置(其周緣)以虛線示出。封裝基板101於與搭載積體電路102等之面為相反側之面具有複數個焊料球111。
焊料球111以圍繞封裝基板101之中心C之方式沿著封裝基板101之周緣排列。於本實施形態中，焊料球111以雙重地圍繞封裝基板101之中心C 之方式，於沿著封裝基板101之一邊之方向、及沿著與其正交之另一邊之方向上排列。封裝基板101於內側之焊料球(群)與外側之焊料球(群)之間，具有未形成焊料球111之部分。
於平置型SiP中，就零件之配置效率及配線性、半導體元件之設計性、或覆晶零件之搭載性而言，大多將積體電路102設為偏心配置，即封裝基板101之中心C與積體電路102之中心不一致之配置。又，由於在封裝基板101搭載多個零件，故而封裝(基板)尺寸大於通常之FCBGA(Flip Chip Ball Grid Array，覆晶球柵陣列)。由於封裝尺寸較大，故而因熱膨脹係數之差異引起之積體電路102及封裝基板101之變化之差亦變大。因此，於本實施形態中，以與積體電路102之從封裝基板101之中心C來看為最遠之邊(遠邊)105對應之區域106與未形成焊料球111之部分重疊之方式，配置積體電路102。
圖8係SiP100之剖視圖。再者，於圖8中，零件配置等與圖7局部不同。SiP100覆晶安裝於系統板200上。又，系統板200與SiP100之間以底部填充樹脂302密封。如圖8所示，於本實施形態之SiP100中，於封裝基板101之與積體電路102之遠邊105對應之區域106(參照圖7)，不存在焊料球111。換言之，封裝基板101於與積體電路102之周緣中距離封裝基板101之中心最遠之邊對應之區域106不具有焊料球111。
再者，DRAM103或快閃記憶體104構成為BGA封裝，具有於樹脂基板搭載半導體元件而成之構造。因此，於DRAM103及快閃記憶體與封裝基板101，熱膨脹係數之差較小。因此，即便於DRAM103或快閃記憶體104之周緣之正下方存在焊料球111，亦不會特別成為問題。又，由於被動元件107尺寸較小，而應力較小，故而不會產生焊料球111斷裂之問 題。
於本實施形態中，封裝基板101於與積體電路102之周緣之內側對應之部位不具有焊料球111(參照圖7及圖8)。封裝基板101於積體電路102之周緣之外側，靠近周緣具有焊料球111。換言之，從與積體電路102之周緣對應之部位來看，存在於朝向封裝基板101之中心C側之方向之最近之焊料球111和與周緣對應之部位之間的距離較存在於與朝向中心C側為相反側之方向之最近之焊料球111和與周緣對應之部位之間的距離長。
如上所述，於與積體電路102之周緣之內側對應之部位不設置焊料球111之原因在於，若封裝基板101與積體電路102密接，則於該部分應力變得最大。另一方面，由於在與積體電路102之周緣之外側對應之部位應力不那麼大，故而即便焊料球111靠近與積體電路102之周緣對應之部位，亦不易產生焊料球111之斷裂。
一般而言，於圖7所示之平面內，積體電路102與焊料球111之距離越短，則越能夠縮短封裝基板101上之端子與積體電路102之連接圖案路徑。又，連接圖案路徑越短，則越能夠將阻抗(電阻值、及電感值)抑制得較低。靠近積體電路102之周緣之外側之焊料球111可用作欲將阻抗抑制得較低之用於核心電源、高速IO(Input Output，輸入輸出)電源、或接地電源等之電極。
[總結]
於本實施形態中，於包含積體電路102之SiP100，封裝基板101於與積體電路102之周緣中距離封裝基板101之中心C最遠之邊對應之區域106不具有焊料球111。藉由採用此種構成，與實施形態1同樣地，有如下效果：即便於封裝基板101與搭載於其之積體電路102熱膨脹係數存在差之 情形時，亦可藉由不於與積體電路102之周緣對應之部位設置焊料球111，而簡單地抑制開路不良等。因此，於本實施形態中，可於車載用途之SiP100實現長期使用之情形時之可靠性提高。
又，於本實施形態中，不於與矩形狀之積體電路102之4邊中距離封裝基板101之中心C最遠之邊對應之部位設置焊料球111。於該情形時，配置於未設置焊料球111之部位者可為積體電路102之4邊中之1邊，因此，與例如設為於所有4邊不設置焊料球111之構造之情形相比，對焊料球111之配置之限制較小。於對焊料球111配置之限制較少之情形時，可提高如下步驟之作業性(製造製及良率)：為了確保搭載SiP100之系統板200之配線性(成本及電氣特性)、或可靠度，而於SiP100與系統板200之間注入底部填充樹脂302。
[實施形態3]
繼而，對實施形態3進行說明。圖9係自與搭載積體電路之面相反之側觀察實施形態3之SiP所得的俯視圖。本實施形態之系統級封裝中之構成要素之配置設為與圖4所示者相同。於本實施形態中，不對具有特定規則性地排列之焊料球111中與對應於積體電路102之遠邊105之區域106重疊之部分配置焊料球111。其他部分可與實施形態2相同。
於實施形態2中，使積體電路102之遠邊105、與未形成焊料球111之部位一致。然而，亦存在如下情形，即，根據與系統板200之連接情況、或SiP100上之配線情況，無法使原本未形成焊料球111之部位與對應於積體電路102之遠邊105之區域106一致。於本實施形態中，如圖9所示，即便於若依照特定之規則性則要形成焊料球111之位置，當該位置與對應於積體電路102之遠邊105之區域106重疊時，亦不配置焊料球111。
圖10係本實施形態之SiP100之剖視圖。SiP100覆晶安裝於系統板200上。又，系統板200與SiP100之間利用底部填充樹脂302密封。該等方面與實施形態7相同。如圖10所示，於本實施形態之SiP100中，於封裝基板101之與積體電路102之遠邊105對應之區域106，不存在若依照規則性則應形成之焊料球111。因此，於本實施形態中，封裝基板101於與積體電路102之周緣中距離封裝基板101之中心最遠之邊對應之區域106亦不具有焊料球111。
[總結]
於本實施形態之SiP100中，封裝基板101於與積體電路102之遠邊105對應之區域106亦不具有焊料球111，藉此，可獲得與實施形態2相同之效果。又，於本實施形態中，封裝基板101亦於積體電路102之遠邊105之內側不具有焊料球111，而靠近外側具有焊料球111。尤其是，連接積體電路102附近之焊料球111之路徑較短，而可期待良好之電氣特性，故而較為重要，且可將不配置之焊料球111抑制為必要最小限度之優點較大。
[變化例]
圖11係自與搭載積體電路之面相反之側觀察變化例之SiP所得之俯視圖。圖11所示之俯視圖係將圖9中之與半導體積體電路102之遠邊105對應之區域106附近擴大所得者。變化例之SiP100a係如下構成：於圖9所示之SiP100中，於與半導體積體電路102之遠邊105對應之區域106追加有用作虛設端子之焊料球113。
虛設端子例如用作即便斷裂而對實際動作之影響亦較小之端子。虛設端子例如包括測試端子、NC(non-connect，非連接)端子、存在多個之接地端子之一部分。藉由使用此種虛設端子，將SiP100a二次安裝於系統 板200時，可將注入至SiP100a與系統板200之間之底部填充樹脂302(參照圖10等)整流化。與此相反，為了整流化，亦可設為去除焊料球111之構成。
於實施形態3中，如圖9所示，焊料球111將與積體電路102之遠邊105對應之區域106除外，以圍繞封裝基板101之中心C之方式沿封裝基板101之周緣排列，但焊料球111之配置並不限定於此。亦可代替此種配置，而焊料球111將與積體電路102之遠邊105對應之區域106除外配置於封裝基板101之整面。
於實施形態2及實施形態3中，設為封裝基板101僅於與積體電路102之周緣中之遠邊105對應之區域106選擇性地不具有焊料球111，但並不限定於此。於實施形態2及實施形態3中，封裝基板101亦只要於與積體電路102之周緣中之至少一部分對應之部位不具有焊料球111即可。於實施形態2及實施形態3中，亦可與實施形態1同樣地，設為封裝基板101於與矩形狀之積體電路102之所有4邊對應之部位不具有焊料球111。
於上述各實施形態中，對封裝基板101具有焊料球111之例進行了說明，但並不限定於此。封裝基板101只要具有用於焊料球111之電極即可，無須具有焊料球111本身。
於實施形態2及實施形態3中，主要對積體電路102(例如參照圖8)為半導體晶片之例進行了說明，但積體電路102只要其熱膨脹係數與封裝基板101及搭載SiP100之系統板200之熱膨脹係數不同即可，並不限定於為半導體晶片本身之情形。圖12係表示另一變化例之SiP之剖視圖。於變化例之SiP100b，與圖10所示之實施形態3之SiP100同樣地，於與半導體積體電路102之遠邊105對應之區域106(參照圖9)中去除焊料球111。
於上述另一變化例之SiP100b中，積體電路102a具有基板121及半導體元件(半導體晶片)122。基板121為搭載半導體晶片122之基板。基板121例如包含陶瓷基板，基板121之熱膨脹率與封裝基板101之熱膨脹係數不同。於此種情形時，亦可藉由封裝基板101於與積體電路102a之周緣對應之部位不具有焊料球111，而抑制因熱膨脹係數之差引起之焊料球111之斷裂。關於實施形態1中使用之半導體積體電路20(例如參照圖2)亦同樣地，半導體積體電路20亦可包括半導體元件、及搭載該半導體元件之另一基板。
實施形態1之半導體裝置可應用於車載用途、或產業用途。實施形態2及實施形態3之系統級封裝均可應用於長期可靠性(主要溫度循環)且面向高速之解決方案，例如可用於以車載用途資訊機器為目標之製品。又，實施形態2及實施形態3之系統級封裝亦可應用於產業用途。
以上，基於實施形態對本發明者所完成之發明進行了具體說明，但本發明並不限定於已敍述之實施形態，當然可於不脫離其主旨之範圍內進行各種變更。
10:半導體裝置
11:基板
12:焊料球
20:半導體積體電路

Claims (8)

  1. 一種半導體系統級封裝，其具有：複數個半導體積體電路，其包含第1半導體積體電路及第2半導體積體電路；及封裝基板，其包括搭載上述複數個半導體積體電路之第1面；其中上述第1半導體積體電路之熱膨脹係數與上述封裝基板之熱膨脹係數不同，上述第2半導體積體電路之熱膨脹係數小於上述第1半導體積體電路之上述熱膨脹係數，上述封裝基板係於與搭載上述複數個半導體積體電路之上述第1面為相反側之第2面具有用於複數個焊料球之複數個電極，上述封裝基板係於與上述第1半導體積體電路之周緣中的至少一邊之長度對應之部位不具有用於上述複數個焊料球之上述複數個電極，且上述封裝基板係於與上述第2半導體積體電路之周緣中的每一邊對應之部位具有用於上述複數個焊料球之上述複數個電極。
  2. 如請求項1之半導體系統級封裝，其中上述封裝基板係於與上述第1半導體積體電路之上述周緣中的距離上述封裝基板之中心最遠之上述至少一邊之上述長度對應之部位不具有用於上述複數個焊料球之上述複數個電極。
  3. 如請求項1之半導體系統級封裝，其中從與上述半導體積體電路之上 述周緣對應之部位來看，存在於朝向上述封裝基板之中心側之方向之最近上述中心之用於上述焊料球之上述電極和與上述第1半導體積體電路之上述周緣對應之部位之間的距離，較存在於朝向與上述封裝基板之上述中心側為相反側之方向之最近之用於上述焊料球之上述電極和與上述第1半導體積體電路之上述周緣對應之上述部位之間的距離更長。
  4. 如請求項1之半導體系統級封裝，其中用於上述複數個焊料球之上述複數個電極除了與上述第1半導體積體電路之上述周緣中之上述至少一邊之上述長度對應之上述部位外，以圍繞上述封裝基板之上述中心之方式沿著上述封裝基板之周緣排列。
  5. 如請求項1之半導體系統級封裝，其中用於上述複數個焊料球之上述複數個電極除了與上述第1半導體積體電路之上述周緣中之上述至少一邊之上述長度對應之上述部位外，配置於上述封裝基板之整面。
  6. 一種半導體系統級封裝，其具有：複數個半導體積體電路，其包含第1半導體積體電路及第2半導體積體電路；及封裝基板，其包括搭載上述複數個半導體積體電路之第1面；其中上述第1半導體積體電路之熱膨脹係數與上述封裝基板之熱膨脹係數不同，上述第2半導體積體電路之熱膨脹係數小於上述第1半導體積體電路之上述熱膨脹係數， 上述封裝基板係於與搭載上述複數個半導體積體電路之上述第1面為相反側之第2面具有用於複數個焊料球之複數個電極，上述封裝基板係於與上述第1半導體積體電路之周緣中的至少一邊之複數個角對應之位置更具有用作複數個虛設端子之用於上述複數個焊料球之上述複數個電極，上述封裝基板係於與上述複數個角以外之上述第1半導體積體電路之上述周緣中的上述至少一邊之長度對應之部位不具有用於上述複數個焊料球之上述複數個電極，且上述封裝基板係於與上述第2半導體積體電路之周緣中的每一邊對應之部位具有用於上述複數個焊料球之上述複數個電極。
  7. 一種車載半導體系統級封裝，其具有：半導體積體電路，其自至少1個車載感測器接收感測器資訊；至少1個記憶體元件，其由上述半導體積體電路使用；及封裝基板，其包含搭載上述半導體積體電路及上述至少1個記憶體元件之第1面；且上述半導體積體電路之熱膨脹係數與上述封裝基板之熱膨脹係數不同，上述封裝基板係於與搭載上述半導體積體電路及上述至少1個記憶體元件之上述第1面為相反側之第2面具有用於複數個焊料球之複數個電極，上述封裝基板係於與上述半導體積體電路之周緣中之至少一邊之長度對應之部位不具有用於上述複數個焊料球之上述複數個電極。
  8. 如請求項7之車載半導體系統級封裝，其中上述至少1個記憶體元件之熱膨脹係數小於上述半導體積體電路之上述熱膨脹係數，且上述封裝基板係於與上述至少1個記憶體元件之周緣中的每一邊對應之部位具有用於上述複數個焊料球之上述複數個電極。
TW106124050A 2016-09-27 2017-07-19 半導體系統級封裝、及車載半導體系統級封裝 TWI745401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-188185 2016-09-27
JP2016188185A JP2018056228A (ja) 2016-09-27 2016-09-27 半導体装置、システムインパッケージ、及び車載用システムインパッケージ

Publications (2)

Publication Number Publication Date
TW201826449A TW201826449A (zh) 2018-07-16
TWI745401B true TWI745401B (zh) 2021-11-11

Family

ID=59858613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124050A TWI745401B (zh) 2016-09-27 2017-07-19 半導體系統級封裝、及車載半導體系統級封裝

Country Status (5)

Country Link
US (1) US10249560B2 (zh)
EP (1) EP3309828B1 (zh)
JP (1) JP2018056228A (zh)
CN (1) CN107872924A (zh)
TW (1) TWI745401B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템
WO2020183802A1 (ja) * 2019-03-08 2020-09-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US20060192282A1 (en) * 2005-02-25 2006-08-31 Motoo Suwa Semiconductor device
US20110006433A1 (en) * 2008-03-17 2011-01-13 Yoshifumi Kanetaka Electronic device and manufacturing method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JPH1124099A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
WO1999065681A1 (en) * 1998-06-18 1999-12-23 Kline & Walker, Llc Automated devices to control equipment and machines with remote control and accountability worldwide
WO2005088317A1 (de) * 2004-03-16 2005-09-22 Continental Teves Ag & Co.Ohg Sensoranordnung
JP4738996B2 (ja) 2004-12-13 2011-08-03 キヤノン株式会社 半導体装置
DE102006032073B4 (de) 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
JP4871164B2 (ja) * 2007-02-21 2012-02-08 富士通株式会社 半導体集積回路
JP2010056162A (ja) 2008-08-26 2010-03-11 Fujitsu Ltd 半導体装置および回路基板組立体
TW201142998A (en) * 2010-05-24 2011-12-01 Mediatek Inc System-in-package
WO2015111542A1 (ja) * 2014-01-27 2015-07-30 富士フイルム株式会社 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
US10805561B2 (en) * 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US20060192282A1 (en) * 2005-02-25 2006-08-31 Motoo Suwa Semiconductor device
US20110006433A1 (en) * 2008-03-17 2011-01-13 Yoshifumi Kanetaka Electronic device and manufacturing method therefor

Also Published As

Publication number Publication date
US10249560B2 (en) 2019-04-02
EP3309828B1 (en) 2021-07-07
JP2018056228A (ja) 2018-04-05
CN107872924A (zh) 2018-04-03
EP3309828A2 (en) 2018-04-18
TW201826449A (zh) 2018-07-16
US20180090424A1 (en) 2018-03-29
EP3309828A3 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
KR100933201B1 (ko) 반도체장치 및 그 제조방법
US20130161836A1 (en) Semiconductor package having interposer comprising a plurality of segments
US20140084416A1 (en) Stacked Package and Method of Manufacturing the Same
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
US20190189601A1 (en) Electronic device and electronic equipment
TWI745401B (zh) 半導體系統級封裝、及車載半導體系統級封裝
US9478525B2 (en) Semiconductor device
US20100237491A1 (en) Semiconductor package with reduced internal stress
JP4951276B2 (ja) 半導体チップおよび半導体装置
US20090008799A1 (en) Dual mirror chips, wafer including the dual mirror chips, multi-chip packages, methods of fabricating the dual mirror chip, the wafer, and multichip packages, and a method for testing the dual mirror chips
US20110233772A1 (en) Semiconductor element and semiconductor device using the same
KR100802487B1 (ko) 반도체 장치
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
US10952327B2 (en) Semiconductor module
KR100612783B1 (ko) 반도체 장치
JP2006253519A (ja) 半導体装置
CN103354226A (zh) 堆叠封装器件
US20240395658A1 (en) Semiconductor device and manufacturing method of semiconductor device
US8089164B2 (en) Substrate having optional circuits and structure of flip chip bonding
US20050248010A1 (en) Semiconductor package and system module
JP2007042867A (ja) 半導体装置
CN118198003A (zh) 多芯片的集成封装件及其形成方法
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
US20090051020A1 (en) Method of manufacturing semiconductor device, and semiconductor device