[go: up one dir, main page]

TWI745115B - 垂直邏輯閘結構 - Google Patents

垂直邏輯閘結構 Download PDF

Info

Publication number
TWI745115B
TWI745115B TW109134974A TW109134974A TWI745115B TW I745115 B TWI745115 B TW I745115B TW 109134974 A TW109134974 A TW 109134974A TW 109134974 A TW109134974 A TW 109134974A TW I745115 B TWI745115 B TW I745115B
Authority
TW
Taiwan
Prior art keywords
electrode
gate
channel layer
layer
disposed
Prior art date
Application number
TW109134974A
Other languages
English (en)
Other versions
TW202215639A (zh
Inventor
鄭貿薰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109134974A priority Critical patent/TWI745115B/zh
Priority to CN202110263492.3A priority patent/CN113053892B/zh
Application granted granted Critical
Publication of TWI745115B publication Critical patent/TWI745115B/zh
Publication of TW202215639A publication Critical patent/TW202215639A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • H10D84/856Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種垂直邏輯閘結構,其包括基板、第一通道層、閘極電極、第一電極、第二電極、第二通道層以及第三電極。第一通道層設置於基板上。閘極電極設置於第一通道層上,閘極電極重疊於第一通道層。第一電極設置於第一通道層上,且電性連接第一通道層。第二電極設置於第一通道層上,且電性連接第一通道層,閘極電極、第一通道層、第一電極及第二電極形成頂閘極電晶體。第二通道層設置於閘極電極上,第一電極電性連接第二通道層,且第二通道層於垂直方向上部分重疊於第一通道層。第三電極設置於第二通道層上,且電性連接第二通道層,閘極電極、第二通道層、第一電極及第三電極形成底閘極電晶體。

Description

垂直邏輯閘結構
本發明結合底閘極電晶體和頂閘極電晶體來節省電路佈局面積之垂直邏輯閘結構。
一般而言,電晶體根據閘極位置分為頂閘極電晶體和底閘極電晶體。根據實際電路所需,可能需同時利用頂閘極電晶體和底閘極電晶體,但其提高電路佈局所需面積,不利於高密度邏輯閘系統(high-density logic system)。
綜觀前所述,本發明之發明者思索並設計一種垂直邏輯閘結構,以期針對習知技術之缺失加以改善,進而增進產業上之實施利用。
有鑑於上述習知之問題,本發明的目的在於提供一種垂直邏輯閘結構,用以解決習知技術中所面臨之問題。
基於上述目的,本發明提供一種垂直邏輯閘結構,其包括基板、第一通道層、閘極電極、第一電極、第二電極、第二通道層以及第三電極。第一通道層設置於基板上。閘極電極設置於第一通道層上,閘極電極重疊於第一通道層。第一電極設置於第一通道層上,且電性連接第一通道層。第二電極設置於第一通道層上,且電性連接第一通道層,閘極電極、第一通道層、第一電極及第二電極形成頂閘極電晶體。第二通道層設置於閘極電極上,第一電極電性連接第二通道層,且第二通道層於垂直方向上部分重疊於第一通道層。第三電極設置於第二通道層上,且電性連接第二通道層,閘極電極、第二通道層、第一電極及第三電極形成底閘極電晶體。
在本發明的實施例中,本發明進一步包括第一閘極絕緣層、第二閘極絕緣層、層間介電層及屏障保護層。第一閘極絕緣層設置在第一通道層與閘極電極之間。第二閘極絕緣層設置於第一閘極絕緣層上。層間介電層設置於第二閘極絕緣層上。屏障保護層設置於層間介電層上。
在本發明的實施例中,閘極電極設置在第一閘極絕緣層與第二閘極絕緣層之間,第二通道層、第一電極、第二電極及第三電極設置在層間介電層與屏障保護層之間,第一電極與第三電極部分重疊於第二通道層,第一電極沿著第一通孔電性連接第一通道層,第二電極沿著第二通孔電性連接第一通道層。
在本發明的實施例中,閘極電極連接於輸入端,第一電極連接於輸出端,第二電極及第三電極分別連接於電壓源。
在本發明的實施例中,閘極電極設置在第一閘極絕緣層與第二閘極絕緣層之間,第一電極及第二電極設置在層間介電層與屏障保護層之間,第二通道層及第三電極設置在第二閘極絕緣層與層間介電層之間,第三電極部分重疊於第二通道層,第一電極沿著第一通孔電性連接第一通道層,第二電極沿著第二通孔電性連接第一通道層。
在本發明的實施例中,閘極電極連接於輸入端,第二電極連接於輸出端,第二電極及第三電極分別連接於電壓源。
在本發明的實施例中,閘極電極包含第一閘極及第二閘極,第一閘極設置在第一閘極絕緣層與第二閘極絕緣層之間,第二閘極設置在第二閘極絕緣層與層間介電層之間,第二電極和第三電極形成延伸電極,第二通道層、第一電極及延伸電極設置在層間介電層與屏障保護層之間,第一電極與延伸電極部分重疊於第二通道層,第一電極沿著第一通孔電性連接第一通道層,延伸電極沿著第二通孔電性連接第一通道層。
在本發明的實施例中,第一閘極連接於時脈訊號源,第二閘極連接於反向時脈訊號源,第一電極連接於輸入端,第二電極及第三電極連接於輸出端。
在本發明的實施例中,本發明進一步包含緩衝層,緩衝層設置在基板與第一通道層之間。
承上所述,本發明之垂直邏輯閘結構,結合底閘極電晶體和頂閘極電晶體,來節省電路佈局面積。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解,且本發明可以不同形式來實現,故不應被理解僅限於此處所陳述的實施例,相反地,對所屬技術領域具有通常知識者而言,所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇,且本發明將僅為所附加的申請專利範圍所定義。
應當理解的是,儘管術語「第一」、「第二」等在本發明中可用於描述各種元件、部件、區域、層及/或部分,但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此,下文討論的「第一元件」、「第一部件」、「第一區域」、「第一層」及/或「第一部分」可以被稱為「第二元件」、「第二部件」、「第二區域」、「第二層」及/或「第二部分」,而不悖離本發明的精神和教示。
另外,術語「包括」及/或「包含」指所述特徵、區域、整體、步驟、操作、元件及/或部件的存在,但不排除一個或多個其他特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
除非另有定義,本發明所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的普通技術人員通常理解的相同含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的定義,並且將不被解釋為理想化或過度正式的意義,除非本文中明確地這樣定義。
請參閱第1圖和第2圖,其為反向器之示意圖和本發明之垂直邏輯閘結構之第一實施例之結構圖。如第1圖和第2圖所示,本發明之垂直邏輯閘結構,其對應的邏輯閘為反向器,並包括基板S、第一通道層C1、閘極電極G、第一電極M1、第二電極M2、第二通道層C2以及第三電極M3。第一通道層C1設置於基板S上。閘極電極G設置於第一通道層C1上,閘極電極G重疊於第一通道層C1(亦即,閘極電極G於基板S上之垂直投影重疊於第一通道層C1於基板S上之垂直投影)。第一電極M1設置於第一通道層C1上,且電性連接第一通道層C1。第二電極M2設置於第一通道層C1上且電性連接第一通道層C1,閘極電極G、第一通道層C1、第一電極M1及第二電極M2形成頂閘極電晶體T1。第二通道層C2設置於閘極電極G上,第一電極M1電性連接第二通道層C2,且第二通道層C2於垂直方向上部分重疊於第一通道層C1(亦即,第二通道層C2於基板S上之垂直投影部分重疊於第一通道層C1於基板S上之垂直投影)。第三電極M3設置於第二通道層C2上,且電性連接第二通道層C2,閘極電極G、第二通道層C2、第一電極M1及第三電極M3形成底閘極電晶體T2。
於本實施例中,本發明之垂直邏輯閘結構更包括緩衝層BL、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間介電層ID及屏障保護層BP。第一閘極絕緣層GI1設置在第一通道層C1與閘極電極G之間,緩衝層BL設置於基板S和第一通道層C1之間,緩衝層BL也位於基板S和第一閘極絕緣層GI1之間。第二閘極絕緣層GI2設置於第一閘極絕緣層GI1上。層間介電層ID設置於第二閘極絕緣層GI2上。屏障保護層BP設置於層間介電層ID上,屏障保護層BP覆蓋第一電極M1、第二電極M2、第二通道層C2以及第三電極M3。
其中,閘極電極G設置於第一閘極絕緣層GI1與第二閘極絕緣層GI2之間,閘極電極G也位於第一閘極絕緣層GI1和第二閘極絕緣層GI2的交界處。第二通道層C2、第一電極M1、第二電極M2及第三電極M3設置在層間介電層ID與屏障保護層BP之間,第二通道層C2、第一電極M1、第二電極M2及第三電極M3也位於屏障保護層BP和層間介電層ID的交界處,第一電極M1與第三電極M3部分重疊於第二通道層C2。第一電極M1沿著第一通孔電性連接第一通道層C1,第二電極M2沿著第二通孔電性連接第一通道層C1;亦即,第一電極M1從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP和層間介電層ID的交界,第二電極M2從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP 和層間介電層ID的交界。
於一實施例中,閘極電極G連接於輸入端IN,第一電極M1連接於輸出端OUT,第二電極M2連接於電壓源VDD,第三電極M3連接於電壓源VSS。於另一實施例中,閘極電極G連接於輸入端IN,第一電極M1連接於輸出端OUT,第二電極M2連接於電壓源VSS,第三電極M3連接於電壓源VDD。
需說明的是,頂閘極電晶體T1和底閘極電晶體T2例如為p型或n型,電晶體可包括薄膜電晶體(thin film transistor, TFT)和立體式的電晶體(vertical TFT),當然也可為其他合適的電晶體,並未侷限於本發明所列舉的範圍。基板S例如可包括玻璃基板、石英基板、聚合物樹脂所形成的基板或例如聚亞醯胺之可撓性材料形成的可撓性基板;聚合物樹脂的材料可包括聚醚碸(polyethersulfone,PES)、聚丙烯酸酯(polyacrylate,PA)、聚芳酯(polyarylate,PAT)、聚醚醯亞胺(polyetherimide,PEI)、聚2,6萘二甲酸乙二酯(polyethylene naphthalate,PEN)、聚對酞酸乙二酯(polyethylene terephthalate,PET)、聚苯硫(polyphenylene sulfide,PPS)、聚芳基酸酯(polyallylate)、聚亞醯胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、纖維素三乙酸酯(cellulose triacetate,CAT或TAC)、醋酸丙酸纖維素(cellulose acetate propionate,CAP)、以及其組合物。緩衝層BL、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間介電層ID及屏障保護層BP的材料例如可包括氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiON)、碳氮化矽(SiCN)、碳氧化矽(SiOC)或氧化鋁(AlO x)及其組合物。閘極電極G、第一電極M1、第二電極M2以及第三電極M3的材料例如可包括銦(In)、錫(Sn)、鋁(Al)、金(Au)、鉑(Pt)、銦(In)、鋅(Zn)、鍺(Ge)、銀(Ag)、鉛(Pb)、鈀(Pd)、銅(Cu)、鈹化金(AuBe)、鈹化鍺(BeGe)、鎳(Ni)、錫化鉛(PbSn)、鉻(Cr)、鋅化金(AuZn)、鈦(Ti)、鎢(W)以及鎢化鈦(TiW)等所組成材料中至少一種。頂閘極電晶體T1和底閘極電晶體T2例如可為多晶矽為主要材料的電晶體,或者,頂閘極電晶體T1和底閘極電晶體T2可以透明導電材料為主要材料的電晶體,透明導電材料可包括氧化銦錫(ITO)、氧化鋅(ZnO)、氧化鋁鎵銦錫(AlGaInSnO)、氧化鋁鋅(AZO)、氧化錫(SnO 2)、氧化銦(In 2O 3)、氧化鋅錫(SnZnO)或石墨烯(Graphene)。前述的材料僅為列舉,當然也可為其他較佳的材料,而未侷限於本發明所列舉的範圍。
請參閱第1圖和第3圖,其為反向器之示意圖和本發明之垂直邏輯閘結構之第二實施例之結構圖。如第1圖和第3圖所示,本發明之垂直邏輯閘結構,其對應的邏輯閘為反向器,並包括基板S、第一通道層C1、閘極電極G、第一電極M1、第二電極M2、第二通道層C2、第三電極M3、第四電極M4、緩衝層BL、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間介電層ID及屏障保護層BP,其配置關係與第一實施例類似,於此不再加以重新敘述相似之處,但本發明之第二實施例與第一實施例仍有不同之處,其差異:第一電極M1及第二電極M2設置在層間介電層ID與屏障保護層BP之間,第二通道層C2、第三電極M3及第四電極M4設置在第二閘極絕緣層GI2與層間介電層ID之間,第三電極M3和第四電極M4部分重疊於第二通道層C2,第三電極M3和第四電極M4設置於第二通道層C2的周側。第一電極M1沿著第一通孔電性連接第一通道層C1,第二電極M2沿著第二通孔電性連接第一通道層C1;亦即,第一電極M1從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP和層間介電層ID的交界,第二電極M2從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP和層間介電層ID的交界。
需說明的是,於第二實施例中,第三電極M3和第四電極M4為和第二通道層C2同一層,第三電極M3和第四電極M4位於以第二通道層C2為基準的相對兩側,第三電極M3、第四電極M4、第二通道層C2以及閘極電極G形成底閘極電晶體T2,第三電極M3和第四電極M4為底閘極電晶體T2的汲極和源極。
於一實施例中,閘極電極G連接於輸入端IN,第一電極M1連接於輸出端OUT,第二電極M2連接於電壓源VDD,第三電極M3連接於電壓源VSS。於另一實施例中,閘極電極G連接於輸入端IN,第一電極M1連接於輸出端OUT,第二電極M2連接於電壓源VSS,第三電極M3連接於電壓源VDD。
請參閱第4圖和第5圖,其為傳輸閘之示意圖和本發明之垂直邏輯閘結構之第三實施例之結構圖。如第4圖和第5圖所示,本發明之垂直邏輯閘結構,其對應的邏輯閘為傳輸器,並包括基板S、第一通道層C1、第一電極M1、延伸電極M5、第二通道層C2、緩衝層BL、第一閘極絕緣層GI1、第二閘極絕緣層GI2、層間介電層ID及屏障保護層BP,其配置關係與第一實施例類似,於此不再加以重新敘述相似之處,但本發明之第三實施例與第一實施例仍有不同之處,其差異:閘極電極G包含第一閘極G1及第二閘極G2,第一閘極G1設置在第一閘極絕緣層GI1與第二閘極絕緣層GI2之間,第一閘極G1也位於第一閘極絕緣層GI1和第二閘極絕緣層GI2的交界處,第二閘極G2設置在第二閘極絕緣層GI2與層間介電層ID之間,第二閘極G2也位於第二閘極絕緣層GI2與層間介電層ID的交界處。第二電極M2和第三電極M3形成延伸電極M5,第二通道層C2、第一電極M1及延伸電極M5設置在層間介電層ID與屏障保護層BP之間,第一電極M1與延伸電極M5部分重疊於第二通道層C2,第一電極M1與延伸電極M5也位於第二通道層C2的周側。第一電極M1沿著第一通孔電性連接第一通道層C1,延伸電極M5沿著第二通孔電性連接第一通道層C1;亦即,第一電極M1從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP和層間介電層ID的交界,延伸電極M5從第一閘極絕緣層GI1中的第一通道層C1延伸至屏障保護層BP 和層間介電層ID的交界。
需說明的是,延伸電極M5的形成可不需先形成第二電極M2和第三電極M3而直接形成,延伸電極M5的形成可類似第二實施例的第二電極M2形成,僅是延伸電極M5直接延伸接觸到第二通道層C2 。
於一實施例中,第一閘極G1連接於時脈訊號源CLK1,第二閘極G2連接於反向時脈訊號源CLK2,第一電極M1連接於輸入端IN,第二電極M2及第三電極M3連接於輸出端OUT。
綜觀所述,本發明之垂直邏輯閘結構,結合底閘極電晶體T2和頂閘極電晶體T1,來節省電路佈局面積。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
BP:屏障保護層 BL:緩衝層 C1:第一通道層 C2:第二通道層 G:閘極電極 G1:第一閘極 G2:第二閘極 GI1:第一閘極絕緣層 GI2:第二閘極絕緣層 ID:層間介電層 IN:輸入端 M1:第一電極 M2:第二電極 M3:第三電極 M4:第四電極 OUT:輸出端 S:基板 T1:頂閘極電晶體 T2:底閘極電晶體 VDD、VSS:電壓源
第1圖為反向器之示意圖。
第2圖為本發明之垂直邏輯閘結構之第一實施例之結構圖。
第3圖為本發明之垂直邏輯閘結構之第二實施例之結構圖。
第4圖為傳輸閘之示意圖。
第5圖為本發明之垂直邏輯閘結構之第三實施例之結構圖。
BP:屏障保護層
BL:緩衝層
C1:第一通道層
C2:第二通道層
G:閘極電極
GI1:第一閘極絕緣層
GI2:第二閘極絕緣層
ID:層間介電層
IN:輸入端
M1:第一金屬
M2:第二金屬
M3:第三金屬
OUT:輸出端
S:基板
VDD、VSS:電壓源

Claims (9)

  1. 一種垂直邏輯閘結構,其包含: 一基板; 一第一通道層,設置於該基板上; 一閘極電極,設置於該第一通道層上,該閘極電極重疊於該第一通道層; 一第一電極,設置於該第一通道層上,且電性連接該第一通道層; 一第二電極,設置於該第一通道層上,且電性連接該第一通道層,該閘極電極、該第一通道層、該第一電極及該第二電極形成一頂閘極電晶體; 一第二通道層,設置於該閘極電極上,該第一電極電性連接該第二通道層,且該第二通道層於一垂直方向上部分重疊於該第一通道層;以及 一第三電極,設置於該第二通道層上,且電性連接該第二通道層,該閘極電極、該第二通道層、該第一電極及該第三電極形成一底閘極電晶體。
  2. 如請求項1所述之垂直邏輯閘結構,進一步包含: 一第一閘極絕緣層,設置在該第一通道層與該閘極電極之間; 一第二閘極絕緣層,設置於該第一閘極絕緣層上; 一層間介電層,設置於該第二閘極絕緣層上;以及 一屏障保護層,設置於該層間介電層上。
  3. 如請求項2所述之垂直邏輯閘結構,其中該閘極電極設置在該第一閘極絕緣層與該第二閘極絕緣層之間,該第二通道層、該第一電極、該第二電極及該第三電極設置在該層間介電層與該屏障保護層之間,該第一電極與該第三電極部分重疊於該第二通道層,該第一電極沿著一第一通孔電性連接該第一通道層,該第二電極沿著一第二通孔電性連接該第一通道層。
  4. 如請求項3所述之垂直邏輯閘結構,其中該閘極電極連接於一輸入端,該第一電極連接於一輸出端,該第二電極及該第三電極分別連接於一電壓源。
  5. 如請求項2所述之垂直邏輯閘結構,其中該閘極電極設置在該第一閘極絕緣層與該第二閘極絕緣層之間,該第一電極及該第二電極設置在該層間介電層與該屏障保護層之間,該第二通道層及該第三電極設置在該第二閘極絕緣層與該層間介電層之間,該第三電極部分重疊於該第二通道層,該第一電極沿著一第一通孔電性連接該第一通道層,該第二電極沿著一第二通孔電性連接該第一通道層。
  6. 如請求項5所述之垂直邏輯閘結構,其中該閘極電極連接於一輸入端,該第一電極連接於一輸出端,該第二電極及該第三電極分別連接於一電壓源。
  7. 如請求項2所述之垂直邏輯閘結構,其中該閘極電極包含一第一閘極及一第二閘極,該第一閘極設置在該第一閘極絕緣層與該第二閘極絕緣層之間,該第二閘極設置在該第二閘極絕緣層與該層間介電層之間,該第二電極和該第三電極形成一延伸電極,該第二通道層、該第一電極及該延伸電極設置在該層間介電層與該屏障保護層之間,該第一電極與該延伸電極部分重疊於該第二通道層,該第一電極沿著一第一通孔電性連接該第一通道層,該延伸電極沿著一第二通孔電性連接該第一通道層。
  8. 如請求項1所述之垂直邏輯閘結構,該第一閘極連接於一時脈訊號源,該第二閘極連接於一反向時脈訊號源,該第一電極連接於一輸入端,該第二電極及該第三電極連接於一輸出端。
  9. 如請求項1所述之垂直邏輯閘結構,進一步包含一緩衝層,該緩衝層設置在該基板與該第一通道層之間。
TW109134974A 2020-10-08 2020-10-08 垂直邏輯閘結構 TWI745115B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109134974A TWI745115B (zh) 2020-10-08 2020-10-08 垂直邏輯閘結構
CN202110263492.3A CN113053892B (zh) 2020-10-08 2021-03-11 垂直逻辑门结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109134974A TWI745115B (zh) 2020-10-08 2020-10-08 垂直邏輯閘結構

Publications (2)

Publication Number Publication Date
TWI745115B true TWI745115B (zh) 2021-11-01
TW202215639A TW202215639A (zh) 2022-04-16

Family

ID=76511296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134974A TWI745115B (zh) 2020-10-08 2020-10-08 垂直邏輯閘結構

Country Status (2)

Country Link
CN (1) CN113053892B (zh)
TW (1) TWI745115B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201724513A (zh) * 2015-08-04 2017-07-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW201737465A (zh) * 2016-04-15 2017-10-16 友達光電股份有限公司 主動元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511091A (ja) * 2002-12-19 2006-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 反転型FinFET薄膜トランジスタを用いたFinFETSRAMセル
US8581348B2 (en) * 2011-12-13 2013-11-12 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US9627531B1 (en) * 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistor with dual vertical gates
KR102652674B1 (ko) * 2016-10-31 2024-03-29 엘지디스플레이 주식회사 초고 해상도 액정 표시장치
CN206961834U (zh) * 2017-07-04 2018-02-02 中华映管股份有限公司 薄膜晶体管和像素结构
KR20190026418A (ko) * 2017-09-05 2019-03-13 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201724513A (zh) * 2015-08-04 2017-07-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW201737465A (zh) * 2016-04-15 2017-10-16 友達光電股份有限公司 主動元件

Also Published As

Publication number Publication date
CN113053892A (zh) 2021-06-29
TW202215639A (zh) 2022-04-16
CN113053892B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
US11804495B2 (en) Thin film transistor array substrate and manufacturing method thereof
CN104170069B (zh) 半导体器件及其制造方法
US9230951B2 (en) Antistatic device of display device and method of manufacturing the same
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
CN112054031B (zh) 有源矩阵基板及其制造方法
CN107342225B (zh) 晶体管结构、显示装置以及制造晶体管结构的方法
CN104081507B (zh) 半导体装置及其制造方法
US20130200361A1 (en) Thin film transistor having an active layer consisting of multiple oxide semiconductor layers
CN109782500A (zh) 内嵌式触控液晶显示装置
CN104220926A (zh) 半导体装置、半导体装置的制造方法和显示装置
TW201611298A (zh) 雙薄膜電晶體及其製造方法
CN210575951U (zh) 静电保护单元及阵列基板
CN103594521B (zh) 半导体元件
CN112349732B (zh) 有源矩阵基板及其制造方法
WO2022222459A1 (zh) 显示面板、显示装置
CN107154403B (zh) 晶体管阵列基板及应用的显示面板
WO2015040982A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
TWI580015B (zh) 畫素陣列
JP6843862B2 (ja) 薄膜トランジスタの基板及びその製造方法
CN108780620A (zh) 有源矩阵基板
CN115700050A (zh) 显示装置
TWI745115B (zh) 垂直邏輯閘結構
CN110729312A (zh) 显示基板及其制备方法、显示装置
CN110034131A (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2020150895A1 (zh) 阵列基板及oled显示装置