[go: up one dir, main page]

TWI743751B - 半導體結構及其製備方法 - Google Patents

半導體結構及其製備方法 Download PDF

Info

Publication number
TWI743751B
TWI743751B TW109113309A TW109113309A TWI743751B TW I743751 B TWI743751 B TW I743751B TW 109113309 A TW109113309 A TW 109113309A TW 109113309 A TW109113309 A TW 109113309A TW I743751 B TWI743751 B TW I743751B
Authority
TW
Taiwan
Prior art keywords
source
drain
electrode
substrate
semiconductor structure
Prior art date
Application number
TW109113309A
Other languages
English (en)
Other versions
TW202123425A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202123425A publication Critical patent/TW202123425A/zh
Application granted granted Critical
Publication of TWI743751B publication Critical patent/TWI743751B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種半導體結構及其製備方法。該半導體結構具有一基底；一汲極，配置在該基底中；一汲極接觸點，配置在該汲極中；一源極，配置在該基底中；一源極接觸點，配置在該源極中；一閘極結構，配置在該汲極與該源極之間，具有一底部；一通道，配置在該閘極結構之該底部，連接該汲極與該源極；一汲極應力源，配置在該汲極中並位在該閘極結構與該汲極接觸點之間；一汲極應變矽層，配置在該基底中，並圍繞該汲極應力源，且連接該通道；一源極應力源，配置在該源極中，並位在該源極接觸點與該閘極結構之間；以及一源極應變矽層，配置在該基底中，並圍繞該源極應力源，且連接該通道。

Description

半導體結構及其製備方法
本申請案主張2019/08/21申請之美國正式申請案第16/547,331號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。特別是關於一種具有應變矽之半導體結構以及其製備方法，該半導體結構具有一埋入式閘極、埋入式源極以及多個汲極接觸點。
半導體元件因為其尺寸小、多功能特性及/或低製造成本等，而廣泛地使用在電子產業。縮減半導體元件的尺寸導致改善效能、增加容量，及/或降低成本。然而，半導體元件已在電子產業的進步期間高度地整合。已縮減包含在半導體元件中之圖案的寬度與空間，以增加半導體元件的整合密度。然而，尺寸的縮減需要更複雜的積體電路製造技術。由於需要新穎及/或昂貴的暴露技術以形成精細圖案，因此其係在連續高度整合半導體元件中，存在越多的困難。為了持續縮減半導體元件的規格，在最近幾年已針對未來世代的發展提出許多技術。
再者，為了增進半導體元件的效能，則已使用應變矽(strained silicon)。應變矽係為一矽層，其係多個矽原子伸展超出內原子間距(interatomic distance)。移動這些原子更加分開，以減小干涉電子經過電晶體的原子力(atomic forces)，因此改善載子的移動率，其係導致較佳的晶片效能以及較低的能量消耗。此係可藉由將所述矽層放在一基底上方來實現，舉例來說，基底包含矽鍺(silicon germanium，SiGe)，其中相較於一矽基底，矽鍺基底的原子配置分開得更遠。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構。該半導體結構包括：一基底；一汲極，配置在該基底中；一汲極接觸點，配置在該汲極中；一源極，配置在該基底中；一源極接觸點，配置在該源極中；一閘極結構，具有一底部，該閘極結構配置在該汲極與該源極之間；一通道，配置在該閘極結構的該底部，且連接該汲極與該源極；一汲極應力源，配置在該汲極中，並位在該閘極結構與該汲極接觸點之間；一汲極應變矽層，配置在該基底中，並圍繞該汲極應力源，且連接該通道；一源極應力源，配置在該源極中，並位在該源極接觸點與該閘極結構之間；以及一源極應變矽層，配置在該基底中，並圍繞該源極應力源，且連接該通道。
在本揭露的一些實施例中，該閘極結構包括一第一導電層。
在本揭露的一些實施例中，該閘極結構還包括一閘極隔離層，將該閘極結構的該第一導電層與該源極、該汲極以及該通道分開。
在本揭露的一些實施例中，該半導體結構還包括一金屬矽化層，配置在該閘極結構的該第一導電層上。
在本揭露的一些實施例中，該半導體結構還包括一位元線，連接該汲極接觸點。
在本揭露的一些實施例中，該位元線包括一第一電極以及一第二電極，該第一電極連接該汲極接觸點，該第二電極連接該第一電極。
在本揭露的一些實施例中，該半導體結構還包括一位元線隔離層以及一位元線間隙子，該位元線隔離層配置在該位元線上，該位元線間隙子配置在該位元線的一側壁上。
在本揭露的一些實施例中，該半導體結構還包括一儲存節點，連接該源極接觸點。
在本揭露的一些實施例中，該儲存節點包括一下接觸栓以及一上接觸栓，該下接觸栓連接該源極接觸點，該上接觸栓配置在該下接觸栓上。
在本揭露的一些實施例中，該半導體結構還包括一儲存電容以及一儲存節點間隙子，該儲存電容具有一著陸墊，該著陸墊配置在該上接觸栓上，該儲存節點間隙子覆蓋該儲存節點的側壁。
本揭露之另一實施例提供一種半導體結構的製備方法。該製備方法包括：提供一基底；在該基底中形成一汲極與一源極；藉由在該基底中且位在該汲極與該源極之間形成具有一底部的一閘極結構，以形成連接該汲極與該源極的一通道，其中該通道配置在該閘極結構的該底部；藉由在該汲極中形成一汲極應力源以及在該源極中形成一源極應力源，以形成一汲極應變矽層以及一源極應變矽層，其中該汲極應變矽層與該源極應變矽層透過該通道而連接；以及在該汲極中形成一汲極接觸點以及在該源極中形成一源極接觸點，其中該汲極應力源配置在該汲極接觸點與該閘極結構之間，該源極應力源配置在該源極接觸點與該閘極結構之間。
在本揭露的一些實施例中，該基底包含矽。
在本揭露的一些實施例中，該汲極應力源與該源極應力源包含矽鍺。
在本揭露的一些實施例中，該半導體結構的製備方法還包括：在該汲極接觸點上方形成一位元線。
在本揭露的一些實施例中，形成該位元線的該步驟包括下列步驟：形成一第一電極，該第一電極連接該汲極接觸點；以及形成一第二電極，該第二電極連接該第一電極。
在本揭露的一些實施例中，該半導體結構的製備方法還包括下列步驟：在該第二電極上形成一位元線隔離層；以及在該位元線的一側壁上形成一位元線間隙子。
在本揭露的一些實施例中，該半導體結構的製備方法還包括：在該源極接觸點上方形成一儲存節點。
在本揭露的一些實施例中，在該源極接觸點上方形成該儲存節點的該步驟，包括：在該源極接觸點上方形成一下接觸栓；以及在該下接觸栓上方形成一上接觸栓。
在本揭露的一些實施例中，該下接觸栓與該位元線的該第一電極為一體成型，以及該上接觸栓與該位元線的該第二電極為一體成型。
在本揭露的一些實施例中，形成該閘極結構的該步驟包括下列步驟：在該基底上形成一閘極溝槽；在該閘及溝槽中形成一閘極隔離層；在該溝槽中且在該閘及隔離層上形成一第一導電層；以及在該第一導電層上形成一第二導電層。
本揭露的半導體結構具有配置在一閘極溝槽中的一閘極結構；亦即，該閘極係埋入該基底中。該埋入式閘極係完全地埋入該基底的表面下，以使依序形成的結構可以與該基底的頂表面處於相同層次，其係導致具有較小尺寸的一結構。再者，該汲極接觸點與該源極接觸點係亦埋入該基底中以及位在該基底的表面下，其係更能縮減尺寸。
在本揭露中，該汲極應力源與該源極應力源係用來增加該基底的內原子間距，也因此產生具有一應變矽層的一層。在該應變矽層中的該等載子的移動率係可顯著地大於習知的該等矽層。結合該埋入式閘極結構與該等埋入式接觸點的特徵，係導致產品具有較佳效能、較低能量損耗以及較佳的可靠度。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1為依據本揭露一些實施例中一種半導體結構的剖視示意圖。請參考圖1。本揭露所提供的半導體結構100係包括一基底110。一汲極120a與一源極120b配置在基底110中。半導體結構100還包括一閘極結構130，係配置在基底110中，並位在汲極120a與源極120b之間。在一實施例中，閘極結構130係為一第一導電層132、一閘極隔離層134以及一第二導電層136所結合而成。閘極結構130係導致一通道150的形成，通道150係位在基底110中之閘極結構130的一底部138。通道150連接汲極120a與源極120b。閘極結構130主要配置在基底110中，使得半導體結構100具有一更緊密的架構。
一汲極應力源140a與一源極應力源140b係亦分別地配置在汲極120a中及在源極120b中。因為汲極應力源140a與源極應力源140b的結晶結構具有較寬廣的內原子空間(interatomic spaces)，所以得以延伸汲極120a圍繞汲極應力源140a之部分的內原子空間以及源極120b圍繞源極應力源140b之部分的內原子空間。舉例來說，在一實施例中，基底110可為一矽基底，且汲極應力源140a與源極應力源140b可由矽鍺(silicon germanium，SiGe)所製。矽鍺之較寬廣的內原子空間係影響周圍矽結晶結構，並在汲極120a與源極120b分別地產生一汲極應變矽層142a與一源極應變矽層142b。在汲極應變矽層142a與源極應變矽層142b中之較寬廣的內原子空間係允許載子在這些區域中移動，而這些區域係與周圍原子具有較少的干涉，也因此改善在汲極應變矽層142a與源極應變矽層142b中之載子的移動率。
半導體結構100還包括一汲極接觸點160a與一源極接觸點160b，係分別配置在汲極120a中以及在源極120b中。汲極接觸點160a與源極接觸點160b分別地埋入汲極120a與源極120b，其係更縮減半導體結構100的整體尺寸。在一些實施例中，當半導體結構100使用在一半導體記憶體元件時，汲極接觸點160a係可連接一位元線，且源極接觸點160b可連接一儲存節點。
圖2為依據本揭露另一些實施例中一種半導體結構100a的剖視示意圖。請參考圖2。當整合到一半導體記憶體元件時，在本揭露中的半導體結構100a包括一位元線170以及一儲存節點180，其係分別地連接汲極接觸點160a與源極接觸點160b。在本揭露的一些實施例中，位元線170可包括一第一電極171及一第二電極173，第一電極171連接在汲極120a中的汲極接觸點160a，第二電極173配置在第一電極171上。在一實施例中，半導體結構100a還可包括一位元線隔離層175以及一位元線間隙子177，位元線隔離層175配置在第二電極173上，位元線間隙子177覆蓋位元線170的側壁。在一些實施例中，儲存節點180經配置以將源極接觸點160b連接到一儲存電容(圖未示)，並可具有一下接觸栓181以及一上接觸栓183。下接觸栓181連接源極接觸點160b，而上接觸栓183配置在下接觸栓181上。在一實施例中，儲存節點180的上接觸栓183接觸一著陸墊185，著陸墊185配置在上接觸栓183上，且一儲存節點間隙子187覆蓋儲存節點180的側邊以及著陸墊185。
半導體結構100以及半導體結構100a的製備方法係介紹如下。圖3為依據本揭露一些實施例中一種半導體結構之製備方法的流程示意圖，且圖4至圖13為依據本揭露一些實施例中一種半導體結構之製備方法之各步驟的剖視示意圖。請參考圖3及圖4。在半導體結構100之製備方法的步驟S11中，係提供一基底110。基底110可為一塊狀矽基底(bulk silicon substrate) 或絕緣體上矽(silicon-on-insulator，SOI)基底。
接著，請參考圖5。在步驟S13中，一汲極120a與一源極120b係形成在基底110中。在一些實施例中，係可摻雜基底110以形成汲極120a與源極120b。舉例來說，基底110可使用擴散植入法(diffusion implantation)或者是離子植入法(ion implantation)進行植入，其中擴散植入法係將含有一摻雜物的一氣體導引入基底110，而摻雜物則垂直地且水平地擴散入基底110的暴露表面；而離子植入法係導引多個純淨摻雜物離子的一光束以沖掃基底110的表面並塗覆其暴露表面。在一些實施例中，一離子植入遮罩(圖未示)係可形成在基底110上，而可使用離子植入遮罩執行一離子植入製程，以形成汲極120a與源極120b。在一些實施例中，可不用離子植入遮罩來執行離子植入製程。
接著，在步驟S15中，一閘極結構130形成在基底110中，並位在汲極120a與源極120b之間。在一些實施例中，閘極結構130的形成還可包括許多步驟。舉例來說，請參考圖6，一閘極溝槽112形成在基底110上，並位在汲極120a與源極120b之間。在一些實施例中，閘極溝槽112可由選擇性蝕刻所形成。舉例來說，在基底110為一矽基底的一實施例中，基底110可以蒸汽氫氟酸(vapor hydrofluoric acid，VHF)蝕刻。
接著，請參考圖7，一閘極隔離層134形成在閘極溝槽112中。舉例來說，可形成閘極隔離層134以覆蓋閘極溝槽112的一內表面。閘極隔離層134可由一隔離材料所形成，例如一氧化矽層。在一些實施例中，閘極隔離層134的形成可藉由在基底100上執行一熱處理所達成，其中熱處理係氧化基底110的暴露表面，並在基底110上形成一鈍化氧化層(passivation oxide layer)，其係包含閘極溝槽112的內表面。
接著，在圖8中，一第一導電層132形成在閘極溝槽112中，並位在閘極隔離層134上。在一些實施例中，可藉由在基底110上以及閘極溝槽112中沉積一金屬層(圖未示)，然後處理所述金屬層直至不會高於基底110的表面，且餘留的金屬層僅存在閘極溝槽112中，以形成第一導電層132。在此例中，舉例來說，金屬層係可包含氮化鈦層、氮化鉭層，一鎢層，或其類似物。然後，係可以化學機械研磨法(CMP)或其類似方法平坦化金屬層。接下來，以金屬層僅埋入閘極溝槽的一些部分之方式，回蝕並清洗金屬層，使得形成第一導電層132。在一些實施例中，第一導電層132亦可為非金屬，例如多晶矽。在如此的實施例中，一多晶矽層(圖未示)可以低壓化學氣相沉積(LPCVD)形成在基底110的表面上以及在閘極溝槽112中。然後回蝕或以化學機械研磨平坦化基底110之表面上的多晶矽層，使得僅留下在閘極溝槽112中的多晶矽層，因此形成第一導電層132。藉由形成第一導電層132，一通道150係界定在閘極結構130的底部138。通道150係連接汲極120a與源極120b。
在一些實施例中，一第二導電層135可形成在第一導電層132上。請參考圖9。在一些實施例中，閘極結構130還可包括第二導電層136，係形成在第一導電層132上。在第一導電層132為金屬的一些實施例中，第二導電層136係可沉積氮化鈦層與氮化鉭層所形成，或者是舉例來說，依序地沉積氮化鈦層、氮化鉭層以及鎢層來形成第一導電層132與第二導電層136。在第一導電層132為多晶矽的一些其他實施例中，第二導電層136可為一金屬矽化物層。
接著，在步驟S17中，汲極應力源140a與源極應力源140b分別地形成在汲極120a中與源極120b中。在一些實施例中，步驟S17還可包括形成一汲極應力源凹處114a與一源極應力源凹處114b。汲極應力源凹處114a與源極應力源凹處114b的形成係可由在一些實施例中的選擇性蝕刻所實現。舉例來說，係可以一微影(photolithography)製程形成一硬遮罩(圖未示)，所述硬遮罩係界定出汲極應力源凹處114a與源極應力源凹處114b；而舉例來說，係可使用對基底110之材料有選擇性的一濕蝕刻製程形成汲極應力源凹處114a與源極應力源凹處114b，其中濕蝕刻製程使用硬遮罩形成汲極應力源凹處114a與源極應力源凹處114b。舉例來說，係可使用例如四氟化碳(carbon tetrafluoride，CF4 )、氫氧化四甲銨(tetramethylammonium hydroxide，TMAH)、上述之組合或其類似物的蝕刻劑(etchant)來實現濕蝕刻製程，並形成汲極應力源凹處114a與源極應力源凹處114b。
接著，汲極應力源140a與源極應力源140b分別地形成在汲極應力源凹處114a與源極應力源凹處114b。請參考圖10及圖11。在一些實施例中，係可以循環沉積和蝕刻(cyclic deposition and etching，CDE)製程形成汲極應力源140a與源極應力源140b。CDE製程包含一磊晶沉積/部分蝕刻製程，其係重複一或多次。在此例中，一含矽層(圖未示)係磊晶沉積在汲極應力源凹處114a與源極應力源凹處114b。在一些實施例中，所產生的金屬氧化半導體(MOS)元件係為一nMOS，而舉例來說，含矽層可由矽、碳化矽、其他半導體材料，及/或其組合所製。含矽層的沉積可使用至少一含矽前驅物(precursor)，例如矽烷(silane，SiH4 )、三矽烷(trisilane，Si3 H8 )、二矽烷(disilane，Si2 H6 )、二氯矽烷(dichlorosilane，SiH2 Cl2 )，其他含矽前驅物，及/或其組合。在一些實施例中，含矽層的沉積可包括含矽層的原位摻雜(in-situ doping)。當所產生的MOS元件為nMOS元件時，係可使用一n型摻雜前驅物，舉例來說，磷化氫(phosphine，PH3 )及/或其他n型摻雜前驅物。結果，汲極應變矽層142a與源極應變矽層142b係分別地形成在汲極120a中與源極120b中。
最後，在步驟S19中，如圖12與圖1所示，一汲極接觸點160a形成在汲極120a中，而一源極接觸點160b形成在源極120b中。在一些實施例中，可蝕刻基底110以形成一汲極接觸孔116a與一源極接觸孔116b。接著，一導電層可形成在基底110上以及在汲極接觸孔116a與源極接觸孔116b中。在一些實施例中，係可在導電層上執行一平坦化製程(例如CMP)或一回蝕製程，直至僅導電層餘留在汲極接觸孔116a與源極接觸孔116b中，藉此形成汲極接觸點160a與源極接觸點160b。汲極接觸點160a與源極接觸點160b係可包含下列至少其中之一：一金屬矽化物、摻雜多晶矽、一金屬氮化物，或一金屬。
請參考圖13。在一些實施例中，當半導體結構100使用在一半導體記憶體元件時，係可形成一位元線170以及一儲存節點180，位元線170連接汲極接觸點160a，而儲存節點180可連接源極接觸點160b。在一些實施例中，位元線170可具有一第一電極171以及一第二電極173，其係依序地疊置在汲極接觸點160a上。舉例來說，第一電極171可包含摻雜多晶矽。第二電極173可包含以下至少其中之一：鎢(W)、鋁(Al)、銅(Cu)、鎳(Ni)或鈷(Co)。在一實施例中，一擴散阻障層(圖未示)係可形成在第一電極171與第二電極173之間。擴散阻障層係可為一擴散阻障金屬，舉例來說，其係可包含TiN、Ti/TiN、TiSiN、TaN或WN。在一些實施例中，半導體結構100a還可包括一位元線隔離層175與一位元線間隙子177，位元線隔離層175配置在第二電極173上，位元線間隙子177覆蓋位元線170的側壁。
在一些實施例中，可形成一儲存節點180，係連接源極接觸點160b。舉例來說，儲存節點180可包括一下接觸栓181與一上接觸栓183，上接觸栓183配置在下接觸栓181上。可以類似於形成位元線170的製程的一製程形成儲存節點180，例如下接觸栓181與位元線170的第一電極171為一體成型，而上接觸栓183與位元線170的第二電極173為一體成型。在一些實施例中，一著陸墊185係形成在儲存節點180上，然後形成一儲存節點間隙子187以覆蓋儲存節點180的側壁。在一些實施例中，一儲存電容190配置在著陸墊185上，並具有一下電極191、一上電極193以及一介電層195，介電層195係位在下電極191與上電極193之間。
閘極結構130配置在基底110中的閘極溝槽112中，汲極接觸點160a配置在汲極接觸孔116a中，而源極接觸點160b配置在源極接觸孔116b中。亦即，閘極結構130、汲極接觸點160a以及源極接觸點160b埋入基底110，並位在基底110的表面下方。該等埋入部分係縮減半導體結構100的高度，使得形成在半導體結構100上的其他半導體結構可形成一更緊密的輪廓。
再者，汲極應力源140a與源極應力源140b係分別地在汲極120a與源極120b產生汲極應變矽層142a與源極應變矽層142b。汲極應變矽層142a與源極應變矽層142b的離子係藉由汲極應力源140a與源極應力源140b伸展而相互分隔得更遠，其係留下具有更大內原子空間的載子。當在汲極應變矽層142a與源極應變矽層142b中移動而導致在這些區域的該等載子的較佳移動率時，則該等載子因此易受內原子力(interatomic forces)的較少干擾。結合埋入式閘極的此特徵，係導致產品舉有更低成本、更多功能、更加效能、更低能量損耗以及較佳可靠度。
本揭露提供一種半導體結構，包括：一基底、一汲極、一汲極接觸點、一源極、一源極接觸點、一閘極結構以及一通道 。汲極與源極配置在基底中，而汲極接觸點配置在汲極中，同時源極接觸點配置在源極中。閘極結構具有一底部並配置在基底中，且位在汲極與源極之間。通道配置在閘極結構的底部，並連接汲極與源極。半導體結構還包括一汲極應力源、一汲極應變矽層、一源極應力源以及一源極應變矽層。汲極應力源配置在汲極中，並位在閘極結構與汲極接觸點之間。源極應力源配置在源極中，並位在源極接觸點與閘極結構之間。汲極應變矽層配置在基底中並圍繞汲極應力源，且連接通道。源極應變矽層配置在基底中並圍繞源極應力源，且連接通道。
本揭露另提供一種半導體結構的製備方法。該製備方法係以提供一基底的步驟開始。接著，一汲極與一源極形成在基底中。接著，藉由在基底中並位在汲極與源極之間形成具有一底部的一閘極結構，以形成連接汲極與源極的一通道。通道係配置在閘極結構的底部。接著，藉由在汲極中形成一汲極應力源以及在源極中形成一源極應力源，以形成一汲極應變矽層與一源極應變矽層。汲極應變矽層與源極應變矽層係以通道連接。最後，一汲極接觸點與一源極接觸點分別地形成在汲極與源極。汲極應力源配置在汲極接觸點與閘極結構之間，而源極應力源配置在源極接觸點與閘極結構之間。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:半導體結構 100a:半導體結構 110:基底 112:閘極溝槽 114a:汲極應力源凹處 114b:源極應力源凹處 116a:汲極接觸孔 116b:源極接觸孔 120a:汲極 120b:源極 130:閘極結構 132:第一導電層 134:閘極隔離層 136:第二導電層 138:底部 140a:汲極應力源 140b:源極應力源 142a:汲極應變矽層 142b:源極應變矽層 150:通道 160a:汲極接觸點 160b:源極接觸點 170:位元線 171:第一電極 173:第二電極 175:位元線隔離層 177:位元線間隙子 180:儲存節點 181:下接觸栓 183:上接觸栓 185:著陸墊 187:儲存節點間隙子 190:儲存電容 191:下電極 193:上電極 195:介電層 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為依據本揭露一些實施例中一種半導體結構的剖視示意圖。 圖2為依據本揭露另一些實施例中一種半導體結構的剖視示意圖。 圖3為依據本揭露一些實施例中一種半導體結構之製備方法的流程示意圖。 圖4至圖13為依據本揭露一些實施例中一種半導體結構之製備方法之各步驟的剖視示意圖。
100:半導體結構
110:基底
120a:汲極
120b:源極
130:閘極結構
132:第一導電層
134:閘極隔離層
136:第二導電層
138:底部
140a:汲極應力源
140b:源極應力源
142a:汲極應變矽層
142b:源極應變矽層
150:通道
160a:汲極接觸點
160b:源極接觸點

Claims (20)

  1. 一種半導體結構，包括：一基底；一汲極，配置在該基底中；一汲極接觸點，配置在該汲極中；一源極，配置在該基底中；一源極接觸點，配置在該源極中；一閘極結構，具有一底部，該閘極結構配置在該汲極與該源極之間；一通道，配置在該閘極結構的該底部，且連接該汲極與該源極；一汲極應力源，配置在該汲極中且從該汲極之一頂部延伸至該基底，並位在該閘極結構與該汲極接觸點之間；一汲極應變矽層，配置在該基底中，並圍繞該汲極應力源，且連接該通道；一源極應力源，配置在該源極中且從該源極之一頂部延伸至該基底，並位在該源極接觸點與該閘極結構之間；以及一源極應變矽層，配置在該基底中，並圍繞該源極應力源，且連接該通道。
  2. 如請求項1所述之半導體結構，其中該閘極結構包括一第一導電層。
  3. 如請求項2所述之半導體結構，其中該閘極結構還包括一閘極隔離 層，將該閘極結構的該第一導電層與該源極、該汲極以及該通道分開。
  4. 如請求項2所述之半導體結構，還包括一金屬矽化層，配置在該閘極結構的該第一導電層上。
  5. 如請求項1所述之半導體結構，還包括一位元線，連接該汲極接觸點。
  6. 如請求項5所述之半導體結構，其中該位元線包括一第一電極以及一第二電極，該第一電極連接該汲極接觸點，該第二電極連接該第一電極。
  7. 如請求項5所述之半導體結構，還包括一位元線隔離層以及一位元線間隙子，該位元線隔離層配置在該位元線上，該位元線間隙子配置在該位元線的一側壁上。
  8. 如請求項1所述之半導體結構，還包括一儲存節點，連接該源極接觸點。
  9. 如請求項8所述之半導體結構，其中該儲存節點包括一下接觸栓以及一上接觸栓，該下接觸栓連接該源極接觸點，該上接觸栓配置在該下接觸栓上。
  10. 如請求項9所述之半導體結構，還包括一儲存電容以及一儲存節點間 隙子，該儲存電容具有一著陸墊，該著陸墊配置在該上接觸栓上，該儲存節點間隙子覆蓋該儲存節點的側壁。
  11. 一種半導體結構的製備方法，包括：提供一基底；在該基底中形成一汲極與一源極；藉由在該基底中且位在該汲極與該源極之間形成具有一底部的一閘極結構，以形成連接該汲極與該源極的一通道，其中該通道配置在該閘極結構的該底部；藉由在該汲極中形成一汲極應力源以及在該源極中形成一源極應力源，以形成一汲極應變矽層以及一源極應變矽層，其中該汲極應變矽層與該源極應變矽層透過該通道而連接，其中該汲極應力源從該汲極之一頂部延伸至該基底，該源極應力源從該源極之一頂部延伸至該基底，以及該汲極應變矽層和該源極應變矽層分別圍繞該汲極應力源和該源極應力源；以及在該汲極中形成一汲極接觸點以及在該源極中形成一源極接觸點，其中該汲極應力源配置在該汲極接觸點與該閘極結構之間，該源極應力源配置在該源極接觸點與該閘極結構之間。
  12. 如請求項11所述之半導體結構的製備方法，其中該基底包含矽。
  13. 如請求項12所述之半導體結構的製備方法，其中該汲極應力源與該源極應力源包含矽鍺。
  14. 如請求項11所述之半導體結構的製備方法，還包括：在該汲極接觸點上方形成一位元線。
  15. 如請求項14所述之半導體結構的製備方法，其中形成該位元線的該步驟包括下列步驟：形成一第一電極，該第一電極連接該汲極接觸點；以及形成一第二電極，該第二電極連接該第一電極。
  16. 如請求項15所述之半導體結構的製備方法，還包括下列步驟：在該第二電極上形成一位元線隔離層；以及在該位元線的一側壁上形成一位元線間隙子。
  17. 如請求項15所述之半導體結構的製備方法，還包括：在該源極接觸點上方形成一儲存節點。
  18. 如請求項17所述之半導體結構的製備方法，其中在該源極接觸點上方形成該儲存節點的該步驟，包括：在該源極接觸點上方形成一下接觸栓；以及在該下接觸栓上方形成一上接觸栓。
  19. 如請求項17所述之半導體結構的製備方法，其中該下接觸栓與該位元線的該第一電極為一體成型，以及該上接觸栓與該位元線的該第二電極 為一體成型。
  20. 如請求項11所述之半導體結構的製備方法，其中形成該閘極結構的該步驟包括下列步驟：在該基底上形成一閘極溝槽；在該閘及溝槽中形成一閘極隔離層；在該溝槽中且在該閘及隔離層上形成一第一導電層；以及在該第一導電層上形成一第二導電層。
TW109113309A 2019-08-21 2020-04-21 半導體結構及其製備方法 TWI743751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/547,331 2019-08-21
US16/547,331 US11011637B2 (en) 2019-08-21 2019-08-21 Semiconductor structure having buried gate, buried source and drain contacts, and strained silicon and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW202123425A TW202123425A (zh) 2021-06-16
TWI743751B true TWI743751B (zh) 2021-10-21

Family

ID=74645421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113309A TWI743751B (zh) 2019-08-21 2020-04-21 半導體結構及其製備方法

Country Status (3)

Country Link
US (1) US11011637B2 (zh)
CN (1) CN112420837B (zh)
TW (1) TWI743751B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164816B2 (en) 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
TWI763567B (zh) * 2021-07-26 2022-05-01 華邦電子股份有限公司 半導體裝置及其形成方法
US20230030843A1 (en) * 2021-07-30 2023-02-02 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
CN119031699B (zh) * 2023-05-19 2025-10-03 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698869A (en) * 1994-09-13 1997-12-16 Kabushiki Kaisha Toshiba Insulated-gate transistor having narrow-bandgap-source
US20120299098A1 (en) * 2011-05-25 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) non-volatile random access memory (nvram) device with bottom erase gate
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same
US10026830B2 (en) * 2015-04-29 2018-07-17 Stmicroelectronics, Inc. Tunneling field effect transistor (TFET) having a semiconductor fin structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
US8017487B2 (en) * 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
US7754571B2 (en) * 2006-11-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a strained channel in a semiconductor device
US8716091B2 (en) * 2010-03-30 2014-05-06 International Business Machines Corporation Structure for self-aligned silicide contacts to an upside-down FET by epitaxial source and drain
US9786782B2 (en) * 2015-10-23 2017-10-10 International Business Machines Corporation Source/drain FinFET channel stressor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698869A (en) * 1994-09-13 1997-12-16 Kabushiki Kaisha Toshiba Insulated-gate transistor having narrow-bandgap-source
US20120299098A1 (en) * 2011-05-25 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) non-volatile random access memory (nvram) device with bottom erase gate
US20130240996A1 (en) * 2012-03-14 2013-09-19 Huaxiang Yin Semiconductor Device and Method of Manufacturing the Same
US10026830B2 (en) * 2015-04-29 2018-07-17 Stmicroelectronics, Inc. Tunneling field effect transistor (TFET) having a semiconductor fin structure

Also Published As

Publication number Publication date
US11011637B2 (en) 2021-05-18
CN112420837A (zh) 2021-02-26
US20210057578A1 (en) 2021-02-25
TW202123425A (zh) 2021-06-16
CN112420837B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
TWI749275B (zh) 半導體裝置及其製造方法
TWI796972B (zh) 半導體裝置與其形成之方法
KR101393917B1 (ko) Ｃｍｏｓ 디바이스 및 그 형성 방법
TWI708372B (zh) 半導體記憶體結構及其製備方法
US20170317213A1 (en) Semiconductor devices
TW201735154A (zh) 半導體裝置及其製造方法
TWI743751B (zh) 半導體結構及其製備方法
CN111223935A (zh) 具有波状接触窗轮廓的半导体装置
US9812450B2 (en) Semiconductor devices and methods of manufacturing the same
CN113658952A (zh) 集成电路结构及其制造方法
TW201711157A (zh) 互連結構與其製造方法和應用其之半導體元件
CN114078846A (zh) 半导体器件的接触插塞结构及其形成方法
US20250374663A1 (en) Source/Drain Regions of Semiconductor Devices and Methods of Forming the Same
CN115832047A (zh) 半导体器件及其形成方法
CN222914810U (zh) 半导体装置
US12250832B2 (en) Semiconductor memory structure having drain stressor, source stressor and buried gate and method of manufacturing the same
TWI770439B (zh) 半導體結構及其製備方法
US20230420506A1 (en) Semiconductor device and manufacturing method thereof
TWI883832B (zh) 半導體裝置及其製造方法
TWI902822B (zh) 半導體裝置及其形成方法
US20240387644A1 (en) Semiconductor gate and contact formation
TWI732607B (zh) 半導體元件及其製備方法