[go: up one dir, main page]

TWI742036B - 用以使用針對雙直列記憶體模組的晶片選擇信號之技術 - Google Patents

用以使用針對雙直列記憶體模組的晶片選擇信號之技術 Download PDF

Info

Publication number
TWI742036B
TWI742036B TW106104101A TW106104101A TWI742036B TW I742036 B TWI742036 B TW I742036B TW 106104101 A TW106104101 A TW 106104101A TW 106104101 A TW106104101 A TW 106104101A TW I742036 B TWI742036 B TW I742036B
Authority
TW
Taiwan
Prior art keywords
command
register
css
memory
blocks
Prior art date
Application number
TW106104101A
Other languages
English (en)
Other versions
TW201737098A (zh
Inventor
比爾 拿里
Original Assignee
日商索尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼股份有限公司 filed Critical 日商索尼股份有限公司
Publication of TW201737098A publication Critical patent/TW201737098A/zh
Application granted granted Critical
Publication of TWI742036B publication Critical patent/TWI742036B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

實例可包括用以使用針對一雙直列記憶體模組(DIMM)的晶片選擇信號之技術。在一些實例中，該等晶片選擇信號與針對時脈啟用(CKE)功能性之一第一編碼方案或針對晶粒上終止(ODT)功能性之一第二編碼方案一起使用以使得該DIMM上之記憶體裝置能夠根據與該等晶片選擇信號一起接收之命令而被存取或被控制。

Description

用以使用針對雙直列記憶體模組的晶片選擇信號之技術
發明領域 本文中所描述的實例大體上係關於雙直列記憶體模組(DIMM)。
發明背景 諸如經組態為伺服器之彼等計算平台或系統的計算平台或系統可包括雙直列記憶體模組(DIMM)。DIMM可包括各種類型的記憶體，包括依電性或非依電性類型記憶體。隨著記憶體技術已進展至包括具有愈來愈高之密度的記憶體胞元，DIMM之記憶體容量亦已實質上得到增加。另外，用於存取要寫入至包括於DIMM中之記憶體或自該記憶體讀取的資料之資料速率的進展使得大量資料能夠在需要存取之請求器與包括於DIMM中之記憶體裝置之間流動。
根據本揭示的一實施例，係特地提出一種設備，包含：在一雙直列記憶體模組(DIMM)處的包括邏輯之一暫存器，該邏輯的至少一部分包含硬體，該邏輯用以：接收用以存取或控制位於該DIMM處或位於一第二DIMM處之記憶體裝置的一命令，該命令經由一命令/位址(CA)信號接收；判定與該CA信號一起接收之一或多個晶片選擇(CS)是否有效；及基於與該CA信號一起接收之一或多個CS是否有效的該判定及基於針對時脈啟用(CKE)功能性之一第一編碼方案或基於針對晶粒上終止(ODT)功能性之一第二編碼方案，判定是否使耦接於該暫存器與該DIMM處之記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出。
與DIMM相關聯的新技術正在開發，包括但不限於DDR5 (DDR版本5，目前由JEDEC在討論中)、LPDDR5 (LPDDR版本5，目前由JEDEC在討論中)、HBM2 (HBM版本2，目前由JEDEC在討論中)，及/或基於此等規格之衍生物或擴展的其他新技術。諸如DDR5之此等新技術可具有與先前DDR技術相比具有縮減數目之接腳的DIMM組態。舉例而言，已消除時脈啟用(CKE)及晶粒上終止(ODT)接腳。可藉助於各種編碼方案啟用CKE及ODT功能性，而不是接腳。
圖1 說明系統100。在一些實例中，如圖1中所示，系統100包括耦接至DIMM 120-1至120-n的主機計算裝置110，其中「n」為具有大於2之值的任何正整數。對於此等實例，DIMM 120-1至120-n可藉助於一或多個通道140-1至140-n耦接至主機計算裝置110。如圖1中所示，主機計算裝置110可包括作業系統(OS) 114、一或多個應用程式(APP) 116及電路系統112。電路系統112可包括與記憶體控制器113耦接的一或多個處理元件111 (例如，處理器或處理器核心)。主機計算裝置110可包括(但不限於)個人電腦、桌上型電腦、膝上型電腦、平板電腦、伺服器、伺服器陣列或伺服器群、網頁伺服器、網路伺服器、網際網路伺服器、工作站、微型電腦、大型電腦、超級電腦、網路設備、網站設備、分佈式計算系統、多處理器系統、基於處理器之系統或其組合。
在一些實例中，如圖1中所示，DIMM 120-1至120-n可包括各別記憶體晶粒或裝置122-1至122-n。記憶體裝置122-1至122-n可包括各種類型的依電性及/或非依電性記憶體。依電性記憶體可包括(但不限於)隨機存取記憶體(RAM)、動態RAM (D RAM)、雙資料速率同步動態RAM (DDR SDRAM)、靜態隨機存取記憶體(SRAM)、閘流體RAM (T-RAM)或零電容器RAM (Z-RAM)。非依電性記憶體可包括(但不限於)非依電性類型記憶體，諸如為位元組或區段可定址的3-D交叉點記憶體。用於記憶體裝置122-1至122-n的此等區段可定址或位元組可定址非依電性類型記憶體可包括(但不限於)使用硫屬化物相變材料(例如，硫族化物玻璃)之記憶體、多臨限位準反及快閃記憶體、反或快閃記憶體、單或多位準相變記憶體(PCM)、電阻性記憶體、雙向記憶體、奈米線記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、磁阻隨機存取記憶體(MRAM)、併有憶阻器技術之記憶體(憶阻器)、自旋轉移力矩MRAM (STT-MRAM)、或以上各者中之任一者的組合，或其他非依電性記憶體類型。
根據一些實例，包括依電性及/或非依電性類型記憶體的記憶體裝置122-1至122-n可根據許多記憶體技術(諸如先前提及之DDR5、LPDDR5或HBM2，及/或基於針對此等開發技術的此等規格之衍生物或擴展的其他技術)操作。記憶體裝置122-1至122-n亦可根據其他記憶體技術(諸如(但不限於) DDR4 (雙資料速率(DDR)版本4，由JEDEC在2012年9月公開的初始規格)、LPDDR4 (低功率雙資料速率(LPDDR)版本4，JESD209-4，最初由JEDEC在2014年8月公開)、WIO2(寬I/O 2 (WideIO2)，JESD229-2，最初由JEDEC在2014年8月公開)、HBM(高頻寬記憶體DRAM，JESD235，最初由JEDEC在2013年10月公開)，及/或基於此等規格之衍生物或擴展的其他技術)操作。
根據一些實例，諸如自DIMM 120-1至120-n之DIMM的DIMM可經設計以充當暫存DIMM (RDIMM)、負載縮減DIMM (LRDIMM)、完全緩衝之DIMM (FB-DIMM)、未緩衝之DIMM (UDIMM)或小型(SODIMM)。實例不限於僅僅此等DIMM設計。
在一些實例中，在DIMM 120-1至120-n處的記憶體裝置122-1至122-n可包括所有類型或組合類型之依電性或非依電性記憶體。舉例而言，在DIMM 120-1處之記憶體裝置122-1可包括在正面或第一側面上之依電性記憶體(例如，DRAM)且可包括背面或第二側面上之非依電性記憶體(例如，3-D交叉點記憶體)。在其他實例中，混合DIMM可包括用於DIMM 120-1之任一側面上的記憶體裝置122-1的非依電性及依電性類型記憶體之組合。在其他實例中，所有記憶體裝置122-1可為依電性類型記憶體或非依電性類型記憶體。在一些實例中，多個通道可與在DIMM上維持之記憶體裝置耦接，且在一些實例中，單獨通道可經路由至不同非依電性/依電性類型及/或群組之記憶體裝置。舉例而言，至包括非依電性記憶體之記憶體裝置的第一通道及至包括依電性記憶體之記憶體裝置的第二通道。在其他實例中，第一通道可經路由至在DIMM之第一側面上的記憶體裝置且第二通道經路由至在DIMM之第二側面上的記憶體裝置。實例不限於多個通道可經路由至單個DIMM上所包括的記憶體裝置的方式之以上實例。
圖 2 說明DIMM部分200。在一些實例中，DIMM部分200可表示經配置為由單個暫存器(諸如暫存器210)支援的LRDIMM的DIMM的兩個側面之第一側面。全DIMM可包括在第二側面或背面上的相等數目之記憶體裝置222及緩衝器230-1至230-5。實例不限於以具有緩衝器230-1至230-5之LRDIMM組態配置的DIMM。在其他實例中，其他類型之DIMM組態(諸如(但不限於)RDIMM組態)可適用。
根據一些實例，緩衝器230-1至230-5可為由暫存器210之邏輯及/或特徵控制的資料緩衝器，該邏輯及/或特徵回應於自主機計算裝置接收之各種信號基於自主機計算裝置(未圖示)接收之命令藉助於BCOM 0匯流排路由與存取或控制記憶體裝置222之請求相關聯的資料。對於此等實例，來自主機計算裝置之信號的至少一部分可由暫存器210藉助於晶片選擇(CS) CS0 251、CS0 252、晶片識別(CID) 253或命令/位址(CA) 254接收。對於此等實例，包括於記憶體裝置222中之每一記憶體裝置可為DRAM記憶體裝置且可藉助於4位元(b)資料匯流排與各別緩衝器330-1至330-5耦接。緩衝器230-1至230-5可藉助於資料匯流排240將資料轉移至主機計算裝置，或可在耦接至此等緩衝器之各別記憶體裝置未被存取時使得緩衝器230-1至230-5具有內部電阻終止(RTT)。實例不限於DRAM記憶體裝置或4b資料匯流排。涵蓋具有不同設定大小資料匯流排(諸如8b)之不同記憶體裝置。另外，實例不限於每區塊十個記憶體裝置或DIMM之每一側面總數五個緩衝器。實例亦不限於具有總共4個區塊之DIMM。在一些實例中，涵蓋2個、3個或大於4個區塊。
根據一些實例，記憶體裝置222可經配置成圖2中展示為區塊0、區塊1、區塊2或區塊3的多個區塊。可基於自暫存器210藉助於CS0 211、CS1 212、CS2 213及CS3 214輸出的各別有效CS以及自暫存器210藉助於CA 254輸出的CA信號控制或存取區塊0、區塊1、區塊2或區塊3。在一些實例中，暫存器210可包括用以基於藉助於CS0 251、CS0 252、CID 253或CA 254自主機計算裝置(例如，主機控制器)接收之信號判定存取或控制哪些區塊的邏輯及/或特徵。另外，此邏輯可包括用以允許將自主機計算裝置接收之某些命令(例如，斷電命令)廣播至所有區塊的CKE編碼，或可包括用於DIMM判定是終止抑或引起裝置或資料匯流排240之主機側上的RTT的ODT編碼。
圖3 說明實例記憶體裝置邏輯300。在一些實例中，記憶體裝置邏輯300之電路系統可基於藉助於CS0 251、CS0 252、CID 253或CA 254接收之信號使得一或多個有效CS被輸出。如上文針對圖2提及在圖2中所展示，此等信號可由DIMM部分200之暫存器210接收。因此，對於此等實例，記憶體裝置邏輯300可為包括於DIMM之暫存器中的邏輯及/或特徵之部分。
根據一些實例，如圖3中所示，四個不同CS可基於藉助於CS0 251、CS0 252、CID 253及CA 254接收之信號而被啟動。啟動之CS信號可藉助於CS0 311、CS1 312、CS2 313及/或CS3 314輸出。對於此等實例，自記憶體裝置邏輯300未展示針對CA 254的輸出。如下文更多描述，CA 254可與進行關於命令(例如，斷電、自我再新、讀取、寫入等)的類型及與命令類型相關的編碼(例如，CKE功能性編碼或ODT功能性編碼)的類型之判定有關。儘管圖3中未展示，但藉助於CA 254接收之輸入CA信號可基於此等判定而轉遞至DIMM中之個別或所有區塊。
根據針對CKE功能性之一些實例，CKE編碼方案可由記憶體裝置邏輯300啟用以允許廣播各種類型的命令，其中DIMM之所有區塊可置於相同操作模式中。舉例而言，可廣播的第一類型命令可包括斷電輸入及退出命令，可廣播的第二類型命令可包括自我再新輸入及退出命令且可廣播的第三類型命令可包括ZQ校準(Cal)命令。實例不限於此等三種類型之命令，本發明涵蓋可廣播的且使得所有區塊在相同操作模式中的其他類型命令。
在一些實例中，CKE編碼方案可包括若CS0 251及CS1 252中的僅僅一者有效(例如，接收來自主機計算裝置之輸入CS信號)，則藉助於CA 254經由CA信號自主機計算裝置接收之命令可針對如藉由有效的藉助於CS0 251或CS1 253接收之那一CS及藉助於CID 253接收之CID信號解碼個別或單個區塊。舉例而言，CID編碼可指示包括在無CID信號藉助於CID 253接收到情況下的1位元值「0」或在CID信號藉助於CID 253接收到情況下的1位元值「1」的CID位元之狀態。以下表I為用以判定使得CS0 311、CS1 312、CS2 313或CS3 314當中之哪一CS為有效的實例CID編碼。應注意對於此實例，僅僅一個有效CS自包括記憶體裝置邏輯300之暫存器輸出。自暫存器輸出的有效CS可(例如)使得能夠存取或控制包括於給定區塊中的記憶體裝置(例如，基於來自包括於接收之CA信號中的主機計算裝置之命令)。亦請注意，對於圖3及表I，有效CS可為高態有效信號。實例不限於高態有效信號。在其他實例中，有效CS可由低態有效信號指示。表 I
Figure 106104101-A0304-0001
根據一些實例，CKE編碼方案亦可包括CS0 251及CS1 252兩者有效(例如，接收來自主機計算裝置之輸入CS信號)的情況。對於此等實例，經配置以廣播至所有區塊的一種類型之命令(例如，自我再新命令)可藉助於CA 254經由CA信號自主機計算裝置接收。對於此等實例，自藉助於CID 253接收之CID位元之狀態導出的位元值被忽略且四個有效CS係藉助於CS0 311、CS1 312、CS2 313及CS3 314自暫存器輸出，以便根據接收之命令存取或控制包括於所有四個區塊中的記憶體裝置。如先前所提及，實例不限於具有4個區塊之DIMM。舉例而言，具有2個區塊之DIMM可不需要使用針對CID編碼的表I，此係由於CS0 251及CS1 252可用於判定哪一CS輸出至2個區塊(例如，CS0 311或CS1 312)。對於此實例，CKE編碼方案仍可在需要CID編碼情況下經實施以廣播至單個或兩個區塊。
在針對ODT功能性的一些實例中，ODT編碼方案可由記憶體裝置邏輯300藉助於使用藉助於CS0 251及/或CS1 252接收，根據表I中所展示的CID編碼與藉助於CID 253接收之CID信號一起被進一步解碼的有效CS而啟用。舉例而言，ODT功能性可在接收到讀取或寫入命令後實施。
根據一些實例，可基於自暫存器基於上述表I中展示之CID編碼輸出的CS0 311、CS1 312、CS2 313及CS3 314當中之那一有效CS實施在藉助於CA 254經由CA信號自主機計算裝置接收之讀取及寫入命令上的ODT功能。對於此等實例，ODT功能可基於藉助於CA 254接收之CA信號的兩個命令或時脈週期而判定。表II指示由記憶體裝置邏輯300啟用以判定什麼ODT功能應用或將實施的ODT編碼方案。表III中之ODT功能可針對要由記憶體裝置針對給定區塊進行的各種RTT，或在讀取命令之情況下，目標區塊之ODT功能可將資料驅動至資料匯流排上。表II
Figure 106104101-A0304-0002
根據一些實例，基於表II中展示的ODT編碼方案之ODT功能可包括若CS0 251及CS1 252中的僅僅一者在第一時脈週期中有效(例如，接收來自主機計算裝置之輸入CS信號)，但在第二時脈週期中無效，則：包括記憶體裝置邏輯300之DIMM為記憶體裝置存取(例如，讀取/寫入命令)之目標，其中區塊係基於表I中所展示之CID編碼而解碼以判定CS0 311、CS1 312、CS2 313及CS3 314當中之哪一有效CS可自暫存器輸出至包括於區塊中的記憶體裝置以執行命令。對於此等實例，在DIMM之暫存器處的邏輯及/或特徵可使用第一查找表以判定記憶體裝置中之哪些區塊為需要與根據表II之給定ODT功能一致的RTT或終止的非目標區塊。下文在表III中展示實例第一查找表。
如先前所提及，實例不限於具有4個區塊之DIMM。舉例而言，具有2個區塊之DIMM可不需要使用針對CID編碼的表I，此係由於CS0 251及CS1 252可用於判定哪一CS輸出至2個區塊(例如，CS0 311或CS1 312)。對於此實例，表II ODT編碼方案仍可用以判定哪一ODT功能適用。表III
Figure 106104101-A0304-0003
在一些實例中，針對表III，「終止的區塊」中之每一0/1可表示第一實例查找表中之位元。位元可指示當指定目標區塊(由表II判定)係針對讀取命令或針對寫入命令時是否啟用此區塊之RTT或終止。亦針對表III，「X」指示未使用的位元，此係由於當區塊為指定之目標區塊時區塊並未終止或不具有對於RTT的需要。
根據一些實例，基於表II中展示的ODT編碼方案之ODT功能亦可包括若CS0 251及CS1 252兩者在兩個連續時脈週期中有效(例如，每一者已自主機計算裝置接收輸入CS信號)，則：包括記憶體裝置邏輯300之DIMM並非存取之目標。對於此等實例，若記憶體裝置邏輯300係針對LRDIMM，則無效CS信號將輸出至DIMM處之記憶體裝置。無效CS可由於不需要在此等記憶體裝置之晶片或裝置側處的RTT/終止而縮減電力使用，此係由於此等記憶體裝置未被存取或被控制。另外，LRDIMM之緩衝器(例如，LR緩衝器)將取決於藉助於CA 254接收之命令是讀取命令抑或寫入命令而啟用RTT_NOM_RD或RTT_NOM_WR。
在一些實例中，若包括記憶體邏輯300之DIMM為RDIMM (例如，不包括主機側緩衝器)且CS0 251及CS1 252兩者有效，則第二查找表可由DIMM之暫存器處的邏輯及/或特徵使用以判定哪一各別有效CS將被輸出以使得各別區塊終止/RTT。下文在表IV中展示實例第二查找表。表IV
Figure 106104101-A0304-0004
類似於表III，對於表IV，在「終止的區塊」中的每一0/1可表示第二實例查找表中之位元。位元可指示當命令係針對讀取命令或針對寫入命令時是否在此區塊上啟用RTT/終止。在一些實例中，表III及表IV可組合為單個查找表。
根據一些實例，基於表II中所展示的ODT編碼方案的ODT編碼亦可包括無效之CS0 251及CS1 252兩者(例如，不接收來自主機計算裝置之輸入CS信號)：包括記憶體裝置邏輯300之DIMM不解碼命令且DIMM之記憶體裝置或緩衝器保持在主機側上之RTT_Park中。對於此等實例，無效CS將在CS0 311、CS1 312、CS2 313或CS3 314處自暫存器輸出至DIMM之記憶體裝置。
在一些實例中，若暫存器係針對經配置為RDIMM的DIMM，則額外模式可被添加至包括記憶體裝置邏輯300的暫存器。對於此等實例，額外模式可經提供以與晶片選擇信號直接通過的2通道RDIMM一起使用，其中主機控制器直接控制DRAM晶片選擇編碼。
應注意CKE編碼及ODT編碼方案可藉助於使用晶片選擇信號但出於不同目的使用類似之編碼。使用哪一方案可由所接收(例如，藉助於CA 254經由CA信號)之命令判定。舉例而言，讀取及寫入命令(包括模式暫存器設定(MRS)讀取命令)將使用ODT編碼方案。此等讀取及寫入命令可需要匯流排RTT/終止且此等類型命令很可能將不被廣播至DIMM之所有區塊。一些類型命令可使用CKE編碼方案，但此等命令可限於命令之特定集(例如，斷電/加電、自我再新、ZQ Cal)。
圖4 說明設備400之實例方塊圖。雖然圖4中所示之設備400在某一拓撲中具有有限數目個元件，但可瞭解，設備400可按對於給定實施所需要在替代拓撲中包括更多或更少元件。
設備400可由在藉助於一或多個通道與主機計算裝置耦接之DIMM處維持或定位的電路系統420支援。電路系統420可經配置以執行一或多個軟體或韌體實施組件或邏輯422-a。值得注意的，如本文中所使用之「a」及「b」及「c」及類似指定符意欲為表示任何正整數之變數。因此，舉例而言，若實施針對a = 2設定一值，則用於組件或邏輯422-a的軟體或韌體之全集可包括組件或邏輯422-1或422-2。所呈現之實例不受限制於此上下文中且通篇使用的不同變數可表示相同或不同整數值。另外，此等「組件」或「邏輯」可為儲存在電腦可讀媒體中的軟體/韌體，且儘管組件在圖4中展示為離散邏輯框，但此不限制此等組件儲存在相異電腦可讀媒體組件(例如，單獨記憶體等)中。
根據一些實例，電路系統420可包括處理器或處理器電路系統。處理器或處理器電路系統可為各種可在市面上購得處理器中之任一者，包括(但不限於)：AMD®Athlon®、Duron®及Opteron®處理器；ARM®應用程式、嵌入及安全處理器；IBM®及Motorola®DragonBall®及PowerPC®處理器；IBM及Sony®胞元處理器；Intel®Atom®、Celeron®、核心(2) Duo®、核心i3、核心i5、核心i7、Itanium®、Pentium®、Xeon®、XeonPhi®及XScale®處理器；及類似處理器。根據一些實例，電路系統420亦可為特殊應用積體電路(ASIC)且至少一些組件或邏輯422-a可經實施為ASIC之硬體元件。
根據一些實例，設備400可包括CKE邏輯422-1。CKE邏輯422-1可由電路系統420執行以使用在包括設備400之DIMM的暫存器處接收之一或多個有效CS、CID信號或CA信號以實施CKE編碼方案。接收之一或多個有效CS、CID信號或CA信號可用於基於CKE編碼方案判定一或多個各別有效CS是否自暫存器輸出以便控制或存取DIMM之記憶體裝置的一或多個各別區塊。對於此等實例，一或多個有效CS可包括於CS信號405中，CID信號可包括於CID信號410中且CA信號可包括於CA信號415中。CS信號405、CID信號410及CA 415信號可自主機控制器發送。基於CKE編碼方案，CS啟動430可使得一或多個有效CS自暫存器輸出。另外，CA信號415可回應於使得自暫存器輸出的一或多個CS中之哪些由於CS啟動430而被啟動而經轉遞至經控制或存取的記憶體裝置之一或多個區塊。
根據一些實例，CKE編碼方案資訊424-a可由CKE邏輯422-1維持以實施CKE編碼方案並基於接收之一或多個CS信號405、CID信號410或CA信號410判定CS啟動430以控制或啟動記憶體裝置之一或多個各別區塊。另外，CID編碼資訊424-b可由CKE邏輯422-1維持或可由CKE邏輯422-1存取以基於CID信號410及包括於CS信號405中的有效CS中之至少一者判定CS啟動430以針對接收之命令存取或控制單個區塊或廣播接收之命令以存取或控制DIMM的記憶體裝置之所有區塊。
在一些實例中，設備400亦可包括ODT邏輯422-2。ODT邏輯422-2可由電路系統420執行以使用在包括設備400的DIMM之暫存器處接收的一或多個有效CS、CID信號或CA信號以實施ODT編碼方案。接收之一或多個有效CS、CID信號或CA信號可用於判定是否至少一個有效CS係自暫存器輸出以控制或存取DIMM之記憶體裝置的至少一個區塊並判定哪些ODT功能需要用於DIMM之記憶體裝置的所有或至少一些區塊。對於此等實例，一或多個有效CS可包括於CS信號405中，CID信號可包括於CID信號410中且CA信號可包括於CA信號415中。如上文所提及，CS信號405、CID信號410及CA信號415可自主機控制器發送。基於ODT編碼方案，至少一個CS啟動430可使得一或多個有效CS自暫存器輸出。另外，要由目標或非目標區塊執行的什麼ODT功能可在ODT功能435中向包括設備400的DIMM之記憶體裝置之區塊的至少一些進行指示。
根據一些實例，CID編碼資訊424-b可由ODT邏輯422-2維持或可由ODT邏輯422-2存取以判定CS啟動430以存取或控制包括設備400的DIMM之記憶體裝置之區塊。另外，ODT編碼方案資訊424-c可由ODT邏輯422-2維持以實施ODT編碼方案並基於接收之CS信號405、CID信號410或CA信號410判定什麼ODT功能要由目標或非目標區塊執行。另外，查找表424-d可由ODT邏輯422-2維持以判定DIMM的記憶體裝置之哪些區塊為需要與經判定ODT功能一致的在主機側上之RTT或終止的非目標區塊。舉例而言，查找表可類似於如上文所提及之表III及表IV。
圖5 說明實例邏輯流程500。如圖5中所示，第一邏輯流程包括邏輯流程500。邏輯流程500可表示由本文中所描述之一或多個邏輯、特徵或裝置(諸如，設備500)執行之操作中之一些或全部。更明確而言，邏輯流程500可由CKE邏輯422-1或ODT邏輯422-2實施。
根據一些實例，邏輯流程500在方塊502處可在DIMM之暫存器處接收用以存取或控制位於DIMM處或位於第二DIMM處之記憶體裝置的命令，該命令藉助於CA信號接收。對於此等實例，DIMM之暫存器可包括CKE邏輯422-1或ODT邏輯422-2。暫存器可藉助於與發送命令之主機控制器一起維持的CA匯流排接收命令。
在一些實例中，邏輯流程500在方塊504處可判定與CA信號一起接收之一或多個CS是否有效。對於此等實例，CKE邏輯422-1或ODT邏輯422-2可判定哪些晶片選擇有效。
根據一些實例，邏輯流程500在方塊506處可基於與CA信號一起接收之一或多個CS是否有效的判定及基於針對CKE功能性之第一編碼方案或基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。對於此等實例，若使用CKE編碼方案，則CKE邏輯422-1啟動耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS。若使用ODT編碼方案，則ODT邏輯422-2啟動耦接於暫存器與DIMM處之記憶體裝置之間一或多個CS。
圖6 說明實例儲存媒體600。如圖6中所示，第一儲存媒體包括儲存媒體600。儲存媒體600可包含製品。在一些實例中，儲存媒體600可包括任何非暫時性電腦可讀媒體或機器可讀媒體，諸如，光學、磁性或半導體儲存器。儲存媒體600可儲存各種類型之電腦可執行指令，諸如，實施邏輯流程500之指令。電腦可讀或機器可讀儲存媒體之實例可包括能夠儲存電子資料之任何有形媒體，包括依電性記憶體或非依電性記憶體、可卸除式或不可卸除式記憶體、可抹除或不可抹除式記憶體、可寫入或可重寫入記憶體等等。電腦可執行指令之實例可包括任何合適類型之程式碼，諸如，原始程式碼、經編譯程式碼、經解譯程式碼、可執行程式碼、靜態程式碼、動態程式碼、物件導向式程式碼、視覺程式碼及其類似者。實例並不限於此上下文中。
圖7說明實例計算平台700。在一些實例中，如圖7中所示，計算平台700可包括記憶體系統730、處理組件740、其他平台組件750或通信介面760。根據一些實例，計算平台700可實施於計算裝置中。
根據一些實例，記憶體系統730可包括控制器732及記憶體裝置734。對於此等實例，駐留或定位在控制器732處的邏輯及/或特徵可執行設備400之至少一些處理操作或邏輯並可包括包括儲存媒體600之儲存媒體。另外，記憶體裝置734可包括上文針對圖1及圖2中展示的記憶體裝置122或222所描述的類似類型之依電性或非依電性記憶體(未圖示)。在一些實例中，控制器732可與記憶體裝置734一起為同一晶粒之部分。在其他實例中，控制器732及記憶體裝置734可與處理器(例如，包括於處理組件740中)一起位於同一晶粒或積體電路上。在另外其他實例中，控制器732可在與記憶體裝置734耦接的單獨晶粒或積體電路中。
根據一些實例，處理組件740可包括各種硬體元件、軟體元件或兩者的組合。硬體元件之實例可包括裝置、邏輯裝置、組件、處理器、微處理器、電路、處理器電路、電路元件(例如，電晶體、電阻器、電容器、電感器等)、積體電路、ASIC、可程式化邏輯裝置(PLD)、數位信號處理器(DSP)、FPGA/可程式化邏輯、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等。軟體元件之實例可包括軟體組件、程式、應用程式(application)、電腦程式、應用程式(application program)、系統程式、軟體開發程式、機器程式、作業系統軟體、中間軟體、韌體、軟體模組、常式、次常式、函式、方法、程序、軟體介面、API、指令集、計算程式碼、電腦程式碼、程式碼片段、電腦程式碼片段、字、值、符號或其任何組合。判定是否使用硬體元件及/或軟體元件實施實例可根據任何數目之因素而變化，諸如，所要之計算速率、功率位準、耐熱性、處理循環預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度及其他設計或效能約束，如給定實例所需要。
在一些實例中，其他平台組件750可包括共同計算元件，諸如一個或多個處理器、多核處理器、共處理器、記憶體單元、晶片組、控制器、周邊裝置、介面、振盪器、時序裝置、視訊卡、音訊卡、多媒體I/O組件(例如，數位顯示器)、電力供應器等。與其他平台組件750或儲存系統730相關聯的記憶體單元之實例可包括(但不限於)呈一或多個較高速度記憶體單元形式的各種類型之電腦可讀及機器可讀儲存媒體，諸如唯讀記憶體(ROM)、RAM、DRAM、DDR DRAM、同步DRAM (SDRAM)、DDR SDRAM、SRAM、可程式化ROM (PROM)、EPROM、EEPROM、快閃記憶體、鐵電記憶體、SONOS記憶體、聚合物記憶體(諸如鐵電聚合物記憶體)、奈米線、FeTRAM或FeRAM、雙向記憶體、相變記憶體、憶阻器、STT-MRAM、磁性或光學卡及適合於儲存資訊之任何其他類型的儲存媒體。
在一些實例中，通信介面760可包括支援通信介面之邏輯及/或特徵。對於此等實例，通信介面760可包括根據各種通信協定或標準操作之一或多個通信介面以藉助於直接或網路通信鏈路通信。直接通信可藉助於一或多個行業標準(包括後代及變體)(諸如與SMBus規格、PCIe規格、NVMe規格、SATA規格、SAS規格或USB規格相關聯的彼等標準)中描述的通信協定或標準之使用經由直接介面發生。網路通信可藉助於通信協定或標準(諸如在由IEEE頒佈的一或多個乙太網路標準描述的彼等標準)之使用經由網路介面發生。舉例而言，一種此類乙太網路標準可包括IEEE 802.3-2012，帶衝突偵測之載波感測多重存取(CSMA/CD)存取方法及實體層規格，2012年12月公開(下文中「IEEE 802.3」)。
計算平台700可為計算裝置之部分，計算裝置可為(例如)使用者裝備、電腦、個人電腦(PC)、桌上型電腦、膝上型電腦、筆記本電腦、迷你筆記型電腦、平板電腦、智慧型電話、嵌入電子元件、遊戲控制台、伺服器、伺服器陣列或伺服器群、網頁伺服器、網路伺服器、網際網路伺服器、工作站、微型電腦、大型電腦、超級電腦、網路設備、網站設備、分佈式計算系統、多處理器系統、基於處理器之系統或其組合。因此，按合適的需要，可在計算平台700之各種實施例中包括或省略本文中描述的計算平台700之功能及/或特定組態。
計算平台700之組件及特徵可使用離散電路系統、ASIC、邏輯閘及/或單晶片架構之任何組合來實施。另外，在合適地適當時，可使用微控制器、可程式化邏輯陣列及/或微處理器或前述各者之任何組合實施計算平台700之特徵。應注意，硬體、韌體及/或軟體元件可在本文中統稱為或個別地被稱作「邏輯」、「電路」或「電路系統」。
至少一個實例的一或多個態樣可由儲存於表示處理器內之各種邏輯的至少一個機器可讀媒體上的代表性指令實施，該等指令當由機器、計算裝置或系統讀取時使得機器、計算裝置或系統製造用以執行本文中所描述之技術的邏輯。此等表示可儲存於有形機器可讀媒體上並被供應至各種消費者或製造設施以載入至實際上製造邏輯或處理器的製造機器中。
可使用硬體元件、軟體元件或兩者之組合實施各種實例。在一些實例中，硬體元件可包括裝置、組件、處理器、微處理器、電路、電路元件(例如，電晶體、電阻器、電容器、電感器等)、積體電路、ASIC、PLD、DSP、FPGA、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等。在一些實例中，軟體元件可包括軟體組件、程式、應用程式、電腦程式、應用程式、系統程式、機器程式、作業系統軟體、中間軟體、韌體、軟體模組、常式、次常式、函式、方法、程序、軟體介面、API、指令集、計算程式碼、電腦程式碼、程式碼片段、電腦程式碼片段、字、值、符號，或其任何組合。判定是否使用硬體元件及/或軟體元件實施實例可根據任何數目之因素而變化，諸如，所要之計算速率、功率位準、耐熱性、處理循環預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度及其他設計或效能約束，如給定實施所需要。
一些實例可包括製品或至少一個電腦可讀媒體。電腦可讀媒體可包括用以儲存邏輯之非暫時性儲存媒體。在一些實例中，非暫時性儲存媒體可包括能夠儲存電子資料之一或多種類型之電腦可讀儲存媒體，包括依電性記憶體或非依電性記憶體、可卸除式或不可卸除式記憶體、可抹除或不可抹除式記憶體、可寫入或可重寫入記憶體等等。在一些實例中，邏輯可包括各種軟體元件，諸如軟體組件、程式、應用程式、電腦程式、應用程式、系統程式、機器程式、作業系統軟體、中間軟體、韌體、軟體模組、常式、次常式、函式、方法、程序、軟體介面、API、指令集、計算程式碼、電腦程式碼、程式碼片段、電腦程式碼片段、字、值、符號或其任何組合。
根據一些實例，電腦可讀媒體可包括用以儲存或維持指令的非暫時性儲存媒體，該等指令在由機器、計算裝置或系統執行時使得機器、計算裝置或系統執行根據所描述實例之方法及/或操作。該等指令可包括任何合適類型之程式碼，諸如原始程式碼、經編譯程式碼、經解譯程式碼、可執行程式碼、靜態程式碼、動態程式碼及類似者。該等指令可根據預定義電腦語言、方式或語法實施，以用於指示機器、計算裝置或系統執行某一功能。可使用任何合適之高層級、低層級、物件導向式、視覺、編譯及/或解譯程式設計語言實施指令。
可使用表述「在一個實例中」或「一實例」連同其衍生說法描述一些實例。此等術語意謂結合實例所描述之特定特徵、結構或特性包括於至少一個實例中。本說明書中之各種地方處出現的片語「在一個實例中」未必皆係指同一實例。
可使用表述「耦接」及「連接」連同其衍生說法來描述一些實例。此等術語未必意欲為彼此之同義語。舉例而言，使用術語「連接」及/或「耦接」之描述可指示兩個或兩個以上元件直接彼此實體接觸或電接觸。然而，術語「耦接」亦可意謂兩個或兩個以上元件並不彼此直接接觸，但仍彼此合作或互動。
以下實例係關於本文中揭示的技術之額外實例。
實例1。實例設備可包括在DIMM處的包括邏輯之暫存器，該邏輯的至少一部分可包括硬體，該邏輯可接收用以存取或控制位於DIMM處或位於第二DIMM處之記憶體裝置的命令，該命令藉助於CA信號接收。邏輯亦可判定與CA信號一起接收之一或多個CS是否有效。邏輯亦可基於與CA信號一起接收之一或多個CS是否有效的判定及基於針對CKE功能性之第一編碼方案或基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例2。如實例1之設備，定位在DIMM處的記憶體裝置可包括配置成多個區塊之記憶體裝置。耦接於暫存器之間的一或多個CS可分別對應於多個區塊當中的各別單獨區塊。
實例3。如實例2之設備，用以存取或控制記憶體裝置的命令可為自我再新輸入命令、自我再新退出命令、斷電輸入命令、斷電退出命令或ZQ校準命令中的一者。
實例4。如實例3之設備，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS，其中邏輯用以基於與命令一起接收之第一或第二CS中的一者經判定為有效及基於針對CKE功能性之第一編碼方案判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例5。如實例4之設備，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，設備亦可包括用以判定與命令一起接收之CID位元之狀態指示0值或1值的邏輯。邏輯亦可使得第一、第二、第三或第四CS當中的各別CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊，基於CID位元之狀態且基於與命令一起接收之第一或第二CS中的一者亦經判定為有效。
實例6。如實例3之設備，與命令一起接收之一或多個CS可包括第一CS或第二CS。對於此實例，用以判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出的邏輯可基於與命令一起接收之第一及第二CS兩者被判定為有效並亦可基於針對CKE功能性之第一編碼方案。
實例7。如實例6之設備，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，設備亦可包括用以基於與命令一起接收之第一及第二CS兩者經判定為有效而使得第一、第二、第三或第四CS當中的所有CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中之所有區塊的邏輯。
實例8。如實例2之設備，用以存取或控制記憶體裝置的命令可為讀取命令或寫入命令中的一者。
實例9。如實例8之設備，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，邏輯可基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效以及基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例10。如實例9之設備，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，設備亦可包括用以判定與命令一起接收之CID之狀態指示0值或1值的邏輯。邏輯亦可基於CID位元之狀態以及基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效而使得第一、第二、第三或第四CS當中的各別CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊。
實例11。如實例10之設備，邏輯亦可判定第一、第二、第三或第四區塊中之哪一者並非命令之目標。邏輯亦可使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊在此等區塊經判定為非命令之目標時具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例12。如實例8之設備，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS，其中判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出可基於與命令一起接收之第一及第二CS經判定為在兩個連續命令週期中有效且亦可基於針對ODT功能性的第二編碼方案。
實例13。如實例12之設備，DIMM可為負載縮減DIMM (LRDIMM)。對於此實例，設備亦可包括用以使得耦接於暫存器與LRDIMM處之記憶體裝置之間的一或多個CS當中無CS被啟動的邏輯。邏輯亦可使得與LRDIMM耦接的資料匯流排之主機側上的每一緩衝器具有RTT，RTT包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例14。如實例12之設備，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。DIMM可經配置成RDIMM。對於此實例，設備亦可包括用以使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊具有RTT的邏輯，RTT包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例15。如實例1之設備，記憶體裝置可包括非依電性記憶體或依電性記憶體。
實例16。如實例15之設備，依電性記憶體可包括DRAM。
實例17。如實例15之設備，非依電性記憶體可為3維交叉點記憶體、使用硫屬化物相變材料之記憶體、多臨限位準反及快閃記憶體、反或快閃記憶體、單或多級PCM、電阻性記憶體、雙向記憶體、奈米線記憶體、FeTRAM、MRAM、併有憶阻器技術之記憶體或STT-MRAM。
實例18。如實例1之設備，DIMM可為RDIMM或LRDIMM。
實例19。實例方法可包括在DIMM之暫存器處接收用以存取或控制位於DIMM處或位於第二DIMM處之記憶體裝置的命令，該命令藉助於CA信號接收。方法亦可包括判定與CA信號一起接收之一或多個CS是否有效。方法亦可包括基於與CA信號一起接收之一或多個CS是否有效的判定及基於針對CKE功能性之第一編碼方案或基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例20。如實例19之方法，定位在DIMM處的記憶體裝置可包括配置成多個區塊之記憶體裝置。一或多個CS可耦接於暫存器之間以分別對應於多個區塊當中之各別單獨區塊。
實例21。如實例20之方法，用以存取或控制記憶體裝置的命令可包括自我再新輸入命令、自我再新退出命令、斷電輸入命令、斷電退出命令或ZQ校準命令中的一者。
實例22。如實例21之方法，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出可基於與命令一起接收之第一或第二CS中的一者被判定為有效並亦可基於針對CKE功能性之第一編碼方案。
實例23。如實例22之方法，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，方法亦可包括判定與命令一起接收之CID位元之狀態指示0值或1值。方法亦可包括基於CID位元之狀態及基於與命令一起接收之第一或第二CS中的一者經判定為有效而啟動第一、第二、第三或第四CS當中的各別CS以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊。
實例24。如實例21之方法，與命令一起接收之一或多個CS可包括第一CS或第二CS。對於此實例，判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出可基於與命令一起接收之第一及第二CS兩者被判定為有效並亦可基於針對CKE功能性之第一編碼方案。
實例25。如實例24之方法，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此等實例，方法亦可包括基於與命令一起接收之第一及第二CS兩者經判定為有效而啟動第一、第二、第三或第四CS當中的所有CS以使得命令被路由至第一、第二、第三或第四區塊當中的所有區塊。
實例26。如實例20之方法，用以存取或控制記憶體裝置之命令可為讀取命令或寫入命令中的一者。
實例27。如實例26之方法，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出可基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效，且亦可基於針對ODT功能性之第二編碼方案。
實例28。如實例27之方法，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，方法亦可包括判定與命令一起接收之CID之狀態指示0值或1值。方法亦可包括基於CID位元之狀態及基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效而啟動第一、第二、第三或第四CS當中的各別CS以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊。
實例29。實例28之方法亦可包括判定第一、第二、第三或第四區塊中之哪一者並非命令之目標。方法亦可包括使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊在此等區塊經判定為非命令之目標時具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例30。如實例26之方法，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS，其中判定是否使得耦接於暫存器與DIMM處之記憶體裝置之間的一或多個CS被啟動及自暫存器輸出係基於與命令一起接收之第一及第二CS經判定為在兩個連續命令週期中有效及基於針對ODT功能性的第二編碼方案。
實例31。如實例30之方法，DIMM可為LRDIMM。對於此實例，方法亦可包括使得耦接於暫存器與LRDIMM處之記憶體裝置之間的一或多個CS當中無CS被啟動。方法亦可包括使得與LRDIMM耦接的資料匯流排之主機側上的每一緩衝器具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例32。如實例30之方法，多個區塊可包括四個區塊。耦接於暫存器與記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。DIMM可經配置成RDIMM。對於此實例，方法亦可包括使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例33。如實例19之方法，記憶體裝置可包括非依電性記憶體或依電性記憶體。
實例34。如實例33之方法，依電性記憶體可為DRAM。
實例35。如實例33之方法，非依電性記憶體包含3維交叉點記憶體、使用硫屬化物相變材料之記憶體、多臨限位準反及快閃記憶體、反或快閃記憶體、單或多級PCM、電阻性記憶體、雙向記憶體、奈米線記憶體、FeTRAM、MRAM、併有憶阻器技術之記憶體或STT-MRAM。
實例36。如實例19之方法，DIMM可為RDIMM或LRDIMM。
實例37。至少一個機器可讀媒體可包括回應於由系統執行而可使得系統實施如實例19至36中之任一者的方法的複數個指令。
實例38。一種設備可包括用於執行實例19至36中之任一者之方法之構件。
實例39。實例系統可包括DIMM及在DIMM上之複數個記憶體裝置。系統亦可包括在DIMM上之與該複數個記憶體裝置耦接的暫存器。暫存器可包括邏輯，其中之至少一部分包含硬體，該邏輯可接收用以存取或控制位於DIMM處的該複數個記憶體裝置或位於第二DIMM處的第二複數個記憶體裝置中之至少一些的命令，該命令藉助於CA信號接收。邏輯亦可判定與CA信號一起接收之一或多個CS是否有效。邏輯亦可基於與CA信號一起接收之一或多個CS是否有效的判定及基於針對CKE功能性之第一編碼方案或基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處的該複數個記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例40。如實例39之系統，位於DIMM處之複數個記憶體裝置可包括配置成多個區塊的複數個記憶體裝置。耦接於暫存器之間的一或多個CS可分別對應於多個區塊當中的各別單獨區塊。
實例41。如實例40之系統，用以存取或控制該複數個記憶體裝置中之至少一些的命令可包括自我再新輸入命令、自我再新退出命令、斷電輸入命令、斷電退出命令或ZQ校準命令中的一者。
實例42。如實例41之系統，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，用以判定是否使得耦接於暫存器與DIMM處之複數個記憶體裝置之間的一或多個CS被啟動及自暫存器輸出的邏輯可基於與命令一起接收之第一或第二CS中的一者經判定為有效且亦可基於針對CKE功能性之第一編碼方案。
實例43。如實例42之系統，多個區塊可包括四個區塊。耦接於暫存器與複數個記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，系統亦可包括用以判定與命令一起接收之CID之狀態指示0值或1值的邏輯。邏輯可使得第一、第二、第三或第四CS當中的各別CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊，可基於CID位元之狀態且亦可基於與命令一起接收之第一或第二CS中的一者亦經判定為有效。
實例44。如實例41之系統，與命令一起接收之一或多個CS可包括第一CS或第二CS。對於此實例，用以判定是否使得耦接於暫存器與DIMM處之複數個記憶體裝置之間的一或多個CS被啟動及自暫存器輸出的邏輯可基於與命令一起接收之第一及第二CS兩者經判定為有效且亦可基於針對CKE功能性之第一編碼方案。
實例45。如實例44之系統，多個區塊可包括四個區塊。耦接於暫存器與複數個記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，系統亦可包括用以基於與命令一起接收之第一及第二CS兩者經判定為有效而使得第一、第二、第三或第四CS當中之所有CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中之所有區塊的邏輯。
實例46。如實例40之系統，用以存取或控制複數個記憶體裝置中之至少一些的命令可包括讀取命令或寫入命令中的一者。
實例47。如實例46之系統，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，邏輯可基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效以及基於針對ODT功能性之第二編碼方案而判定是否使得耦接於暫存器與DIMM處之複數個記憶體裝置之間的一或多個CS被啟動及自暫存器輸出。
實例48。如實例47之系統，多個區塊可包括四個區塊。耦接於暫存器與複數個記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。對於此實例，系統亦可包括用以判定與命令一起接收之CID之狀態指示0值或1值的邏輯。邏輯亦可基於CID位元之狀態以及基於與命令一起接收之第一或第二CS中的一者經判定為在第一時脈週期中有效及在第二時脈週期中無效而使得第一、第二、第三或第四CS當中的各別CS被啟動以使得命令被路由至第一、第二、第三或第四區塊當中的各別區塊。
實例49。如實例48之系統，邏輯亦可判定第一、第二、第三或第四區塊中之哪一者並非命令之目標。邏輯亦可使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊在此等區塊經判定為非命令之目標時具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例50。如實例46之系統，與命令一起接收之一或多個CS可包括與命令一起接收之第一CS或與命令一起接收之第二CS。對於此實例，判定是否使得耦接於暫存器與DIMM處的該複數個記憶體裝置之間的一或多個CS被啟動及自暫存器輸出可基於與命令一起接收之第一及第二CS經判定為在兩個連續命令週期中有效並亦可基於針對ODT功能性之第二編碼方案。
實例51。如實例50之系統，DIMM可包括LRDIMM。對於此實例，系統亦可包括用以使得耦接於暫存器與LRDIMM處之複數個記憶體裝置之間的一或多個CS當中無CS被啟動的邏輯。邏輯亦可使得與LRDIMM耦接的資料匯流排之主機側上的每一緩衝器具有RTT。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例52。如實例50之系統，多個區塊可包括四個區塊。耦接於暫存器與複數個記憶體裝置之間的一或多個CS可包括要自暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS。DIMM可經配置成RDIMM。對於此實例，系統亦可包括用以使用查找表以判定要自暫存器輸出的第一、第二、第三及第四CS中之哪些被啟動以使得各別第一、第二、第三及第四區塊具有RTT的邏輯。RTT可包括當命令為讀取命令時之RTT_NOM_RD或當命令為寫入命令時之RTT_NOM_WR中的一者。
實例53。如實例39之系統，該複數個記憶體裝置可包括非依電性記憶體或依電性記憶體。
實例54。如實例53之系統，依電性記憶體可為DRAM。
實例55。如實例53之系統，非依電性記憶體可包括3維交叉點記憶體、使用硫屬化物相變材料之記憶體、多臨限位準反及快閃記憶體、反或快閃記憶體、單或多級PCM、電阻性記憶體、雙向記憶體、奈米線記憶體、FeTRAM、MRAM、併有憶阻器技術之記憶體或STT-MRAM。
實例56。如實例39之系統，DIMM可包括RDIMM或LRDIMM。
實例57。實例39之系統亦可包括與DIMM耦接的主機計算裝置。系統亦可包括以下各者中之一或多者：以通信方式耦接至主機計算裝置的網路介面、耦接至主機計算裝置之電池，或以通信方式耦接至主機計算裝置的顯示器。
需強調，提供發明摘要以遵守37 C.F.R.第1.72(b)章節，其需要摘要將允許讀者快速確定技術揭示內容之本質。該摘要在具有以下理解的情況下提交：其不應用以解釋或限制申請專利範圍之範疇或意義。另外，在前述實施方式中，可看到出於精簡本發明之目的在單一實例中將各種特徵分組在一起。不應將此揭示之方法解釋為反映以下意圖：所主張之實例需要比每一請求項中明確所敍述多的特徵。實情為，如以下申請專利範圍所反映，本發明標的物在於單一所揭示實例之特徵的不到全部。因此，以下申請專利範圍據此併入至實施方式中，其中每一請求項就其自身而言作為單獨實例。在所附申請專利範圍中，術語「包括」及「其中(in which)」分別用作各別術語「包含」及「其中(wherein)」之直白英文等效物。此外，術語「第一」、「第二」、「第三」等等僅僅用作標記，且並不意欲對其對象強加數字要求。
雖然已以具體針對結構特徵及/或方法動作之語言描述標的物，但應理解，所附申請專利範圍中所定義之標的物未必限於上文所描述之具體特徵或動作。實情為，以實施申請專利範圍之實例形式揭示上文所描述之特定特徵及動作。
100‧‧‧系統110‧‧‧主機計算裝置111‧‧‧處理元件112、420‧‧‧電路系統113‧‧‧記憶體控制器114‧‧‧作業系統(OS)116‧‧‧應用程式(APP)120-1、120-2~120-n‧‧‧雙直列記憶體模組(DIMM)122-1、122-2~122-n、222、734‧‧‧記憶體裝置140-1、140-2~140-n‧‧‧通道200‧‧‧DIMM部分210‧‧‧暫存器211、212、213、214、251、252、311、312、313、314‧‧‧晶片選擇230-1、230-2、230-3、230-4、230-5‧‧‧緩衝器240‧‧‧資料匯流排253‧‧‧晶片識別(CID)254‧‧‧命令/位址(CA)300‧‧‧記憶體裝置邏輯400、800‧‧‧設備405‧‧‧CS信號410‧‧‧CID信號415‧‧‧CA信號422-1‧‧‧CKE邏輯422-2‧‧‧ODT邏輯424-a‧‧‧CKE編碼方案資訊424-b‧‧‧CID編碼資訊424-c‧‧‧ODT編碼方案資訊424-d‧‧‧查找表430‧‧‧CS啟動435‧‧‧ODT功能500‧‧‧邏輯流程502、504、506‧‧‧方塊600、1000‧‧‧儲存媒體700‧‧‧計算平台730‧‧‧記憶體系統732‧‧‧控制器740‧‧‧處理組件750‧‧‧其他平台組件760‧‧‧通信介面
圖 1 說明實例系統。
圖2 說明雙直列記憶體模組(DIMM)之實例部分。
圖3 說明實例記憶體裝置邏輯。
圖 4 說明實例設備。
圖 5 說明實例邏輯流程。
圖 6 說明實例儲存媒體。
圖 7 說明實例計算平台。
100‧‧‧系統
110‧‧‧主機計算裝置
111‧‧‧處理元件
112‧‧‧電路系統
113‧‧‧記憶體控制器
114‧‧‧作業系統(OS)
116‧‧‧應用程式(APP)
120-1、120-2~120-n‧‧‧雙直列記憶體模組(DIMM)
122-1、122-2~122-n‧‧‧記憶體裝置
140-1、140-2~140-n‧‧‧通道

Claims (28)

  1. 一種電子設備，包含：在一雙直列記憶體模組(DIMM)處的包括邏輯之一暫存器，該邏輯的至少一部分包含硬體，該邏輯用以：接收用以存取或控制位於該DIMM處或位於一第二DIMM處之記憶體裝置的一命令，該命令經由一命令/位址(CA)信號接收；判定與該CA信號一起接收之一或多個晶片選擇(CS)是否有效；及基於與該CA信號一起接收之一或多個CS是否有效的該判定及基於針對時脈啟用(CKE)功能性之一第一編碼方案或基於針對晶粒上終止(ODT)功能性之一第二編碼方案，判定是否使耦接於該暫存器與該DIMM處之記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出，該第一編碼方案包括使用與該命令一起接收的一晶片識別(CID)位元之一狀態以判定是否使耦接於該暫存器與記憶體裝置之間的該一或多個CS待被啟動及自該暫存器輸出。
  2. 如請求項1之電子設備，位於該DIMM處之該記憶體裝置包含配置成多個區塊之該記憶體裝置，該一或多個CS分別耦接於該暫存器之間以對應於該多個區塊當中的各別單獨區塊。
  3. 如請求項2之電子設備，用以存取或控制該記憶體裝置的該命令包含一自我再新輸入命令、一自我 再新退出命令、一斷電輸入命令、一斷電退出命令或一ZQ校準命令中的一者。
  4. 如請求項3之電子設備，與該命令一起接收之該一或多個CS包含與該命令一起接收之一第一CS或與該命令一起接收之一第二CS，其中該邏輯用以基於與該命令一起接收之該第一或該第二CS中的一者經判定為有效及基於針對CKE功能性之該第一編碼方案，判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出。
  5. 如請求項4之電子設備，包含該多個區塊包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該設備進一步包含該邏輯用以：判定與該命令一起接收之該CID位元之該狀態是否指示一0值或一1值；及使該第一、該第二、該第三或該第四CS當中的一各別CS被啟動以使該命令被路由至該第一、該第二、該第三或該第四區塊當中的一各別區塊係基於該CID位元之狀態且係基於與該命令一起接收之該第一或該第二CS中的該一者亦經判定為有效。
  6. 如請求項3之電子設備，與該命令一起接收之該一或多個CS包含一第一CS或一第二CS，其中該邏輯基於與該命令一起接收之該第一及該第二CS兩者經判 定為有效及基於針對CKE功能性之該第一編碼方案，判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出。
  7. 如請求項6之電子設備，包含該多個區塊包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該設備進一步包含該邏輯用以：基於與該命令一起接收之該第一及該第二CS兩者被判定為有效而使該第一、該第二、該第三或該第四CS當中的所有CS被啟動，以使該命令被路由至該第一、該第二、該第三或該第四區塊當中之所有區塊。
  8. 如請求項2之電子設備，用以存取或控制該記憶體裝置的該命令包含一讀取命令或一寫入命令中的一者。
  9. 如請求項8之電子設備，與該命令一起接收之該一或多個CS包含與該命令一起接收之一第一CS或與該命令一起接收之一第二CS，其中該邏輯判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出係基於與該命令一起接收之該第一或該第二CS中的一者經判定為在一第一時脈週期中有效及在一第二時脈週期中無效，以及基於針對ODT功能性的該第二編碼方案。
  10. 如請求項9之電子設備，包含該多個區塊 包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該設備進一步包含該邏輯用以：判定與該命令一起接收之該CID位元之該狀態是否指示一0值或一1值；及基於該CID位元之狀態及基於與該命令一起接收之該第一或該第二CS中的該一者經判定為在一第一時脈週期中有效及在一第二時脈週期中無效，使該第一、該第二、該第三或該第四CS當中的一各別CS被啟動以使該命令被路由至該第一、該第二、該第三或該第四區塊當中的一各別區塊。
  11. 如請求項10之電子設備，包含該邏輯用以：判定該第一、該第二、該第三或該第四區塊中之何者並非該命令之一目標；及使用一查找表以判定要自該暫存器輸出的該第一、該第二、該第三及該第四CS中之何者被啟動以使各別第一、第二、第三及第四區塊在此等區塊經判定為非該命令之目標時具有內部電阻終止(RTT)，該RTT包括當該命令為一讀取命令時之RTT_NOM_RD或當該命令為一寫入命令時之RTT_NOM_WR中的一者。
  12. 如請求項8之電子設備，與該命令一起接收之該一或多個CS包含與該命令一起接收之一第一CS或 與該命令一起接收之一第二CS，其中判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出係基於與該命令一起接收之該第一及該第二CS經判定為在兩個連續命令週期中有效及基於針對ODT功能性的該第二編碼方案。
  13. 如請求項12之電子設備，該DIMM包含一負載縮減DIMM(LRDIMM)，該設備進一步包含該邏輯用以：使耦接於該暫存器與該LRDIMM處之該記憶體裝置之間的該一或多個CS當中無CS被啟動；及使與該LRDIMM耦接的一資料匯流排之一主機側上的每一緩衝器具有內部電阻終止(RTT)，該RTT包括當該命令為一讀取命令時之RTT_NOM_RD或當該命令為一寫入命令時之RTT_NOM_WR中的一者。
  14. 如請求項12之電子設備，包含該多個區塊包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該DIMM經配置為一暫存DIMM(RDIMM)，該設備進一步包含該邏輯用以：使用一查找表以判定要自該暫存器輸出的該第一、該第二、該第三及該第四CS中之何者被啟動以使各別第一、第二、第三及第四區塊具有內部電阻終止(RTT)，該RTT包括當該命令為一讀取命令時之RTT_NOM_RD或當該命 令為一寫入命令時之RTT_NOM_WR中的一者。
  15. 如請求項1之電子設備，包含該記憶體裝置包括非依電性記憶體或依電性記憶體，其中該依電性記憶體包括動態隨機存取記憶體(DRAM)，該非依電性記憶體包括3維交叉點記憶體、使用硫屬化物相變材料之記憶體、多臨限位準反及快閃記憶體、反或快閃記憶體、單或多級相變記憶體(PCM)、電阻性記憶體、雙向記憶體、奈米線記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、磁阻隨機存取記憶體(MRAM)、併有憶阻器技術之記憶體或自旋轉移力矩MRAM(STT-MRAM)。
  16. 一種用於操作一記憶體裝置之方法，包含：在一雙直列記憶體模組(DIMM)之一暫存器處接收用以存取或控制位於該DIMM處或位於一第二DIMM處之記憶體裝置的一命令，該命令經由一命令/位址(CA)信號接收；判定與該CA信號一起接收之一或多個晶片選擇(CS)是否有效；及基於與該CA信號一起接收之一或多個CS是否有效的該判定及基於針對時脈啟用(CKE)功能性之一第一編碼方案或基於針對晶粒上終止(ODT)功能性之一第二編碼方案，判定是否使耦接於該暫存器與該DIMM處之記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出，該第一編碼方案包括使用與該命令一起接收的一晶片識別(CID)位 元之一狀態以判定是否使耦接於該暫存器與記憶體裝置之間的該一或多個CS待被啟動及自該暫存器輸出。
  17. 如請求項16之方法，位於該DIMM處之該記憶體裝置包含配置成多個區塊的該記憶體裝置，耦接於該暫存器之間的該一或多個CS分別對應於該多個區塊當中的各別單獨區塊，用以存取或控制該記憶體裝置之該命令包含一自我再新輸入命令、一自我再新退出命令、一斷電輸入命令、一斷電退出命令或一ZQ校準命令中的一者。
  18. 如請求項17之方法，與該命令一起接收之該一或多個CS包含與該命令一起接收之一第一CS或與該命令一起接收之一第二CS，其中判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出係基於與該命令一起接收之該第一或該第二CS中的一者經判定為有效及基於針對CKE功能性之該第一編碼方案。
  19. 如請求項18之方法，包含該多個區塊包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的該第一、該第二、該第三及該第四CS，該方法進一步包含：判定與該命令一起接收之該CID位元之該狀態是否指示一0值或一1值；及基於該CID位元之狀態及基於與該命令一起接收之該 第一或該第二CS中的該一者經判定為有效而啟動該第一、該第二、該第三或該第四CS當中的一各別CS，以使該命令被路由至該第一、該第二、該第三或該第四區塊當中的一各別區塊。
  20. 如請求項17之方法，與該命令一起接收之該一或多個CS包含一第一CS或一第二CS，其中判定是否使耦接於該暫存器與該DIMM處之該記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出係基於與該命令一起接收之該第一及該第二CS兩者經判定為有效及基於針對CKE功能性之該第一編碼方案。
  21. 如請求項20之方法，包含該多個區塊包括四個區塊，耦接於該暫存器與該記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該方法進一步包含：基於與該命令一起接收之該第一及該第二CS兩者經判定為有效而啟動該第一、該第二、該第三或該第四CS當中的所有CS，以使該命令被路由至該第一、該第二、該第三或該第四區塊當中的所有區塊。
  22. 一種電子系統，包含：一雙直列記憶體模組(DIMM)；在該DIMM上之複數個記憶體裝置；一在該DIMM上之暫存器，其與該複數個記憶體裝置耦接，該暫存器包括邏輯，該邏輯的至少一部分包含硬體， 該邏輯用以：接收用以存取或控制位於該DIMM處的該複數個記憶體裝置或位於一第二DIMM處的第二複數個記憶體裝置中之至少一些的一命令，該命令經由一命令/位址(CA)信號接收；判定與該CA信號一起接收之一或多個晶片選擇(CS)是否有效；及基於與該CA信號一起接收之一或多個CS是否有效的該判定及基於針對時脈啟用(CKE)功能性之一第一編碼方案或基於針對晶粒上終止(ODT)功能性之一第二編碼方案，判定是否使耦接於該暫存器與該DIMM處的該複數個記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出，該第一編碼方案包括使用與該命令一起接收的一晶片識別(CID)位元之一狀態以判定是否使耦接於該暫存器與記憶體裝置之間的該一或多個CS待被啟動及自該暫存器輸出。
  23. 如請求項22之電子系統，位於該DIMM處的該複數個記憶體裝置包含配置成多個區塊之該複數個記憶體裝置，耦接於該暫存器之間的該一或多個CS分別對應於該多個區塊當中的各別單獨區塊，用以存取或控制該複數個記憶體裝置中之至少一些的該命令包含一自我再新輸入命令、一自我再新退出命令、一斷電輸入命令、一斷電退出命令或一ZQ校準命令中的一者。
  24. 如請求項23之電子系統，與該命令一起接收之該一或多個CS包含與該命令一起接收之一第一CS或 與該命令一起接收之一第二CS，其中該邏輯用以基於與該命令一起接收之該第一或該第二CS中的一者經判定為有效及基於針對CKE功能性之該第一編碼方案而判定是否使耦接於該暫存器與該DIMM處之該複數個記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出。
  25. 如請求項24之電子系統，包含該多個區塊包括四個區塊，耦接於該暫存器與該複數個記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第二、第三及第四區塊的第一、第二、第三及第四CS，該系統進一步包含該邏輯用以：判定與該命令一起接收之該CID位元之該狀態是否指示一0值或一1值；及使該第一、該第二、該第三或該第四CS當中的一各別CS被啟動以使該命令被路由至該第一、該第二、該第三或該第四區塊當中的一各別區塊係基於該CID之狀態且係基於與該命令一起接收之該第一或該第二CS中的一者亦經判定為有效。
  26. 如請求項23之電子系統，與該命令一起接收之該一或多個CS包含一第一CS或一第二CS，其中該邏輯基於與該命令一起接收之該第一及該第二CS兩者經判定為有效及基於針對CKE功能性之該第一編碼方案，判定是否使耦接於該暫存器與該DIMM處之該複數個記憶體裝置之間的一或多個CS被啟動及自該暫存器輸出。
  27. 如請求項26之電子系統，包含該多個區塊包括四個區塊，耦接於該暫存器與該複數個記憶體裝置之間的該一或多個CS包括要自該暫存器輸出至各別第一、第 二、第三及第四區塊的第一、第二、第三及第四CS，該系統進一步包含該邏輯用以：基於與該命令一起接收之該第一及該第二CS兩者被判定為有效而使該第一、該第二、該第三或該第四CS當中的所有CS被啟動以使該命令被路由至該第一、該第二、該第三或該第四區塊當中之所有區塊。
  28. 如請求項22之電子系統，進一步包含：一與該DIMM耦接之主機計算裝置；及下列中之一或多者：一通信地耦接至該主機計算裝置之網路介面；一耦接至該主機計算裝置之電池；或一通信地耦接至該主機計算裝置之顯示器。
TW106104101A 2016-03-28 2017-02-08 用以使用針對雙直列記憶體模組的晶片選擇信號之技術 TWI742036B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662314061P 2016-03-28 2016-03-28
US62/314,061 2016-03-28
US15/197,424 2016-06-29
US15/197,424 US10199084B2 (en) 2016-03-28 2016-06-29 Techniques to use chip select signals for a dual in-line memory module
WOPCT/US17/13661 2017-01-16
PCT/US2017/013661 WO2017171978A1 (en) 2016-03-28 2017-01-16 Techniques to use chip select signals for a dual in-line memory module

Publications (2)

Publication Number Publication Date
TW201737098A TW201737098A (zh) 2017-10-16
TWI742036B true TWI742036B (zh) 2021-10-11

Family

ID=59898130

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106104101A TWI742036B (zh) 2016-03-28 2017-02-08 用以使用針對雙直列記憶體模組的晶片選擇信號之技術
TW110132751A TWI814074B (zh) 2016-03-28 2017-02-08 用以使用針對雙直列記憶體模組的晶片選擇信號之技術

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110132751A TWI814074B (zh) 2016-03-28 2017-02-08 用以使用針對雙直列記憶體模組的晶片選擇信號之技術

Country Status (5)

Country Link
US (1) US10199084B2 (zh)
CN (1) CN108701105B (zh)
DE (1) DE112017001597T5 (zh)
TW (2) TWI742036B (zh)
WO (1) WO2017171978A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318438B1 (en) * 2017-12-07 2019-06-11 Nuvoton Technology Corporation Secure memory access using memory read restriction
US11403035B2 (en) * 2018-12-19 2022-08-02 Micron Technology, Inc. Memory module including a controller and interfaces for communicating with a host and another memory module
US11922061B2 (en) 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11783885B2 (en) 2020-10-30 2023-10-10 Micron Technology, Inc. Interactive memory self-refresh control
US12147698B2 (en) 2021-03-26 2024-11-19 Intel Corporation High performance memory module with reduced loading
US12300346B2 (en) * 2021-12-06 2025-05-13 Advanced Micro Devices, Inc. High-bandwidth memory module architecture
US12333169B2 (en) 2022-04-25 2025-06-17 Samsung Electronics Co., Ltd. Memory system for optimizing on-die termination settings of multi-ranks, method of operation of memory system, and memory controller

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060262586A1 (en) * 2004-03-05 2006-11-23 Solomon Jeffrey C Memory module with a circuit providing load isolation and memory domain translation
US20080159026A1 (en) * 2006-12-04 2008-07-03 Samsung Electronics Co., Ltd. Memory systems, on-die termination (odt) circuits, and method of odt control
US8750010B2 (en) * 2006-03-30 2014-06-10 Micron Technology, Inc. Memory modules and memory devices having memory device stacks, and method of forming same
US8775991B2 (en) * 2004-03-02 2014-07-08 Intel Corporation Interchangeable connection arrays for double-sided DIMM placement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518532B1 (ko) 2002-04-27 2005-10-04 삼성전자주식회사 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치
US20040032319A1 (en) * 2002-08-17 2004-02-19 Kye-Hyun Kyung Devices and methods for controlling active termination resistors in a memory system
US7149841B2 (en) 2003-03-31 2006-12-12 Micron Technology, Inc. Memory devices with buffered command address bus
US7433992B2 (en) * 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
US8452917B2 (en) * 2008-09-15 2013-05-28 Diablo Technologies Inc. Load reduction dual in-line memory module (LRDIMM) and method for programming the same
US20100162037A1 (en) * 2008-12-22 2010-06-24 International Business Machines Corporation Memory System having Spare Memory Devices Attached to a Local Interface Bus
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US8539145B1 (en) 2009-07-28 2013-09-17 Hewlett-Packard Development Company, L.P. Increasing the number of ranks per channel
US8402208B2 (en) * 2009-10-06 2013-03-19 Dell Products L.P. Configurable memory controller/memory module communication system
US8738852B2 (en) * 2011-08-31 2014-05-27 Nvidia Corporation Memory controller and a dynamic random access memory interface
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9747230B2 (en) * 2012-10-15 2017-08-29 Rambus Inc. Memory rank and ODT configuration in a memory system
US9098402B2 (en) * 2012-12-21 2015-08-04 Intel Corporation Techniques to configure a solid state drive to operate in a storage mode or a memory mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775991B2 (en) * 2004-03-02 2014-07-08 Intel Corporation Interchangeable connection arrays for double-sided DIMM placement
US20060262586A1 (en) * 2004-03-05 2006-11-23 Solomon Jeffrey C Memory module with a circuit providing load isolation and memory domain translation
US8750010B2 (en) * 2006-03-30 2014-06-10 Micron Technology, Inc. Memory modules and memory devices having memory device stacks, and method of forming same
US20080159026A1 (en) * 2006-12-04 2008-07-03 Samsung Electronics Co., Ltd. Memory systems, on-die termination (odt) circuits, and method of odt control

Also Published As

Publication number Publication date
CN108701105A (zh) 2018-10-23
US10199084B2 (en) 2019-02-05
WO2017171978A1 (en) 2017-10-05
CN108701105B (zh) 2022-08-09
TW202147133A (zh) 2021-12-16
TWI814074B (zh) 2023-09-01
US20170278562A1 (en) 2017-09-28
TW201737098A (zh) 2017-10-16
DE112017001597T5 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
TWI742036B (zh) 用以使用針對雙直列記憶體模組的晶片選擇信號之技術
CN114443520B (zh) 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术
TWI713033B (zh) 用於以指令為基礎的晶粒內終止之技術
KR101946458B1 (ko) 비휘발성 이중 인-라인 메모리 모듈을 위한 제어기와 통신하기 위한 기법들
WO2017123327A1 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
US11664083B2 (en) Memory, memory system having the same and operating method thereof
US9064603B1 (en) Semiconductor memory device and memory system including the same
US20230016520A1 (en) Strategic memory cell reliability management
WO2017151228A1 (en) Techniques for a write zero operation
KR20210091647A (ko) 비휘발성 메모리에 대한 자동 증분 기입 카운트
US20170371785A1 (en) Techniques for Write Commands to a Storage Device
JP2022161812A (ja) 低電力のコヒーレントメモリデバイスにアクセスする場合のプロセッサストールの回避法
TWI735515B (zh) 致使內容型樣要被儲存至記憶體裝置的記憶體胞元之技術