[go: up one dir, main page]

TWI741427B - 層積薄片及其使用方法 - Google Patents

層積薄片及其使用方法 Download PDF

Info

Publication number
TWI741427B
TWI741427B TW108143901A TW108143901A TWI741427B TW I741427 B TWI741427 B TW I741427B TW 108143901 A TW108143901 A TW 108143901A TW 108143901 A TW108143901 A TW 108143901A TW I741427 B TWI741427 B TW I741427B
Authority
TW
Taiwan
Prior art keywords
film
conductive film
layer
laminated sheet
patent application
Prior art date
Application number
TW108143901A
Other languages
English (en)
Other versions
TW202023817A (zh
Inventor
松浦宜範
柳井威範
石井林太郎
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202023817A publication Critical patent/TW202023817A/zh
Application granted granted Critical
Publication of TWI741427B publication Critical patent/TWI741427B/zh

Links

Images

Classifications

    • H10P74/207
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H10W70/05
    • H10W70/685
    • H10W70/69
    • H10P72/74
    • H10P72/7424
    • H10P72/743

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明係一種層積薄片及其使用方法,其中,提供:對於再配線層的形成為有用之薄片的形態之同時,可效率佳地進行之後所形成之再配線層的電性檢查之層積薄片者。此層積薄片係具備:附有剝離機能載體,和設置於附有剝離機能載體上之第1導電膜,和設置於第1導電膜上之絕緣膜,和設置於絕緣膜上之第2導電膜的層積薄片,其中,第2導電膜則使用於再配線層的形成,且第1導電膜,絕緣膜及第2導電膜則作為為了進行再配線層的電性檢查之電容器而發揮機能者。

Description

層積薄片及其使用方法
本發明係有關層積薄片及其使用方法。
近年,為了提高印刷配線板之安裝密度而作為小型化,而成為呈廣泛進行印刷配線板之多層化。如此之多層印刷配線板係在許多攜帶用電子機器,將輕量化或小型化作為目的而加以利用。並且,對於此多層印刷配線板,係要求層間絕緣膜之厚度更減低,以及作為配線板之更一層的輕量化。
作為滿足如此要求之技術,加以採用使用聚結堆積法之多層印刷配線板的製造方法。聚結堆積法係指未使用所謂之核心基板,而是交互層積(堆積)絕緣層與配線層而作為多層化之方法。在聚結聚集法中,係加以提案有呈可容易地進行支持體與多層印刷配線板之剝離地,使用附有載體之銅箔者。例如,對於專利文獻1(日本特開2005-101137號公報),係加以揭示有:包含於附有載體銅箔之載體面,貼上絕緣樹脂層而作為支持體,再於附有載體銅箔之極薄銅層側,經由光阻加工,圖案電解銅電鍍,光阻膜除去等之工程,形成第一配線導體之後,形成聚集配線層,剝離附有載體支持基板,除去極薄銅層者之半導體元件搭載用封裝基板的製造方法。
另外,為了細微化如專利文獻1所示之埋入電路,而將極薄銅層的厚度作為1μm以下之附有載體銅箔為佳。因此,為了實現極薄銅層之厚度降低,而提案有經由濺鍍等之氣相法而形成極薄銅層者。例如,對於專利文獻2(國際公開第2017/150283號)係揭示有:於玻璃薄片等之載體上,經由濺鍍而形成有剝離層,反射防止層,及極薄銅層(例如,膜厚300nm)之附有載體銅箔。另外,對於專利文獻3(國際公開第2017/150284號)係揭示有:於玻璃薄片等之載體上,經由濺鍍而形成有中間層(例如,密著金屬層及剝離補助層),剝離層,及極薄銅層(例如,膜厚300nm)之附有載體銅箔。對於專利文獻2及3係亦指點有:由使以特定的金屬所構成之中間層介入存在者而帶來載體的機械性剝離強度之優越的安定性,或由反射防止層呈現理想的暗色者,使在畫像檢査(例如,自動畫像檢查(AOI)之辨識性提升)。
特別是,伴隨著電子裝置之更一層之小型化及省電力化,對於半導體晶片及印刷配線板之高集成化及對於薄型化之要求則提高。作為滿足有關的要求之新世代封裝技術,近年加以檢討有FO-WLP(Fan-Out Wafer Level Packaging)或PLP(Panel Level Packaging)之採用。並且,在FO-WLP或PLP中,亦加以檢討有聚結聚集法之採用。作為如此工法之一,於集結支持體表面,形成配線層及因應必要而形成聚集配線層,再因應必要而剝離支持體之後,進行晶片的安裝,而有稱為RDL-First(Redistribution Layer-First)法之工法。例如,對於專利文獻4(日本特開2015-35551號公報),係加以揭示有:包含對於玻璃或矽晶圓所成之支持體的主面之金屬剝離層的形成,對於其上方之絕緣樹脂層的形成,對於其上方之包含聚集層之再配線層(Redistribution Layer)的形成,對於其上方之半導體集成電路的安裝及封閉,經由支持體之除去的剝離層之露出,經由玻璃層之除去的2次安裝墊片之露出,以及對於2次安裝墊片的表面之焊球的形成,以及2次安裝之半導體裝置之製造方法。
但提案有:經由阻抗測定而進行具有複數的配線具有於表面之製品(包含中間製品)之電性檢查者。例如,對於專利文獻5(日本特開2013-152109號公報)係揭示有:使用二個以上之不同之頻率數的電力而算出配線間的阻抗,再經由因應所算出之二個以上的阻抗之頻率數的變位量而判定該配線間的絕緣狀態的良否之絕緣檢查方法。即,對於配線間的絕緣狀態為良好之情況,係檢出僅受到配線間的靜電電容的影響之電性信號,而對於配線間的絕緣狀態為不良之情況,係檢出受到配線間的靜電電容之影響與阻抗(短路狀態)之影響的電性信號。隨之,如根據有關的方法,作為由算出經由複數之不同的頻率數之阻抗值者,可檢出是否受到靜電電容的影響及阻抗的影響。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2005-101137號公報 [專利文獻2] 國際公開第2017/150283號 [專利文獻3] 國際公開第2017/150284號 [專利文獻4] 日本特開2015-35551號公報 [專利文獻5] 日本特開2013-152109號公報
伴隨著近年來之電子機器的更小型輕量化,對於再配線層係具有極高度細微化線路/空間(L/S)之配線圖案者為佳。為了對應於有關的要求,考慮於如專利文獻2及3所示,具備降低厚度之極薄銅層之附有載體銅箔上,以上述之堆積法等而形成再配線層者。特別是附有載體銅箔係具有剝離載體之機能之故,而具有使達成作為支持體之作用的載體,容易自含有再配線層之層積體剝離之優點。另一方面,因有關之配線圖案之微細化引起,經由自動畫像檢查(AOI)等之畫像檢査而進行不良品的判別情況則成為困難之狀況。此點,如可經由電性檢查而進行再配線層之檢查時為良好狀況,但在以往的附有載體銅箔中,如此之電性檢查係為困難。
本發明者們係這次由在附有剝離機能載體上,設置介入存在有絕緣膜於導電膜間的層構成者,得到對於再配線層的形成為有用之層積薄片的形態之同時,上述層構成則作為電容器而發揮機能,成為可效率佳地進行之後所形成之再配線層的電性檢查之見解。
隨之,本發明之目的係提供:對於再配線層的形成為有用之薄片的形態之同時,可效率佳地進行之後所形成之再配線層的電性檢查之層積薄片者。
如根據本發明之一形態,加以提供:具備 附有剝離機能載體, 和設置於前述附有剝離機能載體上之第1導電膜, 和設置於前述第1導電膜上之絕緣膜, 和設置於前述絕緣膜上之第2導電膜的層積薄片,其中, 前述第2導電膜則使用於再配線層的形成,且前述第1導電膜,前述絕緣膜及前述第2導電膜則作為為了進行前述再配線層的電性檢查之電容器而發揮機能之層積薄片。
如根據本發明之其他一形態,加以提供:包含 加工前述層積薄片的前述第2導電膜而形成再配線層,或於前述第2導電膜上,形成再配線層之工程, 和對於前述再配線層而言,進行電性檢查之工程;前述電性檢查則經由於前述再配線層與前述第1導電膜之間加上電壓,使前述第1導電膜,前述絕緣膜及前述第2導電膜作為電容器而發揮機能,測定電性特性(主要為阻抗或靜電電容)之時而加以進行之層積薄片的使用方法。
如根據本發明之其他一形態,加以提供:包含前述層積薄片的使用方法之工程之半導體封裝的製造方法。
層積薄片
於圖1,模式性顯示本發明之層積薄片的一例。如圖1所示,本發明之層積薄片10係依序具備:附有剝離機能載體12,和第1導電膜14,和絕緣膜16,和第2導電膜18之構成。第1導電膜14係設置於附有剝離機能載體12上。絕緣膜16係設置於第1導電膜14上。第2導電膜18係設置於絕緣膜16上,使用於再配線層20之形成。並且,第1導電膜14,絕緣膜16及第2導電膜18則作為了進行再配線層20之電性檢查之電容器而發揮機能。根據期望,層積薄片10係於附有剝離機能載體12與第1導電膜14之間,具有機能層13亦可。上述之各種層係各為單層,或複數的層所成者亦可。另外,作為於附有剝離機能載體12之兩面,呈成為上下對稱地依序具備上述之各種層所成之構成亦可。如此,由設置介入存在有絕緣膜16於第1導電膜14及第2導電膜18間之層構成於附有剝離機能載體12上者,對於再配線層20之形成為有用之層積薄片的形態同時,第1導電膜14,絕緣膜16及第2導電膜18則作為電容器而發揮機能,經由此,成為可使用第2導電膜18而效率佳地進行所形成之再配線層20之電性檢查者。
在本發明中,再配線層係指:意味包含絕緣層與形成於該絕緣層之內部及/或表面之配線層的層。藉由此再配線層,可電性連接例如,配置於半導體晶片上之晶片電極,和以較晶片電極為大的間距而配置於印刷配線板上之端子者。再配線層20之形成係如依照公知之手法而進行即可,未特別加以限定。例如,經由前述之堆積法,可以交互層積絕緣層與配線層而作為多層化者而形成再配線層20。
如圖1所示,附有剝離機能載體12係具備:載體12a,和設置於載體12a之第1導電膜14(對於存在之情況係機能層13)側之剝離機能膜12b者為佳。剝離機能膜12b係為可自第1導電膜14剝離載體12a的層。即,載體12a係由其本身具有剝離機能者,以單獨構成附有剝離機能載體12亦可,但典型來說,由設置剝離機能膜12b於載體12a之第1導電膜14側者,在事後賦予剝離機能。無論如何作為,層積薄片10係因採用附有剝離機能載體12之故,再配線層20之形成後,可容易地自再配線層20剝離除去達成作為支持體的作用之載體。根據期望,對於層積薄片10係於載體12a與剝離機能膜12b之間,存在有中間層(未圖示)亦可。
層積薄片10之全體的厚度係未特別加以限定,但理想為500μm以上3000μm以下、更理想為700μm以上2500μm以下、又更理想為900μm以上2000μm以下、特別理想為1000μm以上1700μm以下。層積薄片10之尺寸係未特別加以限定,但理想為10cm角以上、更理想為20cm角以上、又更理想為25cm角以上。層積薄片10之尺寸的上限係未特別加以限定,但薄片之情況係作為上限之一的基準而舉出1000cm角,而滾軸狀的情況係舉出寬度1250cm×長度3000m。遍布於層積薄片10之上述尺寸全域而存在有上述之各層者為佳。另外,層積薄片10係在再配線層之形成前後,可以本身單獨處理之薄片形態。
載體12a之材質係亦可為玻璃,陶瓷,樹脂,及金屬之任一。另外,載體12a之形態係亦可為薄片,薄膜,板及箔之任一。另外,載體12a係亦可為加以層積此等的薄片,薄膜,板,及箔等之構成。例如,載體12a係可作為玻璃板,陶瓷板,金屬板等之具有剛性的支持體而發揮機能之構成亦可,而亦可為金屬箔或樹脂薄膜等之未具有剛性的形態。作為載體12a之金屬的理想例係可舉出:銅,鈦,鎳,不鏽鋼,鋁等。作為陶瓷之理想的例係可舉出:氧化鋁,鋯,氮化矽,氮化鋁,其他各種精密陶瓷等。作為樹脂之理想的例係可舉出:PET樹脂、PEN樹脂、聚芳醯胺樹脂,聚醯亞胺樹脂,尼龍樹脂,液晶聚合物,聚醚醚酮樹脂、聚醯胺樹脂,聚醯胺醯亞胺樹脂,聚醚碸樹脂,聚苯硫醚樹脂,PTFE樹脂、ETFE樹脂等。更理想係從伴隨著搭載電子元件時之加熱的接合支持體的彎曲防止之觀點,熱膨脹係數(CTE)為不足25ppm/K (典型來說係1.0ppm/K以上23ppm/K以下)之材料,而作為如此之材料的例係可舉出如上述之各種樹脂(特別是聚醯胺樹脂,液晶聚合物等之低熱膨脹樹脂),玻璃及陶瓷等。另外,從處理性或晶片安裝時之平坦性保持的觀點,載體12a係維氏硬度為100HV以上者為佳,而更理想為150HV以上2500HV以下。作為滿足此等特性之材料,載體12a係由樹脂薄膜,玻璃或陶瓷而加以構成者為佳,更理想為由玻璃或陶瓷所構成,特別理想為由玻璃所構成。例如為玻璃板。作為載體12a而使用玻璃之情況,輕量,且熱膨脹係數為低,絕緣性為高,剛直,表面為平坦之故,有著可將第2導電膜18之表面作為極度平滑等之優點。另外,載體為玻璃之情況,有著在電子元件搭載時具有有利的表面平坦性(共面性)的點,再配線層20之製造工程之無電鍍銅或各種電鍍工程中,有著具有耐藥品性的點,再附有再配線層層積體分離時,可採用化學性分離法的點等之優點。作為構成載體12a之玻璃的理想例係可舉出:石英玻璃,硼矽酸玻璃,無鹼玻璃,鈉鈣玻璃,矽酸鋁玻璃,及此等之組合,而特別理想為無鹼玻璃。無鹼玻璃係將二氧化矽,氧化鋁,氧化硼,及氧化鈣或氧化鋇等之鹼土金屬氧化物作為主成分,更含有硼酸,實質上未含有鹼金屬的玻璃者。此無鹼玻璃係在自0℃至350℃為止之廣溫度帶域中,熱膨脹係數則在3ppm/K以上5ppm/K以下之範圍為低而安定之故,作為電子元件而搭載半導體晶片時,有著可將玻璃的彎曲作為最小限度之優點。載體的厚度係100 μm以上2000μm以下為佳,而更理想為300μm以上1800μm以下、又更理想為400μm以上1100μm以下。當為如此範圍內之厚度時,確保對於處理未帶來障礙之適當的強度同時,可實現再配線層20之薄型化,及在電子構件搭載時產生的彎曲之降低者。
載體12a之第1導電膜14側之表面係使用雷射顯微鏡,依照JIS B 0601-2001而加以測定,具有0.1nm以上70nm以下之算術平均粗度Ra者為佳,更理想為0.5nm以上60nm以下、又更理想為1.0nm以上50nm以下、特別理想為1.5nm以上40nm以下、最為理想為2.0nm以上30nm以下。如此,算術平均粗度越小,在與第2導電膜18之絕緣膜16相反側的表面(第2導電膜18之外側表面)中可期望帶來低算術平均粗度Ra,經由此,在使用第2導電膜18所形成之再配線層20中,成為適合於線/空間(L/S)為13μm以下/13μm以下(例如,自12μm/12μm至2μm/2μm為止)程度為止形成高度加以細微化之配線圖案者。
根據期望,設置於載體12a與剝離機能膜12b之間的中間層係亦可為1層構成,而亦可為2層以上的構成。對於中間層則以2層以上的層所構成之情況,中間層係包含:設置於載體12a正上方之第1中間層,和鄰接設置於第1中間層之剝離機能膜12b的第2中間層。第1中間層係從確保與載體12a之密著性的點,以選自Ti、Cr、Al及Ni所成的群之至少1種的金屬所構成的層為佳。第1中間層係亦可為純金屬,或合金。第1中間層之厚度係5nm以上500nm以下者為佳,而更理想為10nm以上300nm以下、又更理想為18nm以上200nm以下、特別理想為20nm以上100nm以下。第2中間層係從將與剝離機能膜12b之剝離強度控制為所期望的值之觀點,以Cu所構成的層者為佳。第2中間層之厚度係5nm以上500nm以下者為佳,而更理想為10nm以上400nm以下、又更理想為15nm以上300nm以下、特別理想為20nm以上200nm以下。對於第1中間層與第2中間層之間係存在有其他的介入存在層亦可,而作為介入存在層之構成材料的例係可舉出:選自Ti、Cr、Mo、Mn、W及Ni所成的群之至少1種的金屬與Cu之合金等。另一方面,對於中間層為1層構成之情況,係將上述之第1中間層作為中間層直接採用亦可,而將第1中間層及第2中間層,以1層之中間合金層而置換亦可。此中間合金層係以選自Ti、Cr、Mo、Mn、W,Al及Ni所成的群之至少1種的金屬之含有量為1.0at%以上,且Cu含有量為30at%以上之銅合金所構成者為佳。中間合金層之厚度係5nm以上500nm以下者為佳,而更理想為10nm以上400nm以下、又更理想為15nm以上300nm以下、特別理想為20nm以上200nm以下。然而,上述之各層的厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而加以測定的值。構成中間層之金屬係含有因原料成分或成膜工程等引起不可避免不純物亦可。另外,雖未特別加以限制者但在中間層之成膜後暴露於大氣之情況,因此等而引起而混入的氧之存在係被容許。中間層係經由濺鍍等之氣相法而加以形成的層者為佳。中間層係亦可由任何的方法所製造者,但經由使用金屬標靶的射頻磁控濺鍍法而加以形成的層則在可提升膜厚分布的均一性的點而特別理想。
根據期望所設置之剝離機能膜12b係將載體12a之剝離作為可能乃至容易的層。剝離機能膜12b係亦可為有機剝離層及無機剝離層之任一。作為使用於有機剝離層之有機成分的例,可舉出含氮有機化合物,含硫磺有機化合物,羧酸等。作為含氮有機化合物的例係可舉出:三唑化合物,咪唑化合物等。另一方面,作為使用於無機剝離層之無機成分的例係可舉出:Cu、Ti、Al、Nb、Zr、Cr、W、Ta、Co、Ag、Ni、In、Sn、Zn、Ga、Mo之至少一種類以上之金屬氧化物,碳層等。在此等之中,特別是剝離機能膜12b係主要含有碳所成的層則從剝離容易性或膜形成性的點等而為理想,更理想係主要由碳或碳化氫所成的層,又更理想係硬質碳膜之非晶質碳所成。此情況,剝離機能膜12b(即,碳層)係經由XPS而加以測定之碳濃度為60原子%以上者為佳,更理想為70原子%以上、又更理想為80原子%以上、特別理想為85原子%以上。碳濃度之上限值係未特別加以限定,而亦可為100原子%,但現實為98原子%以下。剝離機能膜12b(特別是碳層)係可含有不可避不純物(例如,來自環境等之周圍環境的氧,碳,氫等)。另外,對於剝離機能膜12b(特別是碳層)係因之後所層積之第1導電膜14等之成膜手法引起而會混入有金屬原子。碳係與載體之相互擴散性及反應性為小,而即使受到由超過300℃之溫度的沖壓加工等,亦可防止在銅箔層與接合界面之間的經由高溫加熱之金屬結合的形成,而維持載體之剝離除去為容易之狀態者。此剝離機能膜12b亦經由濺鍍等之氣相法而加以形成的層則從抑制非晶質碳中的過度之不純物的點,與前述中間層的成膜之連續生產性的點等而為理想。剝離機能膜12b之厚度係1nm以上20nm以下為佳,而更理想為1nm以上10nm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而加以測定的值。
根據期望所設置之機能層13係如為賦予將與附有剝離機能載體12之剝離強度控制為期望的值之機能等之期望機能者,未特別加以限定。機能層13係以選自Ti、Cu、Ni、Ta、W、Al、Co、Fe、Mo、Cr、Ag、Si所成的群之至少1種之金屬所構成的層者為佳,而亦可為純金屬或合金。構成機能層13之金屬係含有因原料成分或成膜工程等引起不可避不純物亦可。另外,雖未特別加以限制者,但在機能層13之成膜後暴露於大氣之情況,因此等而引起而混入的氧之存在係被容許。機能層13之厚度係10nm以上500nm以下者為佳,而更理想為30nm以上300nm以下、又更理想為50nm以上250nm以下、特別理想為80nm以上200nm以下。
第1導電膜14係具有導電性的層,相當於在電容器之電極部分。第1導電膜14係從賦予所期望的導電性的點,為金屬膜或導電性聚合物膜為佳。對於第1導電膜14為金屬膜之情況,從謀求成本的降低同時,實現優越的導電性及安定性之觀點,第1導電膜14係含有以Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In、Sn或此等之組合(例如,合金或金屬間化合物)所構成之金屬者為佳,而更理想為Cu、Ni、Ti、Ta、In、Sn、Mo或此等之組合,又更理想為Cu、Ti、In、Sn、Mo或此等之組合,特別理想為Cu、Ti、Mo或此等之組合。另一方面,對於第1導電膜為導電性聚合物膜的情況,第1導電膜14係含有聚噻吩系聚合物,聚乙炔系聚合物,聚苯胺系聚合物,聚吡咯系聚合物,或此等之組合者為佳,而更理想為含有聚噻吩系聚合物,聚乙炔系聚合物,聚苯胺系聚合物,或此等之組合,又更理想為聚噻吩系聚合物,聚乙炔系聚合物,或此等之組合,特別理想為聚噻吩系聚合物。第1導電膜14之厚度係5nm以上1000nm以下者為佳,而更理想為10nm以上800nm以下、又更理想為12nm以上500nm以下、特別理想為15nm以上400nm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而加以測定的值。第1導電膜14係從經由濺鍍等之氣相法所形成的層則可提升膜厚分布的均一性的點,或與其他層之成膜的連續生產性的點等而為理想。
絕緣膜16係具有絕緣性的層,而相當於在電容器之絕緣體(介電體)部分。絕緣膜16係從確保與第1導電膜14之密著性,及第2導電膜18之密著性的觀點,氧化膜,氮化膜,碳化膜,氟化膜,絕緣樹脂膜(例如,環氧樹脂膜,聚醯亞胺膜,乙烯樹脂膜,苯酚樹脂膜,聚對苯二甲酸丙二醇酯(PPT)樹脂膜、丙烯腈・丁二烯・苯乙烯共聚合(ABS)樹脂膜、尼龍樹脂膜,聚對苯二甲酸丁二酯(PBT)樹脂膜)、或此等之組合者為佳,更理想為氧化膜,氮化膜,碳化膜,氟化膜,環氧樹脂膜,聚醯亞胺膜,乙烯樹脂膜,苯酚樹脂膜,聚對苯二甲酸丙二醇酯(PPT)樹脂膜、丙烯腈・丁二烯・苯乙烯共聚合(ABS)樹脂膜、尼龍樹脂膜,聚對苯二甲酸丁二酯(PBT)樹脂膜)、或此等之組合,又更理想為氧化膜,氮化膜,碳化膜,氟化膜,環氧樹脂膜,聚醯亞胺膜,乙烯樹脂膜,苯酚樹脂膜,聚對苯二甲酸丙二醇酯(PPT)樹脂膜、丙烯腈・丁二烯・苯乙烯共聚合(ABS)樹脂膜、或此等之組合,特別理想為氧化膜,氮化膜,碳化膜,氟化膜,環氧樹脂膜,聚醯亞胺樹脂膜,乙烯樹脂膜,苯酚樹脂膜,或此等之組合。作為理想之氧化膜的例係可舉出:SiOx 膜、AlOx 膜、TiOx 膜、ZrOx 膜、NbOx 膜、TaOx 膜,而特別理想係SiOx 膜、AlOx 膜、及TaOx 膜。作為理想之氮化膜的例係可舉出:SiNx 膜、AlNx 膜、TiNx 膜、ZrNx 膜、NbNx 膜、TaNx 膜、CrNx 膜、VNx 膜,而特別理想係SiNx 膜、AlNx 膜、及TiNx 膜。作為理想之碳化膜的例係可舉出:TiC膜、ZrC膜、VC膜、MoC膜、NbC膜、TaC膜、NiC膜、CrC膜,而特別理想係TiC膜、ZrC膜、及MoC膜。作為理想之氟化膜的例係可舉出:CaFx 膜、AgFx 膜、CoFx 膜、NiFx 膜,特別理想係CaFx 膜、及NiFx 膜。從提升電容器之靜電電容之觀點,絕緣膜16之介電率(介質常數)係在頻率數1MHz中為2以上者為佳,而更理想係2.5以上、又更理想係3.5以上、特別理想係4.0以上。介電率的上限值係未特別加以限定,但典型來說係100以下,而更典型來說係50以下。另外,絕緣膜16的厚度係0.1μm以上10μm以下者為佳,而更理想係0.3 μm以上8.0μm以下、有更理想係0.5μm以上5.0μm以下、特別理想係0.8μm以上3.0μm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而加以測定的值。絕緣膜16之耐電壓強度係1.0×104 V/cm以上者為佳,更理想係2.0×104 V/cm以上、又更理想係5.0×104 V/cm以上、特別理想係1.0×105 V/cm以上。由如此作為者,在加上上述高電壓時,可有效果地防止乃至抑制含有絕緣膜16之電容器的破壞之故,成為可更確實地進行電性檢查。絕緣膜16係經由化學氣相沉積(CVD)法,濺鍍法,蒸鍍法,縫塗佈法,旋塗法,噴塗法,或此等組合而形成者為佳,可因應採用之絕緣膜16的材質,適當選擇此等之成膜手法者。
第2導電膜18係具有導電性的層,相當於在電容器之電極部分。另外,第2導電膜18係使用於再配線層20之形成者。隨之,第2導電膜18係為了形成再配線層20之晶種層者為佳。從此觀點,第2導電膜18係金屬膜為佳。此情況,第2導電膜18係包含以第4族、第5族、第6族、第9族、第10族或第11族之過渡元素,Al、Fe、Mg、Mn、Zn、In、Sn、或此等之組合(例如,合金或金屬間化合物)所構成之金屬者為佳,更理想為Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In、Sn或此等之組合,又更理想為Al、Ag、Cu、Ni、Ti、Ta、Mo、Cr、In、Sn或此等之組合,又再更理想為Al、Ag、Cu、Ni、Ti、Ta、Mo、Cr或此等之組合,特別理想為Cu、Ni、Ti、Mo、Cr或此等之組合,最為理想係包含Cu。構成第2導電膜18之金屬係含有因原料成分或成膜工程等引起不可避不純物亦可。
第2導電膜18係亦可為由任何方法而加以製造者,例如,經由無電解鍍銅法及電解鍍敷法等之濕式成膜法,濺鍍及真空蒸鍍等之物理氣相沉積(PVD)法,化學氣相成膜,或此等之組合而形成的層即可。特別理想之第2導電膜18係從容易對應於經由極薄化之微距化的觀點,經由濺鍍法或真空蒸鍍等之物理氣相沉積(PVD)法而加以形成的層,而最為理想係經由濺鍍法而加以製造的層。另外,第2導電膜18係無粗化的層者為佳,但只要對於再配線層20製造時之配線圖案形成未帶來障礙,而即使經由預備粗化或軟蝕刻處理或洗淨處理,氧化還原處理而產生有二次性的粗化者亦可。第2導電膜18之厚度係未特別加以限定,但對於為了對應如上述之微距化,係10nm以上1000nm以下為佳,而更理想為20nm以上900nm以下、又更理想為30nm以上700nm以下、特別理想為50nm以上600nm以下,又特別理想為70nm以上500nm以下、最為理想係100nm以上400nm以下。此厚度係作為經由以透過型電子顯微鏡之能量分散型X線分光分析器(TEM-EDX)而分析層剖面而加以測定的值。如此範圍內之厚度的第2導電膜係經由濺鍍法而加以製造者則在成膜厚度的面內均一性,或以薄片狀或滾輪狀之生產性的觀點而為理想。
與第2導電膜18之絕緣膜層16相反側的表面(第2導電膜18之外側表面)則使用雷射顯微鏡,依據 JIS B 0601-2001而加以測定,具有1.0nm以上100nm以下之算術平均粗度Ra者為佳,更理想為2.0nm以上40nm以下、又更理想為3.0nm以上35nm以下、特別理想為4.0nm以上30nm以下、最為理想為5.0nm以上15nm以下。如此,算術平均粗度越小,在使用層積薄片10而加以製造之再配線層20中,成為適合線/空間(L/S)則至13μm以下/13μm以下(例如,從12μm/12μm至2μm/2μm為止)程度為止,形成高度加以細微化之配線圖案之形成者。
各第1導電膜14及第2導電膜18則為選自Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In及Sn所成的群之至少1種的金屬,且絕緣膜16則為選自氧化膜,氮化膜,環氧樹脂膜及聚醯亞胺樹脂膜所成的群之至少1種者為佳。更理想為各第1導電膜14及第2導電膜18則為選自Al、Cu、Ti、Mo所成的群之至少1種的金屬,且絕緣膜16則為選自氧化膜,環氧樹脂膜及聚醯亞胺樹脂膜所成的群之至少1種者。如前述,第1導電膜14,絕緣膜16及第2導電膜18係作為為了進行再配線層20之電性檢查的電容器而發揮機能的層時,經由作為上述組合之時,經由進行電性檢查而可將適當性質(例如,靜電電容或耐電壓強度等)賦予至該電容器者。
層積薄片之製造方法 經由本發明之層積薄片10係準備上述之載體12a,於載體12a上,經由根據期望而將中間層(例如,第1中間層及第2中間層),根據期望而將剝離機能膜12b,根據期望而將機能層13,第1導電膜14,絕緣膜16,及第2導電膜18形成之時而可製造者。中間層(存在之情況),剝離機能膜12b(存在之情況),機能層13(存在之情況),第1導電膜14及第2導電膜18之各層的形成係從容易對應於經由極薄化之微距化的觀點,經由物理氣相沉積(PVD)法而加以進行者為佳。作為物理氣相沉積(PVD)法的例係可舉出:濺鍍法,真空蒸鍍法,及離子電鍍法等,但從可在0.05nm至5000nm為止之寬廣範圍進行膜厚控制的點,可遍布寬幅度乃至面積而確保膜厚均一性的點等,最理想為濺鍍法。經由物理氣相沉積(PVD)法的成膜係如使用公知的氣相成膜裝置而依照公知的條件進行即可,未特別加以限定。例如,採用濺鍍法之情況,濺鍍方式係為射頻磁控濺鍍,2極濺鍍法,對向標靶濺鍍法等公知之種種方法即可,但射頻磁控濺鍍則在成膜速度為快,生產性高的點而為理想。濺鍍係亦可由DC(直流)及RF(高頻率)之任一的電源而進行。另外,標靶形狀亦可使用廣為人知之板型標靶,但從標靶使用效率的觀點,使用圓筒型標靶者為佳。另一方面,絕緣膜16的形成係經由化學氣相沉積(CVD)法,濺鍍法,蒸鍍法,縫塗佈法,旋塗法,噴塗法,或此等組合而進行者為佳。此點中間層(存在之情況),剝離機能膜12b(存在之情況),機能層13(存在之情況),由經由濺鍍法而形成第1導電膜14、絕緣膜16及第2導電膜18之所有的層者,製造效率則特別變高。以下,中間層(存在之情況),剝離機能膜12b(存在之情況),機能層13(存在之情況),對於經由第1導電膜14、及第2導電膜18之各層的氣相法(理想係濺鍍法)之成膜,以及對於經由絕緣膜16之上述方法的成膜加以說明。
中間層為第1中間層及第2中間層之2層構成的情況,經由第1中間層之氣相法的成膜係使用以選自Ti、Cr、Al及Ni所成的群之至少1種的金屬所形成之標靶,在非氧化性環境下而經由射頻磁控濺鍍加以進行者則在可提升膜厚分布均一性的點而為理想。標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可,未特別加以限定。另外,從未有異常放電或電漿照射不良等之稼動不佳,而連續性成膜之觀點,成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造,容量,真空泵的排氣容量,成膜電源的額定容量等,如由調整成膜電力,氬氣的流量者而進行設定即可。另外,濺鍍電力係考慮成膜之膜厚均一性,生產性等,而如在標靶之每單位面積0.05W/cm2 以上10.0W/cm2 以下之範圍內,作適宜設定即可。
經由第2中間層之氣相法的成膜係使用銅標靶,在非氧化性環境下,經由射頻磁控濺鍍而加以進行者則在可提升膜厚分布均一性的點而為理想。銅標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可,未特別加以限定。另外,從未有異常放電或電漿照射不良等之稼動不佳,而連續性成膜之觀點,成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造,容量,真空泵的排氣容量,成膜電源的額定容量等,如由調整成膜電力,氬氣的流量者而進行設定即可。另外,濺鍍電力係考慮成膜之膜厚均一性,生產性等,而如在標靶之每單位面積0.05W/cm2 以上10.0W/cm2 以下之範圍內,作適宜設定即可。
中間層為中間合金層之情況,中間層係使用選自Ti、Cr、Mo、Mn、W、Al及Ni所成的群之至少1種金屬,和Cu之合金標靶,在非氧化性環境下,經由射頻磁控濺鍍而加以進行者則在可提升膜厚分布均一性的點而為理想。銅標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可,未特別加以限定。另外,從未有異常放電或電漿照射不良等之稼動不佳,而連續性成膜之觀點,成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造,容量,真空泵的排氣容量,成膜電源的額定容量等,如由調整成膜電力,氬氣的流量者而進行設定即可。另外,濺鍍電力係考慮成膜之膜厚均一性,生產性等,而如在標靶之每單位面積0.05W/cm2 以上10.0W/cm2 以下之範圍內,作適宜設定即可。
經由剝離機能膜12b之氣相法的成膜係使用碳標靶而在氬等之非活性環境下加以進行者為佳。碳標靶係由石墨所構成者為佳,但會含有不可避不純物(例如,來自環境等之周圍環境的氧或碳)。碳標靶之純度係99.99wt%以上為佳,更理想為99.999wt%以上。另外,從未有異常放電或電漿照射不良等之稼動不佳,而連續性成膜之觀點,成膜時之壓力係以0.1Pa以上2.0Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造,容量,真空泵的排氣容量,成膜電源的額定容量等,如由調整成膜電力,氬氣的流量者而進行設定即可。另外,濺鍍電力係考慮成膜之膜厚均一性,生產性等,而如在標靶之每單位面積0.05W/cm2 以上10.0W/cm2 以下之範圍內,作適宜設定即可。
經由第1導電膜14及第2導電膜18之氣相法的成膜係使用以選自Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In及Sn所成的群之至少1種的金屬所構成之標靶,在非氧化性環境下經由射頻磁控濺鍍而進行者則在可提升膜厚分布均一性的點而為理想。標靶的純度係99.9wt%以上為佳。作為使用於濺鍍的氣體係使用氬氣等之非活性氣體者為佳。氬氣的流量係如因應濺鍍處理室尺寸及成膜條件而作適宜決定即可,未特別加以限定。為了避免第1導電膜14及第2導電膜18之氣相成膜時之溫度上升,在濺鍍時,設置平台之冷卻機構亦可。另外,從未有異常放電或電漿照射不良等之稼動不佳,而連續性成膜之觀點,成膜時之壓力係以0.1Pa以上20Pa以下之範圍進行者為佳。此壓力範圍係因應裝置構造,容量,真空泵的排氣容量,成膜電源的額定容量等,如由調整成膜電力,氬氣的流量者而進行設定即可。另外,濺鍍電力係考慮成膜之膜厚均一性,生產性等,而如在標靶之每單位面積0.05W/cm2 以上10.0W/cm2 以下之範圍內,作適宜設定即可。
絕緣膜16的成膜係使用氧化物,氮化物,碳化物,氟化物,環氧樹脂,聚醯亞胺樹脂,乙烯樹脂,苯酚樹脂,PPT樹脂、ABS樹脂、尼龍樹脂及PBT樹脂所成的群之至少1種,經由化學氣相沉積(CVD)法,濺鍍法,蒸鍍法,縫塗佈法,旋塗法,或噴塗法而進行者為佳,因應所採用之絕緣膜16的材質,如適宜選擇此等之成膜方法即可。各成膜方法的條件係未特別加以限定,亦可直接採用公知的條件,而配合絕緣膜16之材質而適宜調整公知的條件亦可。
層積薄片之使用方法 使用本發明之層積薄片10而可製造再配線層20。並且,第1導電膜14,絕緣膜16及第2導電膜18則由作為電容器而發揮機能者,可效率佳地進行所製造之再配線層20之電性檢查。以下,對於本發明之層積薄片10之理想的使用方法加以說明。此層積薄片10之使用方法係包含:(1)再配線層之形成工程,和(2)再配線層之電性檢查工程。
(1)再配線層之形成工程 使用本發明之層積薄片10而可形成再配線層20。再配線層20之形成係可經由加工第2導電膜18而進行者。此情況,第2導電膜18係含於再配線層20之一部分。或者,對於第2導電膜18本身係未施以加工,而於第2導電膜18上形成再配線層20’亦可。此點,例如,於第2導電膜18上更層積金屬層(例如,銅層),經由加工該金屬層而可形成再配線層20’。此情況,第2導電膜18本身係未構成再配線層20’之故,在剝離附有剝離機能載體12之後,經由快速蝕刻等而除去第2導電膜18者為佳。
再配線層20之形成手法係未特別加以限定,而可採用例如專利文獻2至專利文獻4所示之公知的手法。以下,說明使用本發明之層積薄片10的再配線層20之形成手法的一例。首先,於在層積薄片10之第2導電膜18的表面,以特定的圖案而形成光阻層。光阻膜係為感光性薄膜為佳,例如為感光性乾膜。光阻層係如經由曝光及顯像而賦予特定之配線圖案即可。第2導電膜18之露出表面(即,未在光阻層加以遮蔽之部分),形成電性鍍銅層。電性鍍銅係如經由公知的手法而進行即可,未特別加以限定。接著,剝離光阻層。其結果,電性鍍銅層則殘留為配線圖案狀而未形成配線圖案之部分的第2導電膜18則露出。此第2導電膜18之不需要的部分,經由快速蝕刻而除去,形成第1配線層。之後,於形成有層積薄片10之第1配線層的面,交互形成絕緣層及第n配線層(n係2以上的整數)。如此作為,可得到形成有包含絕緣層與形成於該絕緣層之內部及/或表面的配線層的層之再配線層30的無芯支持體者。
(2)再配線層之電性檢查工程 對於使用第2導電膜18而形成之再配線層20而言,進行電性檢查。此電性檢查係如圖2所示,加上電壓於再配線層20與第1導電膜14之間,使第1導電膜14,絕緣膜16及第2導電膜18作為電容器而發揮機能,經由測定電性特性(主要為阻抗或靜電電容)而進行即可。更具體而言,依據如例如專利文獻5所示之公知的手法,使用二個以上之不同頻率的電力而測定配線間的阻抗,經由因應所算出之二個以上的阻抗之頻率的變位量而可判定該配線間之絕緣狀態的良否者。另外,對於將電性檢查用探針接觸於第1導電膜14而測定電性特性(主要為阻抗或靜電電容)之情況,為了使第1導電膜14露出,而因應必要,自再配線層20,預先剝離除去附有剝離機能載體12亦可。
上述電性檢查後,因應必要,進行搭載晶片等之電子元件於再配線層20上之工程,製造半導體封裝者為佳。另外,經由公知的手法而除去第1導電膜14及絕緣膜16亦可。如前述,如此在形成再配線層20之後,進行晶片的安裝之處理係稱為RDL-First法的手法。如根據此工法,在進行晶片的安裝之前,可進行無芯支持體表面之配線層或之後所層積之各堆積配線層之電性檢查之故,可避開各配線層之不良部分而僅對於良品部分安裝晶片。其結果,RDL-First法在可迴避晶片之浪費的點,與逐次層積配線層於晶片表面之工法的Chip-First法等做比較時,經濟上而為有利。此時,第1導電膜14,絕緣膜16及第2導電膜18則作為電容器而發揮機能之故,成為可效率佳地進行電性檢查。另外,作為搭載於作為任意工程所想定之再配線層20上之電子元件的例,係可舉出半導體元件,晶片電容器,阻抗體等。作為電子元件搭載方式的例,係可舉出覆晶安裝方式,晶片接合方式等。覆晶安裝方式係進行電子元件之安裝墊片,和再配線層20之接合的方式。對於此安裝墊片上係形成有柱狀電極(柱狀體)或焊錫突起電極等亦可,而在安裝前,於再配線層20表面貼上封閉樹脂膜之NCF(Non-Conductive Film)等亦可。接合係使用焊錫等之低熔點金屬而加以進行者為佳,但使用向異導電性薄膜等亦可。晶片接合接著方式係對於再配線層20而言,接著與電子元件之安裝墊片面相反側的面之方式。對於此接著係使用含有熱硬化性樹脂與熱傳導性的無機充填物之樹脂組成物的電糊或薄膜者為佳。
10:層積薄片
12:附有剝離機能載體
13:機能層
12a:載體
12b:剝離機能膜
14:第1導電膜
16:絕緣膜
18:第2導電膜
20:再配線層
20’:再配線層
圖1係顯示本發明層積薄片的一形態之剖面模式圖。 圖2係顯示再配線層之電性檢查之一例的剖面模式圖。
10:層積薄片
12:附有剝離機能載體
12a:載體
12b:剝離機能膜
13:機能層
14:第1導電膜
16:絕緣膜
18:第2導電膜
20、20’:再配線層

Claims (17)

  1. 一種層積薄片,係具備:附有剝離機能載體;設置於前述附有剝離機能載體上之第1導電膜;設置於前述第1導電膜上之絕緣膜;及設置於前述絕緣膜上之第2導電膜的層積薄片,其特徵為前述第2導電膜係用於形成再配線層,且前述第1導電膜,前述絕緣膜及前述第2導電膜係作為用於電性檢查前述再配線層之電容器而發揮機能。
  2. 如申請專利範圍第1項記載之層積薄片,其中,前述附有剝離機能載體則具備:載體及設置於前述載體之前述第1導電膜側且可自前述第1導電膜剝離前述載體之剝離機能膜。
  3. 如申請專利範圍第1項記載之層積薄片,其中,前述第1導電膜為金屬膜或導電性聚合物膜。
  4. 如申請專利範圍第3項記載之層積薄片,其中,前述第1導電膜係包含選自Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In及Sn所成的群之至少1種的金屬之金屬膜。
  5. 如申請專利範圍第3項記載之層積薄片,其中,前述第1導電膜係包含選自聚噻吩系聚合物,聚乙炔系聚合物,聚苯胺系聚合物及聚吡咯系聚合物所成的群之至少1種之導電性聚合物膜。
  6. 如申請專利範圍第1項記載之層積薄片,其中,前述第1導電膜之厚度係5nm以上1000nm以下者。
  7. 如申請專利範圍第1項記載之層積薄片,其中,前述第2導電膜係用於形成前述再配線層之晶種層。
  8. 如申請專利範圍第1項記載之層積薄片,其中,前述第2導電膜為金屬膜。
  9. 如申請專利範圍第1項至第8項任一項記載之層積薄片,其中,前述第2導電膜係包含選自Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In及Sn所成的群之至少1種的金屬之金屬膜。
  10. 如申請專利範圍第1項記載之層積薄片,其中,前述第2導電膜之厚度係10nm以上1000nm以下者。
  11. 如申請專利範圍第1項記載之層積薄片,其中,前述絕緣膜之介電率在頻率1MHz中為2以上。
  12. 如申請專利範圍第1項記載之層積薄片,其中,前述絕緣膜之厚度為0.1μm以上10μm以下。
  13. 如申請專利範圍第1項記載之層積薄片,其中,前述絕緣膜之耐電壓強度為1.0×104V/cm以上。
  14. 如申請專利範圍第1項記載之層積薄片,其中,前述絕緣膜係選自氧化膜,氮化膜,碳化膜,氟化膜,環氧樹脂膜,聚醯亞胺樹脂膜,乙烯樹脂膜,苯酚樹脂膜,聚對苯二甲酸丙二酯(PPT)樹脂膜、苯乙烯共聚合(ABS)樹脂膜、尼龍樹脂膜及聚對苯二甲酸丁二酯(PBT)樹脂膜所成的群之至少1種。
  15. 如申請專利範圍第1項記載之層積薄片,其中,前述第1導電膜及前述第2導電膜各別為選自Al、Ag、Cu、Ni、Ti、Ta、Fe、Co、Mo、Mg、Mn、Zn、Cr、In及Sn所成的群之至少1種的金屬,且前述絕緣膜則為選自氧化膜,氮化膜,環氧樹脂膜及聚醯亞胺樹脂膜所成的群之至少1種者。
  16. 一種層積薄片之使用方法,其特徵為含有:加工如申請專利範圍第1項至第15項任一項記載之層積薄片的前述第2導電膜而形成再配線層,或於前述第2導電膜上,形成 再配線層之工程,和對於前述再配線層,進行電性檢查之工程;前述電性檢查係經由於前述再配線層與前述第1導電膜之間加上電壓,使前述第1導電膜,前述絕緣膜及前述第2導電膜作為電容器而發揮機能,測定電性特性之時而加以進行。
  17. 一種半導體封裝的製造方法,其特徵為含有加工記載於如申請專利範圍第1項至第15項之任一項之層積薄片之前述第2導電膜,形成再配線層或於前述第2導電膜上,形成再配線層的工程;和對於前述再配線層,進行電性檢查之工程。
TW108143901A 2018-12-18 2019-12-02 層積薄片及其使用方法 TWI741427B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018236305 2018-12-18
JP2018-236305 2018-12-18

Publications (2)

Publication Number Publication Date
TW202023817A TW202023817A (zh) 2020-07-01
TWI741427B true TWI741427B (zh) 2021-10-01

Family

ID=71102759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143901A TWI741427B (zh) 2018-12-18 2019-12-02 層積薄片及其使用方法

Country Status (6)

Country Link
US (1) US11961771B2 (zh)
JP (1) JP7236464B2 (zh)
KR (1) KR102675408B1 (zh)
CN (1) CN113169134B (zh)
TW (1) TWI741427B (zh)
WO (1) WO2020129299A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025002099A (ja) * 2023-06-21 2025-01-09 株式会社日本マイクロニクス 電気的接続装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201815953A (zh) * 2016-08-02 2018-05-01 日商味之素股份有限公司 樹脂組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206450B2 (en) * 2002-04-25 2007-04-17 Microsoft Corporation Compression of bi-level images with explicit representation of ink clusters
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2004311912A (ja) * 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
US8421073B2 (en) * 2010-10-26 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for through silicon vias (TSVs) of three dimensional integrated circuit (3DIC)
TWI561138B (en) * 2011-03-30 2016-12-01 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
JP5899961B2 (ja) * 2012-01-24 2016-04-06 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
US9721854B2 (en) * 2012-12-05 2017-08-01 International Business Machines Corporation Structure and method for in-line defect non-contact tests
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017149810A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201815953A (zh) * 2016-08-02 2018-05-01 日商味之素股份有限公司 樹脂組成物

Also Published As

Publication number Publication date
WO2020129299A1 (ja) 2020-06-25
KR20210104652A (ko) 2021-08-25
CN113169134B (zh) 2024-03-08
JPWO2020129299A1 (ja) 2021-10-21
TW202023817A (zh) 2020-07-01
US20210313237A1 (en) 2021-10-07
CN113169134A (zh) 2021-07-23
KR102675408B1 (ko) 2024-06-17
US11961771B2 (en) 2024-04-16
JP7236464B2 (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
US10888003B2 (en) Copper foil with carrier, coreless support with wiring layer, and method for producing printed circuit board
US10886146B2 (en) Copper foil with carrier, production method for same, production method for coreless support with wiring layer, and production method for printed circuit board
JP2024061738A (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法
JP7090176B2 (ja) 積層体
TWI741427B (zh) 層積薄片及其使用方法
US12247280B2 (en) Metal foil with carrier
WO2020145003A1 (ja) 積層体