TWI638345B - 顯示器及其相關資料分配電路 - Google Patents

Abstract

本發明為一種顯示器，包括：一面板；一資料驅動電路，產生一第一資料信號，且該資料驅動電路位於該面板；一資料分配電路，接收該第一資料信號，並產生一第一子資料信號與一第二子資料信號，且該資料分配電路位於該面板；以及一閘驅動電路，產生一第一閘脈波與一第二閘脈波，且該閘驅動電路位於該面板；一畫素陣列，設置於該面板，且該畫素陣列具有相鄰之一第一畫素單元與一第二畫素單元，而該第一畫素單元接收該第一閘脈波與該第一子資料信號，該第二畫素單元接收該第二閘脈波與該第二子資料信號。

Description

顯示器及其相關資料分配電路

本發明是有關於一種顯示器與控制電路，且特別是有關於一種顯示器及其相關資料分配電路。

請參照第1圖，其所繪示為習知顯示器示意圖。顯示器100包括：面板110、資料驅動電路120、閘驅動電路102與畫素單元p11~p44，而閘驅動電路102與畫素單元p11~p44皆位於該面板110，且資料驅動電路120與閘驅動電路102則電性耦接於各畫素單元p11~p44，其中每一個畫素單元p11~p44皆包括一開關電晶體。

以第1圖為例，畫素單元p11~p44排列成4×4的畫素陣列，其中，每一列的畫素單元接收相同的閘脈波，每一行的畫素單元接收相同的資料信號。換言之，以同一列的畫素單元p11、p12、p13、p14來看，則透過閘極線G1來接收相同的閘脈波，其中閘脈波係為閘驅動電路102所輸出；同樣地，以同一行的畫素單元p11、p21、p31、p41來看，則透過資料線D1來 接收相同的資料信號，其中資料信號係為資料驅動電路120所提供。

以第1圖之第一列的畫素單元p11~p14為例來說明之。當閘驅動電路102透過閘極線G1而輸入高電位之閘脈波時，開關電晶體sw之閘極端接收其閘脈波而開啟時，畫素單元p11可接收資料驅動電路120輸出的資料信號D1，畫素單元p12接收資料信號D2，畫素單元p13接收資料信號D3，畫素單元p14接收資料信號D4，進而使畫素單元p11~p14顯示所設定之影像。當然，其他列的畫素單元也有相同的連接關係與動作原理，此處不再贅述。

本發明的目的在於提出一種顯示器，在資料驅動電路與畫素陣列之間增加一資料分配電路，用以減少資料驅動電路的輸出腳位。

本發明為一種顯示器，包括：一面板；一資料驅動電路，產生一第一資料信號，且該資料驅動電路位於該面板；一資料分配電路，接收該第一資料信號，並產生一第一子資料信號與一第二子資料信號，且該資料分配電路位於該面板；以及一閘驅動電路，產生一第一閘脈波與一第二閘脈波，且該閘驅動電路位於該面板；一畫素陣列，設置於該面板，且該畫素陣列具有相鄰之一第一畫素單元與一第二畫素單元，而該第一畫素單元接收 該第一閘脈波與該第一子資料信號，該第二畫素單元接收該第二閘脈波與該第二子資料信號。

本發明為一種顯示器，包括：資料驅動晶片、閘驅動電路以及畫素陣列。閘極驅動電路產生第一閘脈波與第二閘脈波。畫素陣列具有相鄰之第一畫素單元與第二畫素單元，且第一畫素單元接收第一閘脈波，而第二畫素單元接收第二閘脈波。於第一時間，閘極驅動晶片輸出第一電壓值於第一畫素單元，且第一閘脈波為第一準位，第二閘脈波為第二準位。於第二期間，資料驅動晶片輸出一第二電壓值於該第二畫素單元，且第一閘脈波為第一準位，第二閘脈波為第一準位。於第三期間，資料驅動晶片輸出第三電壓值，而第一閘脈波為第二準位，第二閘脈波為第一準位。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100、200‧‧‧顯示器

102、202‧‧‧閘驅動電路

110、210‧‧‧面板

120、220‧‧‧資料驅動電路

230‧‧‧資料分配電路

231~236‧‧‧轉換電路

第1圖為習知顯示器示意圖。

第2A圖與第2B圖為本發明顯示器及其相關信號示意圖。

第3A圖與第3B圖為本發明資料分配電路與相關信號示意圖。

請參照第2A圖與第2B圖，其所繪示為本發明顯示器及其相關信號示意圖。顯示器200包括：面板210、資料驅動電路220、資料分配電路230、閘極驅動電路202與畫素單元p11~p43。詳言之，閘驅動電路202與畫素單元p11~p43設置於面板210，且每一個畫素單元p11~p43皆包括一開關電晶體以及一儲存電容器。以畫素單元p11為例，其包括一開關電晶體sw1以及一儲存電容器cs1。

以第2A圖為例，畫素單元p11~p43排列成4×3的畫素陣列。其中，每一列的畫素單元接收相同的閘脈波。換言之，以同一列的畫素單元p11、p12、p13、p14來看，則透過閘極線G1來接收相同的閘脈波，其中閘脈波係為閘驅動電路102所輸出。在本發明中，係將2A圖中所示的x方向定義為列的方向，而將y方向定義為行的方向。再者，第2A圖僅繪示出資料信號D1~D3、轉換電路231~236、閘脈波G1~G4、子資料信號D1a~D3a、D1b~D3b。實際上，本發明並不以此為限。在此領域的技術人員可以根據第2A圖所揭露的顯示器200來擴展至任意尺寸大小的顯示器。

根據本發明的實施例，資料分配電路230包括多個轉換電路231~236。請參閱第2A圖，轉換電路231、232接收資料驅動電路220輸出的資料信號D1，並分別產生子資料信號D1a、D1b。同理，轉換電路233、234接收資料驅動電路220輸出的資料信號D2，並分別產生子資料信號D2a、D2b。轉換電 路235、236接收資料驅動電路220輸出的資料信號D3，並分別產生子資料信號D3a、D3b。

再者，第一行的畫素單元中，奇數(odd)的畫素單元p11、p31接收子資料信號D1a，偶數(even)的畫素單元p21、p41接收子資料信號D1b。同理，第二行的畫素單元中，奇數的畫素單元p12、p32接收子資料信號D2a，偶數的畫素單元p22、p42接收子資料信號D2b。第三行畫素單元中，奇數的畫素單元p13、p33接收子資料信號D3a，偶數的畫素單元p23、p43接收子資料信號D3b。換言之，位於同一行之畫素單元中，兩相鄰之畫素單元為電性耦接於不同子資料信號，舉例而言，兩相鄰之畫素單元p21與畫素單元p31則分別電性耦接於子資料信號D1b與子資料信號D1a。當然，本發明不以第2A圖為限，也可以將第一行中奇數的畫素單元接子資料信號D1b、偶數的畫素單元接子資料信號D1a。

根據本發明的實施例，閘驅動電路202產生閘脈波G1~G4，且閘驅動電路202所產生的閘脈波G1~G4中，任二個閘脈波在高電位的部分有互相重疊，因此會造成二列的畫素單元同時開啟的情況。

如第2B圖所示，時脈信號I的週期為2T，且閘脈波G1~G3的脈波寬度為2T。明顯地，在時間點tb與時間點tc的區間，第一列的畫素單元p11~p13與第二列的畫素單元p21~p23皆開啟。同理，在時間點tc與時間點td的區間，第二 列的畫素單元p21~p23與第三列的畫素單元p31~p33皆開啟。在時間點td與時間點te的區間，第三列的畫素單元p31~p33與第四列的畫素單元p41~p43皆開啟。並依此類推。

如第2B圖所示，資料信號D1~D3每隔時間T之後會改變其電壓值。舉例來說，資料信號D1~D3於時間點ta至時間點tb之間分別輸出v1、v5、v9電壓，時間點tb至時間點tc之間分別輸出v2、v6、v10電壓，時間點tc至時間點td之間輸出v3、v7、v11電壓，時間點td至時間點te之間分別輸出v4、v8、v12電壓。

根據本發明的實施例，轉換電路231、233、235於時脈信號I的高準位時，接收資料信號D1~D3上的電壓值，並在2T的時間內將子資料信號D1a~D3a改變至所接收到的電壓值。再者，轉換電路232、234、236於時脈信號I的低準位時，接收資料信號D1~D3上的電壓值，並在2T的時間內將子資料信號D1b~D3b改變至所接收到的電壓值。

如第2B圖所示，於時間點ta至時間點tb之間，時脈信號I為高準位，轉換電路231、233、235由資料信號D1~D3上接收到v1、v5、v9的電壓值。而轉換電路231、233、235更在時間點ta至時間點tc之間，將子資料信號D1a~D3a改變v1、v5、v9的電壓值。

另外，於時間點tb至時間點tc之間，時脈信號I為低準位，轉換電路232、234、236由資料信號D1~D3上接收 到v2、v6、v10的電壓值。而轉換電路232、234、236更在時間點tb至時間點td之間，將子資料信號D1b~D3b改變v2、v6、v10的電壓值。

再者，於時間點tc至時間點td之間，時脈信號I為高準位，轉換電路231、233、235由資料信號D1~D3上接收到v3、v7、v11的電壓值。而轉換電路231、233、235更在時間點tc至時間點te之間，將子資料信號D1a~D3a改變v3、v7、v11的電壓值。

另外，於時間點td至時間點te之間，時脈信號I為低準位，轉換電路232、234、236由資料信號D1~D3上接收到v4、v8、v12的電壓值。而轉換電路232、234、236更在時間點td至時間點tf之間，將子資料信號D1b~D3b改變v4、v8、v12的電壓值。

請參照第3A圖與第3B圖，其所繪示為本發明資料分配電路與相關信號示意圖。第3A圖中僅以資料分配電路230中的轉換電路231、232為例來說明，而資料分配電路230中的其他的轉換電路，由於結構類似此處不再贅述。其中，轉換電路為電壓-電流轉換電路(V to I converting circuit)。

轉換電路231包括電晶體m1~m4與電容器c1。具體而言，電晶體m1~m4分別具有第一端、第二端與控制端。其中，電晶體m1之控制端係接收時脈信號I，第一端則接收資料信號D1，而第二端為電性連接至電晶體m2之控制端。電晶體m2 之第一端接收電源電壓Vdd，第二端則產生子資料信號D1a。電晶體m3之控制端係接收重置信號R1，而第一端電性連接至電晶體m2之控制端，第二端則接收電源電壓Vdd。電晶體m4之控制端係接收重置信號R1，而第一端接收偏壓電壓V1b，第二端則連接至電晶體m2之第二端。電容器c1的第一端電性連接至電晶體m2之控制端，第二端則接收電源電壓Vss。其中，電晶體m1、m3、m4為n型電晶體，電晶體m2為p型電晶體，且電源電壓Vdd大於電源電壓Vss，偏壓電壓V1b大於等於電源電壓Vss，電源電壓Vss可為接地電壓。

相似地，轉換電路232亦包括電晶體m5~m8與電容器c2，其中電晶體m5~m8分別具有第一端、第二端與控制端。電晶體m5之控制端接收時脈信號I，第一端則接收資料信號D1，而第二端電性連接至電晶體m6之控制端。電晶體m6之第一端接收電源電壓Vdd，而第二端可產生子資料信號D1b。電晶體m7之控制端接收重置信號R2，而第一端電性連接至電晶體m6之控制端，第二端則接收電源電壓Vdd。電晶體m8之控制端亦接收重置信號R2，而第一端接收偏壓電壓V1b，第二端則電性連接至電晶體m6之第二端。電容器c2的第一端電性連接至電晶體m6之控制端，第二端則接收於電源電壓Vss。其中，電晶體m5、m6為p型電晶體，電晶體m7、m8為n型電晶體。

再者，本發明之另一變形例的轉換電路231與232中，電晶體m1、m3、m7、m8可以用p型電晶體來取代，而電 晶體m2、m5、m6可以用n型電晶體來取代。另外，以n型電晶體來說，控制端可為閘極端，第一端可為汲極端，第二端可為源極端；以p型電晶體來說，控制端可為閘極端，第一端可為源極端，第二端可為汲極端。

如第3B圖所示，時脈信號I的週期為2T，其中時脈信號I之高準位的寬度為T，時脈信號I之低準位的寬度為T。於本實施例中，閘脈波G1、G2的脈波寬度為2T，詳言之，閘脈波為高準位的時間為2T。亦即，閘脈波G1、G2的脈波寬度實質地相同於時脈信號I的一週期。另外，資料信號D1每隔時間T之後會改變其電壓值。舉例來說，資料信號D1於時間點ta至時間點tb之間輸出v1電壓，時間點tb至時間點tc之間輸出v2電壓，時間點tc至時間點td之間輸出v3電壓，時間點td至時間點te之間輸出v4電壓。以下詳細介紹資料分配電路230的運作原理。

請同時參閱第3A圖與第3B圖，於時間點ta至時間點tb之間，時脈信號I為高準位。如此一來，轉換電路232中的電晶體m5會關閉，使得轉換電路232無法接收資料信號D1上的v1電壓。再者，當時脈信號I為高準位，轉換電路231中的電晶體m1會開啟，轉換電路321中的電容器c1儲存資料信號D1上的v1電壓。另外，電晶體m2根據v1電壓來產生充電電流i1。

由於閘脈波G1為高準位且閘脈波G2為低準位，畫素單元p11內的開關電晶體sw1形成開啟，且畫素單元p21內的開關電晶體sw2形成關閉。因此，轉換電路231輸出的充電電流i1對畫素單元p11中的儲存電容器cs1充電，使得子資料信號D1a與儲存電容器cs1的電壓V11逐漸升高。

於時間點tb至時間點tc之間，時脈信號I則為低準位。轉換電路231中的電晶體m1會不導通而關閉，使其無法接收到資料信號D1的v2電壓。然而，因為於電容器c1仍舊儲存v1電壓，使得電晶體m2根據v1電壓繼續產生充電電流i1。再者，由於閘脈波G1仍為高準位，所以轉換電路231輸出的充電電流i1繼續對畫素單元p11中的儲存電容器cs1充電，將使得子資料信號D1a與儲存電容器cs1的電壓V11升高至v1電壓。在同一期間，受到時脈信號I為低準位的影響，轉換電路232中的電晶體m5會導通而開啟，使得轉換電路232接收資料信號D1上的v2電壓。如此一來，轉換電路232中的電容器c2儲存資料信號D1上的v2電壓，使得電晶體m6可以依據v2電壓來產生充電電流i2。此時，閘脈波G2則為高準位，使得畫素單元p21之開關電晶體sw2形成導通而開啟。因此，轉換電路232輸出的充電電流i2則可輸入於畫素單元p21，進而將儲存電容器cs2之電壓V21充電。

於時間點tb至時間點tc的期間中，搭配閘脈波G1、G2為高準位，使得畫素單元p11、p21之開關電晶體sw1、sw2 皆開啟。轉換電路231輸出的充電電流i1對畫素單元p11中的儲存電容器cs1充電。同時，轉換電路232輸出的充電電流i2對畫素單元p21中的儲存電容器cs2充電，使得子資料信號D1b與儲存電容器cs2的電壓V21逐漸升高。

以資料驅動電路220所輸出的資料信號D1來看，時間點ta至時間點tb之間，資料信號D1會寫入轉換電路231；而時間點tb至時間點tc之間，資料信號D1會寫入轉換電路232。

從畫素單元p11的角度來看，資料信號D1在時間點ta至時間點tb寫入轉換電路231時，轉換電路231即轉換成子資料信號D1a並輸入到畫素單元p11。再者，雖然資料信號D1在時間點tb至時間點tc未寫入轉換電路231，但由於電容器c1仍儲存先前的資料信號D1，所以轉換電路231依舊可以轉換成子資料信號D1a並輸入到畫素單元p11。因此，於本實施例中，以資料信號D1寫入轉換電路231的時間為時間T，但轉換電路231以資料信號D1a輸入至p11的時間則拉長為時間2T。

於時間點tc時，重置信號R1短暫動作，使得轉換電路231被重置(reset)。此時，電晶體m3、m4開啟，使得電晶體m2接收電源電壓Vdd而關閉，而子資料信號D1a回復偏壓電壓V1b。

接著，於時間點tc至時間點td時，由於時脈信號I為高準位，轉換電路231中的電晶體m1開啟，使得轉換電路232接收資料信號D1上的v3電壓並儲存於電容器c1。另外，電晶體 m2根據v3電壓來產生充電電流i1。再者，轉換電路232中的電晶體m5會關閉，使得轉換電路232無法接收資料信號D1上的v3電壓。然而，因為於電容器c2仍舊儲存v2電壓，使得電晶體m6根據v2電壓繼續產生充電電流i2。此時，由於閘脈波G2仍為高準位，所以轉換電路232輸出的充電電流i2繼續對畫素單元p21中的儲存電容器cs2充電，將使得子資料信號D1b與儲存電容器cs2的電壓V21升高至v2電壓。在同一期間，受到時脈信號I與閘脈波G3為高準位的影響，轉換電路231中的電晶體m1會導通而開啟，使得轉換電路231接收資料信號D1上的v3電壓。如此一來，轉換電路231中的電容器c1儲存資料信號D1上的v3電壓，使得電晶體m2可以依據v3電壓來產生充電電流，並輸出至畫素單元p31(未繪示)的儲存電容器。

由以上的說明可知，在時間點ta至時間點tb之間(時間長度T)的資料信號D1為v1電壓。轉換電路231則可在時間點ta至時間點tc之間(時間長度2T)，將資料信號D1的v1電壓傳遞至畫素單元p11的儲存電容器cs1中。同理，在時間點tb至時間點tc之間(時間長度T)的資料信號D1為v2電壓。轉換電路232可在時間點tb至時間點td之間(時間長度2T)，將資料信號D1的v2電壓儲存至畫素單元p21的儲存電容器cs2中。在時間點tc至時間點td之間(時間長度T)的資料信號D1為v3電壓。轉換電路231可在時間點tc至時間點te之間(時間長度2T)，將資料信號D1的v3電壓儲存至畫素單元p31的儲存電容器中。在 時間點td至時間點te之間(時間長度T)的資料信號D1為v4電壓。而轉換電路232可在時間點td至時間點tf之間(時間長度2T)，將資料信號D1的v4電壓儲存至畫素單元p41的儲存電容器中。如此依序類推。

請同時參閱第2B圖與第3A圖所示，本發明之實施例中，資料信號D1會在每一時間T，依據畫素單元(如p11、p21)欲形成的灰階狀態來產生不同的電壓值，且透過周期為2T之時脈信號I來將資料信號D1選擇性地傳送至在同一行且相鄰之畫素單元。此外，搭配閘脈波寬度為2T的影響下，每一畫素單元所獲得的充電時間可延長至時間2T。換言之，以資料信號D1來看，在時間ta~tb之間，係傳送子資料信號D1a，而時間tb~bc之間，則傳送子資料信號D1b，使得資料信號D1在每一時間T可傳送不同的子資料信號。同時，透過時脈信號I來選擇地將資料信號D1傳送於同行之奇數或偶數個畫素單元，舉例而言，如第3A圖所示，當時脈信號I為高位準時，則將資料信號D1傳送於奇數之畫素單元p11，而當時脈信號I為低位準時，則將資料信號D1傳送於偶數之畫素單元p21。從畫素單元p11來看，即使資料信號D1僅在時間ta~tb傳送於D1a，但受到閘脈波G1的寬度為2T且轉換電路231的儲存電壓功能，使得畫素單元p11可於時間ta~tc之間皆處於充電狀態。同樣地，於畫素單元p21來看，即使資料信號D1僅在時間tb~tc傳送於D1b，但受到閘脈波G2的寬 度為2T且轉換電路232的儲存電壓功能，使得畫素單元p21可於時間tb~td之間皆處於充電狀態。

由以上的說明可知，本發明之實施例係提出一種顯示器及其相關資料分配電路。在顯示器中，利用一倍資料線的資料驅動電路搭配資料分配電路，將使得面板具備1閘極端線配上2資料線(1G2D)的效果。再者，本發明的顯示將畫素單元的充電時間提高為2倍，可使得高解析度的面板更能夠被充電到所需之電壓。

再者，本發明並未限定資料分配電路實際配置的位置。在此領域的技術人員可以將資料分配電路製作於面板上，或者是連接於資料驅動電路與面板之間的一個獨立電路，或者是將資料分配電路整合於資料驅動電路內。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (8)

1. 一種顯示器，包括：一面板；一資料驅動電路，產生一第一資料信號；一資料分配電路，包括一第一轉換電路與一第二轉換電路，其中該資料分配電路可接收一時脈信號，使得該第一轉換電路將該第一資料信號轉換為一第一子資料信號，且該第二轉換電路將該第一資料信號轉換為一第二子資料信號；以及一閘驅動電路，產生一第一閘脈波與一第二閘脈波，且該閘驅動電路位於該面板；一畫素陣列，設置於該面板，且該畫素陣列具有相鄰之一第一畫素單元與一第二畫素單元，而該第一畫素單元接收該第一閘脈波與該第一子資料信號，該第二畫素單元接收該第二閘脈波與該第二子資料信號；其中，該第一閘脈波與該第二閘脈波的一脈波寬度相同於該時脈信號的一週期。
2. 如申請專利範圍第1項所述之顯示器，其中該閘驅動電路產生一第三閘脈波與一第四閘脈波，且該畫素陣列具有相鄰之一第三畫素單元與一第四畫素單元，而該第三畫素單元接收該第三閘脈波與該第一子資料信號，該第四畫素單元接收該第四閘脈波與該第二子資料信號。
3. 如申請專利範圍第1項所述之顯示器，其中該第一轉換電路包括：一第一電晶體，具有一第一端、一第二端與一控制端，其中該控制端接收一時脈信號，該第一端接收該第一資料信號；一第二電晶體，具有一第一端、一第二端與一控制端，其中該控制端電性連接至該第一電晶體之該第二端，該第一端接收一第一電源電壓，該第二端產生該第一子資料信號；一第三電晶體，具有一第一端、一第二端與一控制端，其中該控制端接係收一第一重置信號，該第一端電性連接至該第二電晶體之該控制端，該第二端接收該第一電源電壓；一第四電晶體，具有一第一端、一第二端與一控制端，其中該控制端接收該第一重置信號，該第一端接收一偏壓電壓，該第二端電性連接至該第二電晶體之該第二端；以及一第一電容器，具有一第一端與一第二端，其中該第一端電性連接至該第二電晶體之該控制端，而該第二端接收一第二電源電壓。
4. 如申請專利範圍第3項所述之顯示器，其中該第二轉換電路包括：一第五電晶體，具有一第一端、一第二端與一控制端，其中該控制端接收該時脈信號，該第一端則接收該第一資料信號；一第六電晶體，具有一第一端、一第二端與一控制端，其中該控制端電性連接至該第五電晶體之該第二端，該第一端接收該第一電源電壓，該第二端產生該第二子資料信號；一第七電晶體，具有一第一端、一第二端與一控制端，其中該控制端接收一第二重置信號，該第一端電性連接至該第六電晶體之該控制端，該第二端接收該第一電源電壓；一第八電晶體，具有一第一端、一第二端與一控制端，其中該控制端接收該第二重置信號，該第一端接收該偏壓電壓，該第二端則電性連接至該第六電晶體之該第二端；以及一第二電容器，具有一第一端與一第二端，其中該第一端電性連接至該第六電晶體之該控制端，該第二端接收該第二電源電壓。
5. 一種顯示器，包括：一資料驅動晶片；一閘驅動電路，產生一第一閘脈波與一第二閘脈波；以及一畫素陣列，具有相鄰之一第一畫素單元與一第二畫素單元，而該第一畫素單元接收該第一閘脈波，該第二畫素單元接收該第二閘脈波；其中，於一第一期間，該資料驅動晶片輸出一第一電壓值於該第一畫素單元，該第一閘脈波為一第一準位，該第二閘脈波為一第二準位；其中，於一第二期間，該資料驅動晶片輸出一第二電壓值於該第二畫素單元，該第一閘脈波為該第一準位，該第二閘脈波為該第一準位；以及其中，於一第三期間，該資料驅動晶片輸出一第三電壓值，該第一閘脈波為該第二準位，該第二閘脈波為該第一準位。
6. 如申請專利範圍第5項所述之顯示器，其中於該資料驅動晶片可接收一時脈信號，且於該第一期間，該時脈信號為該第一準位；於該第二期間，該時脈信號為該第二準位。
7. 如申請專利範圍第5項所述之顯示器，其中於該第一期間與該第二期間該第一畫素單元充電至該第一電壓值，而於該第二期間與該第三期間，該第二畫素單元充電至該第二電壓值。
8. 如申請專利範圍第6項所述之顯示器，其中該資料驅動晶片包含：一資料驅動電路，產生一第一資料信號；以及一資料分配電路，包含：一第一轉換電路，包括：一第一電晶體，具有一控制端、一第一端與一第二端，而該控制端接收該時脈信號，該第一端接收該第一資料信號；一第二電晶體，具有一控制端、一第一端與一第二端，而該控制端連接至該第一電晶體之該第二端，該第一端接收一第一電源電壓，該第二端產生該第一電壓值；以及一第一電容器，具有一第一端與一第二端，而該第一端連接至該第二電晶體的該控制端，該第二端接收一第二電源電壓；以及一第二轉換電路，包括：一第三電晶體，具有一控制端、一第一端與一第二端，而該控制端接收該時脈信號，該第一端接收該第一資料信號；一第四電晶體，具有一控制端、一第一端與一第二端，而該控制端連接至該第三電晶體之該第二端，該第一端接收該第一電源電壓，該第二端產生該第二電壓值；以及一第二電容器，具有一第一端與一第二端，而該第一端連接至該第四電晶體的該控制端，該第二端接收該第二電源電壓。