[go: up one dir, main page]

TWI575501B - 多工器及其驅動方法 - Google Patents

多工器及其驅動方法 Download PDF

Info

Publication number
TWI575501B
TWI575501B TW105105186A TW105105186A TWI575501B TW I575501 B TWI575501 B TW I575501B TW 105105186 A TW105105186 A TW 105105186A TW 105105186 A TW105105186 A TW 105105186A TW I575501 B TWI575501 B TW I575501B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
coupled
receiving
switching signal
Prior art date
Application number
TW105105186A
Other languages
English (en)
Other versions
TW201730870A (zh
Inventor
奚鵬博
蘇松宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105105186A priority Critical patent/TWI575501B/zh
Priority to CN201610226829.2A priority patent/CN105679271B/zh
Priority to US15/437,589 priority patent/US10559274B2/en
Application granted granted Critical
Publication of TWI575501B publication Critical patent/TWI575501B/zh
Publication of TW201730870A publication Critical patent/TW201730870A/zh
Priority to US16/723,346 priority patent/US10854166B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

多工器及其驅動方法
本發明係有關於一種多工器及其驅動方法，尤指一種包含單一型態電晶體之多工器及其驅動方法。
現行液晶顯示面板技術中，低溫多晶矽(Low Temperature Poly-silicon；LTPS)薄膜電晶體(TFT)因為其高移動率(mobility)及高可靠度(reliability)可以讓面板擁有高開口率，並且可以在基板上形成多工器(multiplexer)的電路，以讓源極驅動晶片(source driver IC)的數目降低，而達到高規格的面板設計要求。此外，液晶面板運作時，因必須對其子像素進行極性反轉的操作，故各子像素在各畫框週期(frame period)所接收到的伽瑪(Gamma)電壓的極性可能為正極性或為負極性。在需對子像素進行極性反轉操作的情況下，傳統以N型金屬半電晶體(NMOS)或P型金屬半電晶體(PMOS)單一型式電晶體所製作的多工器，在接收到不同極性的伽瑪電壓下，對子像素會有不一致的驅動能力，故傳統上會採用互補式金氧半(CMOS)電晶體電路來製作液晶顯示器中的多工器。
不過相較於單純的NMOS電晶體或單純的PMOS電晶體，CMOS電晶體電路所需要的製程相對地複雜且所需的光罩數目也較多，而讓以CMOS製程所製作的液晶面板的製造費用大增，而讓消費者較難以接受。
為此，本發明提供一種新的多工器及其驅動方法，可使多工器不論其電晶體為NMOS電晶體或PMOS電晶體，皆對資料線及子像素有足夠的驅動能力。
本發明一實施例提供一種多工器。多工器包含複數個第一驅動單元以及複數個第二驅動單元。每一第一驅動單元包含第一資料電壓輸入端、第一電容、第一電晶體以及第二電晶體。第一資料電壓輸入端用以接收第一像素電壓訊號。第一電容包含第一端及第二端。第一電容的第一端用以接收第一切換訊號。第一電晶體包含耦接於第一電容之第二端的第一端、用以接收第一重置訊號的第二端，以及用以接收第二切換訊號的控制端。其中第一切換訊號與第二切換訊號之相位相反。第二電晶體包含耦接於第一資料電壓輸入端的第一端、耦接於第一資料線的第二端，以及耦接於第一電容之第二端的控制端。每一第二驅動單元包含第二資料電壓輸入端、第二電容、第三電晶體及第四電晶體。第二資料電壓輸入端用以接收第二像素電壓訊號，而第二像素電壓訊號與第一像素電壓訊號的極性相反。第二電容包含第一端及第二端。第二電容的第一端耦接於第一電容之第一端，用以接收第一切換訊號。第三電晶體包含耦接於第二電容之第二端的第一端、用以接收第二重置訊號的第二端，以及耦接於第一電晶體之控制端以接收第二切換訊號的控制端。第四電晶體包含耦接於第二資料電壓輸入端的第一端、耦接於第二資料線的第二端，以及耦接於第二電容之第二端的控制端。其中第一重置訊號與第二重置訊號相異。
本發明一實施例提供一種多工器。多工器包含複數個第一驅動單元以及複數個第二驅動單元。每一第一驅動單元包含第一資料電壓輸入端、第一電晶體、第二電晶體、第三電晶體、第四電晶體以及第一電容。第一資料電壓輸入端用以接收第一像素電壓訊號。第一電晶體包含第一端、第二端及控制端。第一電晶體的第一端用以接收第一系統電壓。第一電晶體的控制端用以接收第一切換訊號。第二電晶體包含耦接於第一電晶體的第二端的第一端、用以接收第二系統電壓的第二端，以及用以接收第二切換訊號的控制端。其中第一切換訊號與第二切換訊號之相位相反。第三電晶體包含第一端、第二端及控制端。第三電晶體的第一端耦接於第一資料電壓輸入端，而第三電晶體的第二端耦接於第一資料線。第四電晶體包含耦接於第三電晶體的控制端的第一端、用以接收第一重置訊號的第二端，以及用以接收第二切換訊號的控制端。第一電容包含耦接於第一電晶體的第二端及第二電晶體的第一端的第一端，以及耦接於第三電晶體的控制端及第四電晶體的第一端的第二端。每一第二驅動單元包含第二資料電壓輸入端、第五電晶體、第六電晶體、第七電晶體、第八電晶體以及第二電容。第二資料電壓輸入端用以接收第二像素電壓訊號，而第二像素電壓訊號與第一像素電壓訊號的極性相反。第五電晶體包含第一端、第二端及控制端。第五電晶體的第一端用以接收第一系統電壓，而第五電晶體的控制端用以接收第一切換訊號。第六電晶體包含耦接於第五電晶體的第二端的第一端、用以接收第二系統電壓的第二端，以及用以接收第二切換訊號的控制端。第七電晶體包含第一端、第二端及控制端。第七電晶體的第一端耦接於第二資料電壓輸入端。第七電晶體的第二端耦接於第二資料線。第八電晶體包含耦接於第七電晶體的控制端的第一端、用以接收第二重置訊號的第二端，以及用以接收第二切換訊號的控制端。第二電容包含耦接於第五電晶體的第二端及第六電晶體的第一端的第一端，以及耦接於第七電晶體的控制端及第八電晶體的第一端的 第二端。其中第一重置訊號與第二重置訊號相異。
本發明一實施例提供一種驅動上述之多工器的方法。其中上述的多工器用於液晶顯示器，而第一驅動單元及第二驅動單元的所有的電晶體皆為N型金屬半電晶體。上述方法包含：在液晶顯示器的第n個畫框期間，使第一像素電壓訊號為一第一極性、使第二像素電壓訊號為一第二極性、使第一重置訊號的電位為一第一重置準位，並使第二重置訊號的電位為一第二重置準位，其中n為正整數，第一極性與第二極性相異，第二重置準位低於第一重置準位；以及在液晶顯示器的第n+1個畫框期間，使第一像素電壓訊號為第二極性、使第二像素電壓訊號為第一極性、使第一重置訊號的電位為第二重置準位，並使第二重置訊號的電位為第一重置準位。
本發明一實施例提供一種驅動上述之多工器的方法。其中上述的多工器用於液晶顯示器，而第一驅動單元及第二驅動單元的所有的電晶體皆為P型金屬半電晶體。上述方法包含：在液晶顯示器的第n個畫框期間，使第一像素電壓訊號為一第一極性、使第二像素電壓訊號為一第二極性、使第一重置訊號的電位為一第一重置準位，並使第二重置訊號的電位為一第二重置準位，其中n為正整數，第一極性與第二極性相異，第二重置準位高於第一重置準位；以及在液晶顯示器的第n+1個畫框期間，使第一像素電壓訊號為第二極性、使第二像素電壓訊號為第一極性、使第一重置訊號的電位為第二重置準位，並使第二重置訊號的電位為第一重置準位。
透過本發明實施例，多工器會被施加兩個不同的重置訊號，而拉大用以驅動資料線之電晶體其閘極-源極之間的壓差絕對值，以加強電晶體的驅動 能力。如此，可使多工器不論其電晶體為NMOS電晶體或PMOS電晶體，皆對資料線及子像素有足夠的驅動能力，進而可使多工器的所有電晶體可皆為N型金屬半電晶體或皆為P型金屬半電晶體，以簡化多工器及/或液晶面板的製程，並提高其產品競爭力。
請參考第1圖。第1圖為本發明一實施例之多工器100用於液晶顯示器200時之示意圖。液晶顯示器200包含多工器100、排列成多行的紅色子像素R、排列成多行的綠色子像素G、排列成多行的藍色子像素B、多條閘極線210及多條資料線L1~L6。每一紅色子像素R、每一綠色子像素G及每一藍色子像素B接耦接於一條對應的閘極線210及多條資料線L1~L6中之一對應者。多工器100具有多個驅動單元110及多個驅動單元120。
請參考第2圖。第2圖為依據本發明一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。每一驅動單元110包含資料電壓輸入端IN1、電容C1、電晶體T1以及電晶體T2。資料電壓輸入端IN1用以接收像素電壓訊號S1。電容C1包含第一端及第二端，而電容C1的第一端用以接收切換訊號SWR。電晶體T1則包含耦接於電容C1之第二端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWR的控制端。每一驅動單元120包含資料電壓輸入端IN2、電容C2、電晶體T3及電晶體T4。資料電壓輸入端IN2用以接收像素電壓訊號S2。電容C2包含第一端及第二端，而電容C2的第一端用以接收切換訊號SWR。電晶體T3則包含耦接於電容C1之第二端的第一端、用以接收重置訊號MUX_L2的第二端，以及用以接收切換訊號XSWR的控制端。其中重置訊號MUX_L1與重置訊號MUX_L2相異。其中切換訊號SWR與切換訊號XSWR之相位相反。如第3圖所示，切換訊號SWR與切換訊號XSWR分別為其電位在閘極高電位VGH及閘極低電位VGL進行切換的方波，且相位相反。電晶體T2包含耦接於資料電壓輸入端T1的第一端、耦接於資料線L1的第二端，以及耦接於電容C1之第二端的控制端。此外，資料電壓輸入端IN2用以接收像素電壓訊號S2，而像素電壓訊號S2與像素電壓訊號S1的極性相反。換言之，當像素電壓訊號S1為正極性時，像素電壓訊號S2為負極性；而當像素電壓訊號S1為負極性時，像素電壓訊號S2為正極性。電晶體T4包含耦接於資料電壓輸入端IN2的第一端、耦接於資料線L2的第二端，以及耦接於電容C2之第二端的控制端。在本實施例中，電晶體T1至T4皆為N型金屬半(NMOS)電晶體。
請參考第2圖至第3圖。第3圖為第2圖中切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB之時序圖。如第3圖所示，切換訊號SWR會每隔一個掃描週期H從閘極低電位VGL切換至閘極高電位VGH，再由閘極高電位VGH切換回閘極低電位VGL。相似地，切換訊號XSWR會每隔一個掃描週期H從閘極高電位VGH切換至閘極低電位VGL，再由閘極低電位VGL切換回閘極高電位VGH。因此，切換訊號SWR與切換訊號XSWR的相位相反。其中，掃描週期H與液晶顯示器200的幀率(frame rate)及閘極線210的總數相關。假設液晶顯示器200的幀率為每秒M個畫框(frame)，且液晶顯示器200之閘極線210的總數為N，則每一個掃描週期H等於1/(MxN)秒，且切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB在液晶顯示器200的每一個畫框週期內會產生N個如第3圖所示的波形，而每一個掃描週期H對應一條閘極線210的掃描時間。
請參考第2圖至第5圖。第4圖為第2圖中重置訊號MUX_L1與重置訊號MUX_L2之時序圖，第5圖為第2圖之電晶體T2及T4的閘極電位之時序圖。第4圖及第5圖繪示了液晶顯示器200的兩個畫框週期F[+]及F[-]，其中畫框週期F[+]表示在畫框週期F[+]期間施加給液晶顯示器200的某一子像素的像素電壓訊號S1或S2的極性為正極性，而畫框週期F[-]表示在畫框週期F[-]期間施加給液晶顯示器200的某一子像素的像素電壓訊號S1或S2的極性為負極性。為方便說明，在此即以耦接至第2圖之資料線L1及L2的子像素作說明。其中，資料線L1所耦接的子像素是否會接收到來自資料電壓輸入端IN1的像素電壓訊號S1，係取決於電晶體T2是否導通，而T2是否導通則取決於電晶體T2閘極的偏壓。當切換訊號SWR為閘極低電位VGL而切換訊號XSWR為閘極高電位VGH時，因電晶體T1導通，而使得電晶體T2閘極的電位會被下拉至重置訊號MUX_L1的電位，進而使得電晶體T2被關閉，並使資料電壓輸入端IN1與資料線L1之間的電性連結被切斷，此時像素電壓訊號S1即不會被傳送到資料線L1；反之，當切換訊號SWR為閘極高電位VGH而切換訊號XSWR為閘極低電位VGL時，電晶體T1不導通，切換訊號SWR的閘極高電位VGH經由電容C1施加在電晶體T2的閘極，而使得電晶體T2導通，此時資料電壓輸入端IN1與資料線L1之間的電性連結被建立，而使得像素電壓訊號S1被傳送到資料線L1。相似地，資料線L2所耦接的子像素是否會接收到來自資料電壓輸入端IN2的像素電壓訊號S2，係取決於電晶體T4是否導通，而T4是否導通則取決於電晶體T2閘極的偏壓。當切換訊號SWR為閘極低電位VGL而切換訊號XSWR為閘極高電位VGH時，因電晶體T3導通時，而使得電晶體T4閘極的電位會被下拉至重置訊號MUX_L2的電位，進而使得電晶體T4被關閉，並使資料電壓輸入端IN2與資料線L2之間的電性連結被切斷，此時像素電壓訊號S2即不會被傳送到資料線L2；反之，當切換訊號SWR為閘極高電位VGH而切換訊號XSWR為閘極低電位VGL時，電晶體T3不導通，切換訊號SWR的閘極高電位VGH經由電容C2施加在電晶體T4的閘極，而使得電晶體T4導通，此時資料電壓輸入端IN2與資料線L2之間的電性連結被建立，而使得像素電壓訊號S2被傳送到資料線L2。
此外，切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB的波形，舉例而言，和子像素極性無關。換言之，切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB的波形在不同的畫框週期F[+]及F[-]內會是一樣的。然而，重置訊號MUX_L1的電位、重置訊號MUX_L2的電位、像素電壓訊號S2的電位以及像素電壓訊號S1的電位則和子像素極性相關。為方便說明，假設像素電壓訊號S1在畫框週期F[+]與F[-]的電位分別等於正極性像素電壓+Vp與負極性像素電壓-Vp，且像素電壓訊號S2在畫框週期F[+]與F[-]的電位分別等於負極性像素電壓-Vp與正極性像素電壓+Vp。其中，Vp不小於零。此外，如第4圖所示，在畫框週期F[+]內，重置訊號MUX_L1的電位等於重置準位Lv1，而重置訊號MUX_L2的電位等於重置準位Lv2；在畫框週期F[-]內，重置訊號MUX_L1的電位等於重置準位Lv2，而重置訊號MUX_L2的電位等於重置準位Lv1。其中，重置準位Lv2低於重置準位Lv1。重置準位Lv1及Lv2設置的原則在於當電晶體T1導通時能順利地關閉電晶體T2，並且當電晶體T3導通時能順利地關閉電晶體T4，故重置準位Lv1及Lv2在設置上會與電壓輸入端IN1及IN2的電位相關。詳言之，當電晶體T1導通時，為了使電晶體T2不被導通，電壓輸入端IN1的電位要高於MUX_L1的電位。為此，在框週期F[+]，其電位等於重置準位Lv1的重置訊號MUX_L1要低於電壓輸入端IN1的電位(即像素電壓訊號S1的電位)；而在框週期F[-]，其電位等於重置準位Lv2的重置訊號MUX_L1則也要低於電壓輸入端IN1的電位。換言之，假設像素電壓訊號S1在框週期F[+]及框週期F[-]的最低電位分別為0伏特及負5伏特，則重置準位Lv1及Lv2則可分別設定為低於0伏特及負5伏特的電壓（例如：負1伏特及負6電壓）。相似地，當電晶體T3導通時，為了使電晶體T4不被導通，電壓輸入端IN2的電位要高於MUX_L2的電位。為此，在框週期F[+]，其電位等於重置準位Lv2的重置訊號MUX_L2要低於電壓輸入端IN2的電位（即像素電壓訊號S2的電位）；而在框週期F[-]，其電位等於重置準位Lv1的重置訊號MUX_L2則也要低於電壓輸入端IN2的電位。換言之，假設像素電壓訊號S2在框週期F[-]及框週期F[+]的最低電位分別為0伏特及負5伏特，則重置準位Lv1及Lv2則可分別設定為低於0伏特及負5伏特的電壓（例如：負1伏特及負6電壓），而與前述的推論相同。在本實施例中，重置準位Lv2等於閘極低電位VGL。在本發明另一實施例中，重置準位Lv1低於接地電位GND（即0伏特）。在本發明另一實施例中，接地電位GND與重置準位MUX_L1之間的壓差等於一預設壓差，而上述預設壓差介於Vth+0.5伏特及Vth-0.5伏特之間，其中Vth為驅動單元110及120之所有電晶體的臨界電壓之平均值。根據本發明另一實施例，該預設壓差亦可為電晶體T2或電晶體T4之臨界電壓。
在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，電晶體T1及T3皆導通，而使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T2及T4的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為重置準位Lv1及Lv2，而使電晶體T2及T4的閘極分別受到重置準位Lv1及Lv2的偏壓，進而使電晶體T2及T4不導通。此時，電容C1和C2兩端的壓差分別等於(VGL-Lv1)與(VGL-Lv2)。在第5圖中，電晶體T2及T4閘極的電位在畫框週期F[+]期間內的變化分別以曲線610及620表示。此外，在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，電晶體T1及T3不導通，但電晶體T2的閘極電位因電容C1的耦合效應而被提升到大約(Lv1+VGH-VGL)，且電晶體T4的閘極電位因電容C2的耦合效應而被提升到大約(Lv2+VGH-VGL)，進而使得電晶體T2及T4皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為正極性像素電壓+Vp與負極性像素電壓-Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T2與T4導通時，電晶體T2的閘極與資料線L1的壓差及電晶體T4的閘極與資料線L2的壓差會分別為(Lv1+VGH-VGL-Vp)及(Lv2+VGH-VGL+Vp)。其中，(Lv1+VGH-VGL-Vp)等於第5圖中的壓差 ，而在重置準位Lv2等於閘極低電位VGL的情況下，(Lv2+VGH-VGL+Vp)等於(VGH +Vp)也等於壓差 。因此，當電晶體T2與T4在畫框週期F[+]期間導通時，電晶體T2及T4的閘極-源極之間的壓差會分別等於壓差 及壓差 。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T2及T4的閘極的話，則電晶體T2導通時其閘極與資料線L1的壓差在畫框週期F[+]期間僅為(VGH -Vp)（即 ），而遠小於上述的(Lv1+VGH-VGL-Vp)（即 ）。換言之，在本實施例中，電晶體T2的閘極與資料線L1的壓差 大於以傳統驅動方式所能產生的壓差 ，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T4皆為NMOS電晶體的情況下，電晶體T1至T4對資料線及子像素仍有足夠的驅動能力。
相似地，在畫框週期F[-]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，電晶體T1及T3皆導通，而使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T2及T4的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為重置準位Lv2及Lv1，而使電晶體T2及T4的閘極分別受到重置準位Lv2及Lv1的偏壓，進而使電晶體T2及T4不導通。此時，電容C1和C2兩端的壓降分別等於(VGL-Lv2)與(VGL-Lv1)。此外，在畫框週期F[-]期間，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，電晶體T1及T3不導通，但電晶體T2的閘極電位因電容C1的耦合效應而被提升到(Lv2+VGH-VGL)，且電晶體T4的閘極電位因電容C2的耦合效應而被提升到(Lv1+VGH-VGL)，進而使得電晶體T2及T4皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為負極性像素電壓-Vp與正極性像素電壓+Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T2與T4導通時，電晶體T2的閘極與資料線L1的壓差及電晶體T4的閘極與資料線L2的壓差會分別為(Lv2+VGH-VGL+Vp)及(Lv1+VGH-VGL-Vp)。其中，(Lv1+VGH-VGL-Vp)等於第5圖中的壓差 ，而在重置準位Lv2等於閘極低電位VGL的情況下，(Lv2+VGH-VGL+Vp) 等於(VGH +Vp)也等於壓差 。因此，當電晶體T2與T4在畫框週期F[-]期間導通時，電晶體T2及T4的閘極-源極之間的壓差會分別等於壓差 及壓差 。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T2及T4的閘極的話，則電晶體T4導通時其閘極與資料線L2的壓差在畫框週期F[-]期間僅為(VGH -Vp) （即 ），而遠小於上述的(Lv1+VGH-VGL-Vp)（即 ）。換言之，在本實施例中，電晶體T4的閘極與資料線L2的壓差 遠大於以傳統驅動方式所能產生的壓差 ，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T4皆為NMOS電晶體的情況下，電晶體T1至T4對資料線及子像素仍有足夠的驅動能力。
請再參考第2圖及第3圖，在本發明另一實施例中，每一驅動單元110可另包含電容C3、電晶體T5、電晶體T6、電容C4、電晶體T7及電晶體T8，而每一驅動單元120可另包含電容C5、電晶體T9、電晶體T10、電容C6、電晶體T11及電晶體T12。電容C3包含第一端及第二端，而電容C3的第一端用以接收切換訊號SWG。電晶體T5包含耦接於該第三電容C3之第二端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWG的控制端。其中，切換訊號SWG與切換訊號XSWG之相位相反。電晶體T6包含耦接於資料電壓輸入端IN1的第一端、 耦接於電容C3之第二端的控制端，以及耦接於資料線L3的第二端。電容C4包含第一端及第二端，而電容C4的第一端用以接收切換訊號SWB。電晶體T7包含耦接於電容C4之第二端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWB的控制端。其中切換訊號SWB與切換訊號XSWB之相位相反。電晶體T8包含耦接於資料電壓輸入端IN1的第一端、耦接於電容C4之第二端的控制端，以及耦接於資料線L4的第二端。電容C5包含第一端及第二端，而電容C5的第一端耦接於電容C3之第一端，用以接收切換訊號SWG。電晶體T9包含耦接於電容C5之第二端的第一端、用以接收重置訊號MUX_L2的第二端，以及耦接於電晶體T5之控制端以接收切換訊號XSWG的控制端。電晶體T10包含耦接於資料電壓輸入端IN2的第一端、耦接於電容C5之第二端的控制端，以及耦接於資料線L5的第二端。電容C6包含第一端及第二端，而電容C6的第一端耦接於電容C4之該第一端，用以接收切換訊號SWB。電晶體T11包含耦接於電容C6之第二端的第一端、用以接收重置訊號MUX_L2的第二端，以及耦接於電晶體T7之控制端以接收切換訊號XSWB的控制端。電晶體T12包含耦接於資料電壓輸入端IN2的第一端、耦接於電容C6之第二端的控制端，以及耦接於資料線L6的第二端。
在本實施例中，電晶體T1至T12皆為NMOS電晶體。其中，驅動單元110的電容C3、電晶體T5及電晶體T6的操作方式與電容C1、電晶體T1及電晶體T2的操作方式相似，而驅動單元120的電容C5、電晶體T9及電晶體T10的操作方式與電容C2、電晶體T3及電晶體T4的操作方式相似，所不同的是電容C1、電晶體T1及電晶體T2的操作以及電容C2、電晶體T3及電晶體T4的操作是由切換訊號SWR及XSWR所控制，而電容C3、電晶體T5及電晶體T6的操作以及電容C5、電晶體T9及電晶體T10的操作則改由切換訊號SWG及XSWG所控制，其他則相同。而如第3圖所示，切換訊號SWG及XSWG僅在時序上稍微地落後切換訊號SWR及XSWR，且切換訊號SWR和SWG不同時為閘極高電位VGH。因此，驅動單元110的電容C3、電晶體T5及電晶體T6的操作方式，以及驅動單元120的電容C5、電晶體T9及電晶體T10的操作方式，皆可由上述電容C1、電晶體T1及電晶體T2的操作方式以及電容C2、電晶體T3及電晶體T4的操作方式推得，在此即不再贅述。
同樣地，驅動單元110的電容C4、電晶體T7、電晶體T8的操作方式與電容C1、電晶體T1及電晶體T2的操作方式相似，而驅動單元120的電容C6、電晶體T11及電晶體T12的操作方式與電容C2、電晶體T3及電晶體T4的操作方式相似，所不同的是電容C1、電晶體T1及電晶體T2的操作以及電容C2、電晶體T3及電晶體T4的操作是由切換訊號SWR及XSWR所控制，而電容C4、電晶體T7、電晶體T8的操作以及電容C6、電晶體T11及電晶體T12的操作則改由切換訊號SWB及XSWB所控制，其他則相同。而如第3圖所示，切換訊號SWB及XSWB僅在時序上稍微地落後切換訊號SWR及XSWR，且切換訊號SWR、SWG及SWB不同時為閘極高電位VGH。因此，驅動單元110的電容C4、電晶體T7、電晶體T8的操作方式，以及驅動單元120的電容C6、電晶體T11及電晶體T12的操作方式，皆可由上述電容C1、電晶體T1及電晶體T2的操作方式以及電容C2、電晶體T3及電晶體T4的操作方式推得，在此亦不再贅述。
在本發明一實施例中，資料線L1、L2、L3、L4、L5及L6分別所耦接的子像素分別是紅色子像素R、綠色子像素G、藍色子像素B、紅色子像素R、綠色子像素G及藍色子像素B，由於資料電壓輸入端IN1及IN2所接收像素電壓訊號S1及S2的極性會不同，故藉由上述電路架構及連接方式，液晶顯示器200將會以行反轉(column inversion)的方式被驅動。
在本發明一實施例中，電晶體T1至T12可皆為PMOS電晶體。如第6圖所示，第6圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖，其中電晶體T1至T12改以PMOS電晶體實現。而為配合電晶體T1至T12改以PMOS電晶體的方式實施，切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB的波形以及重置訊號MUX_L1和MUX_L2的波形須對應地改變。請參考第7圖至第9圖。第7圖為第6圖中切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB之時序圖，第8圖為第6圖中重置訊號MUX_L1與重置訊號MUX_L2之時序圖，而第9圖為第6圖之電晶體T2及T4的閘極電位之時序圖。其中，切換訊號SWR、SWG及SWB會每隔一個掃描週期H依序地從閘極高電位VGH切換至閘極低電位VGL，再依序地由閘極低電位VGL切換回閘極高電位VGH。相似地，切換訊號XSWR、XSWG及XSWB會每隔一個掃描週期H依序地從閘極低電位VGL切換至閘極高電位VGH，再依序地由閘極高電位VGH切換回閘極低電位VGL。此外，在畫框週期F[+]內，重置訊號MUX_L1的電位等於重置準位Lv4，而重置訊號MUX_L2的電位等於重置準位Lv3；在畫框週期F[-]內，重置訊號MUX_L1的電位等於重置準位Lv3，而重置訊號MUX_L2的電位等於重置準位Lv4。其中，重置準位Lv4高於重置準位Lv3。在本實施例中，重置準位Lv4等於閘極高電位VGH。在本發明另一實施例中，重置準位Lv3高於接地電位GND。在本發明另一實施例中，重置準位MUX_L1與接地電位GND之間的壓差等於一預設壓差，而上述預設壓差介於Vth+0.5伏特及Vth-0.5伏特之間，其中Vth為驅動單元110及120之所有電晶體的臨界電壓之絕對值的平均值。
在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，第6圖中的電晶體T1及T3皆導通，而使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T2及T4的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為重置準位Lv4及Lv3，而使電晶體T2及T4的閘極分別受到重置準位Lv4及Lv3的偏壓，進而使電晶體T2及T4不導通。此時，電容C1和C2兩端的壓降分別等於(VGH-Lv4)與(VGH-Lv3)。此外，在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，電晶體T1及T3不導通，但電晶體T2的閘極電位因電容C1的耦合效應而被降至(Lv4-VGH+VGL)，且電晶體T4的閘極電位因電容C2的耦合效應而被降至(Lv3-VGH+VGL)，進而使得電晶體T2及T4皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為正極性像素電壓+Vp與負極性像素電壓-Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T2與T4導通時，電晶體T2及T4個別的源極-閘極之間的壓差分別為(Vp-Lv4+VGH-VGL)及(-Vp-Lv3+VGH-VGL)。其中，(-Vp-Lv3+VGH-VGL)等於第9圖中的壓差 ，而在重置準位Lv4等於閘極高電位VGH的情況下，(Vp-Lv4+VGH-VGL)等於(Vp-VGL)也等於壓差 。因此，當電晶體T2與T4在畫框週期F[+]期間導通時，電晶體T2的源極-閘極之間的壓差等於 ，而電晶體T4的源極-閘極之間的壓差等於 。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T2及T4的閘極的話，則電晶體T4導通時源極-閘極之間的壓差在畫框週期F[+]期間僅為(-Vp-VGL)（即 ），而遠小於上述的(-Vp-Lv3+VGH-VGL)（即 ）。換言之，在本實施例中，電晶體T4的源極-閘極之間的壓差 遠大於以傳統驅動方式所能產生的壓差△Vb，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T4皆為PMOS電晶體的情況下，電晶體T1至T4對資料線及子像素仍有足夠的驅動能力。
相似地，在畫框週期F[-]期間，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，第6圖中的電晶體T1及T3皆導通，而使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T2及T4的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為，重置準位Lv3及Lv4，而使電晶體T2及T4的閘極分別受到重置準位Lv3及Lv4的偏壓，進而使電晶體T2及T4不導通。此時，電容C1和C2兩端的壓降分別等於(VGH-Lv3)與(VGL-Lv4)。此外，在畫框週期F[-]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，電晶體T1及T3不導通，但電晶體T2的閘極電位因電容C1的耦合效應而被降至(Lv3-VGH+VGL)，且電晶體T4的閘極電位因電容C2的耦合效應而被提升到(Lv4-VGH+VGL)，進而使得電晶體T2及T4皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為負極性像素電壓-Vp與正極性像素電壓+Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T2與T4導通時，電晶體T2及T4個別的源極-閘極之間的壓差分別為(-Vp-Lv3+VGH-VGL)及(Vp-Lv4+VGH-VGL)，亦即分別等於壓差△V4及壓差△V3。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T2及T4的閘極的話，則電晶體T2導通時源極-閘極之間的壓差在畫框週期F[-]期間僅為(-Vp-VGL)(即△Vb)，而遠小於上述的(-Vp-Lv3+VGH-VGL)(即△V4)。換言之，在本實施例中，電晶體T2的源極-閘極之間的壓差△V4遠大於以傳統驅動方式所能產生的壓差△Vb，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T4皆為PMOS電晶體的情況下，電晶體T1至T4對資料線及子像素仍有足夠的驅動能力。
當電晶體T1至T12皆為PMOS電晶體時，驅動單元110的電容C3、電晶體T5及電晶體T6的操作方式，以及驅動單元110的電容C4、電晶體T7及電晶體T8的操作方式，皆可由上述對於第6圖之電容C1、電晶體T1及電晶體T2的操作方式推得。此外，驅動單元110的電容C5、電晶體T9、電晶體T10的操作方式，以及驅動單元110的電容C6、電晶體T11及電晶體T12的操作方式，亦可由上述對於第6圖之電容C1、電晶體T1及電晶體T2的操作方式推得。在此即不再贅述。
在本發明一實施例中，多工器100的驅動單元110及驅動單元120可與液晶顯示器200的胞測試(cell testing；CT)電路整合在一起。請參考第10圖。第10圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。其中，與第2圖的驅動單元110及120相較，第10圖的驅動單元110另包含電晶體T13，而第10圖的驅動單元120另包含電晶體T14。電晶體T13及T14皆為NMOS電晶體。電晶體T13包含用以接收切換訊號SWR的第一端、耦接於資料線L1的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T14包含用以接收切換訊號SWR的第一端、耦接於資料線L2的第二端，以及用以接收測試控制訊號CT的控制端。在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至高電位，而使電晶體T13及T14導通，以將切換訊號SWR傳送至資料線L1及L2，同時電晶體T1及T3因切換訊號XSWR導通，進而使得電晶體T2及T4因閘極分別受到重置訊號MUX_L1及MUX_L2的偏壓而關閉；而在一般非進行胞測試的期間，測試控制訊號CT的電位則為低電位，而使電晶體T13及T14不導通。如此一來，在進行液晶顯示器200的胞測試時，切換訊號SWR係作為像素電壓訊號之用，以更新液晶顯示器200之子像素的灰階。
在本發明另一實施例中，驅動單元110另包含電晶體T13、T15及T16，而驅動單元120另包含T14、T17及T18。電晶體T13至T18皆為NMOS電晶體。電晶體T13包含用以接收切換訊號SWR的第一端、耦接於資料線L1的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T14包含用以接收切換訊號SWR的第一端、耦接於資料線L2的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T15包含用以接收切換訊號SWG的第一端、耦接於資料線L3的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T16包含用以接收切換訊號SWB的第一端、耦接於資料線L4的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T17包含用以接收切換訊號SWG的第一端、耦接於資料線L5的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T18包含用以接收切換訊號SWB的第一端、耦接於資料線L6的第二端，以及用以接收測試控制訊號CT的控制端。在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至高電位，而使電晶體T13至T18導通，以將切換訊號SWR傳送至資料線L1及L2、將切換訊號SWG傳送至資料線L3及L4，並將切換訊號SWB傳送至資料線L5及L6，同時電晶體T1、T3、T5、T7、T9及T11因切換訊號XSWR、XSWG及/或XSWB導通，進而使得電晶體T2、T4、T6、T8、T10及T12因閘極受到重置訊號MUX_L1及/或MUX_L2的偏壓而關閉。換言之，在進行液晶顯示器200的胞測試時，切換訊號SWR、SWG及SWB係作為像素電壓訊號之用，以更新液晶顯示器200之子像素的灰階。另外，值得注意的，當對液晶顯示器200進行胞測試，資料電壓輸入端IN1及IN2會停止輸入像素電壓訊號S1及S2，以避免干擾胞測試的進行。
在本發明一實施例中，第10圖中的電晶體T1至T18可改以PMOS電晶體的方式實施。請參考第11圖，第11圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。第11圖中的驅動單元110及120與第10圖中的驅動單元110及120的差別在於第11圖的驅動單元110及120的所有電晶體T1至T18皆為PMOS電晶體。其中，在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至低電位，而使電晶體T13至T18導通，以將切換訊號SWR傳送至資料線L1及L2、將切換訊號SWG傳送至資料線L3及L4，並將切換訊號SWB傳送至資料線L5及L6。
請參考第12圖。第12圖為依據本發明一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。每一驅動單元110包含資料電壓輸入端IN1、電晶體T1、電晶體T2、電晶體T3、電晶體T4以及電容C1。驅動單元120包含資料電壓輸入端IN2、電晶體T5、電晶體T6、電晶體T7、電晶體T8以及電容C2。資料電壓輸入端IN1用以接收像素電壓訊號S1。電晶體T1包含第一端、第二端及控制端。電晶體T1的第一端用以接收系統電壓VDD。電晶體T1的控制端用以接收切換訊號SWR。其中，系統電壓VDD為正電壓(例如正5伏特、正3伏特、閘極高電壓VGH...等)。電晶體T2包含耦接於電晶體T1的第二端的第一端、用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWR的控制端。其中切換訊號SWR與切換訊號XSWR之相位相反。其中，系統電壓VSS低於系統電壓VDD，例如可為接地電位(即0伏特)或閘極低電壓VGL。電晶體T3包含第一端、第二端及控制端。電晶體T3的第一端耦接於資料電壓輸入端IN1，而電晶體T3的第二端耦接於第一資料線。電晶體T4包含耦接於電晶體T3的控制端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWR的控制端。電容C1包含耦接於電晶體T1的第二端及電晶體T2的第一端的第一端，以及 耦接於電晶體T3的控制端及電晶體T4的第一端的第二端。資料電壓輸入端IN2用以接收像素電壓訊號S2，而像素電壓訊號S2與像素電壓訊號S1的極性相反。電晶體T5包含第一端、第二端及控制端。電晶體T5的第一端用以接收系統電壓VDD，而電晶體T5的控制端用以接收切換訊號SWR。電晶體T6包含耦接於電晶體T5的第二端的第一端、用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWR的控制端。電晶體T7包含第一端、第二端及控制端。電晶體T7的第一端耦接於資料電壓輸入端IN2。電晶體T7的第二端耦接於第二資料線。電晶體T8包含耦接於電晶體T7的控制端的第一端、用以接收重置訊號MUX_L2的第二端，以及用以接收切換訊號XSWR的控制端。電容C2包含同時耦接於電晶體T5的第二端與電晶體T6的第一端的第一端，以及同時耦接於電晶體T7的控制端及電晶體T8的第一端的第二端。其中重置訊號MUX_L1與重置訊號MUX_L2相異。在本實施例中，切換訊號SWR、SWG、SWB、XSWR、XSWG、XSWB的時序圖為第3圖，而重置訊號MUX_L1、MUX_L2的時序圖為第4圖，且電晶體T1至T8皆為NMOS電晶體。
請參考第12圖及第3圖至第5圖。在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，電晶體T1及T5皆不導通，而電晶體T2、T4、T6及T8皆導通，而使得系統電壓VSS被傳送到電容C1和C2的第一端，並使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T4及T8的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為重置準位Lv1及Lv2，而使電晶體T3及T7的閘極分別受到重置準位Lv1及Lv2的偏壓，進而使電晶體T3及T7不導通。此時，電容C1和C2兩端的壓降分別等於(VSS-Lv1)與(VSS-Lv2)。此外，在畫框週期F[+]期間，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，電晶體T1及T5皆導通，而電晶體T2、T4、T6及T8皆不導通，而使得系統電壓VDD被傳送到電容C1和C2的第一端。此時，電晶體T3的閘極電位因電容C1的耦合效應而被提升到(Lv1+VDD-VSS)，且電晶體T7的閘極電位因電容C2的耦合效應而被提升到(Lv2+VDD-VSS)，進而使得電晶體T3及T7皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為正極性像素電壓+Vp與負極性像素電壓-Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T3與T7導通時，電晶體T3的閘極與資料線L1的壓差及電晶體T7的閘極與資料線L2的壓差會分別為(Lv1+VDD-VSS-Vp)及(Lv2+VDD-VSS+Vp)。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T3及T7的閘極的話，則電晶體T3導通時其閘極與資料線L1的壓差在畫框週期F[+]期間僅為(VGH-Vp)（即 ），而在系統電壓VDD與VSS差距夠大的情況下，壓差 會遠小於上述的(Lv1+VDD-VSS-Vp)。換言之，在本實施例中，電晶體T3的閘極與資料線L1的壓差(Lv1+VDD-VSS-Vp)可遠大於以傳統驅動方式所能產生的壓差 ，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T8皆為NMOS電晶體的情況下，電晶體T1至T8對資料線及子像素仍有足夠的驅動能力。
相似地，在畫框週期F[-]期間，當切換訊號SWR的電位等於閘極低電位VGL，而切換訊號XSWR的電位等於閘極高電位VGH時，第12圖中的電晶體T1及T5皆不導通，而電晶體T2、T4、T6及T8皆導通，而使得系統電壓VSS被傳送到電容C1和C2的第一端，並使得重置訊號MUX_L1及MUX_L2分別地被傳送到電晶體T4及T8的閘極。此時因重置訊號MUX_L1及MUX_L2的電位分別為重置準位Lv2及Lv1，而使電晶體T3及T7的閘極分別受到重置準位Lv1及Lv2的偏壓，進而使電晶體T3及T7不導通。此時，電容C1和C2兩端的壓降分別等於(VSS-Lv2)與(VSS-Lv1)。此外，當切換訊號SWR的電位等於閘極高電位VGH，而切換訊號XSWR的電位等於閘極低電位VGL時，電晶體T1及T5皆導通，而電晶體T2、T4、T6及T8皆不導通，而使得系統電壓VDD被傳送到電容C1和C2的第一端，電晶體T3的閘極電位因電容C1的耦合效應而被提升到(Lv2+VDD-VSS)，且電晶體T4的閘極電位因電容C2的耦合效應而被提升到(Lv1+VDD-VSS)，進而使得電晶體T3及T7皆導通，像素電壓訊號S1及S2分別地被傳送到資料線L1及L2，並使資料線L1及L2電位分別為負極性像素電壓-Vp與正極性像素電壓+Vp。由上述說明可知，因著電容C1及C2的耦合效應，當電晶體T3與T7導通時，電晶體T3的閘極與資料線L1的壓差及電晶體T7的閘極與資料線L2的壓差會分別為(Lv2+VDD-VSS+Vp)及(Lv1+VDD-VSS-Vp)。相較之下，倘若無電容C1及C2的耦合效應，而直接將切換訊號SWR傳送到電晶體T3及T7的閘極的話，則電晶體T7導通時其閘極與資料線L2的壓差在畫框週期F[-]期間僅為(VGH -Vp) （即 ），而在系統電壓VDD與VSS差距夠大的情況下，壓差 會遠小於上述的(Lv1+VDD-VSS-Vp)。換言之，在本實施例中，電晶體T7的閘極與資料線L2的壓差(Lv1+VDD-VSS-Vp)可遠大於以傳統驅動方式所能產生的壓差 ，故藉由上述本發明之實施例的電路架構及驅動方式，在電晶體T1至T8皆為NMOS電晶體的情況下，電晶體T1至T8對資料線及子像素仍有足夠的驅動能力。
請再參考第12圖及第3圖，在本發明另一實施例中，第12圖中每一驅動單元110可另包含電晶體T9至T12、電容C3、電晶體T13至T16及電容C4，而每一驅動單元120可另包含電晶體T17至T20、電容C5、電晶體T21至T24及電容C6。電晶體T9包含用以接收系統電壓VDD的第一端、一第二端，以及用以接收切換訊號SWG的控制端。電晶體T10包含耦接於電晶體T9的第二端的第一端、用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWG的控制端。其中切換訊號SWG與切換訊號XSWG之相位相反。電晶體T11包含耦接於資料電壓輸入端IN1的第一端、耦接於資料線L3的第二端，以及一控制端。電晶體T12包含耦接於電晶體T11的控制端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWG的控制端。電容C3包含同時耦接於電晶體T9之第二端及電晶體T10之第一端的第一端，以及同時耦接於電晶體T1之控制端及電晶體T12之第一端的第二端。電晶體T13包含用以接收系統電壓VDD的第一端、一第二端，以及用以接收切換訊號SWB的控制端。電晶體T14包含耦接於電晶體T13的第二端的第一端，用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWB的控制端。其中切換訊號SWB與切換訊號XSWB之相位相反。電晶體T15包含耦接於資料電壓輸入端IN1的第一端、耦接於資料線L4的第二端，以及一控制端。電晶體T16包含耦接於電晶體T15的控制端的第一端、用以接收重置訊號MUX_L1的第二端，以及用以接收切換訊號XSWB的控制端。電容C4包含同時耦接於電晶體T13之第二端及電晶體T14之第一端的第一端，以及同時耦接於電晶體T15之控制端及電晶體T16之第一端的第二端。電晶體T17包含用以接收系統電壓VDD的第一端、一第二端，以及用以接收切換訊號SWG的控制端。電晶體T18包含耦接於電晶體T17的第二端的第一端、用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWG的控制端。電晶體T19包含耦接於資料電壓輸入端IN2的第一端、耦接於資料線L5的第二端，以及一控制端。電晶體T20包含耦接於電晶體T19的控制端的第一端、用以接收重置訊號MUX_L2的第二端，以及用以接收切換訊號XSWG的控制端。電容C5包含同時耦接於電晶體T17之第二端及電晶體T18之第一端的第一端，以及同時耦接於電晶體T19之控制端及電晶體T20之第一端的第二端。電晶體T21包含用以接收系統電壓VDD的第一端、一第二端，以及用以接收切換訊號SWB的控制端。電晶體T22包含耦接於電晶體T21的第二端的第一端、用以接收系統電壓VSS的第二端，以及用以接收切換訊號XSWB的控制端。電晶體T23包含耦接於資料電壓輸入端IN2的第一端、耦接於資料線L6的第二端，以及一控制端。電晶體T24包含耦接於電晶體T23的控制端的第一端、用以接收重置訊號MUX_L2的第二端，以及用以接收切換訊號XSWB的控制端。電容C6包含同時耦接於電晶體T21之第二端及電晶體T22之第一端的第一端，以及同時耦接於電晶體T23之控制端及電晶體T24之第一端的第二端。
在本實施例中，第12圖中的電晶體T1至T24皆為NMOS電晶體。其中，驅動單元110的電晶體T9至T12及電容C3的操作方式與電晶體T1至T4及電容C1的操作方式相似，而驅動單元120的電晶體T17至T20及電容C5的操作方式則與電晶體T5至T8及電容C2的操作方式相似，所不同的是電晶體T1至T4及電容C1的操作以及電晶體T5至T8及電容C2的操作是由切換訊號SWR及XSWR所控制，而電晶體T9至T12及電容C3的操作以及電晶體T17至T20及電容C5的操作則改由切換訊號SWG及XSWG所控制，其他則相同。而如第3圖所示，切換訊號SWG及XSWG僅在時序上稍微地落後切換訊號SWR及XSWR，且切換訊號SWR和SWG不同時為閘極高電位VGH。因此，驅動單元110的電晶體T9至T12及電容C3的操作方式，以及驅動單元120的電晶體T17至T20及電容C5的操作方式，皆可由上述電晶體T1至T4及電容C1的操作方式以及電晶體T5至T8及電容C2的操作方式推得，在此即不再贅述。
同樣地，驅動單元110的電晶體T13至T16及電容C4的操作方式與電晶體T1至T4及電容C1的操作方式相似，而驅動單元120的電晶體T21至T24及電容C6的操作方式與電晶體T5至T8及電容C2的操作方式相似，所不同的是電晶體T1至T4及電容C1的操作以及電晶體T5至T8及電容C2的操作是由切換訊號SWR及XSWR所控制，而的電晶體T13至T16及電容C4的操作以及電晶體T21至T24及電容C6的操作則改由切換訊號SWB及XSWB所控制，其他則相同。而如第3圖所示，切換訊號SWB及XSWB僅在時序上稍微地落後切換訊號SWR及XSWR，且切換訊號SWR、SWG及SWB不同時為閘極高電位VGH。因此，驅動單元110的電晶體T13至T16及電容C4的操作方式，以及驅動單元120的電晶體T21至T24及電容C6的操作方式，皆可由上述電晶體T1至T4及電容C1的操作方式以及電晶體T5至T8及電容C2的操作方式推得，在此亦不再贅述。
在本發明一實施例中，第12圖中的電晶體T1至T24可改以PMOS電晶體的方式實施。如第13圖所示，第13圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖，其中第12圖中的電晶體T1至T24在第13圖中改以PMOS電晶體實現。而為配合電晶體T1至T24改以PMOS電晶體的方式實施，切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB的波形以及重置訊號MUX_L1和MUX_L2的波形須對應地改變。換言之，切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB的波形係如第7圖所示，而重置訊號MUX_L1和MUX_L2的波形係如第8圖所示。
在本發明一實施例中，第12圖的驅動單元110及驅動單元120可與液晶顯示器200的胞測試(cell testing；CT)電路整合在一起。請參考第14圖。第14圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。其中，與第12圖的驅動單元110及120相較，第14圖的驅動單元110另包含電晶體T25，而第14圖的驅動單元120另包含電晶體T26。電晶體T25及T26皆為NMOS電晶體。電晶體T25包含用以接收切換訊號SWR的第一端、耦接於資料線L1的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T26包含用以接收切換訊號SWR的第一端、耦接於資料線L2的第二端，以及用以接收測試控制訊號CT的控制端。在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至高電位，而使電晶體T25及T26導通，以將切換訊號SWR傳送至資料線L1及L2，同時電晶體T4及T8因切換訊號XSWR導通，進而使得電晶體T3及T7因閘極分別受到重置訊號MUX_L1及MUX_L2的偏壓而關閉；而在一般非進行胞測試的期間，測試控制訊號CT的電位則為低電位，而使電晶體T25及T26不導通。如此一來，在進行液晶顯示器200的胞測試時，切換訊號SWR係作為像素電壓訊號之用，以更新液晶顯示器200之子像素的灰階。
在本發明另一實施例中，第14圖中的驅動單元110另包含電晶體T25、T27及T28，而第14圖中的驅動單元120另包含T26、T29及T30。電晶體T25至T30皆為NMOS電晶體。電晶體T25包含用以接收切換訊號SWR的第一端、耦接於資料線L1的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T26包含用以接收切換訊號SWR的第一端、耦接於資料線L2的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T27包含用以接收切換訊號SWG的第一端、耦接於資料線L3的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T28包含用以接收切換訊號SWB的第一端、耦接於資料線L4的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T29包含用以接收切換訊號SWG的第一端、耦接於資料線L5的第二端，以及用以接收測試控制訊號CT的控制端。電晶體T30包含用以接收切換訊號SWB的第一端、耦接於資料線L6的第二端，以及用以接收測試控制訊號CT的控制端。在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至高電位，而使電晶體T13至T18導通，以將切換訊號SWR傳送至資料線L1及L2、將切換訊號SWG傳送至資料線L3及L4，並將切換訊號SWB傳送至資料線L5及L6。換言之，在進行液晶顯示器200的胞測試時，切換訊號SWR、SWG及SWB係作為像素電壓訊號之用，以更新液晶顯示器200之子像素的灰階。同樣地，當對液晶顯示器200進行胞測試，資料電壓輸入端IN1及IN2會停止輸入像素電壓訊號S1及S2，以避免干擾胞測試的進行。
在本發明一實施例中，第14圖中的電晶體T1至T30可改以PMOS電晶體的方式實施。請參考第15圖，第15圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元110及120之電路圖。第15圖中的驅動單元110及120與第14圖中的驅動單元110及120的差別在於第15圖的驅動單元110及120的所有電晶體T1至T30皆為PMOS電晶體。其中，在對液晶顯示器200進行胞測試時，測試控制訊號CT的電位會被提升至低電位，而使電晶體T13至T18導通，以將切換訊號SWR傳送至資料線L1及L2、將切換訊號SWG傳送至資料線L3及L4，並將切換訊號SWB傳送至資料線L5及L6。
透過上述實施例，本發明之多工器會被施加兩個不同的重置訊號，而拉大用以驅動資料線之電晶體其閘極-源極之間的壓差絕對值，進而加強了電晶體的驅動能力。如此，可使多工器不論其電晶體為NMOS電晶體或PMOS電晶體，皆對資料線及子像素有足夠的驅動能力，進而可使多工器的所有電晶體可皆為N型金屬半電晶體或皆為P型金屬半電晶體，以簡化多工器及/或液晶面板的製程，並提高其產品競爭力。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、100‧‧‧多工器
12、L1至L6‧‧‧資料線
110、120‧‧‧驅動單元
200‧‧‧液晶顯示器
210‧‧‧閘極線
610、620‧‧‧曲線
B‧‧‧藍色子像素
C1至C6‧‧‧電容
F[+]‧‧‧正極性畫框週期
F[-]‧‧‧負極性畫框週期
G‧‧‧綠色子像素
GND‧‧‧接地電位
H‧‧‧掃描週期
IN1、IN2‧‧‧資料電壓輸入端
Lv1、Lv2、Lv3、Lv4‧‧‧重置準位
MUX_L1、MUX_L2‧‧‧重置訊號
N1至N6、P1至P6‧‧‧電晶體
R‧‧‧紅色子像素
S1、S2‧‧‧像素電壓訊號
SWR、SWG、SWB、XSWR、XSWG、XSWB‧‧‧切換訊號
T1至T30‧‧‧電晶體
VGH‧‧‧閘極高電位
VGL‧‧‧閘極低電位
VDD、VSS‧‧‧系統電壓
+Vp‧‧‧正極性像素電壓
-Vp‧‧‧負極性像素電壓
△V1、△V2、△V3、△V4、△Va、△Vb‧‧‧壓差
第1圖為本發明一實施例之多工器用於液晶顯示器時之示意圖。
第2圖為依據本發明一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第3圖為第2圖中切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB之時序圖。
第4圖為第2圖中重置訊號MUX_L1與重置訊號MUX_L2之時序圖。
第5圖為第2圖之電晶體T2及T4的閘極電位之時序圖。
第6圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第7圖為第6圖中切換訊號SWR、SWG、SWB、XSWR、XSWG及XSWB之時序圖。
第8圖為第6圖中重置訊號MUX_L1與重置訊號MUX_L2之時序圖。
第9圖為第6圖之電晶體T2及T4的閘極電位之時序圖。
第10圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第11圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第12圖為依據本發明一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第13圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第14圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
第15圖為依據本發明另一實施例以實現第1圖之多工器的兩個驅動單元之電路圖。
110、120‧‧‧驅動單元
C1至C6‧‧‧電容
IN1、IN2‧‧‧資料電壓輸入端
L1至L6‧‧‧資料線
T1至T12‧‧‧電晶體
S1、S2‧‧‧像素電壓訊號
SWR、SWG、SWB、XSWR、XSWG、XSWB‧‧‧切換訊號
MUX_L1、MUX_L2‧‧‧重置訊號

Claims (20)

  1. 一種多工器，包含： 複數個第一驅動單元，每一第一驅動單元包含： 一第一資料電壓輸入端，用以接收一第一像素電壓訊號； 一第一電容，包含： 一第一端，用以接收一第一切換訊號；及 一第二端； 一第一電晶體，包含： 一第一端，耦接於該第一電容之該第二端； 一第二端，用以接收一第一重置訊號；及 一控制端，用以接收一第二切換訊號，其中該第一切換訊號與該第二切換訊號之相位相反；及 一第二電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一第二端，耦接於一第一資料線；及 一控制端，耦接於該第一電容之該第二端；以及 複數個第二驅動單元，每一第二驅動單元包含： 一第二資料電壓輸入端，用以接收一第二像素電壓訊號，而該第一像素電壓訊號與該第二像素電壓訊號的極性相反； 一第二電容，包含： 一第一端，耦接於該第一電容之該第一端，用以接收該第一切換訊號；及 一第二端； 一第三電晶體，包含： 一第一端，耦接於該第二電容之該第二端； 一第二端，用以接收一第二重置訊號；及 一控制端，耦接於該第一電晶體之該控制端，用以接收該第二切換訊號；及 一第四電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一第二端，耦接於一第二資料線；及 一控制端，耦接於該第二電容之該第二端； 其中該第一重置訊號與該第二重置訊號相異。
  2. 如請求項1所述之多工器，其中： 每一第一驅動單元另包含： 一第三電容，包含： 一第一端，用以接收一第三切換訊號；及 一第二端； 一第五電晶體，包含： 一第一端，耦接於該第三電容之該第二端； 一第二端，用以接收該第一重置訊號；及 一控制端，用以接收一第四切換訊號，其中該第三切換訊號與該第四切換訊號之相位相反； 一第六電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一控制端，耦接於該第三電容之該第二端；及 一第二端，耦接於一第三資料線； 一第四電容，包含： 一第一端，用以接收一第五切換訊號；及 一第二端； 一第七電晶體，包含： 一第一端，耦接於該第四電容之該第二端； 一第二端，用以接收該第一重置訊號；及 一控制端，用以接收一第六切換訊號，其中該第五切換訊號與該第六切換訊號相位相反；及 一第八電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一控制端，耦接於該第四電容之該第二端；及 一第二端，耦接於一第四資料線； 每一第二驅動單元另包含： 一第五電容，包含： 一第一端，耦接於該第三電容之該第一端，用以接收該第三切換訊號；及 一第二端； 一第九電晶體，包含： 一第一端，耦接於該第五電容之該第二端； 一第二端，用以接收該第二重置訊號；及 一控制端，耦接於該第五電晶體之該控制端，用以接收該第四切換訊號； 一第十電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一控制端，耦接於該第五電容之該第二端；及 一第二端，耦接於一第五資料線； 一第六電容，包含： 一第一端，耦接於該第四電容之該第一端，用以接收該第五切換訊號；及 一第二端； 一第十一電晶體，包含： 一第一端，耦接於該第六電容之該第二端； 一第二端，用以接收該第二重置訊號；及 一控制端，耦接於該第七電晶體之該控制端，用以接收該第六切換訊號；及 一第十二電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一控制端，耦接於該第六電容之該第二端；及 一第二端，耦接於一第六資料線。
  3. 如請求項1或2所述之多工器，其中： 每一第一驅動單元另包含： 一第十三電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第一資料線；及 一控制端，用以接收一測試控制訊號；而 每一第二驅動單元另包含： 一第十四電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第二資料線；及 一控制端，用以接收該測試控制訊號。
  4. 如請求項2所述之多工器，其中： 每一第一驅動單元另包含： 一第十三電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第一資料線；及 一控制端，用以接收一測試控制訊號； 一第十五電晶體，包含： 一第一端，用以接收該第三切換訊號； 一第二端，耦接於該第三資料線；及 一控制端，用以接收該測試控制訊號；及 一第十六電晶體，包含： 一第一端，用以接收該第五切換訊號； 一第二端，耦接於該第四資料線；及 一控制端，用以接收該測試控制訊號；而 每一第二驅動單元另包含： 一第十四電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第二資料線；及 一控制端，用以接收該測試控制訊號； 一第十七電晶體，包含： 一第一端，用以接收該第三切換訊號； 一第二端，耦接於該第五資料線；及 一控制端，用以接收該測試控制訊號；及 一第十八電晶體，包含： 一第一端，用以接收該第五切換訊號； 一第二端，耦接於該第六資料線；及 一控制端，用以接收該測試控制訊號。
  5. 一種多工器，包含： 複數個第一驅動單元，每一第一驅動單元包含： 一第一資料電壓輸入端，用以接收一第一像素電壓訊號； 一第一電晶體，包含： 一第一端，用以接收一第一系統電壓； 一第二端；及 一控制端，用以接收一第一切換訊號； 一第二電晶體，包含： 一第一端，耦接於該第一電晶體的該第二端； 一第二端，用以接收一第二系統電壓；及 一控制端，用以接收一第二切換訊號，其中該第一切換訊號與該第二切換訊號之相位相反； 一第三電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一第二端，耦接於一第一資料線；及 一控制端； 一第四電晶體，包含： 一第一端，耦接於該第三電晶體的該控制端； 一第二端，用以接收一第一重置訊號；及 一控制端，用以接收該第二切換訊號；及 一第一電容，包含： 一第一端，耦接於該第一電晶體的該第二端及該第二電晶體的該第一端；及 一第二端，耦接於該第三電晶體的該控制端及該第四電晶體的該第一端；以及 複數個第二驅動單元，每一第二驅動單元包含： 一第二資料電壓輸入端，用以接收一第二像素電壓訊號，而該第一像素電壓訊號與該第二像素電壓訊號的極性相反； 一第五電晶體，包含： 一第一端，用以接收該第一系統電壓； 一第二端；及 一控制端，用以接收該第一切換訊號； 一第六電晶體，包含： 一第一端，耦接於該第五電晶體的該第二端； 一第二端，用以接收該第二系統電壓；及 一控制端，用以接收該第二切換訊號； 一第七電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一第二端，耦接於一第二資料線；及 一控制端； 一第八電晶體，包含： 一第一端，耦接於該第七電晶體的該控制端； 一第二端，用以接收一第二重置訊號；及 一控制端，用以接收該第二切換訊號；及 一第二電容，包含： 一第一端，耦接於該第五電晶體的該第二端及該第六電晶體的該第一端；及 一第二端，耦接於該第七電晶體的該控制端及該第八電晶體的該第一端； 其中該第一重置訊號與該第二重置訊號相異。
  6. 如請求項5所述之多工器，其中： 每一第一驅動單元另包含： 一第九電晶體，包含： 一第一端，用以接收該第一系統電壓； 一第二端；及 一控制端，用以接收一第三切換訊號； 一第十電晶體，包含： 一第一端，耦接於該第九電晶體的該第二端； 一第二端，用以接收該第二系統電壓；及 一控制端，用以接收一第四切換訊號，其中該第三切換訊號與該第四切換訊號之相位相反； 一第十一電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一第二端，耦接於一第三資料線；及 一控制端； 一第十二電晶體，包含： 一第一端，耦接於該第十一電晶體的該控制端； 一第二端，用以接收該第一重置訊號；及 一控制端，用以接收該第四切換訊號； 一第三電容，包含： 一第一端，耦接於該第九電晶體的該第二端及該第十電晶體的該第一端；及 一第二端，耦接於該第十一電晶體的該控制端及該第十二電晶體的該第一端； 一第十三電晶體，包含： 一第一端，用以接收該第一系統電壓； 一第二端；及 一控制端，用以接收一第五切換訊號； 一第十四電晶體，包含： 一第一端，耦接於該第十三電晶體的該第二端； 一第二端，用以接收該第二系統電壓；及 一控制端，用以接收一第六切換訊號，其中該第五切換訊號與該第六切換訊號之相位相反； 一第十五電晶體，包含： 一第一端，耦接於該第一資料電壓輸入端； 一第二端，耦接於一第四資料線；及 一控制端； 一第十六電晶體，包含： 一第一端，耦接於該第十五電晶體的該控制端； 一第二端，用以接收該第一重置訊號；及 一控制端，用以接收該第六切換訊號；及 一第四電容，包含： 一第一端，耦接於該第十三電晶體的該第二端及該第十四電晶體的該第一端；及 一第二端，耦接於該第十五電晶體的該控制端及該第十六電晶體的該第一端； 每一第二驅動單元另包含： 一第十七電晶體，包含： 一第一端，用以接收該第一系統電壓； 一第二端；及 一控制端，用以接收該第三切換訊號； 一第十八電晶體，包含： 一第一端，耦接於該第十七電晶體的該第二端； 一第二端，用以接收該第二系統電壓；及 一控制端，用以接收該第四切換訊號； 一第十九電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一第二端，耦接於一第五資料線；及 一控制端； 一第二十電晶體，包含： 一第一端，耦接於該第十九電晶體的該控制端； 一第二端，用以接收該第二重置訊號；及 一控制端，用以接收該第四切換訊號； 一第五電容，包含： 一第一端，耦接於該第十七電晶體的該第二端及該第十八電晶體的該第一端；及 一第二端，耦接於該第十九電晶體的該控制端及該第二十電晶體的該第一端； 一第二十一電晶體，包含： 一第一端，用以接收該第一系統電壓； 一第二端；及 一控制端，用以接收該第五切換訊號； 一第二十二電晶體，包含： 一第一端，耦接於該第二十一電晶體的該第二端； 一第二端，用以接收該第二系統電壓；及 一控制端，用以接收該第六切換訊號； 一第二十三電晶體，包含： 一第一端，耦接於該第二資料電壓輸入端； 一第二端，耦接於一第六資料線；及 一控制端； 一第二十四電晶體，包含： 一第一端，耦接於該第二十三電晶體的該控制端； 一第二端，用以接收該第二重置訊號；及 一控制端，用以接收該第六切換訊號；及 一第六電容，包含： 一第一端，耦接於該第二十一電晶體的該第二端及該第二十二電晶體的該第一端；及 一第二端，耦接於該第二十三電晶體的該控制端及該第二十四電晶體的該第一端。
  7. 如請求項5或6所述之多工器，其中： 每一第一驅動單元另包含： 一第二十五電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第一資料線；及 一控制端，用以接收一測試控制訊號；而 每一第二驅動單元另包含： 一第二十六電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第二資料線；及 一控制端，用以接收該測試控制訊號。
  8. 如請求項6所述之多工器，其中： 每一第一驅動單元另包含： 一第二十五電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第一資料線；及 一控制端，用以接收一測試控制訊號； 一第二十七電晶體，包含： 一第一端，用以接收該第三切換訊號； 一第二端，耦接於該第三資料線；及 一控制端，用以接收該測試控制訊號；及 一第二十八電晶體，包含： 一第一端，用以接收該第五切換訊號； 一第二端，耦接於該第四資料線；及 一控制端，用以接收該測試控制訊號；而 每一第二驅動單元另包含： 一第二十六電晶體，包含： 一第一端，用以接收該第一切換訊號； 一第二端，耦接於該第二資料線；及 一控制端，用以接收該測試控制訊號； 一第二十九電晶體，包含： 一第一端，用以接收該第三切換訊號； 一第二端，耦接於該第五資料線；及 一控制端，用以接收該測試控制訊號；及 一第三十電晶體，包含： 一第一端，用以接收該第五切換訊號； 一第二端，耦接於該第六資料線；及 一控制端，用以接收該測試控制訊號。
  9. 如請求項1、2、4、5、6或8所述之多工器，其中該第一驅動單元及該第二驅動單元的所有的電晶體皆為N型金屬半電晶體。
  10. 如請求項1、2、4、5、6或8所述之多工器，其中該第一驅動單元及該第二驅動單元的所有的電晶體皆為P型金屬半電晶體。
  11. 如請求項1、2、4、5、6或7所述之多工器，其中該多工器用於一液晶顯示器，而在該液晶顯示器的第N個畫框期間，該第一重置訊號的電位高於該第二重置訊號的電位，N為正整數；且 在該液晶顯示器的第N+1個畫框期間，該第一重置訊號的電位低於該第二重置訊號的電位。
  12. 如請求項2或6所述之多工器，其中該第五資料線介於該第一資料線及該第四資料線之間，該第四資料線介於該第五資料線及該第二資料線之間，該第二資料線介於該第四資料線及該第三資料線之間，而該第三資料線介於該第二資料線及該第六資料線之間。
  13. 一種驅動如請求項1、2、4、5、6或8所述之多工器的方法，其中該多工器用於一液晶顯示器，該第一驅動單元及該第二驅動單元的所有的電晶體皆為N型金屬半電晶體，該方法包含： 在該液晶顯示器的第n個畫框期間，使該第一像素電壓訊號為一第一極性、使該第二像素電壓訊號為一第二極性、使該第一重置訊號的電位為一第一重置準位，並使該第二重置訊號的電位為一第二重置準位，其中n為正整數，該第一極性與該第二極性相異，該第二重置準位低於該第一重置準位；以及 在該液晶顯示器的第n+1個畫框期間，使該第一像素電壓訊號為該第二極性、使該第二像素電壓訊號為該第一極性、使該第一重置訊號的電位為該第二重置準位，並使該第二重置訊號的電位為該第一重置準位。
  14. 如請求項13所述之方法，另包含： 將該第一重置準位設定為低於一接地電位。
  15. 如請求項14所述之方法，另包含： 使該接地電位與該第一重置準位之間的壓差等於一預設壓差，而該預設壓差介於Vth+0.5伏特及Vth-0.5伏特之間，其中Vth為該第一驅動單元及該第二驅動單元之所有電晶體的臨界電壓之平均值。
  16. 如請求項13所述之方法，其中該第一切換訊號及該第二切換訊號分別為其電位在一閘極高電位及一閘極低電位進行切換的方波，而該第二重置準位等於該閘極低電位。
  17. 一種驅動如請求項1、2、4、5、6或8所述之多工器的方法，其中該多工器用於一液晶顯示器，該第一驅動單元及該第二驅動單元的所有的電晶體皆為P型金屬半電晶體，該方法包含： 在該液晶顯示器的第n個畫框期間，使該第一像素電壓訊號為一第一極性、使該第二像素電壓訊號為一第二極性、使該第一重置訊號的電位為一第一重置準位，並使該第二重置訊號的電位為一第二重置準位，其中n為正整數，該第一極性與該第二極性相異，該第二重置準位高於該第一重置準位；以及 在該液晶顯示器的第n+1個畫框期間，使該第一像素電壓訊號為該第二極性、使該第二像素電壓訊號為該第一極性、使該第一重置訊號的電位為該第二重置準位，並使該第二重置訊號的電位為該第一重置準位。
  18. 如請求項17所述之方法，另包含： 將該第一重置準位設定為高於一接地電位。
  19. 如請求項18所述之方法，另包含： 使該第一重置準位與該接地電位之間的壓差等於一預設壓差，而該預設壓差介於Vth+0.5伏特及Vth-0.5伏特之間，其中Vth為該第一驅動單元及該第二驅動單元之所有電晶體的臨界電壓之絕對值的平均值。
  20. 如請求項17所述之方法，其中該第一切換訊號及該第二切換訊號分別為其電位在一閘極高電位及一閘極低電位進行切換的方波，而該第二重置準位等於該閘極高電位。
TW105105186A 2016-02-22 2016-02-22 多工器及其驅動方法 TWI575501B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105105186A TWI575501B (zh) 2016-02-22 2016-02-22 多工器及其驅動方法
CN201610226829.2A CN105679271B (zh) 2016-02-22 2016-04-13 多工器及其驱动方法
US15/437,589 US10559274B2 (en) 2016-02-22 2017-02-21 Multiplexer and method for driving the same
US16/723,346 US10854166B2 (en) 2016-02-22 2019-12-20 Multiplexer and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105105186A TWI575501B (zh) 2016-02-22 2016-02-22 多工器及其驅動方法

Publications (2)

Publication Number Publication Date
TWI575501B true TWI575501B (zh) 2017-03-21
TW201730870A TW201730870A (zh) 2017-09-01

Family

ID=56309690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105186A TWI575501B (zh) 2016-02-22 2016-02-22 多工器及其驅動方法

Country Status (3)

Country Link
US (2) US10559274B2 (zh)
CN (1) CN105679271B (zh)
TW (1) TWI575501B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638345B (zh) * 2017-07-03 2018-10-11 友達光電股份有限公司 顯示器及其相關資料分配電路
US11749222B2 (en) * 2017-08-29 2023-09-05 Sharp Kabushiki Kaisha Active matrix substrate and display device
TWI643175B (zh) * 2018-03-06 2018-12-01 友達光電股份有限公司 微發光二極體顯示面板和驅動方法
TWI658456B (zh) * 2018-04-30 2019-05-01 友達光電股份有限公司 顯示裝置及顯示裝置的驅動電路
TWI675363B (zh) * 2018-09-04 2019-10-21 友達光電股份有限公司 顯示器、顯示器驅動裝置及其驅動方法
KR102498498B1 (ko) * 2018-10-11 2023-02-10 엘지디스플레이 주식회사 멀티플렉서를 포함하는 표시장치 및 그 제어 방법
CN109599063B (zh) * 2018-12-04 2024-04-12 福建华佳彩有限公司 一种7T2C的Em驱动电路
KR102748472B1 (ko) * 2018-12-05 2024-12-30 엘지디스플레이 주식회사 표시 장치
TWI696165B (zh) * 2019-01-16 2020-06-11 友達光電股份有限公司 顯示裝置與多工器
US10861368B2 (en) * 2019-03-18 2020-12-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Driving method for display panel
CN110335561B (zh) * 2019-04-03 2021-03-16 武汉华星光电技术有限公司 多路复用电路
CN109830199B (zh) * 2019-04-10 2022-06-28 京东方科技集团股份有限公司 显示面板周边电路、显示面板及检测方法
DE102020115154A1 (de) 2019-06-14 2020-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multiplexer
US11392743B2 (en) 2019-06-14 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer
TWI711022B (zh) * 2019-12-03 2020-11-21 友達光電股份有限公司 多工器電路及其顯示面板
CN113410149B (zh) * 2020-03-16 2025-08-29 三星显示有限公司 显示装置
TWI727706B (zh) * 2020-03-17 2021-05-11 友達光電股份有限公司 顯示裝置
TWI724840B (zh) * 2020-03-26 2021-04-11 友達光電股份有限公司 顯示面板
TWI734553B (zh) * 2020-07-13 2021-07-21 友達光電股份有限公司 顯示面板
CN112350675B (zh) * 2020-12-07 2024-11-15 天津光电通信技术有限公司 一种多路光学延迟干涉仪驱动系统及实现方法
TWI779423B (zh) * 2020-12-15 2022-10-01 瑞昱半導體股份有限公司 電源切換電路以及電源切換方法
CN114649842B (zh) * 2020-12-21 2025-11-04 瑞昱半导体股份有限公司 电源切换电路以及电源切换方法
TWI862171B (zh) 2023-09-15 2024-11-11 友達光電股份有限公司 被動式顯示裝置
US12260825B1 (en) 2023-09-24 2025-03-25 Novatek Microelectronics Corp. Driving device for self-luminous display panel and operation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649245B1 (ko) * 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR101169052B1 (ko) * 2005-06-30 2012-07-27 엘지디스플레이 주식회사 액정표시장치의 아날로그 샘플링 장치
TWI447692B (zh) * 2011-11-18 2014-08-01 Au Optronics Corp 顯示面板及其中之多工器電路和信號傳送方法
CN103971625A (zh) * 2013-01-30 2014-08-06 友达光电股份有限公司 一种多工器及使用其的平面显示器
TWI496130B (zh) * 2013-03-13 2015-08-11 Au Optronics Corp 顯示器及其中之信號傳送方法
KR102083826B1 (ko) * 2013-05-13 2020-03-03 주식회사 실리콘웍스 표시 장치의 가비지 프로세싱 회로
TWI529695B (zh) * 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法

Also Published As

Publication number Publication date
US20170243559A1 (en) 2017-08-24
US20200126506A1 (en) 2020-04-23
TW201730870A (zh) 2017-09-01
CN105679271A (zh) 2016-06-15
CN105679271B (zh) 2018-07-20
US10854166B2 (en) 2020-12-01
US10559274B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
TWI575501B (zh) 多工器及其驅動方法
US8035593B2 (en) Display device
KR101066493B1 (ko) 쉬프트 레지스터
US10008166B2 (en) Gate driver on array circuit
KR101718272B1 (ko) 게이트 구동기, 디스플레이 장치 및 게이트 구동 방법
US20170270886A1 (en) Complementary gate driver on array circuit employed for panel display
US20180211606A1 (en) Shift register circuit and driving method therefor, gate line driving circuit and array substrate
CN106935168B (zh) 移位寄存器和显示装置
CN108154861B (zh) 一种削角电压产生电路及液晶显示装置
KR20090031052A (ko) 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법
CN101364391A (zh) 显示装置及其驱动方法
US9293099B2 (en) Display drive circuit, display panel, and display device
US20190340995A1 (en) Display device
US20160210927A1 (en) Gate driving circuit and display apparatus including the same
CN101587700A (zh) 液晶显示器及驱动液晶显示器的方法
CN108694915B (zh) 电平转换电路、显示装置和驱动方法
US8358292B2 (en) Display device, its drive circuit, and drive method
CN105390086A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
JPWO2008032552A1 (ja) スイッチング回路、画素駆動回路およびサンプルホールド回路
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
KR101007437B1 (ko) 액정 표시 장치
US20170140723A1 (en) Gate driver on array substrate and liquid crystal display adopting the same
CN109360533B (zh) 液晶面板及其栅极驱动电路
US7639227B2 (en) Integrated circuit capable of synchronizing multiple outputs of buffers
KR20180014338A (ko) 표시장치