[go: up one dir, main page]

TWI631715B - Thin film transistor array - Google Patents

Thin film transistor array Download PDF

Info

Publication number
TWI631715B
TWI631715B TW103110220A TW103110220A TWI631715B TW I631715 B TWI631715 B TW I631715B TW 103110220 A TW103110220 A TW 103110220A TW 103110220 A TW103110220 A TW 103110220A TW I631715 B TWI631715 B TW I631715B
Authority
TW
Taiwan
Prior art keywords
source
gate
drain
wiring
thin film
Prior art date
Application number
TW103110220A
Other languages
English (en)
Other versions
TW201448232A (zh
Inventor
石崎守
Original Assignee
凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷股份有限公司 filed Critical 凸版印刷股份有限公司
Publication of TW201448232A publication Critical patent/TW201448232A/zh
Application granted granted Critical
Publication of TWI631715B publication Critical patent/TWI631715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供一種薄膜電晶體陣列，該薄膜電晶體陣列係閘極、源極間電容或源極、像素間電容小，難劣化，缺陷少之薄膜電晶體陣列。該薄膜電晶體陣列係在絕緣基板上，具有：閘極、閘極配線、電容電極、電容配線、閘極絕緣膜、以及以俯視觀之在與閘極重疊之區域具有彼此之間隙的源極及汲極，至少在該間隙具有半導體圖案，又具有：源極配線、與汲極連接並以俯視觀之與電容電極重疊的像素電極、及覆蓋在半導體圖案之上的保護層，以俯視觀之，汲極係一條等寬之線狀，源極係線狀且與汲極隔著固定間隔包圍汲極的鞘狀，源極配線形成為連接複數個源極之間，而且使半導體圖案中位於該間隙的部分比在與閘極配線之延伸方向垂直的方向所延長之區域的寬度更細。

Description

薄膜電晶體陣列
本發明係有關於一種薄膜電晶體陣列，尤其係有關於一種合適軟性(flexible)基板或印刷法之薄膜電晶體陣列。
以將半導體本身作為基板之電晶體或積體電路技術為基礎，在玻璃基板上製造非晶矽(a-Si)或多晶矽(poly-Si)之薄膜電晶體(Thin Film Transistor：TFT)陣列，並應用於液晶顯示器或電泳顯示器等(非專利文獻1)。作為TFT，使用例如如第11圖所示者(在第11圖，半導體形狀係未明示)。在此，TFT係發揮開關之功用，在藉供給閘極配線2’選擇電壓，使TFT導通(ON)時，供給源極配線4’之信號電壓寫入與汲極5連接之像素電極7。所寫入之電壓係由藉像素電極7/閘極絕緣膜/電容電極10所構成之儲存電容器所保持。閘極絕緣膜係位於比閘極2、閘極配線2’、電容電極10及電容配線10’更上層，比源極4、源極配線4’、汲極5、像素電極7及未圖示之半導體圖案更下層。從電容配線10’對電容電極10施加電壓。在此，在TFT陣列的情況，因為源極及汲極之作用係根據寫入電壓之極性而改變，所以無法以動作之特徵來決定源極及汲極的名稱。因此，權宜上先統 一名稱將一方稱為源極、將另一方稱為汲極。在本發明中，將與配線連接之一方稱為源極，將與像素電極連接之一方稱為汲極。
先行專利文獻 專利文獻
專利文獻1 國際公開第2010/107027號
非專利文獻
非專利文獻1 松本正一編著《液晶顯示器技術-主動式陣列LCD》，產業圖書，1996年，p.55。
本案發明人等係作為合適印刷法之TFT陣列，發明了如第12圖至第14圖所示，在源極配線區域內具有通道部，並以條帶(stripe)絕緣層覆蓋通道部及源極配線的構造(專利文獻1)。根據此構造，因為在源極配線4’之外不必設置TFT區域，所以可作成像素電極7之面積大的TFT。
可是，在如第12圖所示之梳狀構造，因為汲極5中與閘極2具有重疊而且未形成通道的部分，即用以供電至通道的部分11存在複數個(第15圖)，所以閘極、汲極間電容(=閘極、像素間電容)變大，閘極電壓從導通(ON)變成不導通(OFF)時之電壓變化會對像素電位影響，即所謂的閘極饋通(feed through)電壓變大，而具有顯示品質變差之問題。
又，在如第13圖所示之T字形或如第14圖所示之L字形的情況，使通道長度變長時，源極配線4’的寬度變寬成2倍，而會有閘極、源極間電容變大之問題(第16圖(a)、第17圖(a))。又，如第16圖(b)或第17圖(b)所示，在具有層間絕緣膜8及上部像素電極9之構造的情況，具有源極、像素間電容變大之問題。若閘極、源極間電容大，則導致過剩之充放電電流流動，因此耗電量會變大。又，若源極、像素間電容大，源極電壓的變化影響對像素電位，源極線耦合變大，而顯示品質變差。
又，如第15圖、第16圖(c)及第17圖(c)所示，在形成通道之部分的汲極5及/或源極4存在內角未滿180°之角部12的情況，因為電流集中於其頂點部分，所以具有汲極5及/或源極4及頂點附近之半導體圖案6易劣化的問題。
再者，在閘極2與電容電極10之間隔小的部分，具有閘極、電容間易發生短路之問題。
本發明有鑑於該先前技術之狀況而開發者，其課題在於提供一種薄膜電晶體陣列，該薄膜電晶體陣列係閘極、源極間電容小，源極、像素間電容小，閘極、汲極間電容(=閘極、像素間電容)小，難劣化，缺陷少之薄膜電晶體陣列。
用以解決該課題之本發明的一形態係一種薄膜電晶體陣列，該薄膜電晶體陣列係在絕緣基板上，具 有：閘極及與閘極連接之閘極配線以及電容電極及與電容電極連接之電容配線、閘極絕緣膜、以及以俯視觀之在與閘極重疊之區域具有彼此之間隙的源極及汲極，至少在源極與該汲極之間隙具有半導體圖案，並具有：與源極連接之源極配線、與汲極連接並以俯視觀之與該電容電極重疊的像素電極、及覆蓋在半導體圖案之上的保護層，以俯視觀之，汲極係一條等寬之線狀，源極係線狀且與汲極隔著固定間隔包圍汲極的鞘狀，源極配線形成為連接複數個源極之間，而且使半導體圖案中位於源極與汲極之間隙的部分比在與閘極配線之延伸方向垂直的方向所延長之區域的寬度更細。
又，薄膜電晶體陣列以俯視觀之，亦可為源極配線使半導體圖案中位於源極與汲極之間的部分位於在與閘極配線之延伸方向垂直的方向所延長之區域的內部。
又，薄膜電晶體陣列以俯視觀之，亦可為汲極被拉線成從與閘極配線之延伸方向平行的方向彎曲成朝向與源極配線之延伸方向平行的方向，源極之鞘狀沿著汲極之拉線方向成為曲線狀。
又，薄膜電晶體陣列以俯視觀之，亦可為汲極之前端形成圓形，源極之鞘狀的前端沿著該汲極之前端成為曲線狀。
又，薄膜電晶體陣列以俯視觀之，亦可為半導體圖案係在沿著源極配線之延伸方向的方向橫亙複數個薄膜電晶體且連續之條帶狀。
又，薄膜電晶體陣列以俯視觀之，亦可為半導體圖案之邊緣與汲極及包圍該汲極之源極之鞘狀的開口部前端附近交叉。
又，薄膜電晶體陣列以俯視觀之，亦可為保護層係在沿著源極配線之延伸方向的方向橫亙複數個薄膜電晶體且連續之條帶狀。
又，薄膜電晶體陣列以俯視觀之，亦可為閘極不是長方形，而是沿著源極之曲線狀的曲線狀或多角形。
又，薄膜電晶體陣列亦可更具有：在像素電極上具有孔之層間絕緣膜；及上部像素電極，係經由層間絕緣膜之孔與像素電極連接。
若依據本發明，可提供一種顯示品質理想、難劣化、缺陷少之薄膜電晶體陣列。
1‧‧‧絕緣基板
2‧‧‧閘極
2’‧‧‧閘極配線
3‧‧‧閘極絕緣膜
4‧‧‧源極
4’‧‧‧源極配線
5‧‧‧汲極
6‧‧‧半導體圖案
6’‧‧‧保護層
7‧‧‧像素電極
8‧‧‧層間絕緣膜
8A‧‧‧層間絕緣膜之孔
9‧‧‧上部像素電極
10‧‧‧電容電極
10’‧‧‧電容配線
11‧‧‧汲極中與閘極重疊，且未形成通道之部分
12‧‧‧汲極或源極之內角未滿180°之角部的頂點
13‧‧‧閘極、電容間距離小之部分
第1圖係表示本發明之第1實施形態的薄膜電晶體陣列之構成之一例的俯視圖。
第2圖係表示本發明之第1實施形態的薄膜電晶體陣列之構成之變形例的俯視圖。
第3圖係表示本發明之第1實施形態的薄膜電晶體陣列之製造方法之一例的俯視圖。
第4圖係表示本發明之第2實施形態的薄膜電晶體陣列之構成之一例的俯視圖。
第5圖係表示本發明之第2實施形態的薄膜電晶體陣列之構成之變形例的俯視圖。
第6圖係表示本發明之第2實施形態的薄膜電晶體陣列之製造方法之一例的俯視圖。
第7圖係表示本發明之第2實施形態的薄膜電晶體陣列之構成之其他的變形例的俯視圖。
第8圖係表示本發明之第2實施形態的薄膜電晶體陣列之製造方法之其他的例子的俯視圖。
第9圖係表示根據第3圖之製造方法所製作之閘極為四角形的薄膜電晶體陣列之構成例的俯視圖。
第10圖係表示根據第6圖之製造方法所製作之閘極為四角形的薄膜電晶體陣列之構成例的俯視圖。
第11圖係表示以往之薄膜電晶體陣列之構成例的俯視圖。
第12圖係表示以往之薄膜電晶體陣列之第2構成例的俯視圖。
第13圖係表示以往之薄膜電晶體陣列之第3構成例的俯視俯視圖。
第14圖係表示以往之薄膜電晶體陣列之第4構成例的俯視俯視圖。
第15圖係表示汲極為梳形之情況的薄膜電晶體陣列之構成例的俯視俯視圖。
第16圖係表示汲極為T字形且通道長度長之情況的薄膜電晶體陣列之構成例的俯視俯視圖。
第17圖係表示汲極為L字形且通道長度長之情況的薄膜電晶體陣列之構成例的俯視俯視圖。
以下，使用圖面，詳細說明本發明之實施形態。此外，在以下所使用之圖面，為了易於了解說明，縮尺並未正確地繪出。
(第1實施形態)
在第1圖表示本發明之第1實施形態的薄膜電晶體陣列之構成的一例。第1圖(a)係表示不具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分(薄膜電晶體)的俯視圖，第1圖(b)係表示在第1圖(a)之上具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第1圖(c)係表示通道與區域A、閘極2與閘極配線2’、電容電極10與電容配線10’、源極4與源極配線4’、及汲極5與像素電極7之一個像素部分的說明圖。如第1圖所示，本實施形態之薄膜電晶體陣列係在絕緣基板1(參照第3圖(a))上，從下層側往上層側依序具有閘極2及與閘極2連接之閘極配線2’、電容電極10及與電容電極10連接之電容配線10’、閘極絕緣膜3(參照第3圖(b))、從上方觀察在與閘極2重疊之區域具有彼此之間隙的源極4及汲極5，以俯視觀之(在垂直於基板面之方向觀察)至少在源極4與汲極5的間隙具有半導體圖案6，源極4係與源極配線4’連接，汲極5係與像素電極7連接，像素電極7以俯視觀之與電容電極10重疊，並具有覆蓋在半導體圖案6之上之保護層6’的薄膜電晶體陣列。在第1圖(b)，更具備：於像素電極7上具有孔8A之層間絕緣膜8、與介 著孔8A與像素電極7連接之上部像素電極9。在該薄膜電晶體陣列，以俯視觀之，汲極5係一條等寬之線狀，源極4係線狀且與汲極5隔著固定間隔包圍汲極5的鞘狀(參照第1圖(c))，源極配線4’形成為連接複數個源極4之間，源極配線4’係使半導體圖案6中在閘極2上形成於源極4與汲極5之間隙的部分，比在與閘極配線2’之延伸方向垂直的方向所延長之區域A的寬度更細(參照第1圖(c))。由於源極配線4’細，可使閘極、源極之重疊面積與源極、上部像素電極之重疊面積變小，而可使閘極、源極間電容及源極、像素間電容變小。
藉由閘極、源極間電容變小，可使閘極、源極間電容之充放電的耗電量變小。又，藉由源極、像素間電容變小，源極電壓變化影響像素電位，可使源極線耦合變小，而顯示品質變理想。另一方面，藉該汲極5的形狀使通道位於源極配線4’內時，源極配線4’的寬度就變寬，而閘極、源極間電容或源極、像素間電容就變大了。
又，在第1圖中，汲極5係一條直線狀，前端為圓形。而且，包圍汲極5之源極4的鞘狀係沿著汲極5之前端的圓形成為曲線狀。由於汲極5係一條線狀，汲極5中，與閘極2具有重疊而且未形成通道的部分，即用以供電至通道的部分乃一條即可，所以閘極、汲極間電容(=閘極、像素間電容)變小，閘極電壓從導通變成不導通時之電壓變化影響像素電位，即可將所謂的閘極饋通電壓抑制得較小，而顯示品質變理想。又，因為 在通道內之汲極5或源極4無內角未滿180°的角部，所以電流不會集中，而可抑制源極4、汲極5及半導體圖案6的劣化。此外，第1實施形態係因為無法使通道寬度太寬，所以適合移動率大的半導體。
在此，半導體圖案6中在閘極2上形成於源極4與汲極5之間隙的部分係受到控制之電流所流動的部分，被稱為通道。此通道與閘極配線2’之延伸方向垂直的方向所延長之區域係區域A(第1圖(c))。源極4、汲極5之間的距離係受到控制之電流所流動的長度，被稱為通道長度。受到控制之電流所流動的寬度(通道寬度)係與受到控制之電流所流動的方向垂直之方向的通道尺寸，可視為通道之源極4、汲極5間之中心線的長度。
又，源極配線4’位於該區域A的內部。藉此，因為源極配線4’與源極4整體上大致排列在一直線上，所以在形成源極配線4’、源極4、汲極5及像素電極7時，可使作用於源極配線4’之應力變小，使源極配線4’不易發生斷線。又，在第1圖(c)中，在源極配線4’與源極4連接的部分，將源極配線4’與源極4視為一體時，會有內角180°以上的角部形成，但是亦可將此部分作成曲線狀或倒角。如此，更難發生斷線。
又，半導體圖案6係只要以至少連接源極4與汲極5之間的方式形成即可，亦可位於源極4、汲極5的上層，亦可位於源極4、汲極5的下層。又，亦可將保護層6’設置成覆蓋在半導體圖案6之上。即，亦可將半導體圖案6設置於源極4、汲極5之上，並在其上設 置保護層6’，亦可將源極4、汲極5設置於半導體圖案6之上，並在其上設置保護層6’。保護層6’係防止半導體圖案6受到自外氣或層間絕緣膜8之材料的損害。
在第1圖，半導體圖案6係在沿著源極配線4’之方向橫亙複數個像素且接連的條帶狀。藉此，半導體圖案6之形成及對位變得容易。因為圖案單純，所以圖案產生變得容易，即使在沿著源極配線4’之方向發生位置偏差，也無影響，所以對位變得容易。
又，半導體圖案6之邊緣與汲極5及包圍汲極5的源極4之鞘狀的開口部前端附近交叉。藉此，可藉源極4將半導體之作用分開成通道與通道以外。因此，可防止未受到控制之電流經由通道以外的半導體流入汲極5。
再者，保護層6’係在沿著源極配線4’之方向橫亙複數個像素且接連的條帶狀。藉此，保護層6’之形成及對位變得容易。因為圖案單純，所以圖案產生變得容易，即使在沿著源極配線4’之方向發生位置偏差，也無影響，所以對位變得容易。
又，閘極2不是四角形，而是削掉四角形之角部並沿著源極4之曲線的曲線形狀或鈍角多角形形狀(參照第1圖(c))。藉此，可使閘極2與電容電極10或電容配線10’之間隔變寬，而可抑制閘極、電容間的短路。另一方面，在第9圖(a)表示閘極2為四角形的情況之一個像素份的俯視圖，在第9圖(b)表示閘極2、閘極配線2’、電容電極10及電容配線10’之2個像素份的俯視圖。 在此情況，在閘極、電容間之距離小的部分13，因為阻劑(resist)或墨水中之異物的影響等，易發生短路(第9圖(b))。
此外，在如第1圖(a)所示，無層間絕緣膜8、上部像素電極9的情況，具有構造簡單而製造容易的優點。在如第1圖(b)所示，具有層間絕緣膜8、上部像素電極9的情況，具有可使有效區域擴大至上部像素電極9之面積的優點。
在第2圖表示本發明之第1實施形態的薄膜電晶體陣列之構成的變形例。第2圖(a)係表示不具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第2圖(b)係表示在第2圖(a)之上具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第2圖(c)係表示通道與區域A、閘極2與閘極配線2’、電容電極10與電容配線10’、源極4與源極配線4’、及汲極5與像素電極7之一個像素部分的說明圖。在第2圖，雖然半導體形狀係長方形，但按各個像素獨立。在此情況，在印刷之沿著源極配線之方向的位置偏移係比接連複數個薄膜電晶體之條帶的情況更小，可減少所使用之半導體量。
又，在第3圖表示如第1圖及第2圖所示之本實施形態旳薄膜電晶體陣列之製造方法的一例。在絕緣基板1上，形成閘極2、閘極配線2’、電容電極10及電容配線10’(第3圖(a))。接著，在其上形成閘極絕緣膜3(在第3圖(b)以縱線表示，在第3圖(c)以後係省略記 載)。再者，形成源極4、源極配線4’、汲極5及像素電極7(第3圖(c))。在此時，汲極5係一條等寬的線狀，源極4係線狀，而且是與汲極5隔著固定間隔包圍汲極5的鞘狀，源極配線4’形成為連接複數個源極4之間，源極配線4’係使半導體圖案6中位於源極4、汲極5之間的部分位於在與閘極配線2’之延伸方向垂直的方向所延長之區域A的內部，而且使用形狀比該區域A之寬度更細的模版印刷。汲極5之前端為圓形，源極4之鞘狀的前端亦沿著汲極5之前端成為曲線狀。而且，至少在源極4與汲極5之間形成半導體圖案6(第3圖(d))。半導體圖案6係亦可如第2圖所示，按各個電晶體獨立，但是較理想為如第1圖所示，在沿著源極配線4’之方向橫亙複數個薄膜電晶體且連續的條帶狀。又，半導體圖案6之邊緣與汲極5及包圍汲極5之源極4之鞘狀的開口部前端附近交叉較理想。再者，形成覆蓋在半導體圖案6之保護層6’(第3圖(e))。保護層6’係在沿著源極配線4’之方向橫亙複數個薄膜電晶體且連續的條帶狀較理想。
而且之後，亦可具有：將具有孔8A之層間絕緣膜8形成於像素電極7上的製程(第3圖(f))、與在其上形成透過層間絕緣膜8之孔8A與像素電極7連接之上部像素電極9的製程(第3圖(g))。
又，在形成閘極2、閘極配線2’、電容電極10及電容配線10’的製程(第3圖(a))，閘極2不是長方形，而是沿著源極4之曲線狀的曲線狀或多角形較理想。
作為絕緣基板1，亦可是如玻璃基板之剛性者，亦可是聚對苯二甲酸乙二酯(PET)、聚2,6萘二甲酸乙二酯(PEN)、聚醯亞胺(PI)、聚醚醯亞胺(PEI)、聚醚碸(PES)等之彈性者。
作為閘極2、閘極配線2’、電容電極10及電容配線10’，可使用Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。就製法而言，亦可將墨水印刷、燒成，亦可在整面成膜後藉光微影、蝕刻、阻劑(resist)剝離來形成。或者，亦可在整面成膜後藉阻劑(resist)印刷、蝕刻、阻劑剝離來形成。
作為閘極絕緣膜3，可使用SiO2、SiON、SiN等之無機物、或聚乙烯苯酚(PVP)、環氧樹脂(epoxy)等之有機物。就製法而言，可藉濺鍍、CVD等之真空成膜、或溶液之塗佈、燒成等獲得。
作為源極4、源極配線4’、汲極5及像素電極7，可使用Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。就製法而言，亦可在整面成膜後藉光微影、蝕刻、阻劑剝離來形成，但將墨水印刷、燒成而獲得較理想。就印刷方法而言，網版印刷、凹版印刷、柔版(flexo)印刷及平版印刷等係合適。尤其，凹版印刷、柔版印刷及平版印刷係以良好再現性形成20μm以下的圖案。
作為半導體圖案6，可使用聚噻吩系、並苯系、烯丙胺系等之有機半導體、或In2O3系、Ga2O3系、 ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系等之氧化物半導體。就製法而言，以噴墨、定量塗佈(dispenser)、柔版印刷等將溶液印刷、燒成的方法係合適。
作為保護層6’，可使用氟系樹脂、矽系樹脂等。就製法而言，以噴墨、定量塗佈、網版印刷等將溶液印刷、燒成的方法係合適。
作為層間絕緣膜8，環氧樹脂等之有機絕緣膜係合適。以製程而言，網版印刷、凹版平版印刷較合適。
作為上部像素電極9，Ag膏等較合適。作為製程，網版印刷、凹版平版印刷較合適。
此外，亦可為源極4、源極配線4’、汲極5及像素電極7之形成製程，與形成半導體圖案6之製程的順序相反。
(第2實施形態)
在第4圖表示本發明之第2實施形態之薄膜電晶體陣列的一例。第4圖(a)係表示不具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第4圖(b)係表示在第4圖(a)之上具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第4圖(c)係表示通道與區域A、閘極2與閘極配線2’、電容電極10與電容配線10’、源極4與源極配線4’、及汲極5與像素電極7之一個像素部分的說明圖。如第4圖所示，本實施形態之薄膜電晶體陣列 係在絕緣基板1(參照第6圖(a))上，從下層側往上層側依序具有閘極2及與閘極2連接之閘極配線2’、電容電極10及與電容電極10連接之電容配線10’、閘極絕緣膜3、以俯視觀之在與閘極2重疊之區域具有彼此之間隙的源極4及汲極5，至少在源極4與汲極5的間隙具有半導體圖案6，源極4係與源極配線4’連接，汲極5係與像素電極7連接，像素電極7係以俯視觀之與電容電極10重疊，並具有覆蓋在半導體圖案6之上之保護層6’的薄膜電晶體陣列。在第4圖(b)，更具有：於像素電極7上具有孔8A之層間絕緣膜8、與介著孔8A與像素電極7連接之上部像素電極9。在該薄膜電晶體陣列，以俯視觀之，汲極5係一條等寬之線狀，源極4係線狀且與汲極5隔著固定間隔包圍汲極5的鞘狀(參照第4圖(c))，源極配線4’形成為連接複數個源極4之間，源極配線4’係使半導體圖案6中在閘極2上形成於源極4與汲極5之間隙的部分比在與閘極配線2’之延伸方向垂直的方向所延長之區域A的寬度更細(參照第4圖(c))。由於源極配線4’細，可使閘極、源極之重疊面積與源極、上部像素電極之重疊面積變小，而可使閘極、源極間電容及源極、像素間電容變小。
藉由閘極、源極間電容變小，可使閘極、源極間電容之充放電的耗電量變小。又，藉由源極、像素間電容變小，源極電壓變化影響像素電位，可使源極線耦合變小，而顯示品質變理想。另一方面，藉該汲極5的形狀使通道位於源極配線4’內時，源極配線4’的寬度 就變寬，而閘極、源極間電容，源極、像素間電容等就變大了。
又，如第4圖所示，以俯視觀之，汲極5係一條線狀，並被拉線成從與閘極配線2’之延伸方向平行的方向曲線狀地彎曲成朝向與源極配線4’之延伸方向平行的方向，前端為圓形。而且，包圍汲極5之源極4的鞘狀係沿著汲極5之拉線方向的彎曲或前端的圓形成為曲線狀。藉由汲極5係一條線狀，因為汲極5中與閘極2具有重疊而且未形成通道的部分，即用以供電至通道的部分乃一條即可，所以閘極、汲極間電容(=閘極、像素間電容)變小，閘極電壓從導通變成不導通時之電壓變化影響像素電位，即可將所謂的閘極饋通電壓抑制得較小，而顯示品質變理想。又，因為在汲極5或源極4無角部，所以電流不會集中，而可抑制源極4、汲極5及半導體圖案6的劣化。此外，在第4圖，汲極5從與閘極配線2’之延伸方向平行的直線狀部分移往曲線狀部分，但是亦可從該曲線狀部分進而伸長成與源極配線4’之延伸方向平行的直線狀。第2實施形態具有雖然汲極5是不具有內角未滿180°之角部的形狀，可是在狹窄的區域A中亦可使通道寬度變寬的特徵。
在此，半導體圖案6中在閘極2上形成於源極4與汲極5之間隙的部分係受到控制之電流所流動的部分，被稱為通道。此通道與閘極配線2’之延伸方向垂直的方向所延長之區域係區域A(第4圖(c))。源極4、汲極5之間的距離係受到控制之電流所流動的長度，被稱 為通道長度。受到控制之電流所流動的寬度(通道寬度)係與受到控制之電流所流動的方向垂直之方向的通道尺寸，可視為通道之源極4、汲極5間之中心線的長度。
又，源極配線4’位於該區域A的內部。藉此，因為源極配線4’與源極4整體上大致排列在一直線上，所以在形成源極配線4’、源極4、汲極5及像素電極7時，可使作用於源極配線4’之應力變小，且源極配線4’不易發生斷線。又，在第4圖(c)，在源極配線4’與源極4連接的部分，將源極配線4’與源極4視為一體時，會有內角180°以上的角部形成，但是亦可將此部分作成曲線狀或倒角。藉此，更難發生斷線。
又，半導體圖案6係只要以至少連接源極4與汲極5之間的方式形成即可，亦可位於源極4、汲極5的上層(第4圖(a))，亦可位於源極4、汲極5的下層(第7圖(a))。又，亦可將保護層6’設置成覆蓋在半導體圖案6之上。即，亦可將半導體圖案6設置於源極4、汲極5之上，並在其上設置保護層6’(第4圖(a))，亦可將源極4、汲極5設置於半導體圖案6之上，並在其上設置保護層6’(第7圖(a))。保護層6’係防止半導體圖案6受到自外氣或層間絕緣膜8之材料的損害。即使在半導體圖案6位於源極4、汲極5之下層的情況，區域A之位置乃為同等(第7圖(c))。
在第4圖，半導體圖案6係在沿著源極配線4’之方向橫亙複數個像素且接連的條帶狀。藉此，半導體圖案6之形成及對位變得容易。因為圖案單純，所以 圖案產生變得容易，即使在沿著源極配線4’之方向發生位置偏差，也無影響，所以對位變得容易。
又，半導體圖案6之邊緣與汲極5及包圍汲極5之源極4之鞘狀的開口部前端附近交叉。藉此，可藉源極4將半導體之作用分開成通道與通道以外。因此，可防止未受到控制之電流經由通道以外的半導體流入汲極5。
再者，保護層6’係在沿著源極配線4’之方向橫亙複數個像素且接連的條帶狀。藉此，保護層6’之形成及對位變得容易。因為圖案單純，所以圖案產生變得容易，即使在沿著源極配線4’之方向發生位置偏差，也無影響，所以對位變得容易。
又，閘極2不是四角形，而是削掉四角形之角部並沿著源極4之曲線的曲線形狀或鈍角多角形形狀(參照第4圖(c))。藉此，可使閘極2與電容電極10或電容配線10’之間隔變寬，而可抑制閘極、電容間的短路。另一方面，在第10圖(a)表示閘極2為四角形的情況之一個像素份的俯視圖，在第10圖(b)表示閘極2、閘極配線2’、電容電極10及電容配線10’之2個像素份的俯視圖。在此情況，在閘極、電容間之距離小的部分13，因為阻劑或墨水中之異物的影響等，易發生短路(第10圖(b))。
此外，在如第4圖(a)、第7圖(a)所示，無層間絕緣膜8、上部像素電極9的情況，具有構造簡單而製造容易的優點。在如第4圖(b)、第7圖(b)所示，具有 層間絕緣膜8、上部像素電極9的情況，具有可使有效區域擴大至上部像素電極9之面積的優點。
在第5圖表示本發明之第2實施形態的薄膜電晶體陣列之構成的變形例。第5圖(a)係表示不具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第5圖(b)係表示在第5圖(a)之上具有層間絕緣膜8與上部像素電極9之薄膜電晶體陣列之一個像素部分的俯視圖，第5圖(c)係表示通道與區域A、閘極2與閘極配線2’、電容電極10與電容配線10’、源極4與源極配線4’、及汲極5與像素電極7之一個像素部分的說明圖。在第5圖，雖然半導體形狀係長方形，但按各個像素獨立。在此情況，在印刷之沿著源極配線之方向的位置偏移係比連續複數個薄膜電晶體之條帶的情況更小，可減少所使用之半導體量。
又，在第6圖表示如第4圖及第5圖所示之本實施形態旳薄膜電晶體陣列之製造方法的一例。在絕緣基板1上，形成閘極2、閘極配線2’、電容電極10及電容配線10’(第6圖(a))。接著，在其上形成閘極絕緣膜3(在第6圖(b)以縱線表示，在第6圖(c)以後係省略記載)。再者，形成源極4、源極配線4’、汲極5及像素電極7(第6圖(c))。在此時，汲極5係一條等寬的線狀，源極4係線狀，而且是與汲極5隔著固定間隔包圍汲極5的鞘狀，源極配線4’形成為連接複數個源極4之間，源極配線4’係使半導體圖案6中位於源極4、汲極5之間的部分位於在與閘極配線2’之延伸方向垂直的方向所 延長之區域A的內部，而且使用形狀比該區域A之寬度更細的模版印刷。汲極5之前端為圓形，源極4之鞘狀的前端亦沿著汲極5之前端成為曲線狀。而且，至少在源極4與汲極5之間形成半導體圖案6(第6圖(d))。半導體圖案6係亦可如第5圖所示按各個電晶體獨立，但是是如第4圖所示在沿著源極配線4’之方向橫亙複數個薄膜電晶體且連續的條帶狀較理想。又，半導體圖案6之邊緣與汲極5及包圍汲極5之源極4之鞘狀的開口部前端附近交叉較理想。再者，形成覆蓋在半導體圖案6之保護層6’(第6圖(e))。保護層6’係在沿著源極配線4’之方向橫亙複數個薄膜電晶體且連續的條帶狀較理想。
而且在後面，亦可具有：將具有孔8A之層間絕緣膜8形成於像素電極7上的製程(第6圖(f))、與在其上形成經由層間絕緣膜8之孔8A與像素電極7連接之上部像素電極9的製程(第6圖(g))。
又，在形成閘極2、閘極配線2’、電容電極10及電容配線10’的製程(第6圖(a))，閘極2不是長方形，而是沿著源極4之曲線狀的曲線狀或多角形較理想。
作為絕緣基板1，亦可是如玻璃基板之剛性者，亦可是聚對苯二甲酸乙二酯(PET)、聚2,6萘二甲酸乙二酯(PEN)、聚醯亞胺(PI)、聚醚醯亞胺(PEI)、聚醚碸(PES)等之彈性者。
作為閘極2、閘極配線2’、電容電極10及電容配線10’，可使用Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等之金屬、或ITO等之導電性氧化物、碳、導電性高分 子等。就製法而言，亦可將墨水印刷、燒成，亦可在整面成膜後藉光微影、蝕刻、阻劑剝離來形成。或者，亦可在整面成膜後藉阻劑印刷、蝕刻、阻劑剝離來形成。
作為閘極絕緣膜3，可使用SiO2、SiON、SiN等之無機物、或聚乙烯苯酚(PVP)、環氧樹脂(epoxy)等之有機物。就製法而言，可藉濺鍍、CVD等之真空成膜、或溶液之塗佈、燒成等獲得。
作為源極4、源極配線4’、汲極5及像素電極7，可使用Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。就製法而言，亦可在整面成膜後藉光微影、蝕刻、阻劑剝離來形成，但是將墨水印刷、燒成而獲得較理想。就印刷方法而言，網版印刷、凹版印刷、柔版印刷及平版印刷等係合適。尤其，凹版印刷、柔版印刷及平版印刷係以良好再現性形成20μm以下的圖案。
作為半導體圖案6，可使用聚噻吩系、並苯(acene)系、烯丙胺(allylamine)系等之有機半導體、或In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系等之氧化物半導體。就製法而言，以噴墨、定量塗佈、柔版印刷等將溶液印刷、燒成的方法係合適。
作為保護層6’，可使用氟系樹脂、矽系樹脂等。就製法而言，以噴墨、定量塗佈、網版印刷等將溶液印刷、燒成的方法係合適。
作為層間絕緣膜8，環氧樹脂等之有機絕緣膜係合適。作為製程，網版印刷、凹版平版印刷係合適。
作為上部像素電極9，Ag膏等係合適。作為製程，網版印刷、凹版平版印刷係合適。
此外，形成源極4、源極配線4’、汲極5及像素電極7之製程、與形成半導體圖案6之製程的順序亦可相反(第8圖(a)~(g))。在此情況，形成如第7圖所示之頂部接點(top contact)型的TFT。
[實施例] (第1實施例)
使用第1圖(a)及第3圖，說明本發明之第1實施例。根據第3圖(a)~(e)之製程，製作第1圖(a)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第3圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈(spin coat)，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第3圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，將Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第3圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第3圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第3圖(e))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾(crosstalk)之良好的顯示。又，獲得難劣化的顯示器。
(第2實施例)
使用第1圖(b)及第3圖，說明本發明之第2實施例。根據第3圖(a)~(g)之製程，製作第1圖(b)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍將來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第3圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第3圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第3圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第3圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第3圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第3圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第3圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第3實施例)
使用第2圖(b)及第3圖，說明本發明之第3實施例。根據第3圖(a)~(g)之製程，製作第2圖(b)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第3圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第3圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第3圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第3圖(d)。但，半導體圖案6係採用第2圖(a)的形狀)。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第3圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第3圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第3圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第4實施例)
使用第4圖(a)及第6圖，說明本發明之第4實施例。根據第6圖(a)~(e)之製程，製作第4圖(a)所示 的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第6圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第6圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第6圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第6圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第6圖(e))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第5實施例)
使用第4圖(b)及第6圖，說明本發明之第5實施例。根據第6圖(a)~(g)之製程，製作第4圖(b)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第6圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第6圖(b))。又，作為源極4、源極配線4’、汲極5及像素 電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第6圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第6圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第6圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第6圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第6圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第6實施例)
使用第5圖(b)及第6圖，說明本發明之第6實施例。根據第6圖(a)~(g)之製程，製作第5圖(b)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第6圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第6圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第6圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第6圖(d)。但，半導體圖案6係採用第5圖(a)的形狀)。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第6圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第6圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第6圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第7實施例)
使用第7圖(b)及第8圖，說明本發明之第7實施例。根據第8圖(a)~(g)之製程，製作第7圖(b)所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第8圖(a))。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第8圖(b))。又，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第8圖(c))。再者，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第8圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第8圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層 間絕緣膜8(第8圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第8圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。
(第8實施例)
使用第9圖及第3圖，說明本發明之第8實施例。根據第3圖(a)~(g)之製程，製作第9圖所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第3圖(a)。但，閘極2係採用第9圖的形狀)。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第3圖(b))。再者，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第3圖(c))。又，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第3圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第3圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第3圖(f))。又，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第3圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。可是，有閘極、電容間發生短路的情況，而良率差。
(第9實施例)
使用第10圖及第6圖，說明本發明之第9實施例。根據第6圖(a)~(g)之製程，製作第10圖所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’(第6圖(a)。但，閘極2係採用第10圖的形狀)。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3(第6圖(b))。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案(第6圖(c))。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6(第6圖(d))。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’(第6圖(e))。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8(第6圖(f))。再者，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9(第6圖(g))。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅 動波形，藉此，得到無交擾之良好的顯示。又，獲得難劣化的顯示器。可是，有閘極、電容間發生短路的情況，而良率差。
(第1比較例)
使用第12圖，說明第1比較例。根據與第3圖一樣之製程，製作第12圖所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8。再者，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形的情況，發生交擾。藉由將閘極電壓提高至±25V，而不是一般之±20V，消除了交擾。這是由於閘極、汲極間電容大。又，在進行長時間驅動的情況，在汲極5或源極4之角部分12，觀察到了劣化(第15圖)。
(第2比較例)
使用第16圖，說明第2比較例。根據與第3圖一樣之製程，製作第16圖所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8。再者，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形的情況，發生微小之交擾。這是由於源極、像素間電容大。又，耗電量變大。再者，在進行長時間驅動的情況，在汲極5或源極4之角部分12，觀察到了劣化。
(第3比較例)
使用第17圖，說明第3比較例。根據與第3圖一樣之製程，製作第17圖所示的元件。首先，在成為絕緣基板1之PEN上，藉蒸鍍來成膜50nm的Al，再藉 光微影及濕蝕刻形成閘極2、閘極配線2’、電容電極10及電容配線10’。接著，將聚乙烯苯酚溶液進行旋轉塗佈，並以150℃燒成，藉此，形成1μm的聚乙烯苯酚，作為閘極絕緣膜3。又，作為源極4、源極配線4’、汲極5及像素電極7，對Ag墨水進行平版印刷，並以180℃燒成，藉此，形成圖案。再者，對聚噻吩溶液進行柔版印刷，並以100℃燒成，藉此，形成半導體圖案6。
然後，對氟化樹脂進行網版印刷，並以100℃燒成，藉此，形成保護層6’。接著，對環氧樹脂進行網版印刷，並以100℃燒成，藉此，形成層間絕緣膜8。再者，對銀膏進行網版印刷，並以100℃燒成，藉此，形成上部像素電極9。
在依此方式所製作之薄膜電晶體陣列與具有透明電極的PET基板之間夾住電泳體，並施加既定的驅動波形的情況，發生微小之交擾。這是由於源極、像素間電容大。又，耗電量變大。再者，在進行長時間驅動的情況，在汲極5或源極4之角部分12，觀察到了劣化。
至目前為止，就閘極2位於比源極4、汲極5更下層之底閘極構造進行說明，但是亦可將相同的電極形狀作為閘極2，置於比源極4、汲極5更上層之頂閘極構造。但，在此情況，不僅在層間絕緣膜，在閘極絕緣膜亦需要設置開口部。又，上部像素電極為必需，亦需要作成上部像素電極與電容電極不會發生短路(即，作成電容電極不會與閘極絕緣膜之開口部接觸)。
從以上之說明可得知，在本發明，具有以下之效果。第一，可使閘極、源極間電容、源極、像素間電容及閘極、像素間電容變小，而可得到顯示品質良好的薄膜電晶體陣列。又，因為在汲極或源極無電流集中的部分，所以可得到難劣化的薄膜電晶體陣列。再者，可使閘極、電容間之距離變大，而可提供缺陷少的薄膜電晶體陣列。
[產業上之可利用性]
本發明可應用於液晶顯示裝置、電子紙、電致發光顯示裝置等之薄膜電晶體陣列。

Claims (8)

  1. 一種薄膜電晶體陣列，係在絕緣基板上，具有：閘極及與該閘極連接之閘極配線以及電容電極及與該電容電極連接之電容配線、閘極絕緣膜、以及以俯視觀之在與該閘極重疊之區域具有彼此之間隙的源極及汲極，至少在該源極與該汲極之該間隙具有半導體圖案，又具有：與該源極連接之源極配線、與該汲極連接並以俯視觀之與該電容電極重疊的像素電極、及覆蓋該半導體圖案之上的保護層，以俯視觀之，該汲極係一條等寬之線狀，該源極係線狀且與該汲極隔著固定間隔包圍該汲極的鞘狀，該源極配線形成為連接複數個源極之間，而且使該半導體圖案中位於該源極與該汲極之該間隙的部分比在與該閘極配線之延伸方向垂直的方向延長之區域的寬度更細，以俯視觀之，該汲極被拉線成從與該閘極配線之延伸方向平行的方向彎曲成朝向與該源極配線之延伸方向平行的方向，該源極之該鞘狀沿著該汲極之拉線方向成為曲線狀。
  2. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該源極配線係收在該半導體圖案中位在該源極與該汲極之間的部分沿著與該閘極配線之延伸方向垂直的方向延長之區域的內部。
  3. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該汲極之前端為圓形，該源極之鞘狀的前端沿著該汲極 之前端成為曲線狀。
  4. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該半導體圖案係在沿著該源極配線之延伸方向的方向橫亙複數個薄膜電晶體且連續之條帶狀。
  5. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該半導體圖案之邊緣與該汲極及包圍該汲極之源極之鞘狀的開口部前端附近交叉。
  6. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該保護層係在沿著該源極配線之延伸方向的方向橫亙複數個薄膜電晶體且連續之條帶狀。
  7. 如請求項1之薄膜電晶體陣列，其中以俯視觀之，該閘極不是長方形，而是沿著該源極之曲線狀的曲線狀或多角形。
  8. 如請求項1之薄膜電晶體陣列，其中具有：在該像素電極上具有孔之層間絕緣膜；及上部像素電極，係透過該層間絕緣膜之孔與該像素電極連接。
TW103110220A 2013-03-22 2014-03-19 Thin film transistor array TWI631715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013059410A JP6028642B2 (ja) 2013-03-22 2013-03-22 薄膜トランジスタアレイ
JP2013-059410 2013-03-22

Publications (2)

Publication Number Publication Date
TW201448232A TW201448232A (zh) 2014-12-16
TWI631715B true TWI631715B (zh) 2018-08-01

Family

ID=51579690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110220A TWI631715B (zh) 2013-03-22 2014-03-19 Thin film transistor array

Country Status (5)

Country Link
US (1) US10038014B2 (zh)
JP (1) JP6028642B2 (zh)
CN (1) CN105051908B (zh)
TW (1) TWI631715B (zh)
WO (1) WO2014147990A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039725A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
KR102326555B1 (ko) * 2015-04-29 2021-11-17 삼성디스플레이 주식회사 표시장치
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
EP3846225A4 (en) 2018-08-30 2021-10-13 Toppan Printing Co., Ltd. THIN LAYER TRANSISTOR NETWORK
CN111443519B (zh) * 2020-04-23 2021-07-06 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272178A1 (en) * 2004-04-14 2005-12-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211250B2 (ja) 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
KR100903650B1 (ko) * 2002-12-31 2009-06-18 엘지디스플레이 주식회사 액정 표시 장치
JP2005019627A (ja) * 2003-06-25 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR20050014414A (ko) * 2003-07-31 2005-02-07 삼성전자주식회사 다중 도메인 액정 표시 장치
JP4579012B2 (ja) 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2008181907A (ja) * 2007-01-23 2008-08-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
KR101490474B1 (ko) * 2008-05-13 2015-02-05 삼성디스플레이 주식회사 액정 조성물, 이를 사용하는 액정 표시 장치 및 그 제조방법
JP5540491B2 (ja) * 2008-10-23 2014-07-02 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
KR20140062286A (ko) * 2012-11-14 2014-05-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272178A1 (en) * 2004-04-14 2005-12-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
US20160013213A1 (en) 2016-01-14
US10038014B2 (en) 2018-07-31
CN105051908A (zh) 2015-11-11
WO2014147990A1 (ja) 2014-09-25
CN105051908B (zh) 2018-03-02
JP6028642B2 (ja) 2016-11-16
TW201448232A (zh) 2014-12-16
JP2014187093A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
TWI631715B (zh) Thin film transistor array
JP5365007B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US8742423B2 (en) Thin-film transistor array and image display device in which thin-film transistor array is used
JP5990889B2 (ja) 電気泳動ディスプレイ及びその製造方法
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
CN102916051B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP5369367B2 (ja) 薄膜トランジスタおよびその製造方法
JP4887647B2 (ja) 薄膜トランジスタ装置の製造方法
JP2010003723A (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
US9478612B2 (en) Thin film transistor and display device using the same
JP2007134482A (ja) 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
KR20190047365A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP2009157069A (ja) 薄膜トランジスタアレイ及びその製造方法
JP6402713B2 (ja) 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
US20210183902A1 (en) Thin film transistor array
JP6127425B2 (ja) 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
JP5103742B2 (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
TWI617030B (zh) 薄膜電晶體及其製造方法
JP6451054B2 (ja) 薄膜トランジスタアレイ、その製造方法及び画像表示装置
US9209313B2 (en) Thin film transistor array panel having double-layered oxide semiconductor structure and method for manufacturing the same
JP5741134B2 (ja) 電気泳動体表示装置およびその製造方法
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees