[go: up one dir, main page]

TWI629765B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI629765B
TWI629765B TW103139722A TW103139722A TWI629765B TW I629765 B TWI629765 B TW I629765B TW 103139722 A TW103139722 A TW 103139722A TW 103139722 A TW103139722 A TW 103139722A TW I629765 B TWI629765 B TW I629765B
Authority
TW
Taiwan
Prior art keywords
insulating layer
contact
layer
mask pattern
sacrificial
Prior art date
Application number
TW103139722A
Other languages
English (en)
Other versions
TW201547005A (zh
Inventor
Nam Jae Lee
李南宰
Original Assignee
SK Hynix Inc.
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc., 南韓商愛思開海力士有限公司 filed Critical SK Hynix Inc.
Publication of TW201547005A publication Critical patent/TW201547005A/zh
Application granted granted Critical
Publication of TWI629765B publication Critical patent/TWI629765B/zh

Links

Classifications

    • H10W20/069—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10W20/089—
    • H10W20/42—
    • H10W20/43—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置可以包括：層間絕緣層，沿著第一方向層疊且彼此分隔開；字線，形成在所述層間絕緣層之間；犧牲絕緣層，形成在所述層間絕緣層之間使得所述犧牲絕緣層佈置在形成有字線的層。所述半導體裝置還可以包括單元接觸插塞，所述單元接觸插塞中的每個包括沿著所述第一方向穿通所述層間絕緣層和所述犧牲絕緣層中的至少一個的第一柱部，和從所述第一柱部的側壁突出且接觸所述字線中的一個的側壁的第一突出部，其中，所述單元接觸插塞具有不同深度。

Description

半導體裝置及其製造方法
相關申請案之交互參考
本申請要求2014年6月3日提交的申請號為10-2014-0067598的韓國專利申請的優先權，其全部內容通過引用合併於此。
各種實施例通常涉及半導體裝置及其製造方法，並且更具體地涉及包括接觸插塞的半導體裝置及其製造方法。
存在涉及在基板之上層疊記憶體單元以便在半導體裝置內增加整合度的技術建議。層疊在基板之上的記憶體單元可以與導電圖案耦接。導電圖案可以以不同高度佈置在基板之上。為了將電信號獨立施加至以不同高度佈置的導電圖案，接觸插塞可以與導電圖案耦接。可以使導電圖案圖案化以形成臺階式結構，從而打開導電圖案的接觸區域，並且接觸插塞可以與導電圖案的通過臺階式結構所打開的接觸區域耦接。
然而，當使導電圖案圖案化成臺階式結構時，可能出現錯誤。例如，接觸插塞和導電圖案之間可能由於這些錯誤而出現不對準。
根據一個實施例的半導體裝置可以包括沿著第一方向層疊 且彼此分隔開的層間絕緣層、形成在層間絕緣層之間的字線和犧牲絕緣層，所述犧牲絕緣層形成在層間絕緣層之間使得犧牲絕緣層佈置在形成字線的層。該半導體裝置還可以包括單元接觸插塞，所述單元接觸插塞中的每個包括沿著第一方向穿通層間絕緣層和犧牲絕緣層中的至少一個的第一柱部和從第一柱部的側壁突出且接觸字線之一的側壁的第一突出部，其中單元接觸插塞具有不同深度。
根據一個實施例的半導體裝置可以包括沿著第一方向層疊 且彼此分隔開的層間絕緣層，形成在層間絕緣層之間的導電區域以及犧牲絕緣層，所述犧牲絕緣層形成在層間絕緣層之間使得犧牲絕緣層佈置在形成導電區域的層。該半導體裝置還可以包括單元接觸插塞，單元接觸插塞中的每個包括沿著第一方向穿通層間絕緣層和犧牲絕緣層中的至少一個的第一柱部，和從第一柱部的側壁突出且接觸導電區域之一的第一突出部，其中至少兩個接觸插塞具有不同深度。
根據一個實施例的製造半導體裝置的方法可以包括在基板 之上形成層疊體，其中層疊體可以包括層間絕緣層，佈置在彼此相鄰的層間絕緣層之間的導電圖案，以及在佈置導電圖案的層在彼此相鄰的層間絕緣層之間佈置的犧牲絕緣層。製造半導體裝置的方法還可以包括在層疊體之上形成第一接觸遮罩圖案，其中第一接觸遮罩圖案可以包括以具有m列和n行的矩陣格式佈置的第一開孔，其中m和n是大於或等於2的自然數。 製造半導體裝置的方法還可以包括通過將第一接觸遮罩圖案用作蝕刻阻擋部蝕刻層疊體來形成第一接觸孔組以打開犧牲絕緣層之中的目標犧牲絕緣層的頂表面。製造半導體裝置的方法還可以包括：沿著第一開孔的列方向 和行方向通過重複將第一接觸遮罩圖案用作蝕刻阻擋部的蝕刻技術來形成具有不同深度的接觸孔以打開佈置在目標犧牲絕緣層之下的犧牲絕緣層的頂表面；通過蝕刻通過接觸孔所打開的犧牲絕緣層直到導電圖案的側壁暴露為止來形成凹槽；以及形成填充接觸孔和凹槽且耦接至導電圖案的接觸插塞。
101‧‧‧基板
103‧‧‧閘極絕緣層
105D‧‧‧汲極區
105S‧‧‧源極區
107‧‧‧閘極
109‧‧‧下絕緣層
111‧‧‧層間絕緣層
113‧‧‧犧牲絕緣層
125‧‧‧虛設遮罩圖案
127A‧‧‧溝槽
127B‧‧‧凹槽/第一凹槽
127C‧‧‧凹槽/第二凹槽
127D‧‧‧凹槽/第三凹槽
131‧‧‧阻擋遮罩圖案
135A‧‧‧第一狹縫
135B‧‧‧第二狹縫
141‧‧‧掩埋絕緣層/第一掩埋絕緣層
145‧‧‧凹陷遮罩圖案
147‧‧‧第三狹縫
149‧‧‧導電區域
151‧‧‧掩埋絕緣層/第二掩埋絕緣層
153‧‧‧第一接觸遮罩圖案
155‧‧‧光阻圖案
161‧‧‧第一間隙填充層
163‧‧‧第一氣隙
165A‧‧‧第二接觸遮罩圖案
165B‧‧‧第二接觸遮罩圖案
165C‧‧‧第二接觸遮罩圖案
171‧‧‧第二間隙填充層
173‧‧‧第二氣隙
175A‧‧‧第三接觸遮罩圖案
175B‧‧‧第三接觸遮罩圖案
175C‧‧‧第三接觸遮罩圖案
181‧‧‧間隔絕緣層
183‧‧‧間隔遮罩圖案
191‧‧‧凹槽
211‧‧‧層間絕緣層
213‧‧‧犧牲絕緣層
235A‧‧‧第一狹縫
235B‧‧‧第二狹縫
241‧‧‧掩埋絕緣層/第一掩埋絕緣層
251‧‧‧掩埋絕緣層/第二掩埋絕緣層
281‧‧‧間隔絕緣層
1100‧‧‧記憶體系統
1110‧‧‧記憶體控制器
1111‧‧‧SRAM
1112‧‧‧CPU
1113‧‧‧主機介面
1114‧‧‧ECC
1115‧‧‧記憶體介面
1120‧‧‧記憶體裝置
1200‧‧‧計算系統
1210‧‧‧記憶體系統
1211‧‧‧記憶體控制器
1212‧‧‧記憶體裝置
1220‧‧‧CPU
1230‧‧‧RAM
1240‧‧‧用戶介面
1250‧‧‧數據機
A‧‧‧第一柱部
B‧‧‧第一突出部
C‧‧‧第二柱部
D‧‧‧第二突出部
D1‧‧‧第一深度差
D2‧‧‧第二深度差
E‧‧‧第三柱部
F‧‧‧第三突出部
CT[11]至CT[mn]、CTsg、CTg、CTs、CTd‧‧‧接觸插塞
CP[1]至CP[k]‧‧‧導電圖案
WL‧‧‧字線
SL‧‧‧選擇線
DP‧‧‧虛設圖案
T‧‧‧目標犧牲絕緣層
OH[11]至OH[mn]‧‧‧第一開孔
OHsg‧‧‧第二開孔
OHs、OHg、OHd‧‧‧第三開孔
P1‧‧‧第一部
P2‧‧‧第二部
1Hsg、1H[11]至1H[mn]、1Hs、1Hg、1Hd‧‧‧第一接觸孔組
2H[12]至2H[mn]、2Hs、2Hg、2Hd‧‧‧第二接觸孔組
3H[21]至3H[mn]、3Hs、3Hg、3Hd‧‧‧第三接觸孔組
圖1A和圖1B是圖示表示根據一個實施例的半導體裝置的佈局的平面圖；圖2A和圖2B是圖示表示根據一個實施例的半導體裝置的接觸區域的截面圖；圖3是圖示表示根據一個實施例的半導體裝置的週邊區域的截面圖；圖4A至圖17C是圖示表示根據一個實施例的製造半導體裝置的方法的視圖；圖18A和圖18B是圖示表示根據一個實施例的半導體裝置的接觸區域的平面圖和截面圖；圖19和圖20是圖示表示根據實施例的半導體裝置的單元結構的立體圖；圖21是圖示表示根據一個實施例的記憶體系統的配置的視圖；圖22是圖示表示根據一個實施例的計算系統的配置的視圖。
在下文中將參照附圖詳細描述各種實施例，提供了附圖以使得本領域普通技術人員理解實施例的範圍。然而，本實施例可以用不同的方式體現，而不應解釋為局限于本文所闡述的實施例。確切地說，提供了這些實施例使得本公開將透徹且完整。另外，提供了實施例以向本領域技術人員充分傳達本描述的範圍。
各種實施例通常可以涉及接觸插塞的對準得以改善的半導體裝置及其製造方法。
圖1A和圖1B是圖示表示根據一個實施例的半導體裝置的佈局的平面圖。特別地，圖1A和圖1B是圖示表示半導體裝置的接觸區域的平面圖。更具體地，圖1A是圖示在其上形成選擇線的層的平面圖，以及圖1B是圖示在其中形成字線的層的平面圖。
參照圖1A和圖1B，根據一個實施例的半導體裝置可以包括層疊在基板(未示出)之上的水準層。水準層中的每個可以包括導電區域和犧牲區域。水準層中的每個可以佈置在圖2A和圖2B中圖示的層間絕緣層111之間。包括選擇線SL、虛設圖案DP和字線WL的導電圖案可以形成在導電區域中。犧牲絕緣層113(見圖2A)可以形成在犧牲區域中。可以通過第一掩埋絕緣層141來以記憶體區塊為單位分隔水準層。
第一掩埋絕緣層141可以包括具有第一深度的第一部。第一掩埋絕緣層141可以包括具有低於第一深度的第二深度的第二部。第一掩埋絕緣層141的第一部可以形成在第一狹縫135A和第二狹縫135B中。第一狹縫135A可以以記憶體區塊為單位分隔水準層。第二狹縫135B可以穿 通單個記憶體區塊內的水準層。第一掩埋絕緣層141的第一部可以支撐水準層。第一狹縫135A和第二狹縫135B可以同時或基本同時形成。第一掩埋絕緣層141的第二部可以形成為以防止選擇線SL和虛設圖案DP之間的電連接，選擇線SL和虛設圖案DP形成在相同水準層中。第一掩埋絕緣層141的第二部可以形成在從水準層之中的最上水準層延伸至目標水準層的底表面的溝槽127A中。目標水準層可以是在其上佈置選擇線SL和虛設圖案DP的水準層。溝槽127A的深度可以控制成使得溝槽127A可以不穿通字線WL。
選擇線SL和字線WL可以從單元區域(未示出)延伸至接 觸區域。選擇線SL和虛設圖案DP可以佈置在字線WL之上。選擇線SL和虛設圖案DP可以形成在水準層的兩個或更多個中的每個上。佈置在相同水準層上的虛設圖案DP和選擇線SL可以用插設在它們之間的犧牲絕緣層113和第一掩埋絕緣層141彼此分隔開。虛設圖案DP可以具有沿一個方向延伸的線性形狀或基本線性形狀。可以沿著與延伸方向交叉的方向把虛設圖案DP分隔成兩個或更多個圖案。犧牲絕緣層113可以佈置在兩個或更多個虛設圖案DP之間。
字線WL可以包括第一部P1和第二部P2。第一部P1可以 與選擇線SL平行或基本平行。第二部P2可以與虛設圖案DP平行或基本平行。字線WL的第二部P2可以延伸且耦接至第一部P1。字線WL的第二部P2可以具有沿著一個方向延伸的線性形狀或基本線性形狀。字線WL的第二部P2中的兩個或更多個可以沿著與延伸方向交叉的方向佈置。犧牲絕緣層113可以佈置在兩個或更多個第二部P2之間。字線WL可以佈置在兩個 或更多個水準層中的每個上。
選擇線SL、虛設圖案DP和字線WL可以接觸穿通水準層且 延伸至側面部分的第二掩埋絕緣層151的側壁。選擇線SL、虛設圖案DP和字線WL可以與接觸插塞CT[11]至CT[mn]和CTsg中的一個耦接，其中m和n是大於或等於2的自然數。
接觸插塞CT[11]至CT[mn]和CTsg可以包括耦接至字線WL 的單元接觸插塞CT[12]至CT[mn]、耦接至選擇線SL的選擇接觸插塞CTsg以及耦接至虛設圖案DP的虛設接觸插塞CT[11]。選擇接觸插塞CTsg可以穿通佈置在虛設圖案DP和選擇線SL之間的犧牲絕緣層113(見圖2A)。選擇接觸插塞CTsg可以通過第一掩埋絕緣層141與虛設接觸插塞CT[11]絕緣。接觸插塞CT[11]至CT[mn]和CTsg中的每個的底表面可以佈置在在其上形成導電圖案SL、DP或WL以進行接觸的水準層上。
接觸插塞CT[11]至CT[mn]和CTsg可以延伸至在其上形成導 電圖案SL、DP或WL以進行接觸的目標水準層。接觸插塞CT[11]至CT[mn]和CTsg中的每個可以具有沿著圖2A和圖2B中示出的z方向變化的不同橫截面積。接觸插塞CT[11]至CT[mn]和CTsg中的每個可以在佈置導電圖案SL、DP或WL以進行接觸的位置處具有最大橫截面積。虛設接觸插塞CT[11]和單元接觸插塞CT[12]至CT[mn]可以以包括多個列和多個行的矩陣格式佈置。虛設接觸插塞CT[11]可以穿通至少一個犧牲絕緣層113且與虛設圖案DP位置相鄰。單元接觸插塞CT[12]至CT[mn]可以穿通至少一個犧牲絕緣層113且與字線WL的第二部P2相鄰。
圖2A和圖2B是圖示表示根據一個實施例的半導體裝置的 接觸區域的橫截面圖。更具體地，圖2A是沿著圖1A的線I-I’截取的橫截面圖。圖2B是沿著圖1A的線II-II'截取的橫截面圖。在圖2A和圖2B中，未沿線I-I'和II-II'截取的單元接觸插塞由虛線指示。
如在圖2A和圖2B中所示，根據一個實施例的半導體裝置 可以包括層間絕緣層111和導電圖案CP[1]至CP[k]，其中k是大於或等於2的自然數。半導體裝置還可以包括犧牲絕緣層113和接觸插塞CTsg以及CT[11]至CT[mn]。層間絕緣層111可以沿著第一方向(z方向)層疊且彼此分隔開。導電圖案CP[1]至CP[k]和犧牲絕緣層113可以形成在層間絕緣層111之間的空間中。犧牲絕緣層113可以佈置在導電圖案CP[1]至CP[k]被佈置的高度。接觸插塞CTsg和CT[11]至CT[mn]可以分別耦接至導電圖案CP[1]至CP[k]。
導電圖案CP[1]至CP[k]之中的導電圖案的兩個或更多個(例 如自最上導電圖案的CP[k-2]至CP[k])可以是選擇線SL或虛設圖案DP。形成在選擇線SL和虛設圖案DP之下的導電圖案CP[1]至CP[k-3]可以是字線WL。形成在相同層上的選擇線SL和虛設圖案DP可以彼此分隔開。
接觸插塞CT[11]至CT[mn]和CTsg可以包括耦接至字線WL 的單元接觸插塞CT[12]至CT[mn]、耦接至選擇線SL的選擇接觸插塞CTsg以及耦接至虛設圖案DP的虛設接觸插塞CT[11]。如在上面圖1A中所示，虛設接觸插塞CT[11]和單元接觸插塞CT[12]至CT[mn]可以以矩陣格式佈置。虛設接觸插塞CT[11]可以佈置在矩陣的第一列和行中。單元接觸插塞CT[12]至CT[mn]在遠離虛設接觸插塞CT[11]的深度方面可以增加。換言之，單元接觸插塞CT[12]至CT[mn]可以在接觸插塞CT[12]至CT[mn]在位於遠離 虛設接觸插塞CT[11]的深度方面增加。單元接觸插塞CT[12]至CT[mn]可以沿著列方向(x方向)以第一深度差D1順序佈置，且沿著行方向(y方向)以大於第一深度差D1的第二深度差D2順序佈置。
單元接觸插塞CT[12]至CT[mn]中的每個可以包括第一柱部 A。單元接觸插塞CT[12]至CT[mn]中的每個可以包括從第一柱部A的側壁突出的第一突出部B。第一柱部A可以沿著第一方向(z方向)穿通一個或更多個層間絕緣層111和一個或更多個犧牲絕緣層113且延伸至目標字線WL。第一突出部B可以從在其上形成目標字線WL的水準層中的第一柱部A的側壁突出，且接觸目標字線WL的側壁。例如單元接觸插塞CT[12]至CT[mn]的數目可以與層疊的字線WL的數目相同。單元接觸插塞CT[12]至CT[mn]可以具有不同深度且分別耦接至字線WL。
選擇接觸插塞CTsg可以耦接至佈置在水準層中的兩個或更 多個上的選擇線SL。選擇接觸插塞CTsg可以包括沿著第一方向(z方向)延伸的第二柱部C和從第二柱部C的側壁突出的兩個或更多個第二突出部D。第二柱部C可以穿通層間絕緣層111中的一個或更多個和犧牲絕緣層113中的一個或更多個並且延伸至在其上佈置最下選擇線的層，例如，在其上佈置選擇線CP[k-2]的層。第二突出部D可以從在其上形成選擇線SL的層中的第二柱部的側壁突出且接觸選擇線SL的側壁。第二突出部D的數目例如可以與層疊的選擇線SL的數目相同。
虛設接觸插塞CT[11]可以耦接至形成在其上佈置有最下選 擇線的層(例如，在其中佈置選擇線CP[k-2]的層)上的虛設圖案DP。虛設接觸插塞CT[11]可以包括沿著第一方向(z方向)延伸的第三柱部E和從第 三柱部E的側壁突出的第三突出部F。第三柱部E可以穿通一個或更多個層間絕緣層111和一個或更多個犧牲絕緣層113並且延伸至在其上佈置最下選擇線的層(例如，在其中佈置選擇線CP[k-2]的層)。第三突出部F可以從在其上形成目標虛設圖案DP的層中的第三柱部E的側壁突出，並且接觸目標虛設圖案DP的側壁。第三突出部F可以接觸沿著第一方向(z方向)層疊的虛設圖案DP之中的最下虛設圖案的側壁。
虛設接觸插塞CT[11]以及單元接觸插塞CT[12]至CT[mn]中 的每個可以被間隔絕緣層181包圍。為了防止突出部形成在除目標層之外的另一層中，間隔絕緣層181可以僅包圍第一柱部A在第一突出部B之上的側壁或僅包圍第三柱部E在第三突出部F之上的側壁。換言之，第一突出部B或第三突出部F可以不被間隔絕緣層181包圍。
溝槽127A可以穿通層間絕緣層111中的一個或更多個和一 個或更多個犧牲絕緣層113。溝槽127A可以形成在選擇接觸插塞CTsg和虛設接觸插塞CT[11]之間。溝槽127A可以用第一掩埋絕緣層141填充。溝槽127A的深度可以由從彼此交替層疊的層間絕緣層111和犧牲絕緣層113的最上層至在其上佈置最下選擇線的水準層(例如，在其上佈置選擇線CP[k-2]的水準層)的距離控制，使得溝槽127A可以不穿通字線WL。
第一狹縫135A、第二狹縫135B和第三狹縫147可以穿通彼 此交替層疊的層間絕緣層111和犧牲絕緣層113。第一狹縫135A和第二狹縫135B可以用第一掩埋絕緣層141填充。第三狹縫147可以用第二掩埋絕緣層151填充。導電圖案CP[1]至CP[k]可以接觸第二掩埋絕緣層151的側壁並且具有從第二掩埋絕緣層151的側壁延伸的預定寬度。第二狹縫135B可 以形成在相鄰的單元接觸插塞CT[12]至CT[mn]之間以防止單元接觸插塞CT[12]至CT[mn]彼此耦接。
字線WL的下結構可以根據在單元區中形成的單元結構改變。
根據一個實施例，接觸插塞CTsg或CT[11]至CT[mn]中的一個可以包括從柱部A、C或E的側壁突出的突出部B、D或F。突出部B、D或F可以延伸且耦接至目標導電圖案，即，導電圖案CP[1]至CP[k]中的一個的側壁。因而，根據一個實施例，即使當導電圖案CP[1]至CP[k]未形成為具有臺階式結構時，接觸插塞CTsg或CT[11]至CT[mn]中的一個也可以耦接至目標導電圖案，即，導電圖案CP[1]至CP[k]中的一個。根據一個實施例，由於導電圖案CP[1]至CP[k]未必以臺階形式被圖案化，所以可以簡化工藝並且可以增加工藝穩定性。根據一個實施例，可以去除臺階式結構佔據的面積，因此可以減小半導體裝置的尺寸。
圖3是圖示表示根據一個實施例的半導體裝置的週邊區域的截面圖。形成用於驅動記憶體單元的電路的週邊電晶體可以佈置在週邊區域中。為了解釋方便，圖3圖示了週邊區域的在其中形成單個週邊電晶體的部分。
參見圖3，在週邊區域中，從接觸區域和單元區域延伸的層間絕緣層111和犧牲絕緣層113可以交替層疊在基板101之上。週邊電晶體可以佈置在包括層間絕緣層111和犧牲絕緣層113的層疊結構之下。週邊電晶體可以包括形成在基板101之上的閘極107和在閘極107兩側形成在基板101中的源極區105S和汲極區105D，其中閘極絕緣層103插設在基板101 和閘極107之間。下絕緣層109可以形成在層間絕緣層111和犧牲絕緣層113的層疊結構之下。
閘極107、源極區105S和汲極區105D可以分別耦接至週邊 接觸插塞CTg、CTs和CTd，以及從外部設備接收信號。週邊接觸插塞CTg、CTs和CTd可以穿通層間絕緣層111和犧牲絕緣層113並且分別延伸至閘極107、源極區105S和汲極區105D的表面。週邊接觸插塞CTg、CTs和CTd中的每個可以被間隔絕緣層181包圍。在圖2A中圖示的週邊接觸插塞CTg、CTs和CTd中的每個的高於字線WL的頂部可以被第一掩埋絕緣層141包圍。形成在週邊區域中的第一掩埋絕緣層141可以形成在具有與圖2A中圖示的溝槽127A相同深度或基本相同深度的凹槽127B、127C和127D中的每個中。間隔絕緣層181和週邊接觸插塞CTg、CTs和CTd可以穿通形成在凹槽127B、127C和127D中的第一掩埋絕緣層141。
根據一個實施例，彼此交替層疊的層間絕緣層111和犧牲絕 緣層113可以保留在週邊區域中。因此，可以防止臺階式部分形成在週邊區域、單元區域(未示出)和接觸區域之間。結果，根據一個實施例，由於可以不另外執行用於減少由週邊區域、單元區域和接觸區域之間的臺階式部分引起的錯誤的單獨處理，所以可以簡化製造半導體裝置的製程。
圖4A至17C是圖示表示根據一個實施例的製造半導體裝置 的方法的視圖。圖4A、5A、6A、7A、8A、9A、10A、11A、12A、13A和14A是接觸區域的平面圖。圖4B、6B、7B、8B、9B、10B、14B、15A、16A和17A是沿著平面圖的I-I'截取的截面圖。圖5B、6C、7C、11B、12B、13B、14C、15B、16B和17B是沿著平面圖的II-II'截取的截面圖。圖4C、5C、6D、 7D、8C、9C、10C、11C、12C、13C、14D、15C、16C和17C是週邊區域的截面圖。
參見圖4A至圖4C，包括閘極107、源極區105S和汲極區 105D的週邊電晶體可以形成在基板101之上。下面描述形成週邊電晶體的實例。
首先，閘極絕緣層103和至少一個閘極導電層可以層疊在基 板101之上。隨後，可以使閘極導電層圖案化以形成閘極107。隨後，在週邊區域中，可以把雜質注入通過閘極107暴露的半導體基板101中以形成源極區105S和汲極區105D。當週邊電晶體的閘極107形成時，管道閘極可以形成在單元區域(未示出)中。另一方面，在週邊電晶體形成之前，可以通過將雜質注入單元區域中的基板101中來形成單元源極區。形成管道閘極或單元源極區的製程可以根據單元結構來選擇。下面將參照圖19和圖20描述單元結構的各種實施例。
在週邊電晶體形成之後，可以形成下絕緣層109以覆蓋週邊 電晶體。可以使下絕緣層109的表面平坦化。
隨後，層間絕緣層111和犧牲絕緣層113可以交替層疊在下絕緣層109之上。要層疊的層間絕緣層111的數目和犧牲絕緣層113的數目可以變化。犧牲絕緣層113可以形成在其上形成有導電圖案的水準層上。犧牲絕緣層113可以由與層間絕緣層111不同的材料形成。更具體地，犧牲絕緣層113可以包括相對於層間絕緣層111具有蝕刻選擇性的材料。例如，層間絕緣層111可以包括氧化層，則犧牲絕緣層113可以包括相對於氧化層具有蝕刻選擇性的氮化層。層間絕緣層111和犧牲絕緣層113的厚度可以變 化。例如，在其中佈置選擇線的犧牲絕緣層的厚度可以大於在其中佈置字線的犧牲絕緣層的厚度。另外，在其間佈置有插設的選擇線的層間絕緣層的厚度可以大於其餘層間絕緣層的厚度。
虛設遮罩圖案125可以形成在包括層間絕緣層111和犧牲絕 緣層113的層疊結構之上以打開在其中形成溝槽127A和第一凹槽127B、第二凹槽127C和第三凹槽127D的區域。虛設遮罩圖案125可以是光阻圖案。
隨後，可以將虛設遮罩圖案125用作蝕刻阻擋部來蝕刻層間 絕緣層111和犧牲絕緣層113直到去除了犧牲絕緣層113之中的目標犧牲絕緣層T為止。結果，溝槽127A可以形成在接觸區域中，而第一凹槽127B至第三凹槽127D可以形成在週邊區域中。目標犧牲絕緣層T可以佈置在犧牲絕緣層113之中的最上犧牲絕緣層之下。目標犧牲絕緣層T的位置可以根據要層疊的選擇線的數目改變。例如，當層疊三個選擇線時，目標犧牲絕緣層T可以是自層疊犧牲絕緣層113的頂部的第三層。可以控制形成溝槽127A以及第一凹槽127B至第三凹槽127D的蝕刻製程，使得可以去除目標犧牲絕緣層T，而可以不去除目標犧牲絕緣層T之下的犧牲絕緣層。
儘管在圖4A至圖4C中未示出，但是在虛設遮罩圖案125 形成之前，可以在單元區域中形成通道層，使得通道層可以穿通層間絕緣層111和犧牲絕緣層113。下面參照圖19和圖20描述通道層。
現在參見圖5A至圖5C，在虛設遮罩圖案125去除之後，可 以形成阻擋遮罩圖案131以打開在其中形成第一狹縫135A和第二狹縫135B的區域。阻擋遮罩圖案131可以是光阻圖案。
隨後，可以使用阻擋遮罩圖案131以作為蝕刻阻擋部蝕刻層 間絕緣層111和犧牲絕緣層113。結果，可以形成穿通層間絕緣層111和犧牲絕緣層113的第一狹縫135A和第二狹縫135B。第一狹縫135A可以將層間絕緣層111和犧牲絕緣層113以記憶體區塊為單位進行分隔。第二狹縫135B可以在由第一狹縫135A分成的區域中彼此分隔開。第一狹縫135A和第二狹縫135B的形狀和佈置可以變化。
參見圖6A至圖6D，在阻擋遮罩圖案131去除之後，第一狹 縫135A和第二狹縫135B可以用第一掩埋絕緣層141填充。溝槽127A以及第一凹槽127B至第三凹槽127D可以用第一掩埋絕緣層141填充。第一掩埋絕緣層141可以包括氧化層。
隨後，凹陷遮罩圖案145可以形成在第一掩埋絕緣層141之 上以打開在其中形成第三狹縫147的區域。凹陷遮罩圖案145可以是光阻圖案。
隨後，可以使用凹陷遮罩圖案145以作為蝕刻阻擋部來蝕刻 層間絕緣層111和犧牲絕緣層113。結果，可以形成穿通層間絕緣層111和犧牲絕緣層113的第三狹縫147。第三狹縫147可以形成在接觸區域和單元區域(未示出)中。
隨後，可以選擇性地蝕刻通過第三狹縫147暴露的犧牲絕緣 層113以打開導電區域149。導電區域149可以在層間絕緣層111之間的空間中被打開。
現在參見圖7A至圖7D，導電區域149可以用導電圖案CP[1] 至CP[k]填充，其中k是大於或等於2的自然數。可以通過用導電層填充導電區域149(見圖6C)且從第三狹縫147(見圖6A)去除導電層的各部分 來形成導電圖案CP[1]至CP[k]，使得可以把導電層分隔成導電圖案CP[1]至CP[k]。導電層可以包括多晶矽、金屬層和金屬矽化層中的至少一個。例如，金屬層可以包括具有比多晶矽低的電阻的金屬，諸如鎢。
在導電層形成之前，還可以在導電區域149中的每個的表面 上形成阻擋金屬層(未示出)(見圖6C)。阻擋金屬層的形成在導電區域149中的每個的外部的部分可以通過蝕刻製程去除。
在導電層或阻擋金屬層形成之前，可以在導電區域149中的 每個的表面上形成多層膜(未示出)。多層膜可以包括隧道絕緣層、資料儲存層和阻擋絕緣層中的至少一個。隧道絕緣層例如可以包括氧化矽層。資料儲存層可以包括能夠儲存電荷的材料層。例如，資料儲存層可以包括多晶矽層或氮化矽層。阻擋絕緣層可以包括氧化矽層和具有比氧化矽層高的介電常數的高介電層中的至少一個。例如，Al2O3層可以用作高介電層。多層膜的形成在導電區域149中的每個的外部的部分可以通過蝕刻製程去除。
在導電圖案CP[1]至CP[k]形成之後，可以使用第二掩埋絕緣層151填充第三狹縫147(見圖6A)。第二掩埋絕緣層151可以包括氧化層。
包括第一開孔OH[11]至OH[mn]、第二開孔OHsg和第三開孔OHs、OHg和OHd的第一接觸遮罩圖案153可以形成在第二掩埋絕緣層151上。第一接觸遮罩圖案153可以包括相對於層間絕緣層111和犧牲絕緣層113具有蝕刻選擇性的材料。例如，第一接觸遮罩圖案153可以包括多晶矽或TiN。可以通過順序地形成第一接觸遮罩層和光阻圖案155，然後通過將光阻圖案155用作蝕刻阻擋部來蝕刻第一接觸遮罩層來形成第一接觸遮罩圖案153。第一開孔OH[11]至OH[mn]可以打開在其中可以形成單元接觸 插塞的區域。在其中形成選擇接觸插塞的區域可以通過第二開孔OHsg打開。在其中形成週邊接觸插塞的區域可以通過第三開孔OHs、OHg和OHd打開。第一開孔OH[11]至OH[mn]可以以具有m列和n行的矩陣格式佈置，其中m和n是大於或等於2的自然數。第一接觸遮罩圖案153的佈局可以限定成使得溝槽127A(也見圖1A)可以在第二開孔OHsg和第一開孔OH[11]至OH[mn]之間對準。
隨後，可以通過將包括第一開孔OH[11]至OH[mn]、第二開 孔OHsg和第三開孔OHs、OHg和OHd的第一接觸遮罩圖案153用作蝕刻阻擋部來蝕刻層間絕緣層111和犧牲絕緣層113的各部分直到目標犧牲絕緣層T的頂表面暴露在接觸區域中為止。結果，可以形成第一接觸孔組(1Hsg、1H[11]至1H[mn]、1Hs、1Hg和1Hd)。第一接觸孔組可以包括選擇接觸孔1Hsg、虛設接觸孔1H[11]、第一初步單元接觸孔H[12]至1H[mn]以及第一初步週邊接觸孔1Hs、1Hg和1Hd。可以用在它們之間插設的溝槽127A使選擇接觸孔1Hsg與虛設接觸孔1H[11]和第一初步單元接觸孔1H[12]至1H[mn]分隔開。可以以具有m列和n行的矩陣的形式佈置虛設接觸孔1H[11]和第一初步單元接觸孔1H[12]至1H[mn]。虛設接觸孔1H[11]可以佈置在矩陣的第一列和行中。第一初步週邊接觸孔1Hs、1Hg和1Hd可以穿通形成在第一凹槽127B至第三凹槽127D中的第一掩埋絕緣層141和層間絕緣層111與犧牲絕緣層113的位於第一掩埋絕緣層141之下的部分。由於第一初步週邊接觸孔1Hs、1Hg和1Hd佈置在形成在先前製程中的第一凹槽127B至第三凹槽127D中，所以第一初步週邊接觸孔1Hs、1Hg和1Hd可以比選擇接觸孔1Hsg、虛設接觸孔1H[11]和第一初步單元接觸孔1H[12]至1H[mn]深。因 此，犧牲絕緣層的佈置在目標犧牲絕緣層T之下的頂表面可以通過第一初步週邊接觸孔1Hs、1Hg和1Hd打開。
現在參見圖8A至圖8C，在光阻圖案155去除之後(見圖 7B)，可以在第一接觸遮罩圖案153之上形成具有第一形狀的第二接觸遮罩圖案165A。具有第一形狀的第二接觸遮罩圖案165A可以是光阻圖案。
在具有第一形狀的第二接觸遮罩圖案165A形成之前，還可 以形成第一間隙填充層161。第一間隙填充層161可以形成在第二接觸遮罩圖案165A之下。第一間隙填充層161可以包括具有不良臺階覆蓋特性的材料層，因此可以在第一開孔OH[11]至OH[mn]、第二開孔OHsg、第三開孔OHs、OHg和OHd以及第一接觸孔組(1Hsg、1H[11]至1H[mn]、1Hs、1Hg和1Hd)中形成第一氣隙163(或填充有除了空氣之外的氣體的空隙，或填充有包括空氣在內的氣體的空隙或內部毫無任何氣體的空隙)。例如，第一間隙填充層161例如可以包括無定形碳層或樹脂。當在第一間隙填充層161中形成了第一氣隙163時，第一開孔OH[11]至OH[mn]、第二開孔OHsg以及第三開孔OHs、OHg和OHd可以在隨後的蝕刻製程期間更容易打開。然而，第一開孔OH[11]至OH[mn]、第二開孔OHsg、第三開孔OHs、OHg和OHd以及第一接觸孔組(1Hsg、1H[11]至1H[mn]、1Hs、1Hg和1Hd)可以用第一間隙填充層161完全填充或基本完全填充，使得可以在第一間隙填充層161中不形成氣隙或其他空隙(即填充有除了空氣之外的氣體的空隙，或填充有包括空氣在內的氣體的空隙或內部毫無任何氣體的空隙)。
可以使具有第一形狀的第二接觸遮罩圖案165A圖案化成打 開第一開孔OH[11]至OH[mn]之中的第n行中的第一開孔OH[1n]至 OH[mn]，並且阻擋第一行至第(n-1)行中的第一開孔OH[11]至OH[m(n-1)]。另外，可以使具有第一形狀的第二接觸遮罩圖案165A圖案化成阻擋第二開孔Ohsg並且打開第三開孔OHs、OHg和OHd。
現在參見圖9A至圖9C，可以通過將具有第一形狀的第二接觸遮罩圖案165A(見圖8B)用作蝕刻阻擋部來蝕刻通過第n行中的第一開孔OH[1n]至OH[mn]暴露的第一間隙填充層161、目標犧牲絕緣層T和層間絕緣層111之中的目標犧牲絕緣層T之下的層間絕緣層。在週邊區域中，可以蝕刻通過第三開孔OHs、OHg和OHd暴露的第一間隙填充層161(見圖8C)、單個層間絕緣層和單個犧牲絕緣層。
隨後，可以蝕刻具有第一形狀的第二接觸遮罩圖案165A以形成具有第二形狀的第二接觸遮罩圖案165B，從而進一步打開第(n-1)行中的第一開孔OH[1(n-1)]至OH[m(n-1)]。具有第二形狀的第二接觸遮罩圖案165B可以打開第n行中的第一開孔OH[1n]至OH[mn]和第(n-1)行中的第一開孔OH[1(n-1)]至OH[m(n-1)])並且阻擋第一開孔OH[11]至OH[m(n-2)]。另外，具有第二形狀的第二接觸遮罩圖案165B可以阻擋第二開孔Ohsg並且打開第三開孔OHs、OHg和OHd。
現在參見圖10A至圖10C，可以通過把具有第二形狀的第二接觸遮罩圖案165B(見圖9B)用作蝕刻阻擋部來蝕刻通過第n行中的第一開孔OH[1n]至OH[mn]、第(n-1)行中的第一開孔(OH[1(n-1)]至OH[m(n-1)])和第三開孔OHs、OHg和OHd暴露的第一間隙填充層161、單個犧牲絕緣層和單個層間絕緣層。
隨後，可以重複通過將具有比第二接觸遮罩圖案165B小的 尺寸的第二接觸遮罩圖案165C用作蝕刻阻擋部的犧牲絕緣層和層間絕緣層的蝕刻製程直到第二接觸孔組(2H[12]至2H[mn]、2Hs、2Hg和2Hd)形成為止。
換言之，可以重複通過將第二接觸遮罩圖案165A、165B或 165C用作蝕刻阻擋部的犧牲絕緣層和層間絕緣層的蝕刻製程(n-1)次直到第二接觸孔組(2H[12]至2H[mn]、2Hs、2Hg和2Hd)形成為止。在每次執行犧牲絕緣層和層間絕緣層的蝕刻製程之前可以執行減小第二接觸遮罩圖案165A或165B的尺寸的蝕刻製程。可以執行用於減小第二接觸遮罩圖案165A或165B的尺寸的蝕刻製程以打開第一開孔OH[11]至OH[mn]的另一行。
第二接觸孔組可以包括第二初步單元接觸孔2H[22]至 2H[mn]、第二初步週邊接觸孔2Hs、2Hg和2Hd以及第一列中的單元接觸孔2H[12]至2H[1n]。第一列中的單元接觸孔2H[12]至2H[1n]可以打開犧牲絕緣層113之中的自目標犧牲絕緣層T向下一層的犧牲絕緣層至自目標犧牲絕緣層T的第n犧牲絕緣層的犧牲絕緣層。換言之，第一列中的單元接觸孔2H[12]至2H[1n]可以打開目標犧牲絕緣層T之下的(n-1)個犧牲絕緣層。 佈置在與第一列中的單元接觸孔2H[12]至2H[1n]相同的行中的第二初步單元接觸孔2H[21]至2H[mn]可以具有與第一列中的單元接觸孔2H[12]至2H[1n]相同的高度。第二初步週邊接觸孔2Hs、2Hg和2Hd可以比第二初步單元接觸孔2H[22]至2H[mn]和第一列中的單元接觸孔2H[12]至2H[1n]深。
在第二接觸孔組(2H[12]至2H[mn]、2Hs、2Hg和2Hd)形成時， 上面參照圖7A至圖7D描述的選擇接觸孔1Hsg、虛設接觸孔1H[11]以及第一行中的第一初步單元接觸孔1H[21]至1H[m1]的高度可以保持。
現在參見圖11A至圖11C，在第二接觸遮罩圖案165C(見 圖10B)和第一間隙填充層161(見圖10B)去除之後，可以在第一接觸遮罩圖案153之上形成具有第一形狀的第三接觸遮罩圖案175A。具有第一形狀的第三接觸遮罩圖案175A可以是光阻圖案。
在具有第一形狀的第三接觸遮罩圖案175A形成之前，還可 以形成第二間隙填充層171。第二間隙填充層171可以形成在第三接觸遮罩圖案175A之下。第二間隙填充層171可以包括具有不良臺階覆蓋特性的材料層，因此在第一開孔OH[11]至OH[mn]、第二開孔OHsg(見圖10B)和第三開孔OHs、OHg和OHd以及形成在其下的接觸孔1Hsg、1H[11]至1H[m1]、2H[12]至2H[mn]、2Hs、2Hg和2Hd中可以形成第二氣隙173(或填充有除了空氣之外的氣體的空隙，或填充有包括空氣在內的氣體的空隙或內部毫無任何氣體的空隙)。例如，第二間隙填充層171例如可以包括無定形碳層或樹脂。當第二氣隙173形成在第二間隙填充層171中時，第一開孔OH[11]至OH[mn]、第二開孔OHsg以及第三開孔OHs、OHg和OHd可以在隨後蝕刻製程中更容易打開。然而，第一開孔OH[11]至OH[mn]、第二開孔OHsg以及第三開孔OHs、OHg和OHd以及形成在其下的接觸孔1Hsg、1H[11]至1H[m1]、2H[12]至2H[mn]、2Hs、2Hg和2Hd可以用第二間隙填充層171完全填充或基本完全填充，以便不在其中形成氣隙或其他空隙(即，填充有除了空氣之外的氣體的空隙，或填充有包括空氣在內的氣體的空隙或內部毫無任何氣體的空隙)。
可以使具有第一形狀的第三接觸遮罩圖案175A圖案化成打 開第一開孔OH[11]至OH[mn]之中的第m列中的第一開孔OH[m1]至OH[mn]，並且阻擋在其餘的第一列至第(m-1)列中的第一開孔OH[11]至 OH[(m-1)n]。另外，第一形狀第三接觸遮罩圖案175A可以阻擋第二開孔OHsg並且打開第三開孔OHs、OHg和OHd。
現在參見圖12A至圖12C，可以通過將具有第一形狀的第二 接觸遮罩圖案175B用作蝕刻阻擋部來蝕刻通過第m列中的第一開孔OH[m1]至OH[mn]暴露的第二間隙填充層171、m個層間絕緣層和m個犧牲絕緣層。 可以蝕刻通過第三開孔OHs、OHg和OHd暴露的第二間隙填充層171、週邊區域中的m個層間絕緣層和m個犧牲絕緣層。
隨後，可以通過蝕刻具有第一形狀的第三接觸遮罩圖案 175A形成第二形狀第三接觸遮罩圖案175B，因此可以進一步打開第(m-1)列中的第一開孔OH[(m-1)1]至OH[(m-1)n]。可以使具有第二形狀的第三接觸遮罩圖案175B圖案化成打開第m列中的第一開孔OH[m1]至OH[mn]和第(m-1)列中的第一開孔OH[(m-1)1]至OH[(m-1)n]並且阻擋其餘的第一開孔OH[11]至OH[(m-2)n。另外，具有第二形狀的第三接觸遮罩圖案175B可以阻擋第二開孔OHsg並且打開第三開孔OHs、OHg和OHd。
現在參見圖13A至圖13C，可以通過將具有第二形狀的第三 接觸遮罩圖案175B(見圖12B)用作蝕刻阻擋部來蝕刻通過第m列中的第一開孔OH[m1]至OH[mn]、第(m-1)列中的第一開孔OH[(m-1)1]至OH[(m-1)n]和第三開孔OHs、OHg和OHd暴露的第二間隙填充層171、m個犧牲絕緣層和m個層間絕緣層。
可以通過將具有比第二接觸遮罩圖案175B小的尺寸的第三 接觸遮罩圖案175C用作蝕刻阻擋部來重複犧牲絕緣層和層間絕緣層的蝕刻製程直到犧牲絕緣層113之中的最下犧牲絕緣層暴露為止。結果，可以形 成第三接觸孔組(3H[21]至3H[mn]、3Hs、3Hg和3Hd)。
換言之，可以重複通過將第三接觸遮罩圖案175A、175B或 175C用作蝕刻阻擋部的犧牲絕緣層和層間絕緣層的蝕刻製程(m-1)次直到犧牲絕緣層113之中的最下犧牲絕緣層暴露為止。在每次執行犧牲絕緣層和層間絕緣層的蝕刻製程之前，可以執行減少第三接觸遮罩圖案175A或175B的尺寸的蝕刻製程。可以執行減少第三接觸遮罩圖案175A或175B的尺寸的蝕刻製程以打開第一開孔OH[11]至OH[mn]的另一列。
第三接觸孔組可以包括第二列至第m列中的單元接觸孔 3H[21]至3H[mn]和具有不同高度的週邊接觸孔3Hs、3Hg和3Hd。第二列至第m列中的單元接觸孔3H[21]至3H[mn]可以具有比第一列中的單元接觸孔2H[12]至2H[1n]大的深度並且具有不同的高度。單元接觸孔2H[12]至2H[1n]和3H[21]至3H[mn]可以具有不同的高度並且分別打開犧牲絕緣層113。週邊接觸孔3Hs、3Hg和3Hd可以比單元接觸孔2H[12]至2H[1n]和3H[21]至3H[mn]深並且分別打開週邊電晶體的源極區105S、閘極107和汲極區105D。
在第三接觸孔組(3H[21]至3H[mn]、3Hs、3Hg和3Hd)形成時， 上面參照圖7A至圖7D描述的選擇接觸孔1Hsg和虛設接觸孔1H[11]的高度和上面參照圖10A至圖10C描述的單元接觸孔2H[12]至2H[1n]的高度可以保持。
如上所述，根據一個實施例，可以通過將包括開孔OHsg、 OH[11]至OH[mn]、OHs、OHg和OHd的第一接觸遮罩153用作蝕刻阻擋部來形成第一接觸孔組。隨後，在第一接觸遮罩153保持時，可以沿列和行方向重複層間絕緣層111和犧牲絕緣層113的蝕刻製程，因此可以形成具有 不同高度的接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd。根據一個實施例，由於當第一接觸遮罩153未去除時重複層間絕緣層111和犧牲絕緣層113的蝕刻製程，所以接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd可以在由開孔OHsg、OH[11]至OH[mn]、OHs、OHg和OHd限定的區域中對準。因此，根據一個實施例，可以防止接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd的未對準。
現在參見圖14A至圖14D，可以去除其餘的第三接觸遮罩圖 案175C(見圖13B)和其餘的第二間隙填充層171。隨後，接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd可以使用保護層(未示出)填充，並且可以執行回蝕製程直到第一接觸遮罩圖案153(見圖13B)去除為止。在第一接觸遮罩圖案153去除之後可以去除保護層。保護層例如可以包括用作防反射塗層(BARC)的底部的光阻材料或有機材料。形成保護層的製程可以略過。
隨後，可以在接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21] 至3H[mn]、3Hs、3Hg和3Hd的側壁上形成間隔絕緣層181。間隔絕緣層181可以由與犧牲絕緣層113不同的材料形成，例如氧化層。可以通過下面來形成間隔絕緣層181：在接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd的表面上形成絕緣層並且蝕刻該絕緣層使得犧牲絕緣層113、源極區105S、閘極107和汲極區105D可以通過接觸孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd的底表面打開。
隨後，可以形成間隔遮罩圖案183以打開選擇接觸孔1Hsg 並且阻擋虛設接觸孔1H[11]、單元接觸孔2H[12]至2H[1n]和3H[21]至3H[mn]以及週邊接觸孔3Hs、3Hg和3Hd。間隔遮罩圖案183可以是光阻圖案。
現在參見圖15A至圖15C，可以通過將間隔遮罩圖案183(見 圖14B)用作蝕刻阻擋部來去除形成在選擇接觸孔1Hsg的側壁上的間隔絕緣層181。在選擇接觸孔1Hsg的側壁上的間隔絕緣層181去除之後，可以去除間隔遮罩圖案183。結果，自最上犧牲絕緣層至目標犧牲絕緣層T的犧牲絕緣層113可以通過選擇接觸孔1Hsg暴露。
形成在虛設接觸孔1H[11]、單元接觸孔2H[12]至2H[1n]和 3H[21]至3H[mn]以及週邊接觸孔3Hs、3Hg和3Hd的側壁上的間隔絕緣層181可以保持。虛設接觸孔1H[11]以及單元接觸孔2H[12]至2H[1n]和3H[21]至3H[mn]中的每個可以打開與其對應的單個犧牲絕緣層。
現在參見圖16A至圖16C，可以選擇性地蝕刻通過接觸孔 1Hsg、1H[11]、2H[12]至2H[1n]和3H[21]至3H[mn]打開的犧牲絕緣層113直到導電圖案CP[1]至CP[k]的側壁暴露為止，因此可以形成凹槽191。形成在凹槽127A、第一狹縫135A和第二狹縫135B中的第一掩埋絕緣層141可以起到蝕刻停止層的作用。當犧牲絕緣層113包括例如氮化層時，可以使用例如磷酸來選擇性地蝕刻犧牲絕緣層113。
當如參照圖7A至圖7D描述的導電圖案CP[1]至CP[k]的側 壁被多層膜(未示出)包圍時，在凹槽191形成之後可以執行蝕刻製程以去除包圍導電圖案CP[1]至CP[k]的多層膜。可以通過使用例如包括硫酸、含氧水和去離子水(DI)的清潔液來去除多層膜。
打開導電圖案CP[1]至CP[k]之中用作選擇線SL的導電圖案 的兩個或更多層(例如CP[k-2]至CP[k])的凹槽191中的兩個或更多個可以與選擇接觸孔1Hsg耦接。耦接至選擇接觸孔1Hsg的凹槽191之中的最下凹槽和耦接至虛設接觸孔1H[11]的底表面的凹槽191可以形成在相同層中。在選擇線SL之下的導電圖案CP[1]至CP[k-3]可以通過連接至單元接觸孔2H[12]至2H[1n]和3H[21]至3H[mn]的凹槽191打開。單個凹槽可以連接至單個單元接觸孔。
現在參見圖17A至圖17C，在凹槽191(見圖16B)和接觸 孔1Hsg、1H[11]、2H[12]至2H[1n]、3H[21]至3H[mn]、3Hs、3Hg和3Hd用導電材料填充之後，可以使導電材料的表面平坦化直到層間絕緣層111之中的最上層間絕緣層暴露為止，因此形成了接觸插塞CTsg、CT[11]至CT[mn]、CTs、CTg和CTd。除了其他材料之外，還可以使用多晶矽層、金屬層和金屬矽化層中的一個作為導電材料。除了其他材料之外，還可以使用具有比多晶矽低的電阻的鎢作為金屬層。當把金屬層形成為導電材料時，在形成金屬層之前，還可以進一步形成具有包括阻擋金屬層、Ti層和TiN層的層疊結構的擴散阻擋層。
接觸插塞可以包括選擇接觸插塞CTsg、虛設接觸插塞CT[11]、單元接觸插塞CT[12]至CT[mn]和週邊接觸插塞CTs、CTg和CTd。選擇接觸插塞CTsg通常可以耦接至導電圖案CP[1]至CP[k]之中的用作選擇線SL的導電圖案中的兩個或更多個，例如CP[k-2]至CP[k]。虛設接觸孔CT[11]可以耦接至與用作選擇線SL的導電圖案CP[k-2]至CP[k]之中的最下導電圖案相同的層中的導電圖案CP[k-2]。單元接觸插塞CT[12]至CT[mn]可以耦接至選擇線SL之下的導電圖案CP[1]至CP[k-3]。週邊接觸插塞CTs、 CTg和CTd可以分別耦接至週邊電晶體的源極區105S、閘極107和汲極區105D。
根據一個實施例，通過選擇性地蝕刻通過具有不同深度的接 觸孔1Hsg、1H[11]、2H[12]至2H[1n]和3H[21]至3H[mn]暴露的犧牲絕緣層113，可以使凹槽191與導電圖案CP[1]至CP[k]的側壁無誤地自動對準。接觸插塞CTsg和CT[11]至CT[mn]可以包括填充與導電圖案CP[1]至CP[k]側壁自動對準的凹槽191的突出部。因此，接觸插塞CTsg和CT[11]至CT[mn]的突出部可以與導電圖案CP[1]至CP[k]的側壁無對準錯誤地自動對準。
如上所述，根據一個實施例，由於執行了這些製程使得接觸 插塞CTsg和CT[11]至CT[mn]可以與導電圖案CP[1]至CP[k]的側壁自動對準，所以可以改善接觸插塞CTsg和CT[11]至CT[mn]的對準。
圖18A和圖18B是圖示表示根據一個實施例的半導體裝置 的接觸區域的平面圖和截面圖。更具體地，圖18A是圖示表示接觸區域的平面圖，以及圖18B是沿著圖18A的線III-III'截取的截面圖。特別地，圖18A是圖示在其上佈置最上導電圖案的水準層的平面圖。
參見圖18A和圖18B，半導體裝置可以包括層疊在基板(未 示出)之上且具有導電區域、犧牲區域的水準層。水準層中的每個可以佈置在層間絕緣層211之間。導電圖案CP'[1]至CP'[k]可以形成在導電區域中，其中k是大於或等於2的自然數。犧牲絕緣層213可以形成在犧牲區域中。 可以通過第一掩埋絕緣層241以記憶體區塊為單位來分隔水準層。
第一掩埋絕緣層241可以形成在第一狹縫235A和多個第二狹縫235B中，所述第一狹縫235A以記憶體區塊為單位分隔水準層，所述 多個第二狹縫235B穿通單個記憶體區塊中的水準層。第一掩埋絕緣層241可以支撐水準層。
導電圖案CP’[1]至CP’[k]可以從單元區域(未示出)延伸至接觸區域。導電圖案CP’[1]至CP’[k]可以包括字線和至少一個選擇線。選擇線可以形成在字線之上。
字線和選擇線中的每個可以包括第一部P1’和從第一部P1’延伸的第二部P2’。第一部P1’和第二部P2’可以沿著彼此交叉的方向延伸。第二部P2’中的兩個或更多個可以沿著與延伸方向交叉的方向佈置。犧牲絕緣層213可以佈置在相同水準層中的兩個或更多個第二部P2’之間。
導電圖案CP’[1]至CP’[k]可以接觸穿通水準層和層間絕緣層211的第二掩埋絕緣層251的側壁並且延伸至側面。導電圖案CP’[1]至CP’[k]可以分別耦接至接觸插塞CT'[11]至CT'[mn]，其中m和n是大於或等於2的自然數。
接觸插塞CT'[11]至CT'[mn]可以包括分別耦接至選擇線且具有不同深度的選擇接觸插塞和分別耦接至字線且具有不同深度的單元接觸插塞。例如，當選擇線佈置在導電圖案CP’[1]至CP’[k]之中的最上導電圖案CP'[k]和兩個下導電圖案CP'[k-1]和CP'[k-2]時，配置為選擇線的導電圖案CP’[k-2]至CP’[k]可以分別耦接至選擇接觸插塞CT’[11]至CT’[13]。另外，配置為字線的導電圖案CP’[1]至CP’[k-3]可以分別耦接至單元接觸插塞CT’[14]至CT’[mn]。配置為字線的導電圖案CP’[1]至CP’[k-3]的下結構可以根據形成在單元區域中的單元結構變化。
接觸插塞CT'[11]至CT'[mn]中的每個的不同截面面積可以沿 著接觸插塞的長度變化。接觸插塞CT'[11]至CT'[mn]可以分別在佈置目標導電圖案CP’[1]至CP’[k]的深度具有最大截面面積。接觸插塞CT'[11]至CT'[mn]可以以包括多個列和多個行的矩陣格式佈置。接觸插塞CT'[11]至CT'[mn]可以沿著行方向以第一深度差以及沿著行方向以大於第一深度差的第二深度差順序佈置。
接觸插塞CT'[11]至CT'[mn]中的每個可以包括柱部和從柱部 的側壁突出的突出部。柱部可以穿通層間絕緣層211和犧牲絕緣層213且延伸至在其中有目標導電圖案，即導電圖案CP'[1]至CP'[k]中的一個的層。突出部可以從柱部的側壁突出且接觸目標導電圖案，即導電圖案CP'[1]至CP'[k]中的一個的側壁。接觸插塞CT'[11]至CT'[mn]中的每個可以被間隔絕緣層281包圍。間隔絕緣層281可以包圍接觸插塞CT'[11]至CT'[mn]中的每個的除了其突出部之外的柱部。間隔絕緣層281可以包圍單元接觸插塞CT’[14]至CT’[mn]的第一柱部和選擇接觸插塞CT’[11]至CT’[13]的第二柱部。
可以通過上面參照圖4A至圖17C描述的製造方法來形成圖 18A和圖18B中圖示的半導體裝置。然而，由於在圖18A和圖18B中所示的半導體裝置中的選擇接觸插塞可以分別耦接至選擇線，所以可以不執行上面參照圖4A至圖17C描述的製程之中的形成溝槽的製程和去除間隔絕緣層的製程。
圖19和圖20是圖示表示根據各種實施例的半導體裝置的單 元結構的立體圖。
以下參照圖19描述在記憶體單元沿著U形狀的通道層CH 佈置以形成三維記憶字串的實例。
如圖19中所示，單元結構可以包括管道閘極PG、字線WL_D 和WL_S，層疊在基板SUB之上的至少一個源極選擇線SSL和至少一個汲極選擇線DSL。單元結構可以包括U形狀的通道層CH或基本U形狀的通道層CH。包括隧道絕緣層、資料儲存層和阻擋絕緣層的多層膜(未示出)可以形成在通道層CH與字線WL_D和WL_S之間。字線WL_D和WL_S、源極選擇線SSL和汲極選擇線DSL可以是耦接至參照圖1A至圖18B描述的且形成在單元區域中的導電圖案耦接的圖案。
通道層CH可以包括管道通道層P_CH以及從管道通道層 P_CH突出的源極側通道層S_CH和汲極側通道層D_CH。參照圖19，它被描述為一對源極側通道層S_CH和汲極側通道層D_CH耦接至管道通道層P_CH的實例。然而，根據記憶字串的形狀，兩個或更多個源極側通道層S_CH可以耦接至管道通道層P_CH，以及兩個或更多個汲極側通道層D_CH可以耦接至管道通道層P_CH。
源極側通道層S_CH可以穿通源極側字線WL_S和源極選擇 線SSL。汲極側通道層D_CH可以穿通汲極側字線WL_D和汲極選擇線DSL。源極側通道層S_CH可以耦接至源極線CSL，以及汲極側通道層D_CH可以耦接至位元線BL。
根據具有上述結構的半導體裝置，彼此串聯耦接的至少一個 汲極選擇電晶體、記憶體單元和至少一個源極選擇電晶體可以形成單個記憶字串並且以U形狀或基本U形狀佈置。
可以在管道閘極PG形成之後通過使用上面參照圖4A至圖 7D描述的製程來形成上述單元結構。
參見圖20，圖20可以用來描述記憶體單元佈置在直型通道 層CH中以形成三維記憶字串的實例。
現在參見圖20，單元結構可以包括層疊在包括有源極區的 基板SUB之上的至少一個下選擇線LSL、字線WL和至少一個上選擇線USL。單元結構可以包括耦接至基板SUB的直型通道層CH。包括隧道絕緣層、資料儲存層和阻擋絕緣層的多層膜(未示出)可以形成在通道層CH和字線WL之間。字線WL和上選擇線USL可以是耦接至上面參照圖1A至圖18B描述的且形成在單元區域中的導電圖案的圖案。下選擇線LSL可以是耦接至參照圖1A至圖18B描述的導電圖案之中的至少一個導電的最下導電圖案且延伸至單元區域的圖案。
通道層CH可以耦接在基板SUB和位元線BL之間。特別地，通道層CH可以耦接至基板SUB的源極區。
根據上述結構，彼此串聯耦接的至少一個下選擇電晶體、記憶體單元以及至少上選擇電晶體可以形成單個記憶字串且佈置於列中。
可以通過使用參照圖4A至圖7D描述的製程來形成上述的單元結構。
圖21是圖示表示根據一個實施例的記憶體系統的配置的視圖。
如在圖21中所示，根據一個實施例的記憶體系統1100可以包括非揮發性記憶體裝置1120和記憶體控制器1110。
圖21的非揮發性記憶體裝置1120可以包括結合圖1A至圖 20參照上述實施例描述的非揮發性記憶體裝置。另外，非揮發性記憶體裝置1120可以是由多個快快閃記憶體儲晶片組成的多晶片封裝體。
記憶體控制器1110可以配置成控制非揮發性記憶體裝置 1120。記憶體控制器1110可以包括SRAM 1111、CPU 1112、主機介面1113、ECC 1114和記憶體介面1115。SRAM 1111可以起到CPU 1112的操作記憶體的作用。CPU 1112可以執行用於記憶體控制器1110的資料交換的通用控制操作。主機介面1113可以包括耦接至記憶體系統1100的主機的資料交換協定。另外，ECC 1114可以檢測和校正包括在從非揮發性記憶體裝置1120讀取的資料中的錯誤。記憶體介面1115可以與非揮發性記憶體裝置1120相介面。記憶體控制器1110還可以包括儲存碼資料的ROM以與主機相介面。
具有上述配置的記憶體系統1100可以是在其中組合了記憶 體裝置1120和記憶體控制器1110的固態磁碟(solid state disk，SSD)或記憶卡。例如，當記憶體系統1100是SSD時，記憶體控制器1110可以通過包括USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI和IDE的介面協定之一與外部(例如，主機)通信。
圖22是圖示表示根據一個實施例的計算系統的配置的視 圖。圖22的記憶體裝置1212可以包括結合圖1A至圖22參照上述實施例描述的非揮發性記憶體裝置。
如在圖22中所示，根據一個實施例的計算系統1200可以包 括電耦接至系統匯流排1260的CPU 1220、RAM 1230、用戶介面1240、數據機1250以及記憶體系統1210。另外，當計算系統1200是移動設備時，還可以包括電池以將操作電壓施加至計算系統1200。計算系統1200還可以包 括應用晶片組、相機圖像處理器(Camera Image Processor，CIS)和移動DRAM。
如上面參照圖21描述的，記憶體系統1210可以包括非揮發性記憶體1212和記憶體控制器1211。
根據各種實施例，由於接觸插塞包括沿著導電圖案，例如字線層疊的方向延伸的柱部，以及從柱部的側壁突出且接觸目標導電圖案的側壁的突出部，所以接觸插塞可以耦接至導電圖案的側壁。
根據各種實施例，可以通過將接觸插塞與導電圖案的側壁自動對準來改善接觸插塞的對準。

Claims (27)

  1. 一種半導體裝置，包括：層間絕緣層，其沿著第一方向層疊且彼此分隔開；字線，其形成在所述層間絕緣層之間；犧牲絕緣層，其形成在所述層間絕緣層之間使得所述犧牲絕緣層佈置在形成有所述字線的層；以及單元接觸插塞，所述單元接觸插塞中的每個包括沿著所述第一方向穿通所述層間絕緣層和所述犧牲絕緣層中的至少一個的第一柱部，和從所述第一柱部的側壁突出且接觸所述字線中的一個的側壁的第一突出部，所述第一突出部具有面向所述犧牲絕緣層其中之一的底表面或頂表面，其中，所述單元接觸插塞具有不同深度。
  2. 如申請專利範圍第1項所述的半導體裝置，還包括基本包圍所述第一柱部的間隔絕緣層。
  3. 如申請專利範圍第1項所述的半導體裝置，還包括：兩個或更多個選擇線，其層疊在所述層間絕緣層之上且彼此分隔開；以及選擇接觸插塞，其包括沿著所述第一方向延伸的第二柱部和從所述第二柱部的側壁突出且接觸所述選擇線的側壁的兩個或更多個第二突出部。
  4. 如申請專利範圍第3項所述的半導體裝置，還包括：虛設導電圖案，其與所述選擇線分隔開且形成在其中形成有所述選擇線的層；以及虛設接觸插塞，其包括沿著所述第一方向延伸的第三柱部和從所述第三柱部的側壁突出且接觸所述虛設導電圖案之中的最下虛設導電圖案的側壁的第三突出部。
  5. 如申請專利範圍第4項所述的半導體裝置，還包括形成在所述選擇線和所述虛設導電圖案之間的掩埋絕緣層。
  6. 如申請專利範圍第1項所述的半導體裝置，還包括：兩個或更多個選擇線，其層疊在所述層間絕緣層之上且彼此分隔開；以及選擇接觸插塞，所述選擇接觸插塞中的每個包括沿著所述第一方向延伸的第二柱部和從所述第二柱部的側壁延伸且接觸所述選擇線中的一個的側壁的第二突出部，其中，所述選擇接觸插塞具有不同深度。
  7. 如申請專利範圍第6項所述的半導體裝置，還包括基本包圍所述第二柱部的間隔絕緣層。
  8. 如申請專利範圍第1項所述的半導體裝置，其中，所述單元接觸插塞以包括多個列和多個行的矩陣格式佈置。
  9. 如申請專利範圍第8項所述的半導體裝置，其中，所述單元接觸插塞沿著所述矩陣格式的列方向以第一深度差且沿著所述矩陣格式的行方向以大於所述第一深度差的第二深度差順序佈置。
  10. 如申請專利範圍第1項所述的半導體裝置，還包括：週邊電晶體，其佈置在所述犧牲絕緣層和所述層間絕緣層之下且包括源極區、汲極區和閘極；以及週邊接觸插塞，其穿通所述犧牲絕緣層和所述層間絕緣層且耦接至所述週邊電晶體的所述源極區、所述汲極區和所述閘極。
  11. 如申請專利範圍第10項所述的半導體裝置，還包括包圍所述週邊接觸插塞的間隔絕緣層。
  12. 如申請專利範圍第10項所述的半導體裝置，其中，所述週邊接觸插塞中的每個包括沿著所述第一方向延伸成比所述字線高的頂部，以及所述半導體裝置還包括第一掩埋絕緣層，所述第一掩埋絕緣層中的每個包圍所述週邊接觸插塞中的每個的所述頂部。
  13. 一種半導體裝置，包括：層間絕緣層，其沿著第一方向層疊且彼此分隔開；導電區域，其形成在所述層間絕緣層之間；犧牲絕緣層，其形成在所述層間絕緣層之間使得所述犧牲絕緣層佈置在形成有所述導電區域的層；以及單元接觸插塞，所述單元接觸插塞中的每個包括沿著所述第一方向穿通所述層間絕緣層和所述犧牲絕緣層中的至少一個的第一柱部，和從所述第一柱部的側壁突出且接觸所述導電區域中的一個的第一突出部，所述第一突出部具有面向所述犧牲絕緣層其中之一的底表面或頂表面，其中，至少兩個接觸插塞具有不同深度。
  14. 如申請專利範圍第13項所述的半導體裝置，其中，至少兩個接觸插塞具有基本相同深度。
  15. 如申請專利範圍第14項所述的半導體裝置，其中，所述具有基本相同深度的兩個接觸插塞被第一掩埋絕緣層分隔開，所述第一掩埋絕緣層具有與所述具有基本相同深度的兩個接觸插塞基本相同的深度。
  16. 如申請專利範圍第15項所述的半導體裝置，其中，所述具有基本相同深度的兩個接觸插塞中的一個包括從所述第一柱部的側壁突出且接觸所述導電區域中不同於所述第一突出部接觸的導電區域的一個導電區域的第二突出部。
  17. 如申請專利範圍第16項所述的半導體裝置，其中，所述第二突出部位於比所述第一突出部淺的深度。
  18. 如申請專利範圍第13項所述的半導體裝置，其中，所述導電區域包括導電圖案，所述導電圖案包括選擇線、虛設圖案或字線。
  19. 如申請專利範圍第18項所述的半導體裝置，其中，接觸包括所述字線的層的導電區域的所述第一突出部位於不同深度。
  20. 一種製造半導體裝置的方法，所述方法包括：在基板之上形成層疊體，其中所述層疊體包括層間絕緣層、佈置在彼此相鄰的層間絕緣層之間的導電圖案，以及在佈置有所述導電圖案的層佈置在彼此相鄰的層間絕緣層之間的犧牲絕緣層；在所述層疊體之上形成第一接觸遮罩圖案，其中，所述第一接觸遮罩圖案包括以具有m列和n行的矩陣格式佈置的第一開孔，其中，m和n是大於或等於2的自然數；通過將第一接觸遮罩圖案用作蝕刻阻擋部蝕刻所述層疊體來形成第一接觸孔組以打開所述犧牲絕緣層之中的目標犧牲絕緣層的頂表面；沿所述第一開孔的列方向和行方向通過重複將所述第一接觸遮罩圖案用作蝕刻阻擋部的蝕刻製程來形成具有不同深度的接觸孔以打開佈置在所述目標犧牲絕緣層之下的犧牲絕緣層的頂表面；通過蝕刻通過所述接觸孔打開的犧牲絕緣層直到所述導電圖案的側壁暴露為止來形成凹槽；以及形成填充所述接觸孔和所述凹槽且耦接至所述導電圖案的接觸插塞。
  21. 如申請專利範圍第20項所述的方法，其中，所述接觸孔的形成包括：在所述第一接觸遮罩圖案之上形成第二接觸遮罩圖案以打開第n行中的第一開孔；通過將所述第二接觸遮罩圖案用作蝕刻阻擋部蝕刻所述層疊體(n-1)次來形成第二接觸孔組以打開所述犧牲絕緣層之中的所述目標犧牲絕緣層之下的(n-1)個犧牲絕緣層的頂表面，其中，在每次執行所述層疊體的蝕刻製程使得另一行中的第一開孔通過所述第二接觸遮罩圖案打開時，所述第二接觸遮罩圖案的尺寸得以減小；去除所述第一接觸遮罩圖案和所述第二接觸遮罩圖案以打開第m列和第n行中的第一開孔；在所述第一接觸遮罩圖案之上形成第三接觸遮罩圖案以打開所述第m列中的第一開孔；以及通過將所述第三接觸遮罩圖案用作蝕刻阻擋部蝕刻所述層疊體(m-1)次，其中，每次執行蝕刻製程使得另一列中的第一開孔通過所述第三接觸遮罩圖案打開時，所述第三接觸遮罩圖案的尺寸得以減小。
  22. 如申請專利範圍第21項所述的方法，其中，在通過將所述第二接觸遮罩圖案用作蝕刻阻擋部對所述層疊體的蝕刻時，所述犧牲絕緣層每次蝕刻一個，以及在通過將所述第三接觸遮罩圖案用作蝕刻阻擋部對所述層疊體(m-1)次的蝕刻時，n個犧牲絕緣層同時蝕刻。
  23. 如申請專利範圍第21項所述的方法，還包括：在形成所述第二接觸遮罩圖案之前，在所述第一接觸孔組中形成第一間隙填充層，在形成所述第三接觸遮罩圖案之前，去除所述第一間隙填充層並且在所述第二接觸孔組中形成第二間隙填充層，以及在形成所述接觸孔之後去除所述第二間隙填充層。
  24. 如申請專利範圍第20項所述的方法，還包括在形成所述第一接觸孔組之前，當所述目標犧牲絕緣層佈置在所述犧牲絕緣層之中的最上犧牲絕緣層之下時：通過蝕刻所述層疊體直到所述目標犧牲絕緣層去除為止來形成溝槽；以及形成填充所述溝槽的第一掩埋絕緣層。
  25. 如申請專利範圍第24項所述的方法，其中，所述第一接觸遮罩圖案還包括第二開孔，在形成所述第一接觸孔組時，通過所述第二開孔形成選擇接觸孔，所述選擇接觸孔面向在它們之間插設有所述溝槽的所述第一接觸孔組並且打開所述目標犧牲絕緣層的頂表面的區域，在形成所述凹槽時，通過蝕刻所述犧牲絕緣層之中的通過所述選擇接觸孔打開的犧牲絕緣層中的兩個或更多個來形成選擇凹槽，以及在形成所述接觸插塞時，形成選擇接觸插塞，所述選擇接觸插塞填充所述選擇接觸孔和所述選擇凹槽且耦接至所述導電圖案之中的自最上導電圖案的導電圖案中的兩個或更多個。
  26. 如申請專利範圍第20項所述的方法，其中，形成所述凹槽包括：沿著所述接觸孔的側壁形成間隔絕緣層；以及通過將所述間隔絕緣層用作蝕刻阻擋部蝕刻通過所述接觸孔的底表面打開的犧牲絕緣層。
  27. 如申請專利範圍第20項所述的方法，還包括，當在形成所述層疊體之前還包括在所述基板之上形成包括源極區、汲極區和閘極的週邊電晶體時：通過蝕刻在所述源極區、所述汲極區和所述閘極之上的所述層疊體直到所述目標犧牲絕緣層穿透來形成凹槽，以及在形成所述第一接觸孔組之前形成填充所述凹槽的第一掩埋絕緣層，其中，在形成所述接觸孔時，形成穿通所述第一掩埋絕緣層和所述層疊體且打開所述源極區、所述汲極區和所述閘極的週邊接觸孔，以及在形成所述接觸插塞時，形成填充所述週邊接觸孔的週邊接觸插塞。
TW103139722A 2014-06-03 2014-11-17 半導體裝置及其製造方法 TWI629765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0067598 2014-06-03
KR1020140067598A KR20150139255A (ko) 2014-06-03 2014-06-03 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201547005A TW201547005A (zh) 2015-12-16
TWI629765B true TWI629765B (zh) 2018-07-11

Family

ID=54702749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139722A TWI629765B (zh) 2014-06-03 2014-11-17 半導體裝置及其製造方法

Country Status (4)

Country Link
US (5) US9577085B2 (zh)
KR (1) KR20150139255A (zh)
CN (2) CN105321924B (zh)
TW (1) TWI629765B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701803B (zh) * 2018-07-23 2020-08-11 日商東芝記憶體股份有限公司 半導體記憶體及其製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102307633B1 (ko) * 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102789289B1 (ko) * 2016-04-18 2025-04-01 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
TWI695477B (zh) * 2016-07-07 2020-06-01 聯華電子股份有限公司 半導體結構及其製作方法
US9953993B2 (en) * 2016-07-25 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
JP2018049968A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 集積回路装置及びその製造方法
EP3401948B1 (en) * 2017-05-10 2019-12-11 IMEC vzw A method for patterning a target layer
KR102369654B1 (ko) 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR102423766B1 (ko) * 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
KR102471273B1 (ko) 2017-08-22 2022-11-28 삼성전자주식회사 적층 구조체와 트렌치들을 갖는 반도체 소자
KR102437273B1 (ko) * 2018-03-14 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
KR102629478B1 (ko) * 2018-11-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
WO2020154997A1 (en) 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
JP2020145293A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 半導体装置
JP2020155611A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
CN114127916A (zh) * 2019-07-11 2022-03-01 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置及其制造方法
US11289500B2 (en) 2019-08-06 2022-03-29 Samsung Electronics Co., Ltd. Memory device
KR102738686B1 (ko) 2019-08-06 2024-12-09 삼성전자주식회사 메모리 장치
JP2021034650A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置
JP2021044397A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021044446A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置及びその製造方法
KR102711414B1 (ko) 2019-10-01 2024-09-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102650433B1 (ko) 2019-12-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN114600243A (zh) 2019-12-12 2022-06-07 英特尔公司 改善阶梯结构中的半隔离字线的蚀刻裕量的虚设字线触点
KR102811195B1 (ko) * 2020-01-14 2025-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
CN111837224B (zh) * 2020-06-05 2021-08-17 长江存储科技有限责任公司 接触焊盘结构及其形成方法
KR102702802B1 (ko) * 2020-08-12 2024-09-05 에스케이하이닉스 주식회사 반도체 장치
KR102857575B1 (ko) 2020-12-22 2025-09-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
JP2022146819A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 半導体記憶装置
KR20220138899A (ko) 2021-04-06 2022-10-14 에스케이하이닉스 주식회사 3차원 반도체 소자
KR20230058242A (ko) 2021-10-22 2023-05-03 삼성전자주식회사 반도체 장치 및 데이터 저장 시스템
KR20230140256A (ko) * 2022-03-29 2023-10-06 삼성전자주식회사 반도체 소자
US12369319B2 (en) * 2022-05-26 2025-07-22 SanDisk Technologies, Inc. Three-dimensional memory device containing dual-depth drain-select-level isolation structures and methods for forming the same
US12513906B2 (en) * 2022-07-05 2025-12-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional NAND memory device having word line contact with dielectric filler
KR20240134639A (ko) * 2023-03-02 2024-09-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
WO2025183761A1 (en) * 2024-02-27 2025-09-04 SanDisk Technologies, Inc. Stairless three-dimensional memory device with word line contact via structures located over support features and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459051C (zh) * 2003-11-28 2009-02-04 海力士半导体有限公司 半导体装置中的电容器的下电极的制造方法
US20110169062A1 (en) * 2010-01-08 2011-07-14 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
US20120238093A1 (en) * 2011-03-15 2012-09-20 Sang-Yong Park Methods of Fabricating Semiconductor Devices

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565767B2 (ja) * 2001-04-11 2010-10-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6723640B2 (en) * 2002-06-29 2004-04-20 Hynix Semiconductor Inc. Method for forming contact plug of semiconductor device
US7215361B2 (en) * 2003-09-17 2007-05-08 Micron Technology, Inc. Method for automated testing of the modulation transfer function in image sensors
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7429524B2 (en) * 2005-09-14 2008-09-30 Texas Instruments Incorporated Transistor design self-aligned to contact
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
KR100675303B1 (ko) * 2006-01-23 2007-01-29 삼성전자주식회사 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법
KR100875054B1 (ko) * 2006-12-28 2008-12-19 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US9293418B2 (en) * 2007-07-03 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside through vias in a bonded structure
JP5142692B2 (ja) * 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101055747B1 (ko) * 2008-11-13 2011-08-11 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2011003722A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
KR101624980B1 (ko) * 2009-06-19 2016-05-27 삼성전자주식회사 비휘발성 메모리 소자
JP5306080B2 (ja) * 2009-07-01 2013-10-02 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5380190B2 (ja) * 2009-07-21 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2011049206A (ja) * 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2011166061A (ja) * 2010-02-15 2011-08-25 Toshiba Corp 半導体装置の製造方法
US9293366B2 (en) * 2010-04-28 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias with improved connections
KR101083637B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
KR101137929B1 (ko) * 2010-05-31 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US20120023809A1 (en) * 2010-07-28 2012-02-02 Uop Llc Methods for producing phase stable, reduced acid biomass-derived pyrolysis oils
KR20120066331A (ko) * 2010-12-14 2012-06-22 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20120077040A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
KR101175885B1 (ko) * 2011-02-17 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
JP2012174892A (ja) 2011-02-22 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
US8440533B2 (en) * 2011-03-04 2013-05-14 Globalfoundries Singapore Pte. Ltd. Self-aligned contact for replacement metal gate and silicide last processes
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
US9076889B2 (en) * 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
JP5919010B2 (ja) * 2012-02-06 2016-05-18 株式会社日立製作所 半導体記憶装置およびその製造方法
JP2013187339A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
KR101981996B1 (ko) 2012-06-22 2019-05-27 에스케이하이닉스 주식회사 반도체 소자와 그 제조방법
KR20140025631A (ko) * 2012-08-21 2014-03-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9136277B2 (en) * 2012-10-16 2015-09-15 Macronix International Co., Ltd. Three dimensional stacked semiconductor structure and method for manufacturing the same
KR102027133B1 (ko) * 2012-12-13 2019-10-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
KR102170761B1 (ko) * 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102084725B1 (ko) * 2013-09-09 2020-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR20150057147A (ko) * 2013-11-18 2015-05-28 삼성전자주식회사 메모리 장치
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2015170692A (ja) * 2014-03-06 2015-09-28 株式会社東芝 半導体装置及びその製造方法
KR102134912B1 (ko) * 2014-03-21 2020-07-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102094470B1 (ko) * 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9666520B2 (en) * 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
KR20160019044A (ko) * 2014-05-29 2016-02-18 에스케이하이닉스 주식회사 광변조기 및 그 제조 방법
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102307633B1 (ko) * 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9899394B2 (en) * 2015-03-10 2018-02-20 Samsung Electronics Co., Ltd. Vertical memory devices having contact plugs contacting stacked gate electrodes
KR102422087B1 (ko) * 2015-09-23 2022-07-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459051C (zh) * 2003-11-28 2009-02-04 海力士半导体有限公司 半导体装置中的电容器的下电极的制造方法
US20110169062A1 (en) * 2010-01-08 2011-07-14 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
US20120238093A1 (en) * 2011-03-15 2012-09-20 Sang-Yong Park Methods of Fabricating Semiconductor Devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701803B (zh) * 2018-07-23 2020-08-11 日商東芝記憶體股份有限公司 半導體記憶體及其製造方法

Also Published As

Publication number Publication date
CN110335856A (zh) 2019-10-15
CN105321924B (zh) 2019-06-11
CN110335856B (zh) 2023-09-15
US12046512B2 (en) 2024-07-23
KR20150139255A (ko) 2015-12-11
US20170117182A1 (en) 2017-04-27
TW201547005A (zh) 2015-12-16
US9577085B2 (en) 2017-02-21
CN105321924A (zh) 2016-02-10
US10366922B2 (en) 2019-07-30
US20150349109A1 (en) 2015-12-03
US11139204B2 (en) 2021-10-05
US20240371694A1 (en) 2024-11-07
US20190295893A1 (en) 2019-09-26
US20210398851A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
TWI629765B (zh) 半導體裝置及其製造方法
US9209291B2 (en) Three-dimensional semiconductor device
US9576970B2 (en) Three-dimensional semiconductor memory device
CN106856197B (zh) 半导体器件及其制造方法
CN104952873B (zh) 半导体器件及其制造方法
US9356036B2 (en) Semiconductor apparatus and manufacturing method of the same
US20210134836A1 (en) Semiconductor device and manufacturing method of the same
KR20110126999A (ko) 반도체 소자 및 그 제조 방법
US10083980B2 (en) Semiconductor memory device and method of manufacturing the same
US9673218B1 (en) Method of manufacturing semiconductor device including channel layer
US20180240813A1 (en) Semiconductor device
CN103579177B (zh) 半导体器件及其制造方法
US9543317B2 (en) Semiconductor device and method of manufacturing the same