[go: up one dir, main page]

TWI629373B - 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積 - Google Patents

以六氟化鎢（ｗｆ６）回蝕進行鎢沉積 Download PDF

Info

Publication number
TWI629373B
TWI629373B TW103127945A TW103127945A TWI629373B TW I629373 B TWI629373 B TW I629373B TW 103127945 A TW103127945 A TW 103127945A TW 103127945 A TW103127945 A TW 103127945A TW I629373 B TWI629373 B TW I629373B
Authority
TW
Taiwan
Prior art keywords
tungsten
layer
processing chamber
tungsten film
gas
Prior art date
Application number
TW103127945A
Other languages
English (en)
Other versions
TW201510267A (zh
Inventor
吳凱
柳尙澔
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201510267A publication Critical patent/TW201510267A/zh
Application granted granted Critical
Publication of TWI629373B publication Critical patent/TWI629373B/zh

Links

Classifications

    • H10P14/43—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H10W20/056—
    • H10P50/267—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)

Abstract

在本文中描述之實施通常係關於使用氣相沉積製程在基板上形成鎢材料之方法。該方法包含以下步驟：將具有形成於其中之特徵的基板定位在基板處理腔室中；藉由將含氫氣體及鹵鎢化合物之連續流引入至處理腔室以便在特徵之上沉積第一鎢膜，來沉積整體鎢層之第一膜；使用電漿處理來蝕刻整體鎢層之第一膜，以便藉由將此第一膜暴露至鹵鎢化合物及活化處理氣體之連續流來移除第一膜之部分；及藉由將含氫氣體及鹵鎢化合物之連續流引入至處理腔室以便在第一鎢膜之上沉積第二鎢膜，來沉積整體鎢層之第二膜。

Description

以六氟化鎢(WF6)回蝕進行鎢沉積
本文中描述之實施通常係關於基板之處理，及更特定言之係關於使用氣相沉積製程在基板上形成鎢材料之方法。
可靠地生產奈米尺寸的特徵為用於下一代半導體裝置之關鍵技術之一者。電路及裝置之縮小尺寸對於處理能力寄予額外的要求。位於積體電路技術之核心處之多級互連需要高深寬比特徵(諸如，通孔及其他互連)之精確處理。可靠形成此等互連對於將來的成功及用於提高電路密度及個別基板之品質之後續努力而言非常重要。
在基板上形成之特徵之金屬化包括諸如鎢之金屬之化學氣相沉積(Chemical Vapor deposition；CVD)。可使用鎢用於源極接觸、汲極接觸之金屬填充、金屬閘極填充及閘極接觸以及動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)及快閃記憶體中之應用。隨著技術節點減少，裝置特性及與隨後製程之整合皆需要具有低電阻率及低粗糙度之鎢 膜。
化學氣相沉積(CVD)為用於鎢之金屬填充之一個製程技術。在下層的層間介電質(interlayer dielectric；ILD)材料10中蝕刻圖案。然後處理鎢以便填充經蝕刻之基板。
但是連續減小特徵尺寸意謂著在此製程中難度將不斷增大。當在側壁以及特徵之底部表面上形成鎢層時，CVD製程將在特徵之內的兩個表面上沉積金屬。對於高深寬比特徵，如可從展示在CVD期間之鎢沉積生長之結果的第1圖中所見，在自下而上之填充製程達到介電層厚度之完整高度以使用大體上無孔隙的鎢填充材料充分填充特徵之前，特徵之開口(在新一代裝置中，標稱特徵縫隙開口尺寸在32nm及更少的範圍之內(藉由此特徵(或凹部)在介電材料層之表面創建之縫隙可為32nm或更少))可變得「閉口」27。在特徵之下部已完全自特徵底部表面生長之前，側壁上之鎢生長傾向於封閉在特徵開口處的特徵，產生在特徵之內形成之孔隙30。孔隙30之出現改變了互連特徵之材料及操作特性且可能最終引起裝置之誤操作及早期故障。導電元件、接線攜帶當前狀態下之此等技術裝置中，為熟習此項技術者創建且熟知之接近其實際最大電流密度以便實現高效率。目標係在未來的裝置中於較小特徵內達成相同或更高之電流密度。
因此，需要在無上文論述的習知技術中之限制及問題之情況下，使用CVD以便利用鎢無孔隙填充高深寬比超小特徵。
在本文中描述的實施通常係關於基板之處理，及更特定言之係關於使用氣相沉積製程在基板上形成鎢材料之方法。在一個實施中，提供了用於在基板上沉積鎢膜之方法。此方法包含以下步驟：將具有形成於其中之特徵的基板定位在基板處理腔室中，其中該特徵藉由至少一個側壁及底部表面界定；藉由將含氫氣體及鹵鎢化合物之連續流引入至處理腔室以便在特徵之上沉積第一鎢膜，來沉積整體鎢層之第一膜；使用電漿處理來蝕刻整體鎢層之第一膜，以便藉由將第一膜暴露至鹵鎢化合物及活化處理氣體之連續流來移除第一膜之部分；以及藉由將含氫氣體及鹵鎢化合物之連續流引入至處理腔室以便在第一鎢膜之上沉積第二鎢膜，來沉積整體鎢層之第二膜。
10‧‧‧層間介電質材料
27‧‧‧「閉口」
30‧‧‧孔隙
200‧‧‧處理腔室
203‧‧‧基板
206‧‧‧壁
208‧‧‧底部
210‧‧‧蓋
212‧‧‧處理體積
214‧‧‧泵環
216‧‧‧排氣口
218‧‧‧噴頭
220‧‧‧內側
222‧‧‧間隔
224‧‧‧熱傳遞流體通道
230‧‧‧電源
232‧‧‧加熱元件
234‧‧‧混合塊
236‧‧‧阻隔板
238‧‧‧基板支撐組件
242‧‧‧桿
244‧‧‧提升系統
246‧‧‧波紋管
248‧‧‧外接遮蔽環
260‧‧‧氣源
270‧‧‧射頻源
280‧‧‧遠端電漿源
290‧‧‧匹配網路
300‧‧‧方法/製程
310‧‧‧方塊
320‧‧‧方塊
330‧‧‧方塊
340‧‧‧方塊
350‧‧‧方塊
360‧‧‧方塊
400‧‧‧工件
402‧‧‧基板
404‧‧‧上表面
408‧‧‧特徵
410‧‧‧介電層
420‧‧‧黏附層
422‧‧‧側壁
424‧‧‧底部表面
430‧‧‧成核層
440‧‧‧第一鎢膜
442‧‧‧特徵開口
443‧‧‧凸出部
444‧‧‧孔隙
446‧‧‧第一鎢膜
448‧‧‧第二鎢膜
460‧‧‧整體鎢層
464'‧‧‧方向
500‧‧‧群集工具/處理系統
502‧‧‧負載鎖定腔室/鎖定腔室
504‧‧‧負載鎖定腔室/鎖定腔室
510‧‧‧第一機器人
512‧‧‧基板處理腔室
514‧‧‧基板處理腔室
516‧‧‧基板處理腔室
518‧‧‧基板處理腔室
520‧‧‧控制器
522‧‧‧移送室
524‧‧‧移送室
530‧‧‧第二機器人
532‧‧‧處理腔室
534‧‧‧處理腔室
536‧‧‧處理腔室
538‧‧‧處理腔室
因此，以可詳細理解本案之上述特徵之方式，簡要總結於上文中的本案之特定描述可參考實施得到，該等實施中之一些實施圖示於附圖中。然而，應注意，附圖僅圖示本案之典型實施且附圖並不慾視為本案的限制，因為本揭示案可承認其他同等有效實施。
第1圖(先前技術)為使用先前技術製程之具有沉積於其中之鎢的特徵之基板的示意剖視圖；第2圖為根據本文中描述之實施的可能用於沉積鎢層之電漿增強化學氣相沉積(plasma enhanced CVD；PECVD)處理腔室的示意剖視圖；第3圖為根據本文中描述之實施的描繪用於沉積鎢 填充層之方法的流程圖；第4A圖至第4F圖為根據本文中描述之實施的具有沉積於其中之鎢的特徵的基板之示意剖視圖；以及第5圖為可能用於執行本文中描述之實施之群集工具的平面示意圖。
為便於理解，在可能的情況下，已使用相同的元件符號指定諸圖中共用之相同元件。可以預期，在一個實施中揭示的之元件可在無特定敘述的情況下有效地使用於其他實施。
在本文中描述之實施通常係關於基板之處理，及更特定言之係關於使用氣相沉積製程在基板上形成鎢材料之方法。
鎢(W)已經在邏輯應用中之觸點級別使用大約有二十年。在最新先進的互補金氧半導體(complementary metal oxide semiconductor；CMOS)裝置中，新技術(諸如金屬閘極及出現的FinFET)導致鎢有新的運用：用於PMOS及NMOS裝置兩者之金屬閘極填充。在三維(3 dimensional；3D)NAND設備中，亦使用鎢用於金屬閘極填充。鎢填充之此等需求變得越來越具有挑戰性。對於觸點而言，在鎢保形填充之後，由於觸點之尺寸越來越小且通常留下大接縫，凸出變得更加具有挑戰性。另外，在WCMP期間，將接縫暴露至漿料中會引起結合問題。對於在先進的CMOS及三維NAND兩者中之金屬閘極溝槽而言，傳統的鎢保形生長不可避免地在中間留 下接縫，該接縫可能在鎢回蝕製程期間擴展變得更寬，引起裝置失效。因此，在先進的邏輯及記憶體裝置中之觸點及金屬閘極填充兩者皆需要無縫的鎢填充。可藉由在本文中描述之鎢沉積-回蝕-沉積填充製程達成無縫的鎢填充。通常，為了更好控制製程，鎢回蝕製程在專用的蝕刻腔室中利用NF3作為蝕刻劑。額外的蝕刻腔室使得工具配置更加複雜。NF3蝕刻之另一主要缺點為在回蝕之後，NF3將阻礙鎢表面，因此第二鎢沉積製程需要產生更低產量及更高的觸點/接線電阻之另一鎢成核層。
在本文中描述之某些實施中，藉由使用鹵化鎢電漿(例如，WF6電漿)實現鎢回蝕。電漿源可為射頻(radio frequency；RF)或遠端電漿源(remote plasma source；RPS)。將原子氟從WF6電漿中解離且將原子氟用於蝕刻金屬鎢。蝕刻速度取決於WF6流量及電漿條件。藉由調整製程條件，可達成在0.5Å/秒到3Å/秒之範圍內之很適度的蝕刻速度以便控制回蝕量。隨即，可在具有不同的臨界尺寸(critical dimensions；CD)及凸出之結構上產生無縫填充，且可避免TiN襯墊遭受原子氟腐蝕。因為在蝕刻劑中沒有氮，所以在WF6回蝕之後沒有毒害效應。在無需成核層的情況下，第二沉積製程可直接利用WF6+H2化學。另一顯著的優點為，由於在一腔室內可使用WF6作為沉積前驅物及蝕刻劑兩者，所以可達成單個腔室沉積-蝕刻-沉積製程。具有RF或RPS電漿能力之標準WCVD腔室可執行沉積及回蝕兩者，如此提供改良之產量及腔室冗餘。
第2圖為根據在本文中描述之實施的可能用於沉積鎢層之電漿增強化學氣相沉積(plasma enhanced CVD；PECVD)處理腔室200的示意剖視圖。該處理腔室200可購自位於加利福尼亞聖克拉拉(Santa Clara,California)之應用材料公司(Applied Materials,Inc.)之，在下文中有該腔室之簡短描述。能夠執行在本文中描述之成核及整體層沉積方法之整合處理系統為鎢化學氣相沉積腔室，該沉積腔室可購自位於加利福尼亞聖克拉拉之應用材料公司。應理解，如下所述之腔室為一示範性實施且在不偏離本文中描述之本發明特徵的情況下，可使用或改進包括來自其他廠商的腔室之其他腔室以匹配本案之實施。
處理腔室200可為處理系統之一部分，該處理系統包括連接到中央移送室且藉由機器人操作(參看第5圖)之多個處理腔室。處理腔室200包括界定處理體積212之壁206、底部208，及蓋210。壁206及底部208通常由單塊鋁製造。壁206可能在壁中具有導管(未圖示)，流體可通過該等導管以便控制壁206之溫度。處理腔室200亦可包括將處理體積212耦接至排氣口216之泵環214以及其他泵元件(未圖示)。
可經加熱之基板支撐組件238可安置在處理腔室200內之中心處。在沉積製程期間，基板支撐組件238支撐基板203。基板支撐組件238通常由鋁、陶瓷或鋁及陶瓷之組合製造且通常包括真空口(未圖示)及至少一或多個加熱元件232。
在沉積製程期間，可使用真空口在基板203與基板支撐組件238之間施加真空，以便將基板203緊固至基板支撐組件238。舉例而言，一或多個加熱元件232可為安置在基板支撐組件238中之電極，且耦接至電源230，以便將基板支撐組件238及位於基板支撐組件238上之基板203加熱至預先確定的溫度。
通常，將基板支撐組件238耦接至桿242。桿242提供用於在基板支撐組件238與處理腔室200之其他元件之間的電導線、真空及氣體供應接線之導管。另外，桿242將基板支撐組件238耦接至提升系統244，該提升系統244在升高位置(如第2圖圖示)與降低位置(未圖示)之間移動基板支撐組件238。波紋管246提供在處理體積212與腔室200外部之氣壓之間的真空密封，同時促進基板支撐組件238之移動。
基板支撐組件238另外支撐外接遮蔽環248。遮蔽環248形式上為環形且通常包含陶瓷材料(諸如，例如氮化鋁)。通常，遮蔽環248防止在基板203及基板支撐組件238之邊緣處之沉積。
蓋210係藉由壁206支撐且可能可移動以便允許處理腔室200之操作。蓋210可通常由鋁組成且蓋210可能另外具有形成於蓋210中之熱傳遞流體通道224。熱傳遞流體通道224耦接至流體源(未圖示)，該流體源穿過蓋210流動熱傳遞流體。流過熱傳遞流體通道224之流體調節蓋210之溫度。
通常可能將噴頭218耦接至蓋210之內側220。穿孔阻隔板236可能視情況地安置在噴頭218與蓋210之間的間隔222中。當氣體(亦即，製程氣體與其他氣體)填充噴頭218後面的間隔222時，穿過混合塊234進入處理腔室200之該氣體首先藉由阻隔板236擴散。氣體然後通過噴頭218且進入到處理腔室200內。阻隔板236及噴頭218經設置以便提供氣體之均勻流至處理腔室200。需要均勻氣體流以促進在基板203上之均勻層的形成。
將氣源260耦接到蓋210以便穿過在噴頭218中之氣體通道提供氣體至在噴頭218與基板203之間的處理區域。真空泵(未圖示)可經耦接至處理腔室200以控制處理體積在所需壓力下。穿過匹配網路290將射頻(RF)源270耦接至蓋210及/或噴頭218以便提供射頻(RF)電流到噴頭218。射頻(RF)電流在噴頭218與基板支撐組件238之間產生電場，因此可自噴頭218與基板支撐組件238之間的氣體產生電漿。
亦可將遠端電漿源280(諸如感應耦合的遠端電漿源)耦接至氣源260與蓋210之間。在處理基板之間，可能提供清洗氣體至遠端電漿源280，以便產生遠端電漿。遠端電漿可能提供自由基至用於電漿蝕刻製程之處理腔室。蝕刻氣體可藉由提供到噴頭218之射頻(RF)源270進一步激發。
第3圖為根據本文中描述之實施的描繪用於沉積鎢填充層之方法300的流程圖。在方塊310中，將具有形成於其中之特徵之基板定位在處理腔室中。在方塊320中，在特 徵中沉積鎢成核層。在方塊330中，使用含鎢氣體將第一鎢膜沉積在鎢成核層上。在方塊340中，使用含鎢氣體將第一鎢膜蝕刻以便移除第一鎢膜之部分。在方塊350中，使用含鎢氣體將第二鎢膜沉積在第一鎢膜上。在方塊360中，確定是否沉積了鎢層之總體理想厚度。若已經達成總體理想的厚度，則結束製程。若沒有達成總體理想的厚度，則可重複蝕刻-沉積製程。
第4A圖至第4F圖為根據本文中描述之實施的在失效製程時期之基板(諸如製程300之方塊310至方塊360)的示意剖視圖。使用製程300以便在基板表面上形成鎢金屬化材料。在一個實例中，第4A圖至第4F圖中描繪之工件400可藉由製程300製造或其他方式形成。
第4A圖描繪含有安置在基板402上之介電層410且在介電層410之內形成或以其他方式包含之特徵408的工件400。特徵408具有至少一個側壁422及底部表面424。示例性特徵包括在半導體、太陽能，或其他電子裝置(諸如高深寬比接觸插塞)中使用之特徵(諸如通孔、溝槽、接線、接觸孔)或其他特徵。在特徵為通孔之一些實施中，此通孔可能具有高深寬比(例如，AR~20-50)。通常，基板402為矽基板或至少含有矽或基於矽之材料。在許多實例中，工件400為具有如基板402之矽基板或晶圓之半導體工件；介電層410含有至少一個介電材料，該介電材料諸如矽、單晶矽、微晶矽、多晶矽(聚矽)、非晶矽、氫化非晶矽、二氧化矽材料、上述材料之摻雜劑衍生物，或上述材料之組合。
工件400之上表面404可能具有安置在其上之至少一或多個污染物。安置在工件400之上表面404上之污染物可能包括自然氧化物、殘留物、粒子，及/或其他污染物。在製程300之各種實施中，可使用可選製程以便清洗工件400之上表面404。舉例而言，在可選製程(諸如預清洗製程或背側拋光製程)期間可將來自工件400之上表面404之污染物移除。第4A圖描繪不含污染物或大體上不含污染物，包括不含自然氧化物之工件400之上表面404。
在一些實施中，可將工件400之上表面404暴露至預先清洗製程。上表面404通常含有安置於上表面404上之矽、多晶矽，或含矽表面(例如，矽化物)，且上表面404可在預先清洗製程期間暴露於預先清洗溶液、蒸氣，或電漿。在一個實施中，將上表面404暴露於氣體形式的還原劑(諸如矽烷、二矽烷、二硼烷、氫、磷化氫，或上述各者的衍生物)中。載氣可與還原劑同向流動。載氣包括氫氣、氮氣、氬氣，或上述氣體之組合。在另一實施中，將上表面404暴露至電漿預先清洗製程。電漿可內部(例如，在原位之電漿)產生或外部(例如，遠端電漿系統)產生。可將上表面404暴露於由氣體或含有氬氣、氦氣、氖氣、氫氣、氮氣、氨氣、矽烷、二矽烷、二硼烷，或其混合物之氣體混合物形成之電漿。在若干實例中，此電漿可由氫氣及氨氣之混合物、氫氣及氮氣之混合物，或氮氣及氨氣之混合物形成。
如第4B圖中所描繪，在可選預先清洗製程之後，黏附層可形成於安置在基板上之介電層上。黏附層420在介電 層410的平坦上表面404、特徵408之側壁422，及特徵408之底部表面424上形成材料之相對均勻層。在一些實施中，黏附層420含有金屬或金屬氮化物材料，該材料諸如鈦、氮化鈦、上述材料之合金，或上述材料之組合。用於黏附層420之示範性材料包括鉭(Ta)、氮化鎢(WN)、氮化鈦(TiN)、TiNxSiy、氮化鉭(TaNx)、氮化矽(SiN)、鎢(W)、CoWP、NiMoP、NiMoB、釕(Ru)、RuO2、鉬(Mo)、MoxNy，其中x及y為非零的數字，及上述材料之組合。黏附層420可能具有在從大約2Å至大約100Å之範圍內變動，更加狹窄地在從大約3Å至大約80Å之範圍內變動、更加狹窄地在從大約4Å至大約50Å之範圍內變動、更加狹窄地在從大約5Å至大約25Å之範圍內變動、更加狹窄地在從大約5Å至大約20Å之範圍內變動、更加狹窄地在從大約5Å至大約15Å之範圍內變動，及更加狹窄地在從大約5Å至大約10Å之範圍內變動的厚度。黏附層420通常藉由化學氣相沉積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD)製程沉積。
如第4C圖中所描繪，在製程300之方塊320中，在黏附層420上沉積理想厚度之成核層430。成核層430可為鎢之薄層，該層充當後續膜之生長位置。成核層430可能藉由各種技術沉積，該等技術諸如原子層沉積(ALD)、習知的化學氣相沉積(CVD)，或脈衝化學氣相沉積(CVD)。此製程可在類似於如上參考第2圖所述之的化學氣相沉積(CVD)處理腔室中進行。可能將成核層沉積在用於阻障層浸漬製程之相同處理腔室中。成核層430可能包含鎢、鎢合金、含有鎢的材料 (例如，硼化鎢或矽化鎢)，及上述材料之組合。可將成核層430沉積至範圍在大約10埃至大約200埃，或大約50埃至大約150埃的厚度。成核層可藉由流動含鎢氣體(例如，鹵鎢化合物(諸如WF6))及含氫氣體(例如，H2，B2H6，或SiH4)至處理腔室(諸如第2圖中所示之處理腔室200)之內形成。用於沉積鎢成核層之製程將在共同讓渡之美國專利第7,405,158號中進一步描述。
如第4D圖中所描繪，在製程300之方塊330中，在成核層430上沉積整體鎢層460之第一鎢膜440。如在第4D圖中所描繪，在特徵408之較低部分已經從特徵408之底部表面424上完全生長之前，沿著特徵408之側壁422之第一鎢膜440之生長傾向於封閉特徵之開口442，產生在特徵408之內形成之孔隙444。
在一個實施中，第一鎢膜440可能在成核層430上沉積或覆蓋成核層430沉積。通常藉由熱化學氣相沉積(CVD)、脈衝化學氣相沉積(pulsed-CVD)、電漿增強化學氣相沉積(PE-CVD)，或脈衝電漿增強化學氣相沉積(PE-CVD)形成覆蓋的第一鎢膜440。用於沉積第一鎢膜440之處理腔室可為處理腔室200。第一鎢膜440可能含有金屬鎢、鎢合金、含有鎢的材料(例如，硼化鎢、矽化鎢，或磷化鎢)，或上述材料之組合。
在一個實例中，在化學氣相沉積(CVD)製程期間，第一鎢膜440可能在工件400上之成核層430上或覆蓋成核層430沉積，同時將工件400暴露至含鎢氣體(例如，六氟 化鎢(WF6))及含氫氣體(例如氫(H2))。用於浸漬成核層430及在成核層430上沉積第一鎢膜440之示範性製程在共同讓渡之美國專利第6,156,382號中進一步描述。
可能使用與沉積成核層430相同的處理氣體、含鎢氣體及含氫氣體來沉積第一鎢膜440。可在與形成成核層430相同的處理腔室(諸如處理腔室200)中形成第一鎢膜440。
在一個實施中，在成核層430之沉積及任何隨後的淨化或後浸漬製程之後，可將此基板定位在體積大約為13,560cm3之300mm之處理腔室中及溫度在大約100℃至大約600℃(例如，在大約300℃至430℃範圍內)的範圍內之基座上。在一個實例中，此溫度可能大約為400℃。在處理腔室壓力在大約10托至大約300托之範圍內(例如，在大約30托至大約100托之範圍內)的情況下，可執行第一鎢膜440之沉積。在一個實例中，此壓力可大約為90托。舉例而言，還原氣體(例如諸如氫氣(H2)之含氫氣體)可以在1,000sccm與大約8,000sccm之間(諸如5,000sccm)的連續流動速率引入。還原氣體可利用載氣(諸如氬氣(Ar))以在大約0sccm至大約20,000sccm範圍內的流動速率引入。在一個實例中，氬氣可以11,000sccm之總流動速率引入。氬氣之第二流動可以從大約0sccm至2,000sccm之速率流過淨化導管(第2圖中未圖示)，以便防止沉積氣體接觸基板之邊緣及背側。在一個實例中，氬氣邊緣淨化流速率可能為500sccm。同樣，氫氣(H2)之第二流可以從大約0sccm至6,000sccm之速率流過淨化導管(第2圖中未圖示)。在一個實例中，氫氣邊緣 淨化流速率可能為2,500sccm。在另一實施中，載氣(諸如氬氣)之額外的流可能作為為了防止在腔室加熱元件之背側上的沉積之底部淨化引入。在一個實例中，氬氣底部清洗流動速率可能為5,000sccm。含有鎢的化合物可能為六氟化鎢(WF6)且含有鎢的化合物可以大約50sccm至500sccm之範圍內(諸如在大約300sccm至400sccm之範圍內)的連續流動速率引入。
第一鎢膜440可以在自大約100Å/分鐘與大約1,200Å/分鐘之間(例如從大約500Å/分鐘與大約800Å/分鐘之間)的沉積速率沉積。第一鎢膜440之厚度可能從大約10Å到大約200Å之範圍內變動，且更加狹窄地從大約20Å到大約100Å之範圍內變動。
如在第4D圖及第4E圖中所描繪，在製程300之方塊340中，使用含鎢氣體將整體鎢層460之第一鎢膜440蝕刻以便移除第一鎢膜440之部分。蝕刻製程(亦稱為回蝕製程)移除沿著特徵408之側壁422之第一鎢膜440之部分，以便清除用於鎢材料之進一步沉積的特徵開口442之部分。亦可在與方塊330之鎢沉積製程相同的處理腔室(諸如處理腔室200)中執行蝕刻製程。通常使用與在方塊330中使用的相同之含鎢氣體執行蝕刻製程。
在一個實施中，在第一鎢膜440之沉積及任何隨後淨化或後浸漬製程之後，使用電漿蝕刻製程蝕刻第一鎢膜440。藉由將射頻(RF)功率耦接至處理氣體(諸如氦氣(He)、氬氣(Ar)、氧氣(O2)、氮氣(N2)或上述氣體之組合)可形成電 漿。電漿可藉由遠端電漿源(remote plasma source；RPS)形成且經傳遞至處理腔室。
在蝕刻製程期間，基座之溫度可在大約100℃至大約600℃之範圍內(例如，在大約300℃至430℃之範圍內)。在一個實例中，此溫度可能大約為400℃。在處理腔室之壓力在大約0.1托至大約5托之範圍內(例如，在大約0.5托至大約2托之範圍內)的情況下，可執行第一鎢膜440之蝕刻。在一個實例中，此壓力可能大約為1托。處理氣體(例如，氬氣(Ar))可以在大約100sccm至大約3,000sccm之範圍內的流動速率引入。在一個實例中，氬氣可以2,000sccm之總流動速率引入。氬氣之第二流可以從大約0sccm至2,000sccm之速率流過淨化導管(第2圖中未圖示)，以便防止沉積氣體接觸基板之邊緣及背側。在一個實例中，氬氣邊緣淨化流速率可能為500sccm。同樣，速率在大約0sccm至6,000sccm時，氫氣(H2)之第二流可能流過淨化導管(第2圖未圖示)。在一個實例中，氫氣邊緣淨化流速率可能為2,500sccm。在另一實施中，處理氣體(諸如氬氣)之額外流動可能作為為了防止在腔室加熱元件之背側上的沉積之底部淨化引入。在一個實例中，氬氣底部淨化流速率可能為5,000sccm。含有鎢的化合物可能為六氟化鎢(WF6)且可以在大約1sccm至150sccm範圍內(諸如在大約3sccm至100sccm範圍內)之連續流動速率引入。
箭頭464'代表在蝕刻製程期間引起原子氟與第一鎢膜440之頂部(平坦)表面碰撞的原子氟之方向。
在藉由將射頻(RF)功率耦接至處理氣體形成電漿之實施中，可使用在從大約10MHz到大約30MHZ(例如，大約13.56MHz)之射頻功率頻率下的在50W與100W之間(諸如75W)的射頻功率。
在其中電漿係在遠端電漿源(RPS)中形成之實施中，施加的功率可為從大約1,000瓦特至大約6,000瓦特(例如，從大約1,000瓦特至大約2,000瓦特)，其中處理氣體流動速率(例如，氬氣)從大約500sccm至大約6,000sccm。
第一鎢膜440之部分可以從大約0.1Å/秒至大約10Å/秒(例如，從大約大約0.5Å/秒至大約3Å/秒)之蝕刻速率移除。用於回蝕製程之處理條件通常經選擇以使得將第一鎢膜440之凸出部443從第一鎢膜440移除。
如第4F圖中所描繪，在製程300之方塊350中，在第一鎢膜440之蝕刻之後，整體鎢層460之第二鎢膜448沉積在剩餘第一鎢膜446之上。整體鎢層460之第二鎢膜448可能在與方塊330之沉積製程及方塊340之蝕刻製程相同的處理腔室(諸如處理腔室200)中沉積。可使用與在方塊330及方塊340中使用的相同含鎢氣體沉積整體鎢層460之第二鎢膜448。
在一個實施中，在第一鎢膜440之蝕刻之後，執行整體鎢層460之第二鎢膜448的沉積。整體鎢層460之第二鎢膜448可在溫度於大約100℃至大約600℃的範圍內(例如，在大約300℃至大約430℃的範圍內)之基座上執行。在一個實例中，此溫度可大約為400℃。在處理腔室之壓力於大 約10托至大約300托之範圍內(例如，於大約30托至大約100托之範圍內)的情況下，可執行整體鎢層460之第二鎢膜448之沉積。在一個實例中，此壓力可大約為90托。還原氣體(例如，氫氣(H2))可以在1,000sccm與大約8,000sccm之間(諸如5,000sccm)的連續流動速率引入。還原氣體可用流動速率在大約0sccm至大約20,000sccm之範圍內的載氣(諸如氬氣(Ar))引入。在一個實例中，氬氣可以11,000sccm之總流動速率引入。氬氣之第二流可以自大約0sccm至2,000sccm之速率流過淨化導管(第2圖中未圖示)，以便防止沉積氣體接觸基板之邊緣及背側。在一個實例中，氬氣之邊緣淨化流速率可為500sccm。同樣，速率在從大約0sccm至6,000sccm時，氫氣(H2)之第二流可流過淨化導管(第2圖中未圖示)。在一個實例中，氫氣邊緣淨化流速率可能為2,500sccm。在另一實施中，載氣(諸如氬氣)之額外流可能作為底部淨化引入以防止在腔室加熱元件之背側上的沉積。在一個實例中，氬氣底部淨化流速率可為5,000sccm。含有鎢的化合物可為六氟化鎢(WF6)且可以在大約50sccm至500sccm之範圍內(諸如在大約300sccm至400sccm之範圍內)的連續流動速率引入。
整體鎢第一鎢層440之第二鎢膜448可以在大約1,200Å/分鐘與大約3,000Å/分鐘之間的沉積速率沉積。整體鎢第一鎢層440之第二鎢膜448可以在大約1,800Å/分鐘與大約2,300Å/分鐘之間的沉積速率沉積。
在製程300之方塊360中，確定是否已經達到整體 鎢層460之總理想厚度。若已經達到整體鎢層460之理想厚度，則結束製程300。若整體鎢層460之理想厚度未達到，則可再次執行上述沉積與蝕刻製程中之任一者。可使用習知製程(諸如，例如，分光量測)進行鎢整體層厚度之確定。
製程整合
當如上所述之含鎢層及阻障層與傳統的成核填充技術整合以便形成具有卓越膜性能之特徵時，此含鎢層及阻障層展示了特定的實用性。整合方案可包括用於沉積含鎢層及阻障層之原子層沉積(Atomic layer deposition；ALD)、化學氣相沉積(CVD)、脈衝-化學氣相沉積(pulsed-CVD)製程、電漿增強化學氣相沉積(plasma-enhanced CVD)，或脈衝電漿增強化學氣相沉積(pulsed PE-CVD)，同時成核層可藉由ALD製程沉積。能夠執行此整合方案之整合處理系統包括ENDURA®、ENDURA SL®、CENTURA®，或PRODUCER®處理系統，每一處理系統可購自位於加利福尼亞聖克拉拉的應用材料公司。可設置該等系統中之任一者以便包括至少一用於沉積含鎢層及阻障層之原子層沉積(ALD)腔室，至少一用於沉積成核層之原子層沉積(ALD)或脈衝化學氣相沉積(pulsed-CVD)腔室，至少一用於沉積整體填充之化學氣相沉積(CVD)腔室，及/或至少一用於額外材料之物理氣相沉積(PVD)腔室。在一個實施中，可設置原子層沉積(ALD)或化學氣相沉積(CVD)腔室以便執行與含鎢層相關之所有氣相沉積製程。
第5圖為可能用於執行本文中描述之實施之群集工具500的示意平面圖。在共同讓渡的美國專利第5,186,718號 中揭示類似的多腔室處理系統。處理系統500通常包括用於將基板移送進處理系統500中及自處理系統500移送出之負載鎖定腔室502及504。通常，由於處理系統500處於真空中，負載鎖定腔室502及504可將引入處理系統500中之基板「抽真空」。第一機器人510可在負載鎖定腔室502與負載鎖定腔室504，與第一組之一或多個基板處理腔室512、514、516，及518(四者皆圖示)之間移送基板。可配備每一處理腔室512、514、516，及518以執行數個基板處理操作，諸如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻製程、預清洗製程、脫氣製程、定向製程，或其他基板製程。第一機器人510亦將基板移送至一或多個移送室522及524/及自一或多個移送室522及524移送出基板。
當允許將基板在處理系統500之內移送時，使用移送室522及524以便維持超高真空條件。第二機器人530可在移送室522及524與第二組之一或多個處理腔室532、534、536，及538之間移送基板。類似於處理腔室512、514、516，及518，處理腔室532、534、536，及538可配備以便執行多種基板處理操作，諸如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預清洗、脫氣，或定向。對於藉由處理系統500執行之特定製程，若非需要，則可從處理系統500中移除處理腔室512、514、516、518、532、534、536，及538中之任一者。可使用微處理器控制器520以操作處理系統500之所有態樣。
在一個佈置中，每一處理腔室532及538可為原子 層沉積(ALD)腔室或適合於沉積含有不同化合物之連續層之其他氣相沉積腔室。舉例而言，連續層可包括層、阻障層，及成核層。處理腔室534及536可為經調適以形成整體層之原子層沉積(ALD)腔室、化學氣相沉積(CVD)腔室，或物理氣相沉積(PVD)腔室。處理腔室512及514可為經調適以沉積介電層之物理氣相沉積(PVD)腔室、化學氣相沉積(CVD)腔室，或原子層沉積(ALD)腔室。又，處理腔室516及518可為經配備成蝕刻特徵或互連特徵之開口之蝕刻腔室。提供處理系統500之此一個特定佈置以便舉例說明本案之一些實施，且此個特定佈置不應用於限制本案之其他實施之範疇。
在另一整合方案中，將一或多個原子層沉積(ALD)腔室與第一處理系統整合，同時將一或多個整體層沉積腔室與第二處理系統整合。在此設置中，首先在第一系統中處理基板，在該第一系統中，層、阻障層及成核層順序地沉積在基板上。此後，將基板移動至發生整體沉積之第二處理系統。
在另一整合系統中，系統可包括在單個腔室中之成核沉積以及整體填充沉積。經設置以運行原子層沉積(ALD)模式以及習知化學氣相沉積(CVD)模式兩者之腔室可用於本文中所述之製程中。此腔室之一個實例在共同讓渡的美國專利第6,878,206號中描述。
在使用本文中所述之利用WF6的沉積-蝕刻-沉積製程之某些實施中，使用單腔室解決方案可實現無縫的縫隙填充。
雖然上述內容是針對本案之實施，但是可在不脫離 本案之基本範疇的情況下設計本案之其他及進一步實施，且本案之範疇係藉由下述申請專利範圍確定。

Claims (19)

  1. 一種用於在一基板上沉積一鎢膜之方法，該方法包含以下步驟：將具有形成於其中之一特徵之一基板定位在一基板處理腔室中，其中該特徵藉由至少一個側壁及一底部表面界定；藉由以下步驟沉積一整體鎢層之一第一鎢膜：將一含氫氣體及一鹵鎢化合物之一連續流引入至該處理腔室，以便在該特徵之上沉積該第一鎢膜，同時將該處理腔室維持於一第一壓力及介於大約300℃及大約430℃之間的一第一溫度；使用一電漿處理來在該處理腔室中蝕刻該整體鎢層之該第一鎢膜，以便藉由以下步驟移除該第一鎢膜之一部分：將該第一鎢膜暴露至該鹵鎢化合物及一活化處理氣體之一連續流，同時將該處理腔室維持於低於該第一壓力的一第二壓力及介於大約300℃及大約430℃之間的一第二溫度，其中該活化處理氣體包含活化氦氣、活化氬氣、活化氧氣，或活化氮氣；以及藉由以下步驟沉積該整體鎢層之一第二鎢膜：將該含氫氣體及該鹵鎢化合物之一連續流引入至該處理腔室，以便在該第一鎢膜之上沉積該第二鎢膜。
  2. 如請求項1所述之方法，其中該鹵鎢化合物係選自由以下各者組成之群組：六氟化鎢(WF6)及六氯化鎢(WCl6)。
  3. 如請求項2所述之方法，其中該含氫氣體為氫氣(H2)。
  4. 如請求項3所述之方法，其中該活化處理氣體為活化氬氣。
  5. 如請求項4所述之該方法，其中該活化處理氣體在該基板處理腔室中原位形成。
  6. 如請求項4所述之方法，其中使用一遠端電漿源形成該活化處理氣體。
  7. 如請求項6所述之方法，其中該特徵在一介電層之一表面中及該表面之下形成，該介電層形成於該基板上。
  8. 如請求項1所述之方法，其中一黏附層形成在該特徵之該至少一個側壁及該底部表面上。
  9. 如請求項8所述之方法，其中在該黏附層之上形成一成核層。
  10. 如請求項1所述之方法，其中使用一熱化學氣相沉積(CVD)製程沉積該第一鎢膜及該第二鎢膜。
  11. 如請求項1所述之方法，其中橫穿藉由該特徵創建之該 基板之該表面中的一縫隙之一標稱最小尺寸為32nm或更少。
  12. 如請求項1所述之方法，其中該特徵為選自一觸點、一通孔、一溝槽及一接線中之一高深寬比特徵。
  13. 一種用於在一基板上沉積一鎢膜之方法，該方法包含以下步驟：將具有形成於其中之一特徵的一基板定位在一基板處理腔室中，其中該特徵藉由至少一個側壁及一底部表面界定；藉由以下步驟沉積一整體鎢層之一第一鎢膜：將一含氫氣體及一鹵鎢化合物之一連續流引入至該處理腔室，以便在該特徵之上沉積該第一鎢膜，同時將該處理腔室維持於一第一壓力及介於大約300℃及大約430℃之間的一第一溫度；使用一電漿處理來在該處理腔室中蝕刻該整體鎢層之該第一鎢膜，以便藉由以下步驟移除該第一鎢膜之一部分：將該第一鎢膜暴露至該鹵鎢化合物及一活化處理氣體之一連續流，同時將該處理腔室維持於低於該第一壓力的一第二壓力及介於大約300℃及大約430℃之間的一第二溫度，其中該活化處理氣體包含活化氦氣、活化氬氣、活化氧氣，或活化氮氣；以及藉由以下步驟沉積該整體鎢層之一第二鎢膜：將該含氫氣體及該鹵鎢化合物之一連續流引入至該處理腔室，以便在該第一鎢膜之上沉積該第二鎢膜，其中 以從大約0.5Å/秒至大約3Å/秒變動之一蝕刻速率移除該第一鎢膜之該部分。
  14. 如請求項13所述之方法，其中該鹵鎢化合物係選自由以下各者組成之群組：六氟化鎢(WF6)及六氯化鎢(WCl6)。
  15. 如請求項14所述之方法，其中該含氫氣體為氫氣(H2)。
  16. 如請求項15所述之方法，其中該活化處理氣體為活化氬氣。
  17. 如請求項16所述之方法，其中該活化處理氣體在該基板處理腔室中原位形成。
  18. 如請求項17所述之方法，其中使用一遠端電漿源形成該活化處理氣體。
  19. 如請求項13所述之方法，其中該特徵在一介電層之一表面中及該表面之下形成，該介電層形成於該基板上。
TW103127945A 2013-08-16 2014-08-14 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積 TWI629373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361866665P 2013-08-16 2013-08-16
US61/866,665 2013-08-16

Publications (2)

Publication Number Publication Date
TW201510267A TW201510267A (zh) 2015-03-16
TWI629373B true TWI629373B (zh) 2018-07-11

Family

ID=52467136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127945A TWI629373B (zh) 2013-08-16 2014-08-14 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積

Country Status (5)

Country Link
US (1) US9748105B2 (zh)
KR (1) KR102291990B1 (zh)
CN (1) CN105453230B (zh)
TW (1) TWI629373B (zh)
WO (1) WO2015023404A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831062B (zh) * 2020-12-17 2024-02-01 日商國際電氣股份有限公司 半導體裝置的製造方法，程式，基板處理方法及基板處理裝置

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9169556B2 (en) * 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
JP6297884B2 (ja) * 2014-03-28 2018-03-20 東京エレクトロン株式会社 タングステン膜の成膜方法
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US20160300731A1 (en) * 2015-04-10 2016-10-13 Applied Materials, Inc. Methods of etchback profile tuning
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102447489B1 (ko) 2015-09-02 2022-09-27 삼성전자주식회사 반도체 메모리 소자
EP3375008B1 (en) * 2015-11-10 2020-05-20 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Plasma-free etching process
US9449921B1 (en) 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US11404313B2 (en) 2017-04-26 2022-08-02 Applied Materials, Inc. Selective tungsten deposition at low temperatures
US10622214B2 (en) * 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
JP7256135B2 (ja) * 2017-06-23 2023-04-11 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 選択的な膜成長のための原子層堆積の方法
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
TWI839906B (zh) * 2017-08-30 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 層形成方法
KR102659317B1 (ko) 2017-09-12 2024-04-18 어플라이드 머티어리얼스, 인코포레이티드 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들
US10618805B2 (en) 2017-09-22 2020-04-14 Applied Materials, Inc. Method to reduce pore diameter using atomic layer deposition and etching
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
SG11202003355QA (en) 2017-11-11 2020-05-28 Micromaterials Llc Gas delivery system for high pressure processing chamber
US10332888B2 (en) * 2017-11-13 2019-06-25 United Microelectronics Corp. Memory devices and method of manufacturing the same
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
WO2019103995A1 (en) * 2017-11-22 2019-05-31 Applied Materials, Inc. Methods of reducing or eliminating defects in tungsten film
JP7018748B2 (ja) * 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
JP7023150B2 (ja) * 2018-03-26 2022-02-21 東京エレクトロン株式会社 タングステン膜の成膜方法及び制御装置
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
KR102806630B1 (ko) 2018-05-03 2025-05-12 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10515821B1 (en) 2018-06-26 2019-12-24 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
CN112514052B (zh) 2018-07-31 2025-07-08 朗姆研究公司 多层特征填充
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN110875245B (zh) * 2018-09-04 2023-06-16 北京北方华创微电子装备有限公司 用于填充孔洞或沟槽的薄膜沉积方法
US10741407B2 (en) 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
JP7179172B6 (ja) 2018-10-30 2022-12-16 アプライド マテリアルズ インコーポレイテッド 半導体用途の構造体をエッチングするための方法
CN111162039A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 金属导电结构及半导体器件的制备方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
KR20250116174A (ko) 2018-11-19 2025-07-31 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
SG11202106002VA (en) 2018-12-05 2021-07-29 Lam Res Corp Void free low stress fill
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
SG11202108725XA (en) 2019-02-13 2021-09-29 Lam Res Corp Tungsten feature fill with inhibition control
CN113557320B (zh) 2019-03-11 2024-08-27 朗姆研究公司 用于沉积含钼膜的前体
US11189633B2 (en) 2019-03-21 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor device and apparatus of manufacturing the same
CN113874545A (zh) 2019-05-22 2021-12-31 朗姆研究公司 无成核的钨沉积
JP2022546404A (ja) 2019-08-28 2022-11-04 ラム リサーチ コーポレーション 金属の堆積
US12334351B2 (en) 2019-09-03 2025-06-17 Lam Research Corporation Molybdenum deposition
KR20220082023A (ko) 2019-10-15 2022-06-16 램 리써치 코포레이션 몰리브덴 충진
US20210123139A1 (en) * 2019-10-29 2021-04-29 Applied Materials, Inc. Method and apparatus for low resistance contact interconnection
US11913107B2 (en) * 2019-11-08 2024-02-27 Applied Materials, Inc. Methods and apparatus for processing a substrate
KR102694436B1 (ko) * 2019-11-18 2024-08-13 주식회사 원익아이피에스 반도체 집적 회로 장치의 콘택 플러그 형성방법
US12283489B2 (en) 2019-12-09 2025-04-22 Tokyo Electron Limited Etching method and etching apparatus
US12217972B2 (en) 2019-12-13 2025-02-04 Lam Research Corporation Multi-state pulsing for achieving a balance between bow control and mask selectivity
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR102826372B1 (ko) * 2020-02-28 2025-06-27 램 리써치 코포레이션 고 종횡비 3D NAND 에칭을 위한 측벽 노칭 (notching) 감소
CN115362531A (zh) * 2020-03-27 2022-11-18 朗姆研究公司 具有成核抑制的特征填充
JP2021167466A (ja) * 2020-03-30 2021-10-21 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated バリア層のないインシトゥタングステン堆積
TW202206634A (zh) * 2020-06-30 2022-02-16 美商應用材料股份有限公司 在低溫下的選擇性鎢沉積
US11377733B2 (en) * 2020-08-07 2022-07-05 Sandisk Technologies Llc Fluorine-free tungsten deposition process employing in-situ oxidation and apparatuses for effecting the same
US11749564B2 (en) 2020-09-22 2023-09-05 Applied Materials, Inc. Techniques for void-free material depositions
US12305278B2 (en) 2020-09-29 2025-05-20 Applied Materials, Inc. Method of reducing titanium nitride etching during tungsten film formation
US11488835B2 (en) * 2020-11-20 2022-11-01 Applied Materials, Inc. Systems and methods for tungsten-containing film removal
CN115836380A (zh) * 2020-11-20 2023-03-21 朗姆研究公司 低电阻脉冲式cvd钨
US11515200B2 (en) * 2020-12-03 2022-11-29 Applied Materials, Inc. Selective tungsten deposition within trench structures
CN117480586A (zh) * 2021-05-06 2024-01-30 应用材料公司 改善无孔隙与无缝式钨隙填工艺的生产率的处理系统与方法
US12482658B2 (en) * 2021-07-09 2025-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive features of semiconductor devices and methods of forming the same
CN114250444A (zh) * 2021-12-01 2022-03-29 安徽光智科技有限公司 一种等离子体辅助化学气相沉积高纯钨溅射靶材的方法
CN116926495A (zh) * 2022-04-02 2023-10-24 中微半导体设备(上海)股份有限公司 一种半导体设备及其基片处理方法
CN115172268B (zh) * 2022-07-04 2025-10-14 中微半导体设备(上海)股份有限公司 一种在高深宽比结构中沉积钨的方法及其半导体基片
CN115831867B (zh) * 2023-02-24 2023-06-27 粤芯半导体技术股份有限公司 半导体器件中的钨填充方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203616A1 (en) * 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
US20100072623A1 (en) * 2008-09-19 2010-03-25 Advanced Micro Devices, Inc. Semiconductor device with improved contact plugs, and related fabrication methods
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US20100159694A1 (en) * 2008-06-12 2010-06-24 Novellus Systems Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
TW201105813A (en) * 2009-08-04 2011-02-16 Novellus Systems Inc Depositing tungsten into high aspect ratio features

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US6093645A (en) 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
KR100440260B1 (ko) * 2001-12-19 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
KR100528073B1 (ko) * 2003-04-07 2005-11-15 동부아남반도체 주식회사 반도체소자 제조방법
KR20060072521A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
KR101275025B1 (ko) * 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US8071478B2 (en) 2008-12-31 2011-12-06 Applied Materials, Inc. Method of depositing tungsten film with reduced resistivity and improved surface morphology
US8865594B2 (en) 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
JP5829926B2 (ja) * 2011-07-06 2015-12-09 東京エレクトロン株式会社 タングステン膜の成膜方法
JP6273257B2 (ja) * 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203616A1 (en) * 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
US20100159694A1 (en) * 2008-06-12 2010-06-24 Novellus Systems Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20100072623A1 (en) * 2008-09-19 2010-03-25 Advanced Micro Devices, Inc. Semiconductor device with improved contact plugs, and related fabrication methods
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
TW201105813A (en) * 2009-08-04 2011-02-16 Novellus Systems Inc Depositing tungsten into high aspect ratio features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831062B (zh) * 2020-12-17 2024-02-01 日商國際電氣股份有限公司 半導體裝置的製造方法，程式，基板處理方法及基板處理裝置

Also Published As

Publication number Publication date
TW201510267A (zh) 2015-03-16
WO2015023404A1 (en) 2015-02-19
CN105453230A (zh) 2016-03-30
US9748105B2 (en) 2017-08-29
CN105453230B (zh) 2019-06-14
US20150050807A1 (en) 2015-02-19
KR102291990B1 (ko) 2021-08-19
KR20160044004A (ko) 2016-04-22

Similar Documents

Publication Publication Date Title
TWI629373B (zh) 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積
TWI868200B (zh) 間隙填充沉積製程
TWI720422B (zh) 實現無縫鈷間隙填充之方法
KR101457829B1 (ko) 회로 컴포넌트들을 정의하기 위한 서브트랙티브 패터닝
KR101808209B1 (ko) 심리스 코발트 갭-필을 가능하게 하는 방법
US8900999B1 (en) Low temperature high pressure high H2/WF6 ratio W process for 3D NAND application
US10431493B2 (en) Doping control of metal nitride films
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
TWI687994B (zh) 用於經由原子層沉積循環之蝕刻的方法
JP2020506540A (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
KR20180010990A (ko) 향상된 보텀-업 피처 충진을 위한 ale
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
TWI737601B (zh) 回蝕輪廓調整的方法
TW202333302A (zh) 用於形成低電阻率鎢特徵的方法
US20190148150A1 (en) Methods for forming capping protection for an interconnection structure