TWI628919B - 連續漸進式類比數位轉換器 - Google Patents
連續漸進式類比數位轉換器 Download PDFInfo
- Publication number
- TWI628919B TWI628919B TW106115907A TW106115907A TWI628919B TW I628919 B TWI628919 B TW I628919B TW 106115907 A TW106115907 A TW 106115907A TW 106115907 A TW106115907 A TW 106115907A TW I628919 B TWI628919 B TW I628919B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- capacitor array
- capacitor
- sample
- group
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一種連續漸進式類比數位轉換器包含一取樣保持電路組、一電容陣列組、複數個動態比較器及一SAR控制電路，該取樣保持電路組用以對一類比訊號進行取樣以產生一取樣訊號，該電容陣列組具有一訊號電容陣列及一參考電容陣列，其中該訊號電容陣列具有複數個非二進制排列之電容位元，且至少兩電容位元於一週期中同時進行切換，至少一組電容位元於另一週期中單獨進行切換，該訊號電容陣列輸出一訊號電壓，該參考電容陣列輸出一參考電壓，該動態比較器用以比較該訊號電壓及該參考電壓的電位且輸出一比較訊號，該SAR控制電路根據該些動態比較器之該比較訊號控制該電容陣列組之切換。
Description
本發明是關於一種類比數位轉換器，特別是關於一種連續漸進式類比數位轉換器。
請參閱第1圖，為習知一種連續漸進式類比數位轉換器之電路圖，該連續漸進式類比數位轉換器包含一取樣保持電路、一比較器、一數位類比轉換器及一控制邏輯電路。其中，一類比訊號V
IN輸入至該取樣保持電路進行取樣並保持取樣之該電壓，該取樣保持電路所保持之電壓輸入該比較器的正端，該控制邏輯電路使該數位類比轉換器輸出參考電壓至該比較器的負端，該比較器比對保持電壓及參考電壓的大小，並輸出1或0至該控制邏輯電路，該控制邏輯電路儲存該比較器出之比較結果，並根據比較結果決定下一週期之參考電壓的大小，該控制邏輯電路最後輸出數位訊號D
0、D
1…D
N-2及D
N-1，因此，若為N-bit解析度之類比數位轉換器，則需要N次的比較過程，才能完成一筆資料的轉換。
本發明的主要目的在於提供具有一週期中進行兩位元切換之電容位元以及一週期進行一位元切換之電容位元的類比數位轉換器，可在保有高解析度的情況下提高類比數位轉換器的轉換速度，此外，該類比數位轉換器具有非二進制排列之電容陣列，增加了切換時可容錯的範圍，以提高類比數位轉換器的轉換速度。
本發明之一種連續漸進式類比數位轉換器包含一取樣保持電路組、一電容陣列組、複數個動態比較器及一SAR控制電路，該取樣保持電路組接收一類比訊號，且該取樣保持電路組用以對該類比訊號進行取樣，以產生一取樣訊號，該電容陣列組電性連接該些取樣保持電路以接收該取樣訊號，該電容陣列組具有一訊號電容陣列及一參考電容陣列，其中該訊號電容陣列具有複數個非二進制排列之電容位元，且至少兩電容位元於一週期中同時進行切換，至少一組電容位元於另一週期中單獨進行切換，該訊號電容陣列輸出一訊號電壓，該參考電容陣列輸出一參考電壓，該些動態比較器電性連接該電容陣列組以接收該訊號電壓及該參考電壓，該動態比較器用以比較該訊號電壓及該參考電壓的電位，且各該動態比較器輸出一比較訊號，該SAR控制電路電性連接該電容陣列組及該些動態比較器，該SAR控制電路根據該些動態比較器之該比較訊號控制該電容陣列組之切換。
本發明之該連續漸進式類比數位轉換器同時保有一次兩位元切換之轉換快速及一次一位元切換之高精度轉換的功效，可在保有高解析度的前提下提高轉換的速度，而能適用於無線通訊等須轉換快速的應用中。
請參閱第2圖，為本發明之一實施例，一種連續漸進式類比數位轉換器100的方塊圖，該連續漸進式類比數位轉換器100包含一取樣保持電路組110、一電容陣列組120、複數個動態比較器130、一SAR控制電路140、一暫存器組150、一錯誤偵測電路160、一非二進制代碼轉換電路170、一數位碼取代電路180及一解碼器190。
請參閱第2圖，在本實施例中，該連續漸進式類比數位轉換器100為一差動式連續漸進式類比數位轉換器，因此，該取樣保持電路組110具有一第一取樣保持電路111及一第二取樣保持電路112，該第一取樣保持電路111接收一類比訊號V
ip，該第二取樣保持電路112接收一反相之類比訊號V
in，該第一取樣保持電路111及該第二取樣保持電路112分別對該類比訊號V
ip及該反相之類比訊號V
in進行取樣及保持，請參閱第3圖，為該第一取樣保持電路111及該第二取樣保持電路112的電路示意圖，其包含有一開關及一充電電容，當時脈訊號CLK導通該開關時該取樣保持電路為取樣階段，一輸入訊號V
n對該充電電容進行充電，使充電電容的電位上升至該輸入訊號V
n的電位大小，而當時脈訊號CLK關閉該開關時該取樣保持電路為保持階段，該充電電容之輸出電壓V
out的電位保持於該輸入訊號V
n的電位大小。
請參閱第2圖，在本實施例中，該電容陣列組120包含有一第一電容陣列組121及一第二電容陣列組122，該第一電容陣列組121具有一訊號電容陣列121a及一參考電位電容陣列121b，該第二電容陣列組122具有一訊號電容陣列122a及一參考電位電容陣列122b，其中，該第一電容陣列組121之該訊號電容陣列121a電性連接該第一取樣保持電路111，以接收該第一取樣保持電路111所保持之該取樣訊號，該第二電容陣列組122之該訊號電容陣列122a電性連接該第二取樣保持電路112，以接收該第二取樣保持電路112所保持之該取樣訊號。
請參閱第4圖，為該第一電容陣列組121之該訊號電容陣列121a及該第二電容陣列組122之該訊號電容陣列122a的電路圖，其中該第一電容陣列組121之該訊號電容陣列121a及該第二電容陣列組122之該訊號電容陣列122a形成差動對，且兩組電容陣列的作動是相反的，其中一組電容陣列的電壓上升，另一組電容陣列的電壓則下降，這樣的作法能讓訊號的共模電壓保持一致。此外，將該第一電容陣列組121之該訊號電容陣列121a及該第二電容陣列組122之該訊號電容陣列122a的各個電容位元區分為上下兩個部份，可降低開關電路的複雜度並減少了開關電路的負載。
在本實施例中，該訊號電容陣列具有12個電容位元，且12個電容位元之大小排列為512、256、192、96、64、32、16、8、4、4、2及1，可知本發明之電容位元並非二進制排列，。其中之電容位元大小192為傳統二進制之128加上64位元，而電容位元大小96為傳統二進制之64加上32位元，而第二個電容大小為4之電容位元則為冗餘(Redundancy)電容，這樣的作法可增加該訊號電容陣列的可容錯的範圍，進而提升整體類比數位的轉換速度。
較佳的，本發明之該訊號電容陣列的前16個電容位元512、256、192、96、64、32、16及8是採用一次兩位元的方式進行單調式(Monotonic)的切換，也就是在一週期中進行兩個電容位元的切換，以控制電壓的上升或下降，而該訊號電容陣列的後4個電容位元4、4、2及1則是採用一次一位元的方式進行切換，也就是在一週期中進行一個電容位元的切換，讓該連續漸進式類比數位轉換器100能同時保有一次兩位元切換之轉換快速及一次一位元切換之高精度轉換的功效。
請參閱第5圖，為該第一電容陣列組121之該參考電位電容陣列121b及該第二電容陣列組122之該參考電位電容陣列122a的電路圖，各該參考電位電容陣列具有6個電容位元，其中20C之電容是用以補償參考電位電容陣列及該訊號電容陣列中之冗餘電容之間的誤差，而96C、20C、8C、3C及1C之電容則用以產生參考電壓V
refp、V
refn，而參考電壓V
refp、V
refn進而用以產生參考電位V
REF+、V
REF-，以供該訊號電容陣列前8個電容位元之一次兩位元之四個電位的比對，四個電位分別為1/2V
REF、3/16V
REF、1/16V
REF及1/64V
REF，在本實施例中，V
REF+＝V
refp-V
refn、V
REF-＝V
refp+V
refn，以利用電容電荷之變化決定電位大小，其中該參考電位電容陣列之運算公式可表示為：V
REF+((電容值)/128)*V
cm=V
refp以及V
REF+((電容值)/128)*V
cm=V
refn，而可藉由調整該些開關得到所述之電位大小。
請再參閱第2圖，該第一電容陣列組121之該訊號電容陣列121a及該參考電位電容陣列121b與該第二電容陣列組122之該訊號電容陣列122a及該參考電位電容陣列122b之該些訊號電壓及該些參考電壓傳送至該些動態比較器130進行電位之比對，在本實施例中，共具有3個動態比較器，以分別比對該第一電容陣列組121之該訊號電容陣列121a及該參考電位電容陣列121b與該第二電容陣列組122之該訊號電容陣列122a及該參考電位電容陣列122b之該些訊號電壓及該些參考電壓的電位大小，且各該動態比較器130輸出之一比較訊號傳送至該暫存器組150儲存，且該比較訊號傳送至該SAR控制電路140進行判斷，使該SAR控制電路140分別輸出控制訊號至該電容陣列組120及該些動態比較器130進行控制。
請參閱第2圖，在本實施例中，前8位元是採用一周期切換兩位元的方式，需要三個動態比較器同時進行比較而較容易發生錯誤，而由於其中之一動態比較器會輸出一比較訊號及該比較訊號的反相訊號，因此，可藉此偵測該些動態比較器是否發生錯誤，其中若該比較訊號及其反相訊號均為低電位時則代表發生錯誤。較佳的，本發明藉由該錯誤偵測電路160由該暫存器組150擷取該比較訊號及反相之該比較訊號進行錯誤偵測，並將一錯誤偵測訊號傳送至該數位碼取代電路180。
請參閱第2圖，該非二進制代碼轉換電路170由該暫存器組150接收該些比較訊號，由於該訊號電容陣列共具有12個電容位元，該非二進制代碼轉換電路170根據該些比較訊號輸出一12位元之非二進制數位訊號，且該非二進制代碼轉換電路170將該非二進制數位訊號傳送至該錯誤碼取代電路。
請參閱第2圖，該數位碼取代電路180接收該錯誤偵測電路160之該錯誤偵測訊號及該非二進制代碼轉換電路170之該非二進制數位訊號，並根據該錯誤偵測訊號修正該非二進制數位訊號，若中顯示有發生錯誤，例如該錯誤偵測訊號顯示第8位元發生錯誤時，代表著後續比較之7個位元均為錯誤之比較，因此該數位碼取代電路180直接以一預測之數據取代該非二進制數位訊號的8個位元，這樣的作法可避免該連續漸進式類比數位轉換器100因錯誤之比較而停止運作，以大幅地增加該連續漸進式類比數位轉換器100的轉換速度。
請參閱第2圖，該解碼器190由該數位碼取代電路180接收該非二進制數位訊號，由於該非二進制數位訊號中還包含了冗餘電容及額外加入的有效位元，因此，該解碼器190將12位元之該非二進制數位訊號轉換為一10位元二進制數位訊號Digital。
本發明之該連續漸進式類比數位轉換器100同時保有一次兩位元切換之轉換快速及一次一位元切換之高精度轉換的功效，可在保有高解析度的前提下提高轉換的速度，而能適用於無線通訊等須轉換快速的應用中。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧連續漸進式類比數位轉換器
110‧‧‧取樣保持電路組
111‧‧‧第一取樣保持電路
112‧‧‧第二取樣保持電路
120‧‧‧電容陣列組
121‧‧‧第一電容陣列組
121a‧‧‧訊號電容陣列
121b‧‧‧參考電位電容陣列
122‧‧‧第二電容陣列組
122a‧‧‧訊號電容陣列
122b‧‧‧參考電位電容陣列
130‧‧‧動態比較器
140‧‧‧SAR控制電路
150‧‧‧暫存器組
160‧‧‧錯誤偵測電路
170‧‧‧非二進制代碼轉換電路
180‧‧‧數位碼取代電路
190‧‧‧解碼器
Vip‧‧‧類比訊號
Vin‧‧‧反相之類比訊號
Vn‧‧‧輸入訊號
Vcm‧‧‧共模電壓
inpp‧‧‧訊號電壓
innn‧‧‧訊號電壓
Digital‧‧‧二進制數位訊號
VIN‧‧‧類比訊號
CLK‧‧‧時脈訊號
Vout‧‧‧輸出電壓
Vrefp‧‧‧參考電壓
Vrefn‧‧‧參考電壓
第1圖： 習知一種連續漸進式類比數位轉換器的功能方塊圖。 第2圖： 依據本發明之一實施例，一種連續漸進式類比數位轉換器的功能方塊圖。 第3圖： 依據本發明之一實施例，一取樣保持電路的電路示意圖。 第4圖： 依據本發明之一實施例，一訊號電容陣列的電路示意圖。 第5圖：依據本發明之一實施例，一參考電位電容陣列的電路示意圖。
Claims (9)
- 一種連續漸進式類比數位轉換器，其包含：一取樣保持電路組，接收一類比訊號，且該取樣保持電路組用以對該類比訊號進行取樣，以產生一取樣訊號；一電容陣列組，電性連接該些取樣保持電路以接收該取樣訊號，該電容陣列組具有一訊號電容陣列及一參考電容陣列，其中該訊號電容陣列具有複數個非二進制排列之電容位元，且至少兩電容位元於一週期中同時進行切換，至少一組電容位元於另一週期中單獨進行切換，該訊號電容陣列輸出一訊號電壓，該參考電容陣列輸出一參考電壓；複數個動態比較器，電性連接該電容陣列組以接收該訊號電壓及該參考電壓，該動態比較器用以比較該訊號電壓及該參考電壓的電位，且各該動態比較器輸出一比較訊號；一SAR控制電路，電性連接該電容陣列組及該些動態比較器，該SAR控制電路根據該些動態比較器之該比較訊號控制該電容陣列組之切換；一暫存器組，電性連接該些動態比較器，以儲存該些比較訊號；以及一錯誤偵測電路，電性連接該暫存器組，以接收儲存於該暫存器組之該些比較訊號，且該錯誤偵測電路用以偵測該些比較訊號是否發生錯誤以輸出一錯誤偵測訊號。
- 如申請專利範圍第1項所述之連續漸進式類比數位轉換器，其中該取樣保持電路組具有一第一取樣保持電路及一第二取樣保持電路，該第一取樣保持電路接收該類比訊號，該第二取樣保持電路接收反相之該類比訊號。
- 如申請專利範圍第2項所述之連續漸進式類比數位轉換器，其包含 有一第一電容陣列組及一第二電容陣列組，該第一電容陣列組之該訊號電容陣列電性連接該第一取樣保持電路，該第二電容陣列組之該訊號電容陣列電性連接該第二取樣保持電路。
- 如申請專利範圍第1項所述之連續漸進式類比數位轉換器，其包含有一非二進制代碼轉換電路，該非二進制代碼轉換電路電性連接該暫存器組，以將該些比較訊號轉換為一非二進制數位訊號。
- 如申請專利範圍第4項所述之連續漸進式類比數位轉換器，其包含有一數位碼取代電路，該數位碼取代電路電性連接該錯誤偵測電路及該非二進制代碼轉換電路，以根據該錯誤偵測訊號修正該非二進制數位訊號。
- 如申請專利範圍第5項所述之連續漸進式類比數位轉換器，其包含有一解碼器，該解碼器電性連接該數位碼取代電路，該解碼器用以將該非二進制數位訊號轉換為一二進制數位訊號。
- 如申請專利範圍第1項所述之連續漸進式類比數位轉換器，其中該訊號電容陣列具有12個電容位元。
- 如申請專利範圍第7項所述之連續漸進式類比數位轉換器，其中該些電容位元之大小排列為512、256、192、96、64、32、16、8、4、4、2及1。
- 一種連續漸進式類比數位轉換器，其包含：一取樣保持電路組，接收一類比訊號，且該取樣保持電路組用以對該類比訊號進行取樣，以產生一取樣訊號；一電容陣列組，電性連接該些取樣保持電路以接收該取樣訊號，該電容陣列組具有一訊號電容陣列及一參考電容陣列，其中該訊號電容陣列具有複數個非二進制排列之電容位元，且至少兩電容位元於一週期中同時進行切換，至少 一組電容位元於另一週期中單獨進行切換，該訊號電容陣列輸出一訊號電壓，該參考電容陣列輸出一參考電壓，其中該訊號電容陣列具有12個電容位元，且該些電容位元之大小排列為512、256、192、96、64、32、16、8、4、4、2及1；複數個動態比較器，電性連接該電容陣列組以接收該訊號電壓及該參考電壓，該動態比較器用以比較該訊號電壓及該參考電壓的電位，且各該動態比較器輸出一比較訊號；以及一SAR控制電路，電性連接該電容陣列組及該些動態比較器，該SAR控制電路根據該些動態比較器之該比較訊號控制該電容陣列組之切換。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106115907A TWI628919B (zh) | 2017-05-12 | 2017-05-12 | 連續漸進式類比數位轉換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106115907A TWI628919B (zh) | 2017-05-12 | 2017-05-12 | 連續漸進式類比數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI628919B true TWI628919B (zh) | 2018-07-01 |
| TW201902131A TW201902131A (zh) | 2019-01-01 |
Family
ID=63640555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106115907A TWI628919B (zh) | 2017-05-12 | 2017-05-12 | 連續漸進式類比數位轉換器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI628919B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570206B1 (en) * | 2012-04-25 | 2013-10-29 | Himax Technologies Limited | Multi-bit per cycle successive approximation register ADC |
| US8797204B2 (en) * | 2009-09-01 | 2014-08-05 | The Regents Of The University Of Michigan | Low-power area-efficient SAR ADC using dual capacitor arrays |
| US9219492B1 (en) * | 2014-09-19 | 2015-12-22 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor |
-
2017
- 2017-05-12 TW TW106115907A patent/TWI628919B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8797204B2 (en) * | 2009-09-01 | 2014-08-05 | The Regents Of The University Of Michigan | Low-power area-efficient SAR ADC using dual capacitor arrays |
| US8570206B1 (en) * | 2012-04-25 | 2013-10-29 | Himax Technologies Limited | Multi-bit per cycle successive approximation register ADC |
| US9219492B1 (en) * | 2014-09-19 | 2015-12-22 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201902131A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
| US8508400B2 (en) | Successive approximation register analog to digital converter and conversion method thereof | |
| US8378863B2 (en) | Analog-to-digital converter and correction method thereof | |
| CN107493104B (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| US8441386B2 (en) | Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters | |
| CN109379082B (zh) | 一种逐次逼近模数转换器 | |
| US10826521B1 (en) | Successive approximation register analog to digital converter and offset detection method thereof | |
| JP6353267B2 (ja) | Ａｄ変換器及びａｄ変換方法 | |
| US8004448B2 (en) | Dual DAC structure for charge redistributed ADC | |
| US20130021181A1 (en) | Non-binary successive approximation analog to digital converter | |
| CN113794475A (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
| WO2019084085A1 (en) | METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT | |
| EP3607659B1 (en) | Successive approximation register (sar) analog to digital converter (adc) dynamic range extension | |
| CN204376879U (zh) | 具有混合型dac电容阵列结构的sar adc | |
| TWI628919B (zh) | 連續漸進式類比數位轉換器 | |
| CN112583406B (zh) | 模拟数字转换器装置与模拟数字转换器电路系统 | |
| CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
| CN109802680B (zh) | 一种基于分数基准的电容阵列及模数转换器 | |
| CN104734718A (zh) | 混合型dac电容阵列结构 | |
| US11637558B2 (en) | Analog-to-digital converter capable of reducing nonlinearity and method of operating the same | |
| CN118232919A (zh) | 模数转换器adc，用于控制所述adc的方法 | |
| JP6131102B2 (ja) | 逐次比較型ａ／ｄ変換器及びその駆動方法 | |
| TWI441456B (zh) | Can reduce the energy consumption of the successive approximation of the temporary analog-to-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |