[go: up one dir, main page]

CN118232919A - 模数转换器adc，用于控制所述adc的方法 - Google Patents

模数转换器adc，用于控制所述adc的方法 Download PDF

Info

Publication number
CN118232919A
CN118232919A CN202311647859.7A CN202311647859A CN118232919A CN 118232919 A CN118232919 A CN 118232919A CN 202311647859 A CN202311647859 A CN 202311647859A CN 118232919 A CN118232919 A CN 118232919A
Authority
CN
China
Prior art keywords
reference signal
digital reference
signal
input
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311647859.7A
Other languages
English (en)
Inventor
S·范德文
刘耀鸿
何禹铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stichting Imec Nederland
Original Assignee
Stichting Imec Nederland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stichting Imec Nederland filed Critical Stichting Imec Nederland
Publication of CN118232919A publication Critical patent/CN118232919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了一种模数转换器ADC(1)。该ADC包括具有第一输入端和第二输入端的比较器(2)。该ADC还包括配置成分别接收第一和第二数字参考信号的第一数模转换器DAC(3)和第二DAC(4)。数字参考信号(Dref)表示有正负之分的二进制值。该ADC被配置成基于差分输入信号的第一经采样输入信号与第一数字参考信号，以及基于差分输入信号的第二经采样输入信号与第二数字参考信号，将各输入电压(Vin)进行比较，并且基于所述比较来调整参考电压以逼近差分输入信号。

Description

模数转换器ADC，用于控制所述ADC的方法
技术领域
本公开涉及模数转换器ADC的领域，尤其是ADC中使用的数模转换器DAC。
背景技术
导致本申请的项目已获得欧洲研究委员会(ERC)在欧盟展望2020研究和创新计划下的资助(拨款协议号101001448)。
ADC已经并且目前正在几乎所有技术领域中使用。由于半导体的尺寸和功耗多年来一直在稳步下降，同时仍提供潜在的计算能力，电子设备的尺寸和能耗也相应下降。然而，已经观察到ADC的功耗没有降低到与半导体中功耗的降低相同的程度。因此，包括半导体和ADC的现代电子设备的功耗的很大一部分归因于ADC的功耗。这种电子设备可以被配置成例如传感器单元，该传感器单元被配置成持续地或间歇地测量物理特性，即模拟数据，使用ADC将所述物理特性转换成数字数据，并且存储和/或传送所述数字数据。
一种类型的ADC是Flash ADC，顾名思义，它是一种快速型ADC。然而，Flash ADC在功耗方面非常昂贵。一种更具功率效率的ADC类型是逐次逼近SAR ADC。对于稀疏信号，通过使用信号相关的ADC(诸如电平交叉ADC)来减少比较次数，可以进一步提高功率效率。
电平交叉ADC的功耗的主要部分由ADC的一个或多个比较来消耗。换言之，大部分功率是在将输入信号与参考信号进行比较以确定输入信号的值时消耗的。
因此，感兴趣的是提供一种更高功率效率的ADC和一种用于控制ADC的方法，该方法提供更高效的功率使用。
发明内容
本公开的目的是提供一种具有经降低的功耗的经改进的ADC和经改进的DAC以及用于控制所述ADC的方法。
根据本公开的第一方面，提供了一种模数转换器ADC。ADC包括具有第一输入端和第二输入端的比较器、第一和第二数模转换器DAC。第一DAC包括具有N个第一电容器的第一电容器组，其中N个第一电容器中的各第一电容器的第一极板由第一数字参考信号的位来控制，并且其中N个第一电容器中的各第一电容器的第二极板被配置成接收差分输入信号的经采样第一输入信号。第二DAC包括具有N个第二电容器的第二电容器组，其中N个第二电容器中的各第二电容器的第一极板由第二数字参考信号的位来控制，并且其中N个第二电容器中的各第二电容器的第二极板被配置成接收差分输入信号的经采样第二输入信号。第一DAC和第二DAC被配置成分别向比较器的第一输入端和第二输入端提供第一输入电压和第二输出电压。第一数字参考信号和第二数字参考信号表示有正负之分的二进制值。ADC被配置成将第一和第二输入电压进行比较。ADC还被配置成基于所述比较来调整第一或第二数字参考信号，以便逼近第一和第二输入信号之间的差。ADC可被配置成取决于所述比较来选择性地改变第一数字参考信号或第二数字参考信号。
根据本公开的第二方面，提供了一种用于控制模数转换器ADC的方法。根据第二方面的方法包括以下步骤：向ADC的第一数模转换器DAC的第一电容器组提供第一数字参考信号，其中第一电容器组具有N个第一电容器，并且其中N个第一电容器中的各第一电容器的第一极板由第一数字参考信号的位来控制；向第二DAC的第二电容器组提供第二数字参考信号，其中第二电容器组具有N个第二电容器，并且其中N个第二电容器中的各第二电容器的第一极板由第二数字参考信号的位来控制；将差分输入信号的经采样第一输入信号提供到各第一电容器的第二极板；将差分输入信号的经采样第二输入信号提供到各第二电容器的第二极板；将第一输入电压和第二输入电压分别提供到ADC的比较器的第一输入端和第二输入端，其中第一输入电压基于第一数字参考信号和经采样第一输入信号，并且其中第二输入电压基于第二数字参考信号和经采样第二输入信号；将第一输入电压和第二输入电压相比较；以及基于第一输入电压与第二输入电压的比较来调整第一数字参考信号或第二数字参考信号，以便逼近第一输入信号和第二输入信号之间的差。第一和第二数字参考信号表示有正负之分的二进制值，因为第一和第二数字参考信号中的每一者表示有正负之分的二进制值的幅度，并且有正负之分的二进制数值的符号控制要调整第一或第二数字参考信号中的哪一者。
本公开基于如下理解：当在提供给DAC的不同参考电压之间切换时，在DAC中消耗大量的功率，即电能或电功率。此外，本公开基于如下理解：特定ADC，诸如SAR ADC或电平交叉ADC，利用一个或多个电容器组，其中电容器组的各电容器被配置成基于表示二进制信号的参考信号来被充电。在这样的电容器组中，每个电容器通常被配置成对应于二进制信号的一个位。因此，对应于特定位的电容器可以具有对应于比该特定位低一级的位的另一电容器的电容的两倍。因此，对应于最高有效位MSB的电容器可以具有最高电容，而对应于最低有效位LSB的电容器可具有最低电容。
电容器组中的电容器可以在第一极板上被提供有表示数字参考信号的对应位的值的电压(高/低)。当调整表示数字参考信号的参考电压时，必须确保与设置成逻辑1的位相对应的电容器被充电，并且与设置成逻辑0的位相对应的电容器被耗尽，以确保经调整的参考电压正确地对应或表示二进制信号。此外，已经认识到，ADC通常以参考电压开始，该参考电压处于可以被表示的各可能值的中间。这样的中间值可以由等于逻辑1(后面跟着各个0)的二进制数来表示，或者换言之，MSB可以等于1并且其余位可以等于0。然而，当确定输入信号的值时，则可能需要降低或增加参考电压，以便找到与输入信号的值相对应的参考值。由二进制信号表示的参考电压降低达该二进制信号的LSB，其等同于MSB等于0，后面伴有所有1，这将导致所有电容器必须改变状态，因为对应于已经从1改变到0的MSB的电容器将被耗尽，并且本来对应于等于0的位的其余电容器将必须被充电，因为它们现在将对应于等于1的位。电容器的这种充电和耗尽消耗了大量功率(即电能)，尤其是对于对应于MSB和其他较高有效位的电容器而言。相反的情形，即，当二进制信号从除MSB之外所有位等于1切换到除MSB之外所有位等于0时，因此也消耗大量功率。替换地，电容器的充电和/或耗尽可以被理解成电容器的切换。此外，在电容器的第一极板处用与数字参考信号相对应的参考电压对电容器组充电可以理解成预加载，并且在电容器的第二极板处将输入信号充电到电容器组上可以理解成采样。
许多传感器测量遵循规则模式、节律或频率的现象，诸如用于测量身体功能的传感器。如果这样的测量通过滤波器，诸如高通滤波器，则可以至少部分地提取底层的规则模式、节律或频率，并且可以仅使异常事件通过，异常事件可能对跟踪、标识和/或测量而言是重要的或感兴趣的。这样的经滤波信号或具有类似特性的其他信号可以被称为稀疏信号。稀疏信号的值将主要具有接近中间值或共模值的值。如果以数字方式表示，稀疏信号的绝大多数值可以在彼此之间的几个LSB内。类似于上面讨论的示例，当稀疏信号将偏离中间值以下几个LSB或以上几个LSB时(即，由二进制信号表示，对于该二进制信号，MSB等于1，并且其余位等于0)，使用提供给电容器的参考信号来转换这样的稀疏信号将频繁地导致电容器切换。因此，电容器组的预加载可能消耗大量功率才能转换稀疏信号，即使稀疏信号不包括很多感兴趣的信息。
根据以上理解，已经认识到，降低DAC的电容器的切换量是有益的，并且特别是降低与较高有效位相对应的电容器切换量。因此，本公开提出使用表示有正负之分的二进制值的幅度的数字参考信号。有正负之分的二进制值是数字二进制数，MSB为其定义二进制数的符号，即二进制数是正数还是负数。相应地，输入信号可以表示成有正负之分的信号，其可以在输入信号的测量和/或采样时执行。因此，当输入信号改变电平时，可能需要切换的电容器的量大大降低。
比较器被配置成分别从第一DAC和第二DAC接收第一输入电压和第二输入电压。每个DAC接收在第二极板上的经采样输入信号和在第一极板上的数字参考信号，使得数字参考信号将通过表示数字参考信号的特定位的相应电容器的大小而被转换成模拟值。输入电压是经采样输入信号和参考信号的总和。
调整第一或第二数字参考信号以便逼近第一和第二输入信号之间的差可以被用于将差分输入信号转换成数字值。第一和第二数字参考信号可以表示有正负之分的二进制值，其形成经采样第一输入信号和经采样第二输入信号之间的差的数字表示。
应该认识到，电容器组的每个电容器的第一极板可以由数字参考信号的相应位来控制。然而，在一些实施例中，对于最高有效位，电容器组可以包括两个电容器，使得并非所有位都对应于电容器组中的单个电容器。这可以被利用，使得ADC可以被配置成当最高有效位要改变时改变第一数字参考信号和第二数字参考信号这两者，使得当最高有效位改变时输入到比较器的输入电压之间的共模不改变。
有正负之分的二进制值可以具有N+1个位。因此，有正负之分的二进制值可以具有比电容器组具有被配置成基于数字参考信号生成参考电压的电容器多一个位。ADC还可被配置成取决于第一输入电压和第二输入电压中的哪一者更大来选择性地改变第一数字参考信号或第二数字参考信号。这可以理解成单调切换。此外，通过选择要改变第一数字参考信号和第二数字参考信号中的哪一者，该选择表示有正负之分的二进制值的最高有效位MSB。第一数字参考信号和第二数字参考信号形成有正负之分的二进制值的幅度。这意味着，由于第一数字参考信号或第二数字参考信号的选择性改变，可以使用比要表示的位数少一个的电容器。
可以省略的电容器可以是本来与MSB相对应的电容器，它可具有最高电容。因此，如果稀疏信号将在从低于中间值几个LSB的值到高于中间值的几个LSB之间变化，则只有与有正负之分的二进制值的几个LSB相对应的电容器将必须被切换，因为有正负之分的二进制值的MSB将改为由第一或第二数字参考信号中的经改变的那一者来表示。
N个电容器中的每个电容器可以由数字参考信号的相应位来控制。
第一电容器组和第二电容器组中的每一者的第一个电容器可以分别基于第一数字参考信号和第二数字参考信号的最低有效位LSB来控制，并且随后的电容器可以分别基于第一和第二数字参考信号的如下位来控制：所述位是在所述后续电容器紧前的电容器的控制所基于的位的后续位。后续电容器的电容可以是在所述后续电容器紧前的电容器的电容的两倍。因此，与避免切换基于较低有效位来控制的电容器相比，避免切换基于较高有效位来控制的电容器节省了更多的功率。因此，通过基于有正负之分的二进制值来控制电容器，可以降低基于较高有效位来控制的电容器的切换量，特别是对于稀疏信号而言。
应当认识到，电容器不必一定具有不同的尺寸。例如，作为替换，电容器可以各自具有相等的大小，并且数字参考信号可以由温度计码来表示。
调整第一数字参考信号或第二数字参考信号以便逼近第一和第二输入信号之间的差可以包括将有正负之分的二进制值增加一个最低有效位LSB，以及基于经增加的有正负之分的二进制数值调整第一数字参考信号或第二数字参考信号。在下一步骤中，调整可以调整第二最低有效位，以此类推，直到比较器标识出第一或第二输入电压中的哪一者更大的偏移为止。在此之后，可以执行从最后检查的位向LSB开始的正常SAR搜索，以便找出差分输入信号的二进制表示。
这种办法可以被理解成LSB优先的办法。LSB优先的办法可能更具功率效率，特别是对于转换稀疏信号的ADC而言。
调整第一数字参考信号或第二数字参考信号以便逼近第一信号和第二信号之间的差可以利用先前采样值的第一数字参考信号和第二数字参考信号。因此，可以基于先前采样值来设置第一数字参考信号和第二数字参考信号。当后续采样值要被转换时，差分输入信号可以与上阈值或下阈值中的至少一者进行比较。上阈值和下阈值可以分别对应于改变第一数字参考信号或第二数字参考信号的最低有效位。
这种办法可以被理解成电平交叉ADC。电平交叉ADC可更具功率效率，特别是对于转换稀疏信号的ADC而言。
ADC还可以包括被配置成计算有正负之分的二进制值的电路系统。该电路系统可以被理解成逻辑电路系统。逻辑电路可以被配置成至少基于比较器的比较来输出数字信号。数字信号可以被用于以数字方式重建(逼近)模拟输入信号。逻辑电路还可以被配置成将数字参考信号和/或有正负之分的二进制值传递到ADC的DAC。
ADC和连接到ADC的其他电路系统可以被配置成使用各值的符号-幅度表示来操作。这意味着不需要在有正负之分的二进制值和无正负之分的二进制值之间进行转换。
ADC还可以包括采样保持电路，该采样保持电路被配置成向DAC提供输入信号。采样保持电路可以被配置成接收来自传感器的输出，并且可以被配置成对输出进行采样保持，其中所保持的输出可以被理解成输入信号。采样保持电路可以被配置成接收经滤波输出，或者可以被配置成在对所述经滤波输出信号进行采样和保持之前对输出信号进行滤波。
本公开涉及权利要求中引述的特征的所有可能组合。根据第一方面描述的目标和特征可以与根据第二方面、第三方面和/或第四方面描述的目标和特征组合，或者由其代替，且反之亦然。
本公开的各示例的附加目标和优点以下将通过例示实施例来描述。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，将更好地理解本公开的以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1是根据本公开的示例性实施例的ADC的示意图。
图2是根据本公开的示例性实施例的电容器组和比较器的示意图。
图3是包括根据本公开的一方面的示例性实施例的方法的步骤的流程图。
除非明确相反地说明，附图仅示出了说明示例实施例所必需的这些元件，而为了清楚起见，可以省略或仅暗示其他元件。如在各附图中示出的，出于说明的目的夸大了元件和区域的尺寸，因此层和区域的尺寸是为了说明实施例的一般结构而提供的。
具体实施方式
图1解说了根据本公开的示例性实施例的ADC 1。ADC 1包括具有第一输入端和第二输入端的比较器2。第一输入端在图1中以加号“+”示出，第二输入端在图1中以减号“-”示出。然而，该图示纯粹是示例性的，且第一输入端和第二输入端可以互换。
ADC 1可以包括采样保持电路5，其可以被配置成提供经采样保持的差分输入信号。经采样保持的差分输入信号提供第一输入信号Vinp和第二输入信号Vinn。可以向第一输入信号Vinp提供到比较器2的第一输入端的第一参考电压，并且可以向第二输入信号Vinn提供到比较器2的第二输入端的第二参考电压。
应当认识到，提供给采样保持电路5的输入信号Vin不需要是差分信号，而是可以替代地是单端信号。采样保持电路5仍然可以被配置成生成到ADC 1的差分输入信号。例如，第一输入信号Vinp可以对应于单端输入信号Vin，而第二输入信号Vinn可以是0，由此被配置成将差分输入信号Vinp-Vinn转换成数字格式的ADC 1将提供Vin到数字格式的转换，如Vin＝Vinp-Vinn。
ADC 1还包括被配置成向比较器2的第一输入端提供第一参考电压的第一数模转换器DAC 3和被配置成将第二参考电压提供给比较器2的第二输入端的第二DAC 4。
ADC 1被配置成使用比较器2来比较第一输入电压和第二输入电压，并且基于所述比较来调整第一或第二参考电压，以便逼近第一输入信号Vinp与第二输入信号Vinn之间的差。ADC 1可以被配置成多次调整第一或第二参考电压，直到已经获得足够的逼近。
第一参考电压和第二参考电压中的每一者都基于数字参考信号Dref，其中数字参考信号Dref表示有正负之分的二进制值。数字参考信号Dref可以由ADC 1的逻辑电路6来确定。数字参考信号Dref的最高有效位可以控制要调整第一参考电压和第二参考电压中的哪一者，以便确定是否要改变分别提供给第一DAC 3和第二DAC 4的第一数字参考信号还是第二数字参考信号。第一DAC 3和第二DAC 4中的每一者可以被配置成将第一数字参考信号和第二数字参考信号分别转换成第一参考电压和第二参考电压。
逻辑电路6可以被配置成基于比较器2的比较来调整或更新数字参考信号Dref。此外，逻辑电路6可以被配置成输出一个或多个信号30，从该信号可以重建(逼近)输入信号Vin的数字版本。
通过第一和第二DAC 3、4的电容器组(未示出；见图2)提供第一和第二参考电压，每个DAC具有N个电容器。N个电容器中的每个电容器由数字参考信号Dref表示的有正负之分的二进制值的幅度的对应位来控制。
逻辑电路6可以被配置成至少基于比较器2的比较来确定有正负之分的二进制值。有正负之分的二进制值可以具有N+1个位。换言之，有正负之分的二进制值可以比被配置成提供相应参考电压的电容器的数量多一个位。此外，ADC 1可以被配置成基于表示有正负之分的二进制值的数字参考信号Dref的最高有效位MSB来确定对于第一和第二DAC 3、4中的哪一者应该改变参考电压参考。
例如，第一DAC 3和第二DAC 4可以被设置成提供各自等于零的第一参考电压和第二参考电压。这意味着比较器2可以被配置成比较Vinp＞Vinn。如果Vinp小于Vinn，则第一数字参考信号可以增加1，即如果有正负之分的二进制值由7个位来表示，则增加LSB，对应于1/64*Vref。这意味着比较器2将被配置成在随后的比较中比较Vinp+1/64*Vref>Vinn。另一方面，如果Vinp大于Vinn，则第二数字参考信号可以增加1，并且比较器2将被配置成比较Vinp＞Vinn+1/64*Vref。
图2是根据本公开的示例性实施例的第一电容器组10和第二电容器组12的示意图，每个电容器组包括多个电容器C0-C5和比较器2。
图2中所示的电容器组10、12可以理解成根据本公开的ADC(未示出；见图1)的DAC的一部分。然而，将理解，所示的电容器组10、12和比较器2是经简化的示例性实施例，其被示出以提供对本公开的更高水平的理解，并且本公开不限于此类电容器组和比较器2。每个电容器组10、12包括六个电容器C0-C5，其被配置成提供参考电压。电容器组10、12还包括未标记的虚电容器，其表示寄生电容。
第一电容器组10和第二电容器组12的六个电容器C0-C5可以各自基于数字参考信号的相应位来控制。第一电容器C0可以被配置成基于LSB(即，表示20的位)来控制。因此，可以基于第二LSB(即，表示21的位)来控制第二电容器C1，等等。通过基于位来进行控制，可以理解该位确定电容器C0-C5的第一极板将被参考信号充电还是耗尽。由此，数字参考信号的各个位可以确定储存在电容器中的电势电荷的总和，当电容器放电时，电势电荷形成参考电压。
此外，六个电容器C0-C5中的两个电容器之间的电容差可以等于控制所述两个电容器的两个位的值差。因此，第三电容器C2可以具有第二电容器C1的两倍电容，第二电容器C1又可以具有第一电容器C0的两倍电容。这确保了参考电压的电平对应于数字参考信号的值。
第一电容器组10的电容器C0-C5被示为连接到比较器2的第一输入端，其中第一数字参考信号被提供到电容器C0至C5的第一极板。可以理解，第一经采样输入信号(未示出；见图1)可以被提供给电容器C0-C5的第二极板，并进一步连接到比较器2的第一输入端，比较器2因此接收第一经采样输入信号和基于第一数字参考信号的第一参考电压作为输入。
第二电容器组12的电容器C0-C5被示为连接到比较器2的第二输入端，其中第二数字参考信号被提供到电容器C0至C5的第二极板。可以理解，第二经采样输入信号(未示出；见图1)可以被提供给电容器C0-C5的第二极板，并进一步连接到比较器2的第二输入端，比较器2因此接收第二经采样输入信号和基于第一数字参考信号的第一参考电压作为输入。
图3是包括根据本公开的一方面的示例性实施例的方法100的步骤的流程图。
示出了用于控制模数转换器ADC(未示出；见图1)的方法100。方法100可包括如下步骤：向ADC的第一数模转换器DAC的第一电容器组提供预定第一数字参考信号，其中第一电容器组具有N个第一电容器，并且其中N个第一电容器中的各第一电容器的第一极板由第一数字参考信号的位来控制。该方法还包括向第二DAC的第二电容器组提供预定第二数字参考信号，其中第二电容组具有N个第二电容器，并且其中N个第二电容器中的各第二电容器的第一极板由第二数字参考信号的位来控制。该方法还包括如下步骤：向第一电容器的第二极板提供110差分输入信号的经采样第一输入信号，以及向第二电容器的第二极板提供120差分输入信号的经采样第二输入信号。
在差分输入信号被采样之后，通过基于先前信号将第一数字参考信号提供给第一DAC的第一电容器组的步骤130和将第二数字参考信号供应给第二DAC的第二电容器组的步骤140，来减去先前信号。
该方法还包括如下步骤：将第一和第二输入电压提供给150ADC的比较器的第一和第二输入端，比较160第一和第二输入电压，以及基于第一和第二输入电压的比较来调整170第一或第二数字参考信号，以便逼近第一和第二输入信号之间的差。可以多次执行比较160和调整170的步骤，直到第一数字参考信号和第二数字参考信号之间的差已经充分逼近第一和第二输入信号之间的差。数字参考信号表示有正负之分的二进制值。
第一或第二数字参考信号的调整可以包括取决于第一输入电压和第二输入电压中的哪一者更大而选择性地改变第一数字参考信号或第二数字参考信号。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在本公开的范围内，除了上述公开的示例之外的其他示例也是同样可能的。

Claims (13)

1.一种模数转换器ADC(1)，包括：
比较器(2)，所述比较器具有第一输入端和第二输入端；
包括具有N个第一电容器的第一电容器组(10)的第一数模转换器DAC(3)，其中所述N个第一电容器中的各第一电容器的第一极板由第一数字参考信号的各个位来控制，并且其中所述N个第一电容器中的各第一电容器的第二极板被配置成接收差分输入信号的经采样第一输入信号，其中所述第一数字参考信号表示有正负之分的二进制值，并且其中所述第一DAC(3)被配置成向所述比较器(2)的所述第一输入端提供第一输入电压；以及
包括具有N个第二电容器的第二电容器组(12)的第二DAC(4)，其中所述N个第二电容器中的各第二电容器的第一极板由第二数字参考信号的各个位来控制，并且其中所述N个第二电容器中的各第二电容器的第二极板被配置成接收所述差分输入信号的经采样第二输入信号，其中所述第二数字参考信号表示有正负之分的二进制值，并且其中所述第二DAC(4)被配置成向所述比较器(2)的所述第二输入端提供第二输入电压；
其中，所述ADC(1)被配置成比较所述第一输入电压和所述第二输入电压，并且基于所述比较来调整所述第一数字参考信号或所述第二数字参考信号，以便逼近所述第一输入信号和所述第二输入信号之间的差；以及
其中所述ADC(1)被配置成取决于所述比较来选择性地改变所述第一数字参考信号或所述第二数字参考信号。
2.根据权利要求1所述的ADC，其特征在于，所述有正负之分的二进制值具有N+1个位；
其中所述ADC(1)还被配置成取决于所述第一输入电压和所述第二输入电压中的哪一者更大来选择性地改变所述第一数字参考信号或所述第二数字参考信号。
3.根据权利要求1或2所述的ADC，其特征在于，分别基于所述第一数字参考信号和所述第二数字参考信号的最低有效位LSB来控制所述第一电容器组(10)和所述第二电容器组(12)中的每一者的第一个电容器，并且
后续电容器分别基于所述第一数字参考信号和所述第二数字参考信号的位来被控制，该位在所述后续电容器紧前的电容器的控制所基于的位之后。
4.根据权利要求3所述的ADC，其特征在于，后续电容器的电容是在所述后续电容器紧前的电容器的电容的两倍。
5.根据权利要求1至4中任一项所述的ADC，其特征在于，所述ADC(1)被配置成调整所述第一数字参考信号或所述第二数字参考信号以逼近所述第一输入信号和所述第二输入信号之间的差包括：将所述有正负之分的二进制值增加一个最低有效位LSB，以及基于经增加的有正负之分的二进制值来调整所述第一数字参考信号或所述第二数字参考信号。
6.根据权利要求1至4中任一项所述的ADC，其特征在于，所述ADC(1)被配置成基于在第一采样时段期间采样的所述差分输入信号来设置所述第一数字参考信号和所述第二数字参考信号，并且将在第二采样时段期间采样的所述差分输入信号与上阈值或下阈值中的至少一者进行比较以确定是否发生电平交叉。
7.根据权利要求1至6中任一项所述的ADC，其特征在于，还包括被配置成计算所述有正负之分的二进制值的电路系统(6)。
8.根据权利要求1至7中任一项所述的ADC，其特征在于，还包括采样保持S&H电路(5)，所述采样保持电路被配置成向所述DAC提供所述输入信号。
9.一种用于控制模数转换器ADC的方法，包括以下步骤：
向所述ADC的第一数模转换器DAC的第一电容器组提供(130)第一数字参考信号，其中所述第一电容器组具有N个第一电容器，并且其中N个第一电容器中的各第一电容器的第一极板由第一数字参考信号的位来控制，
向第二DAC的第二电容器组提供(140)第二数字参考信号，其中所述第二电容器组具有N个第二电容器，并且其中所述N个第二电容器中的各第二电容器的第一极板由第二数字参考信号的位来控制，
将差分输入信号的经采样第一输入信号提供(110)到各第一电容器的第二极板，
将差分输入信号的经采样第二输入信号提供(120)到各第二电容器的第二极板；
将第一输入电压和第二输入电压分别提供(150)到所述ADC的比较器的第一输入端和第二输入端，其中所述第一输入电压基于所述第一数字参考信号和所述经采样第一输入信号，并且其中所述第二输入电压基于所述第二数字参考信号和所述经采样第二输入信号；
将所述第一输入电压和所述第二输入电压相比较(160)；以及
基于所述第一输入电压与所述第二输入电压的比较来调整(170)所述第一数字参考信号或所述第二数字参考信号，以便逼近所述第一输入信号和所述第二输入信号之间的差；
其中所述第一数字参考信号和所述第二数字参考信号表示有正负之分的二进制值。
10.根据权利要求9所述的方法，其特征在于，所述有正负之分的二进制值具有N+1个位；以及
其中所述方法还包括取决于所述第一输入电压和所述第二输入电压中的哪一者更大来选择性地改变所述第一数字参考信号或所述第二数字参考信号。
11.根据权利要求9或10所述的方法，其特征在于，分别基于所述第一数字参考信号和所述第二数字参考信号的最低有效位LSB来控制所述第一电容器组(10)和所述第二电容器组(12)中的每一者的第一个电容器，并且
后续电容器分别基于所述第一数字参考信号和所述第二数字参考信号的位来被控制，该位在所述后续电容器紧前的电容器的控制所基于的位之后；并且
其中后续电容器的电容是在所述后续电容器紧前的电容器的电容的两倍。
12.根据权利要求9至11中任一项所述的方法，其特征在于，调整所述第一数字参考信号或所述第二数字参考信号的步骤包括将所述有正负之分的二进制值增加一个最低有效位LSB，并且基于经增加的有正负之分的二进制值来调整所述第一数字参考信号或者所述第二数字参考信号。
13.根据权利要求9至11中任一项所述的方法，其特征在于，调整所述第一数字参考信号或所述第二数字参考信号以逼近所述第一信号与所述第二信号之间的差的步骤利用先前采样值的第一数字参考信号和第二数字参考信号，并且对于所述差分输入信号的后续采样，所述差分输入信号能与上阈值或下阈值中的至少一者进行比较。
CN202311647859.7A 2022-12-20 2023-12-01 模数转换器adc，用于控制所述adc的方法 Pending CN118232919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22214802.5 2022-12-20
EP22214802.5A EP4391386A1 (en) 2022-12-20 2022-12-20 An analog-to-digital converter, adc, a method for controlling said adc, and a method for controlling a digital-analog-converter for said adc

Publications (1)

Publication Number Publication Date
CN118232919A true CN118232919A (zh) 2024-06-21

Family

ID=84541457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311647859.7A Pending CN118232919A (zh) 2022-12-20 2023-12-01 模数转换器adc，用于控制所述adc的方法

Country Status (3)

Country Link
US (1) US20240204794A1 (zh)
EP (1) EP4391386A1 (zh)
CN (1) CN118232919A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120074526A (zh) * 2025-04-28 2025-05-30 瑞纳智能设备股份有限公司 信号采集电路及信号采集方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007063B1 (ko) * 2008-10-31 2011-01-12 한국과학기술원 Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
EP2296280B1 (en) * 2009-09-10 2012-12-19 Stichting IMEC Nederland Asynchronous SAR ADC
US8514114B2 (en) * 2011-06-02 2013-08-20 Analog Devices, Inc. Measurement method and apparatus for ADC calibration
US8471751B2 (en) * 2011-06-30 2013-06-25 Intel Corporation Two-stage analog-to-digital converter using SAR and TDC
US9148603B2 (en) * 2012-05-15 2015-09-29 Semiconductor Components Industries, Llc Offset injection in an analog-to-digital converter
US8928506B2 (en) * 2013-04-09 2015-01-06 Maxlinear, Inc. Successive approximation analog-to-digital converter (ADC) with dynamic search algorithm
US9048860B1 (en) * 2014-06-05 2015-06-02 Xilinx, Inc. Successive approximation analog-to-digital conversion
US9479190B2 (en) * 2014-10-23 2016-10-25 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
EP3059867B1 (en) * 2015-02-19 2020-07-08 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc
KR101670440B1 (ko) * 2015-05-07 2016-10-28 고려대학교 산학협력단 저전력 고속 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
KR20180105027A (ko) * 2017-03-14 2018-09-27 에스케이하이닉스 주식회사 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터
US10511320B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Company Limited Low distortion successive approximation register (SAR) analog-to-digital converters (ADCs) and associated methods
TWI649978B (zh) * 2017-10-24 2019-02-01 財團法人工業技術研究院 連續近似暫存器類比至數位轉換器及其運作方法
WO2019100036A1 (en) * 2017-11-20 2019-05-23 The Regents Of The University Of California Memristive neural network computing engine using cmos-compatible charge-trap-transistor (ctt)
US10425095B1 (en) * 2018-08-27 2019-09-24 Qualcomm Incorporated Multiple-bit parallel successive approximation (SA) flash analog-to-digital converter (ADC) circuits
CN109217874B (zh) * 2018-11-16 2020-11-17 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
US10476513B1 (en) * 2018-11-19 2019-11-12 Ncku Research And Development Foundation SAR ADC with high linearity
TWI698091B (zh) * 2018-12-12 2020-07-01 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
CN110324043B (zh) * 2019-04-24 2023-06-30 矽力杰半导体技术(杭州)有限公司 伪差分模数转换器
CN111865318B (zh) * 2019-04-30 2024-06-21 瑞昱半导体股份有限公司 模拟数字转换装置及其电容调整方法
TWI685210B (zh) * 2019-06-14 2020-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
US10790842B1 (en) * 2019-10-31 2020-09-29 Infineon Technologies Ag System and method for a successive approximation analog-to-digital converter
US11239853B1 (en) * 2020-10-28 2022-02-01 Digital Analog Integration, Inc. Hybrid analog-to-digital converter with multi-domain signal processing
TWI800817B (zh) * 2021-04-15 2023-05-01 瑞昱半導體股份有限公司 類比數位轉換器與方法
US12212334B2 (en) * 2022-03-21 2025-01-28 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter having adaptive current or voltage parameter adjustments
US12316339B2 (en) * 2023-03-24 2025-05-27 Qualcomm Incorporated Input-adaptive analog-to-digital conversion
TWI864839B (zh) * 2023-06-20 2024-12-01 瑞昱半導體股份有限公司 時間交錯式類比數位轉換器與訊號轉換方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120074526A (zh) * 2025-04-28 2025-05-30 瑞纳智能设备股份有限公司 信号采集电路及信号采集方法

Also Published As

Publication number Publication date
US20240204794A1 (en) 2024-06-20
EP4391386A1 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
Shikata et al. A 0.5 V 1.1 MS/sec 6.3 fJ/conversion-step SAR-ADC with tri-level comparator in 40 nm CMOS
Huang et al. 10-bit 30-MS/s SAR ADC using a switchback switching method
US11349492B2 (en) Analog-to-digital converter
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
US20170163279A1 (en) Pipelined sar with tdc converter
US10505562B2 (en) Circuit and method for generating reference signals for hybrid analog-to-digital convertors
US20100026546A1 (en) Sar adc
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
US10826521B1 (en) Successive approximation register analog to digital converter and offset detection method thereof
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
EP3613147B1 (en) Successive approximation register (sar) analog to digital converter (adc)
JP2015211391A (ja) Ａｄ変換器及びａｄ変換方法
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
EP3607659B1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
CN118232919A (zh) 模数转换器adc，用于控制所述adc的方法
CN113612482B (zh) 一种单端逐次逼近寄存器型模数转换器电路
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
CN109039338B (zh) 差分电容阵列及其开关切换方法
Zhong et al. A 12b 180MS/s 0.068 mm 2 pipelined-SAR ADC with merged-residue DAC for noise reduction
Babayan-Mashhadi et al. A low-power, signal-specific SAR ADC for neural sensing applications
Osipov et al. Flying-capacitor bottom-plate sampling scheme for low-power high-resolution SAR ADCs
CN113114263B (zh) Sar模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination