[go: up one dir, main page]

TWI628705B - 半導體元件與其製造方法 - Google Patents

半導體元件與其製造方法 Download PDF

Info

Publication number
TWI628705B
TWI628705B TW106126598A TW106126598A TWI628705B TW I628705 B TWI628705 B TW I628705B TW 106126598 A TW106126598 A TW 106126598A TW 106126598 A TW106126598 A TW 106126598A TW I628705 B TWI628705 B TW I628705B
Authority
TW
Taiwan
Prior art keywords
gate electrode
dummy gate
etching
layer
metal
Prior art date
Application number
TW106126598A
Other languages
English (en)
Other versions
TW201814776A (zh
Inventor
Shih Wei Bih
畢詩偉
Han Wen Liao
廖漢文
Xuan You Yan
顏桓佑
Yen Yu Chen
陳彥羽
Chun Chih Lin
林群智
Original Assignee
Taiwan Semiconductor Manufacturing Co., Ltd.
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co., Ltd., 台灣積體電路製造股份有限公司 filed Critical Taiwan Semiconductor Manufacturing Co., Ltd.
Publication of TW201814776A publication Critical patent/TW201814776A/zh
Application granted granted Critical
Publication of TWI628705B publication Critical patent/TWI628705B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01324—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10P14/416—
    • H10P50/266—
    • H10P50/268—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)

Abstract

多晶矽層形成在基材上。多晶矽層被蝕刻以形成具有頂部與底部的虛設閘極電極，其中頂部具有第一橫向尺寸且底部具有第二橫向尺寸。第一橫向尺寸大於或等於第二橫向尺寸。虛設閘極電極被取代為金屬閘極電極。

Description

半導體元件與其製造方法
本揭露係關於一種半導體元件與其製造方法。
半導體積體電路(integrated circuits；IC)產業歷經快速地成長。隨著在積體電路的材料與設計中科技的進步，每一個世代皆具有比先前世代更小更複雜的積體電路。然而，這樣的優勢卻也增加了製程的複雜性。而為了實現這些優勢，積體電路的製程也需要同步地發展。隨著積體電路改革的進展，已普遍地提高功能密度(即，每單位晶元面積中相互連接元件的數量)，並且減少幾何尺寸(即，可以由製程過程所形成的最小組件(或線))。
為促進半導體元件之縮小尺寸製程，金屬閘極電極可用來取代常規的多晶矽電極。金屬閘極電極的形成可包含閘極取代製程，其中虛設閘極被移除以形成一開口在其位置，且開口後續由金屬材料所填充以形成金屬閘極電極。然而，習知閘極取代製程可能會留下一懸突(overhang)在開口中，因此可能會阻礙開口的金屬填充。如此一來，在金屬閘極中可能會形成空隙，進而影響了半導體元件的表現。
因此，雖然現今的閘極取代製程對於使用者所需之目的已足夠，但在各個態樣仍有改善的空間。
依據本揭露的一些實施方式，一種半導體元件製造方法包含：形成多晶矽層在基材上方；蝕刻多晶矽層以形成虛設閘極電極，虛設閘極電極具有頂部與底部，其中頂部具有第一橫向尺寸，底部具有第二橫向尺寸，且第一橫向尺寸大於或等於第二橫向尺寸；以及取代虛設閘極電極為金屬閘極電極。
依據本揭露的一些實施方式，一種半導體元件製造方法包含：形成閘極介電層在基材上方；形成虛設閘極電極層在閘極介電層上方；以含氟與氯的蝕刻劑蝕刻虛設閘極電極層以形成虛設閘極電極，其中蝕刻包含當蝕刻更深入虛設閘極電極層時增加蝕刻劑的氟含量；形成多個間隔物在虛設閘極電極的多個側壁上；形成多個源極/汲極區域在基材中且在虛設閘極電極的相對側上；以及取代虛設閘極電極為金屬閘極電極。
依據本揭露的一些實施方式一種半導體元件包含高K閘極介電層以及金屬閘極電極。高K閘極介電層設置在基材上方。金屬閘極電極設置在高K閘極介電層上方，其中金屬閘極電極具有頂部與底部，底部比頂部更靠近高K閘極介電層。頂部具有第一橫向尺寸。底部具有第二橫向尺寸。第一橫向尺寸不小於第二橫向尺寸。
35‧‧‧半導體元件
40‧‧‧基材
45‧‧‧淺溝槽隔離特徵
60‧‧‧閘極介電層
60A、60B‧‧‧剩餘部分
70‧‧‧覆蓋層
70A、70B‧‧‧剩餘部分
80‧‧‧多晶矽層
80A、80B‧‧‧虛設閘極電極
90‧‧‧硬遮罩層
90A、90B‧‧‧段
100‧‧‧蝕刻製程
120A、120B‧‧‧閘極結構
130‧‧‧開口
140、141‧‧‧橫向尺寸
150‧‧‧氟顆粒
170A、170B‧‧‧鈍化材料
190A、190B‧‧‧閘極間隔物
200A、200B‧‧‧源極/汲極區
220‧‧‧層間介電層
260‧‧‧蝕刻製程
270A、270B‧‧‧溝槽
280‧‧‧金屬沉積製程
290A、290B、291A、291B‧‧‧剩餘部分
300‧‧‧平坦化製程
400-405‧‧‧輪廓
600‧‧‧方法
610-640‧‧‧步驟
本揭露之態樣可從以下的詳細說明及隨附的圖式理解。值得在此註明的是，根據產業上的實際應用，各個特徵並未按照比例繪製，事實上，各個特徵的尺寸可以任意的放大或縮小，以利清楚地說明。
第1圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第2圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第2A圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第3圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第4圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第5圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第6圖為繪示根據本揭露的各種實施方式的在一製程階段中半導體元件的示意性橫截面側視圖。
第7圖為繪示根據本揭露的各種實施方式所製造的虛設閘極電極之多種適宜的橫截面輪廓。
第8圖為繪示根據本揭露的實施方式用於半導體元件製造方法的流程圖。
以下提供本揭露之多種不同的實施方式或實施方式，以實現本揭露的不同技術特徵。元件的實施方式和配置係如下所述以簡化本揭露。當然，這些敘述僅為示例，而非用以限制本揭露。舉例而言，第一特徵係形成於第二特徵上之敘述可包含第一特徵與第二特徵係直接接觸的實施方式，亦可包括額外特徵形成於第一與第二特徵之間的實施方式，使得第一特徵與第二特徵可非直接接觸。此外，本揭露可重複地使用元件符號於多個實施方式中。此重複係為了簡潔，並非用以討論各個實施方式及/或配置之間的關係。
另外，空間相對用語，如「下」、「下方」、「低」、「上」、「上方」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。除了圖式中所示之方位以外，這些空間相對用語亦可用來幫助理解元件在使用或操作時的不同方位。當元件被轉向其他方位(例如旋轉90度或其他方位)時，本文所使用的空間相對敘述亦可幫助理解。
隨著半導體製程技術的進步，近年來已經使用金屬閘極電晶體來增強積體電路的性能。金屬閘極電晶體使用金屬閘極電極而不是常規的多晶矽閘極電極。金屬閘極電晶體的製程過程可以包含閘極取代製程，其中在形成源極/汲極區之後，多晶矽虛設閘極電極由金屬閘極電極取代。然而，由於半導體元件的按比例縮小，臨界尺寸(critical ratio)(例如，閘極的寬度)變得越來越小，而縱橫比(例如，閘極的高度和閘極的 寬度之間的比率)則會增加。小的臨界尺寸以及高的閘極縱橫比可能在金屬閘極電極取代多晶矽虛設閘極電極時導致問題或困難。舉例來說，小臨界尺寸和高縱橫比可能導致「懸突」(overhang)情況，其中開口(通過去除虛設多晶矽閘極電極所形成之開口)被部分地阻擋。這可能導致後續在開口中金屬閘極電極中形成空隙。金屬閘極電極中的空隙降低了電晶體元件的性能(例如，過大的電阻率)，此為所不欲見。
為了克服上述問題，本揭露在虛設閘極電極的形成中使用新的蝕刻製程。新的蝕刻製程改變虛設閘極電極的輪廓/形狀，使得虛設閘極電極的頂部部分寬於(或至少不窄於)虛設閘極電極的底部部分。這與常規形成的虛設閘極電極形成清楚的對比，其中常規製造的虛設閘極電極的頂部比的底部窄。基於下面的討論將變得更加清楚，虛設閘極電極的獨特輪廓將導致開口(通過移除虛設閘極電極所形成之開口)在後續的製程中更容易由金屬材料填充，進而形成實質上無空隙的金屬閘極電極。下面參考第1圖至第8圖討論本揭露的細節。
第1至6圖是在各種製程階段中半導體元件35的簡化示意性局部橫截面側視圖。半導體元件35可以是積體電路(integrated circuit；IC)晶片、系統單晶片(system on chip；SoC)或其部分。半導體元件35可以包含各種被動與主動微電子元件，諸如電阻器、電容器、電感器、二極體、金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor；MOSFET)、互補金屬氧化物半導體(complimentary metal-oxide semiconductor；CMOS)電晶 體、橫向擴散金屬氧化物半導體(laterally diffused metal-oxide semiconductor；LDMOS)電晶體、高功率金屬氧化物半導體電晶體或其它類型的電晶體。可以瞭解到，第1至6圖已經被簡化以更好地理解本揭露的發明構思。因此，可以在第1至6圖所示的處理之前、期間和之後提供額外的製程，以完成半導體元件35的製程，並且在本文中可以僅簡要描述一些其它的製程。
如第1圖所示，半導體元件35具有基材40。基材40為摻雜有諸如硼的P型摻雜物(例如P型基材)的矽基材。或者，基材40可以是另一合適的半導體材料。舉例來說，基材40可以是摻雜有諸如磷或砷的N型摻雜劑(N型基材)的矽基材。基材40可以可選地由一些其它合適的元素半導體所形成，例如金剛石或鍺；合適的化合物半導體，例如碳化矽、砷化銦或磷化銦；或合適的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。此外，基材40可以包含磊晶層(epitaxial layer)，基材40可為了增強性能而被施加應力，並且基材40可以包含絕緣體上矽(silicon on-insulator；SOI)結構。
參考第1圖，淺溝槽隔離(shallow trench isolation；STI)特徵45形成在基材40中。淺溝槽隔離特徵45通過蝕刻凹陷(或溝槽)在基材40中，並用介電材料填充凹陷所形成。在本實施方式中，淺溝槽隔離特徵45的介電材料包含氧化矽。在其他實施方式中，淺溝槽隔離特徵45的介電材料可以包含本領域已知的氮化矽、氮氧化矽、氟化物摻雜的矽酸鹽玻璃(fluorine-doped silicate glass；FSG))及/或低k介電材 料。在其它實施方式中，可以形成深溝槽隔離(deep trench isolation；DTI)特徵來代替淺溝槽隔離特徵45或與淺溝槽隔離特徵45組合。
介面層可以可選地在基材40上形成。介面層可以通過原子層沉積(atomic layer deposition；ALD)製程形成，並且介面層包含二氧化矽(SiO2)。
閘極介電層60形成在基材40的上表面上方(或者如果介面層已形成，則閘極介電層60形成在介面層上方)。在一些實施方式中，閘極介電層60可以通過原子層沉積製程形成。在一些實施方式中，閘極介電層60包含高K介電材料。高K介電材料為具有介電常數大於SiO2的介電常數的材料，其中SiO2的介電常數為大約4。在一實施方式中，閘極介電層60包含氧化鉿(HfO2)，其具有介電常數約18至約40。在其他實施方式中，閘極介電層60可以包含氧化鋯(ZrO2)、氧化釔(Y2O3)、五氧化二鑭(La2O5)、五氧化二釓(Gd2O5)、二氧化鈦(TiO2)、五氧化二鉭(Ta2O5)、鉺酸鉿(HfErO)、鑭酸鉿(HfLaO)、釔酸鉿(HfYO)、釓酸鉿(HfGdO)，鋁酸鉿(HfAlO)、鍶酸鉿(HfZrO)、鈦酸鉿(HfTiO)、鉭酸鉿(HfTaO)和鈦酸鍶(SrTiO)。
覆蓋層70形成在閘極介電層60上方。覆蓋層70的形成包含一個或多個沉積和圖案化製程。在一些實施方式中，覆蓋層70包含氧化鑭材料(LaOx，其中x是整數)，但是可以瞭解到，覆蓋層70亦可包含其它合適的材料(例如稀土氧化物，例如氧化鑭(LaOx)、氧化釓(GdOx)、氧化鏑(DyOx)或氧 化鉺(ErOx))。在一些實施方式中，覆蓋層70的材料可以選擇，使得覆蓋層70可以有助於調整電晶體閘極(後續形成)的功函數。這樣一來，覆蓋層70可以為電晶體實現期望的臨界電壓。可以瞭解到，在此製程階段，閘極介電層60和覆蓋層70形成在N金屬氧化物半導體電晶體區域和P金屬氧化物半導體電晶體區域兩者上。在一些實施方式中，覆蓋層70的厚度在約5埃到約20埃的範圍內。
多晶矽層80形成在覆蓋層70上方。多晶矽層80於後續被圖案化以形成虛設閘極電極80A與80B。圖案化硬遮罩層90形成在多晶矽層80上方。在一些實施方式中，圖案化硬遮罩層90包含具有不同材料組成的多個層。舉例來說，圖案化的硬遮罩層90可以包含在多晶矽層80上方形成的氮化矽層，並且硬遮罩層90還可以包含在氮化矽層上方形成的氧化矽層。可以通過光微影製程將圖案化的硬遮罩層90圖案化為多個段，例如段90A與90B。
現在參考第2圖，圖案化硬遮罩層90的段90A與段90B可以用作遮罩以定義電晶體的閘極結構120A與120B。更詳細而言，執行蝕刻製程100以蝕刻多晶矽層80。圖案化的硬遮罩層90的段90A與段90B作為蝕刻製程100中的蝕刻遮罩，以防止下面的層的部分(包含多晶矽層80、覆蓋層70與閘極介電層60)被蝕刻。
蝕刻製程100形成閘極結構120A與120B，閘極結構120A與120B被開口130隔開，其中閘極結構120A包含段90A、多晶矽層80的剩餘部分80A、覆蓋層70的剩餘部分 70A、以及閘極介電層60剩餘的部分60A，並且閘極結構120B包含段90B、多晶矽層80的剩餘部分80B、覆蓋層70的剩餘部分70B以及閘極介電層60的剩餘部分60B。可以理解，多晶矽層80的剩餘部分80A和80B在此處用作虛設閘極電極，並且將在後續的虛設閘極取代製程中去除。
根據本揭露的實施方式，蝕刻製程100配置為形成虛設閘極電極80A及80B，其側壁輪廓向內傾斜。舉例來說，虛設閘極電極80A(或80B)具有靠近其上表面的橫向尺寸140和靠近其底表面的橫向尺寸141。橫向尺寸140大於或等於(或不小於)橫向尺寸141。在一些實施方式中，橫向尺寸140比橫向尺寸141大至少20%，例如大約20%至40%。因此，第2圖所示的虛設閘極電極80A與80B所具有的橫截面的輪廓/形狀大致上相似於顛倒或倒置的梯形。儘管可以瞭解到，由於第2圖僅提供簡化的圖示，在實際製程中，虛設閘極電極80A及80B的側壁表面可以不像第2圖所示之側壁表面一樣直或平滑。
藉由配置蝕刻製程100的橫向蝕刻特性，可獲得虛設閘極電極80A及80B的這種倒置的梯形形狀。舉例來說，蝕刻製程100可以配置為當蝕刻進行得更深(即，更靠近基材40)時，蝕刻製程100具有越來越強的橫向蝕刻特性。在一些實施方式中，蝕刻製程100包含多個蝕刻步驟，其中每個蝕刻步驟具有相關聯的橫向蝕刻速率，並且每個後續蝕刻步驟具有比先前蝕刻步驟更大的橫向蝕刻速率。
蝕刻製程(或其中包含的各種蝕刻步驟)可以包含在蝕刻腔同時施加高電負性蝕刻劑和氯蝕刻劑，其中經歷蝕刻 製程100的晶片置於蝕刻腔中。在一些實施方式中，氯蝕刻劑可包含具氯氣(Cl2)或電漿，其流速在約30標準立方厘米每分(standard cubic centimeters per minute；sccm)至約36標準立方厘米每分之間的範圍內，並且高電負性蝕刻劑可以包含含氟氣體或電漿，其流速在約80sccm至約120sccm之間的範圍內。作為非限制性示例，含氟氣體或電漿可包含富含氟材料，例如氟化碳(CxFy)(其中x和y為正整數，例如四氟化碳(CF4)或六氟化二碳(C2F6))、三氟甲烷(CHF3)、溴化氫(HBr)或三氟化氮(NF3)。蝕刻機制如下：
●含氟蝕刻劑與表面氧化物反應(例如，當被蝕刻時，表面氧化物形成在虛設閘極電極80A及80B的側壁上)，並產生含矽與含氧之氣體，其通過排氣機構可以從蝕刻腔被去除。例如，使用四氟化碳(CF4)作為蝕刻劑，表面氧化物可以根據以下化學式與四氟化碳(CF4)反應：二氧化碳(SiO2)+四氟化碳(CF4)=>四氟化矽(SiF4)+二氧化碳(CO2)，其中四氟化矽(SiF4)+二氧化碳(CO2)是可以從蝕刻腔去除的氣體。
●含氯蝕刻劑與虛設閘極電極80A及80B的多晶矽材料反應以形成另一氣體(例如，氯化矽(SiClx，其中x是正整數))，其可以通過排氣機構從蝕刻腔被去除。
含氟蝕刻劑的流率可與蝕刻製程100的橫向蝕刻特性相關。舉例來說，增加含氟蝕刻劑的流速增強了蝕刻製程100的橫向蝕刻速率。因此，為了實現虛設閘極電極80A及80B所期望的頂部寬底部窄的輪廓，故當多晶矽層80之較深處與較 深部分被蝕刻時，蝕刻製程100可以配置為增加氟含量(例如，通過增加含氟蝕刻劑)。舉例來說，在執行第一蝕刻步驟以蝕刻虛設閘極電極80A/80B的頂部時，含氟蝕刻劑的流率可以被配置為Xsccm。在執行第二蝕刻步驟以蝕刻虛設閘極電極80A/80B的中間部分時，含氟蝕刻劑的流速可以被配置為Ysccm。在執行第三蝕刻步驟以蝕刻虛設閘極電極80A/80B的底部部分時，含氟蝕刻劑的流速可以被配置為Zsccm。Z大於Y，Y大於X，X不小於80sccm。當然，這三個蝕刻步驟僅為示例，並且蝕刻製程100可以被配置為在其他實施方式中具有兩個蝕刻步驟或四個或更多蝕刻步驟，只要蝕刻劑中的氟含量隨著每個蝕刻步驟而增加。
由於本文所使用的蝕刻劑的高含氟量，氟顆粒150可在蝕刻製程100完成之後殘留在基材40、淺溝槽隔離特徵45的表面上，或甚至殘留在閘極結構120A及120B的側表面上。由於蝕刻製程100中的高氟含量，在執行各種清潔製程之後，這些氟顆粒150可能仍然殘留。換句話說，氟顆粒150的去除可能不完全，並且可能在實際製程的半導體元件中發現氟顆粒150的一些殘跡。氟顆粒150的存在可以由特定半導體製程檢查工具檢測。氟的殘餘可以證明半導體元件用類似根據本揭露之蝕刻製程100的蝕刻製程來形成。
在一些實施方式中，鈍化氣體也可與蝕刻劑一起施加，以促進具有頂部寬且底部窄之輪廓的虛設閘極電極80A及80B的形成。在執行蝕刻製程100時，鈍化氣體形成鈍化材料在多晶矽層80的暴露表面上。鈍化材料有助於防止多晶矽材 料的進一步蝕刻。這種情況的簡化示例如第2A圖所示。參考第2A圖，當多晶矽層80的頂部被蝕刻時，鈍化氣體在頂部附近的虛設閘極電極80A及80B的側壁上形成鈍化材料170A及170B。這將允許蝕刻製程100向下進行並且繼續橫向蝕刻多晶矽層80的下部，而不進一步橫向蝕刻在頂部的虛設閘極電極80A及80B，因為它們被鈍化材料170A及170B所保護。
可以瞭解到，由於虛設閘極電極80A及80B具有頂部寬底部窄的輪廓，所以隔開虛設閘極電極80A及80B的開口130具有頂部窄且底部寬之輪廓。
現在參考第3圖，閘極間隔物190A及190B形成在閘極結構120A及120B的側壁上。閘極間隔物190A及190A包含介電材料。在一些實施方式中，閘極間隔物190A及190B包含氮化矽。在其他實施方式中，閘極間隔物190A及190B可包含氧化矽、碳化矽、氮氧化矽或其組合。
之後，重摻雜源極與汲極區200A和200B(也稱為S/D區)分別形成在基材40的N型金屬氧化物半導體與P型金屬氧化物半導體部分中。源極/汲極區200A及200B可以通過離子注入製程或通過擴散製程形成。可以使用諸如磷或砷的N型摻雜劑來形成N型金屬氧化物半導體之源極/汲極區200B，並且可以使用諸如硼的P型摻雜劑來形成P型金屬氧化物半導體之源極/汲極區200A。如第3圖所示，源極/汲極區200A及200B分別與閘極間隔物190A及190B的外邊界對齊。由於不需要光微影製程來限定源極/汲極區200A及200B的區域或邊界，因此可以說源極/汲極區200A及200B以「自我對準」方式形成。對 半導體元件35執行一個或多個退火處理以活化源極/汲極區200A及200B。還可以瞭解到，在一些實施方式中，在閘極間隔物190A及190B形成之前，輕摻雜源極/汲極(lightly-doped source/drain；LDD)區域形成在基材40的N型金屬氧化物半導體和P型金屬氧化物半導體區域中。為了簡單起見，本文沒有具體繪示輕摻雜源極/汲極區。
現在參考第4圖，層間介電(inter-layer dielectric；ILD)層220形成在基材40與閘極結構120上方。層間介電層220可以通過化學氣相沉積(chemical vapor deposition；CVD)、高密度電漿化學氣相沉積(high density plasma CVD)、旋塗、濺射或其它合適的方法形成。舉例來說，層間介電層220填充開口130。在一個實施方式中，層間介電層220包含氧化矽。在其他實施方式中，層間介電層220可以包含氮氧化矽、氮化矽或低k材料。可以在層間介電層220上執行研磨製程(例如化學機械研磨(chemical-mechanical-polishing；CMP)製程)，以平坦化層間介電層220。執行研磨，直到閘極結構120A及120B的虛設閘極電極80A的頂表面被暴露。硬遮罩90A及90B也通過研磨製程去除。
仍然參考第4圖，在層間介電層220的形成與後續的平坦化之後，執行蝕刻製程260以去除虛設閘極電極80A及80B。在一些實施方式中，蝕刻製程260可以包含乾蝕刻製程。在所示實施方式中，閘極介電層60的剩餘部分60A及60B和覆蓋層70的剩餘部分70A及70B不會被蝕刻製程260去除。作為 蝕刻製程260的結果，形成溝槽或開口270A及270B。由於虛設閘極電極80A及80B形成為具有頂部較寬且底部較窄(例如橫向尺寸140大於等於橫向尺寸141)的輪廓，所以溝槽270A及270B也具有此輪廓，意味著溝槽還可以在其頂部具有較寬的橫向尺寸140並且在其底部具有較窄的橫向尺寸141。溝槽270A及270B的這種特定配置的形狀/輪廓使得它們更容易填充，即使溝槽270A及270具有小臨界尺寸與高縱橫比。
現在參考第5圖，執行多個金屬沉積製程280以沉積金屬層290與金屬層291。金屬層290形成在層間介電層220、閘極間隔物190A及190B、覆蓋層70的剩餘部分70A及70B之暴露的表面上方，並且金屬層290部分地填充溝槽270A及270B。金屬層291形成在金屬層290上方。在一些實施方式中，金屬層290包含功函數金屬，其幫助調整金屬氧化物半導體電晶體的功函數，使得可以為金屬氧化物半導體電晶體實現期望的臨界電壓。在一些實施方式中，功函數金屬可以包含P型功函數金屬，其可以包含鎢(W)，氮化鎢(WN)或鎢鋁(WAl)作為實例。在一些實施方式中，功函數金屬可以包含N型功函數金屬，其可以包含氮化鈦(TiN)作為示例。
在一些實施方式中，金屬層291包含填充金屬，填充金屬作為閘極電極的主要導電部分。在一些實施方式中，填充金屬層包含鎢(W)、鋁(Al)、鈦(Ti)、銅(Cu)或其組合。在其他實施方式中，阻擋層可以形成在填充金屬層和功函數金屬之間，以便減少功函數金屬和填充金屬之間的擴散。阻擋層可以包含氮化鈦或氮化鉭。此外，可以在阻擋層和填充金屬層 之間可選地形成潤濕層(例如，含有鈦)，以增強填充金屬層的形成。
現在第6圖，執行平坦化製程300以研磨金屬層291和290，直到金屬層291和290的上表面與層間介電層220的上表面實質上共面。在一些實施方式中，平坦化製程300包含化學機械研磨製程。在執行平坦化製程300之後，填充溝槽270A的金屬層的剩餘部分290A及291A共同構成P型金屬氧化物半導體的金屬閘極電極，並且填充溝槽270B的金屬層的剩餘部分290B和291B共同構成N型金屬氧化物半導體的金屬閘極電極。
由於上述原因，溝槽270A及270B的輪廓允許金屬層290及291容易地填充溝槽270A及270B而沒有間隙或空隙。相比之下，在常規閘極取代製程中，金屬閘極形成可能被懸突(overhangs)阻礙，懸突存在於開口的上部附近(即，通過去除虛設閘極電極所形成的開口)。由於虛設閘極電極的錐形形狀，虛設閘極電極頂部比底部窄，故懸突之形成為常規製程之結果。因此，所得到的溝槽也將在頂部較窄並在底部較寬，從而產生懸突。懸突可能在填充溝槽的金屬層時造成困難，從而導致金屬電極內的空隙/間隙。因為上面參考第2圖討論的蝕刻製程100具體地被配置(例如，通過隨著蝕刻變深而增加橫向蝕刻速率)以形成在頂部較寬且在底部較窄的虛設閘極電極80A及80B，從而允許容易地填充溝槽270A及270B，而在形成的金屬電極中沒有實質性的空隙或間隙，因此本揭露克服了上述問題。因此，提高了半導體性能。
可以瞭解到，第2至6圖繪示出的近似顛倒梯形輪廓(即，大致上類似於倒置梯形)的蝕刻的虛設閘極電極80A及80B(且因此用於取代虛設閘極電極80A及80B的金屬閘極電極具有相同的輪廓)，輪廓/形狀不需非得為此特定形狀，而是可以在不同的實施方式中改變。舉例來說，第7圖繪示虛設閘極電極80A及80B(以及因此金屬閘極電極)的幾個其它適宜的橫截面輪廓/形狀400至405。輪廓400的形狀類似於矩形，其中在其頂部之橫向尺寸與在其底部之橫向尺寸彼此相似。輪廓401形成為具有側表面，每個側表面包含凹形段和凸形段。輪廓402形成為具有更彎曲或圓形的側壁表面。輪廓403的形狀類似於兩個組合的矩形，其中上矩形比底矩形寬。輪廓404的形狀類似於三個組合的矩形，其中上矩形比中間矩形寬，中間矩形比底矩形寬。輪廓405類似於兩個組合的倒置梯形，其中頂部梯形比底部梯形寬。
對於所有輪廓400至405，它們具有共同的要素，即頂部處的橫向尺寸大於或等於底部處的橫向尺寸。此外，這樣的輪廓之配置允許容易被填充以形成無空隙的金屬閘極電極。如第7圖所示之輪廓或形狀400至405可以通過調整上述蝕刻製程100的製程配方或製程參數來實現。實際上，根據本揭露的各個態樣，其他適宜的輪廓/形狀(未繪示)亦可使用於虛設閘極電極(且因此亦適用於金屬閘極電極)。
上文所討論之閘極取代製程涉及「後閘極」(gate-last)製程，其中形成高K閘極介電層，然後形成虛設閘極電極，然後由金屬閘極電極取代。然而，可以瞭解到，本揭 露的各個態樣也可以應用於「後高K」(high-k-last)閘極取代製程。在「後高K」閘極取代製程中，不是形成高K閘極介電層，而是先形成虛設閘極介電層(例如，氧化矽)，並且虛設閘極電極形成在虛設閘極介電層上。在源極/汲極形成之後，虛設閘極介電層被高K閘極介電層取代，並且虛設閘極電極被金屬閘極電極取代。無論如何，上述蝕刻製程仍然適用於形成虛設閘極電極和虛設閘極介電層以具有頂部寬於底部的輪廓，此輪廓以便於利用高K介電層與金屬閘極電極填充開口。此外，可以瞭解到，本揭露的態樣可以應用於「二維」平面元件或「三維」鰭式場效電晶體(fin field effect transistor；FinFET)元件。
還可以瞭解到，可以執行額外的製程以完成半導體元件35的製程。舉例來說，這些額外的製程可以包含閘極結構的接觸孔之形成、互連結構(例如，線和通孔、金屬層與層間介電層，其中互連結構提供電性互連給元件，此元件包含形成的金屬閘極)之形成、鈍化層的沉積、封裝、測試等。為了簡單起見，本文不描述此些額外的製程。亦可以瞭解到，可以根據設計之要求與形成之期望，組合上述各種實施方式的部份製程過程。
第8圖是根據本揭露的各個態樣的半導體元件製造方法600的流程圖。方法600包含形成高K閘極介電層在基材上方的步驟610。
方法600包含形成多晶矽層在高K閘極介電層上方的步驟620。
方法600包含蝕刻多晶矽層以形成虛設閘極電極的步驟630，此虛設閘極電極具有頂部部分和底部部分，其中頂部部分具有第一橫向尺寸，底部部分具有第二橫向尺寸。第一橫向尺寸大於或等於第二橫向尺寸。
方法600包含用金屬閘極電極取代虛設閘極電極的步驟640。
在一些實施方式中，當以第一橫向蝕刻速率執行蝕刻時虛設閘極電極的頂部被形成，並且當以第二橫向蝕刻速率執行蝕刻時虛設閘極電極的底部被形成，其中第二橫向蝕刻速率大於第一橫向蝕刻速率。
在一些實施方式中，蝕刻包含使用含氟蝕刻劑，且其中蝕刻係執行為隨著蝕刻進入多晶矽層的更深部分而增加蝕刻劑的氟含量。在一些實施方式中，增加氟含量包含增加含氟蝕刻劑的流速。在一些實施方式中，在整個蝕刻製程中，流速不小於80標準立方厘米每分鐘(sccm)。在一些實施方式中，流速在約80sccm至約120sccm之間的範圍內。在一些實施方式中，蝕刻包含與含氟蝕刻劑同時施加的含氯蝕刻劑。
在一些實施方式中，蝕刻包含，當蝕刻虛設閘極電極的頂部時施加鈍化氣體。
在一些實施方式中，執行蝕刻使得虛設閘極電極具有類似於倒置梯形的橫截面輪廓。
在一些實施方式中，第一橫向尺寸大於第二橫向尺寸至少20%。
可以瞭解到，可以在上述步驟610至640之前、期 間或之後執行額外的製程步驟，以完成半導體元件的製程。舉例來說，在取代虛設閘極電極之前，方法600可以包含在虛設閘極電極的側壁上形成間隔物的步驟，在虛設閘極電極的相對側上的基材中形成源極/汲極區，以及形成層間介電(ILD)在基材上方。簡化之原故，本文不討論其他處理步驟。
基於上述討論，可以看出，本揭露提供了優於形成軌道結構的常規系統與方法之優勢。然而，可以瞭解到，在其他實施方式可提供不同的優勢，並非所有的優勢都必須在本文一一論述，且沒有任何特定的優勢是需要存在於所有實施方式中。優勢之一為減少或消除了困擾現有閘極取代製程的懸突問題。通過仔細地配置蝕刻製程，所得的虛設閘極電極可以形成為具有在頂部較寬而在底部較窄的輪廓。一旦去除虛設閘極電極，取代被去除的虛設閘極電極所形成的溝槽也具有這種頂部寬與底部窄的輪廓。這樣的輪廓使得溝槽易於由形成金屬閘極電極的金屬材料填充。因此，所形成的金屬閘極電極實質上是無空隙或無間隙的，從而具有比常規形成的金屬閘極更好的性能。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類均等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，進行各種之更動、取代與潤飾。

Claims (8)

  1. 一種半導體元件製造方法，包含：形成一多晶矽層在一基材上方；蝕刻該多晶矽層以形成一虛設閘極電極，該虛設閘極電極具有一頂部與一底部，其中該頂部具有一第一橫向尺寸，該底部具有一第二橫向尺寸，且該第一橫向尺寸大於或等於該第二橫向尺寸，其中該蝕刻更包含當該頂部形成時形成一鈍化材料在該頂部的側壁上；以及取代該虛設閘極電極為一金屬閘極電極。
  2. 如請求項1所述之半導體元件製造方法，更包含：在該形成該多晶矽之前，形成一高K閘極介電層在該基材上方，其中該多晶矽層形成在該高K閘極介電層上方。
  3. 如請求項1所述之半導體元件製造方法，其中在該取代該虛設閘極電極之前，該半導體元件製造方法更包含：形成複數個間隔物在該虛設閘極電極的複數個側壁上；形成複數個源極/汲極區域在該基材中且在該虛設閘極的相對側上；以及形成一層間介電層(interlayer dielectric；ILD)在該基材上方。
  4. 如請求項1所述之半導體元件製造方法，其中：當該蝕刻以一第一橫向蝕刻速率執行時，該虛設閘極電極的該頂部被形成；以及當該蝕刻以大於該第一橫向蝕刻速率之一第二橫向蝕刻速率執行時，該虛設閘極的該底部被形成。
  5. 一種半導體元件製造方法，包含：形成一閘極介電層在一基材上方；形成一虛設閘極電極層在該閘極介電層上方；以含氟與氯的一蝕刻劑蝕刻該虛設閘極電極層以形成一虛設閘極電極，其中該蝕刻包含當蝕刻更深入該虛設閘極電極層時增加該蝕刻劑的一氟含量，以及包含當該虛設閘極電極的一頂部形成時應用一鈍化氣體；形成複數個間隔物在該虛設閘極電極的複數個側壁上；形成複數個源極/汲極區域在該基材中且在該虛設閘極電極的相對側上；以及取代該虛設閘極電極為一金屬閘極電極。
  6. 如請求項5所述之半導體元件製造方法，其中：該蝕刻劑包含一含氟蝕刻劑與一含氯蝕刻劑；以及該增加該氟含量包含增加該含氟蝕刻劑的一流率。
  7. 一種半導體元件，包含：一高K閘極介電層，設置在一基材上方；複數個氟粒子，設置在該基材的一上表面；以及一金屬閘極電極，設置在該高K閘極介電層上方，其中該金屬閘極電極具有一頂部與一底部，該底部比該頂部更靠近該高K閘極介電層；該頂部具有一第一橫向尺寸；該底部具有一第二橫向尺寸；以及該第一橫向尺寸不小於該第二橫向尺寸。
  8. 如請求項7所述之半導體元件，其中該金屬電極具有一剖面輪廓，其類似一顛倒的梯形。
TW106126598A 2016-10-07 2017-08-07 半導體元件與其製造方法 TWI628705B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662405301P 2016-10-07 2016-10-07
US62/405,301 2016-10-07
US15/420,580 US10446662B2 (en) 2016-10-07 2017-01-31 Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US15/420,580 2017-01-31

Publications (2)

Publication Number Publication Date
TW201814776A TW201814776A (zh) 2018-04-16
TWI628705B true TWI628705B (zh) 2018-07-01

Family

ID=61829147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126598A TWI628705B (zh) 2016-10-07 2017-08-07 半導體元件與其製造方法

Country Status (4)

Country Link
US (3) US10446662B2 (zh)
KR (2) KR102065721B1 (zh)
CN (1) CN107919328A (zh)
TW (1) TWI628705B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164049B2 (en) 2014-10-06 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with gate stack
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10079287B2 (en) * 2017-01-03 2018-09-18 International Business Machines Corporation Gate cut device fabrication with extended height gates
KR102310079B1 (ko) 2017-03-03 2021-10-08 삼성전자주식회사 반도체 소자
US11600713B2 (en) * 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10658491B2 (en) 2018-06-15 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling profiles of replacement gates
US11024721B2 (en) * 2018-09-20 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11289583B2 (en) * 2018-09-28 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gate structure formation
DE102020116347B4 (de) 2020-02-19 2025-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Vorrichtung und optimierung eines transistor-gate-profils
US11557590B2 (en) * 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
CN113314536A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法
US11522064B2 (en) 2020-04-28 2022-12-06 Samsung Electronics Co., Ltd. Metal oxide semiconductor field-effect transistor (MOSFET) devices and manufacturing methods thereof
US11302581B2 (en) * 2020-05-05 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate profile control through sidewall protection during etching
WO2022109988A1 (zh) * 2020-11-27 2022-06-02 中芯南方集成电路制造有限公司 半导体结构及半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269644A1 (en) * 2004-06-08 2005-12-08 Brask Justin K Forming integrated circuits with replacement metal gate electrodes
TW201301356A (zh) * 2011-06-16 2013-01-01 United Microelectronics Corp 半導體元件的製作方法
TW201614839A (en) * 2014-10-01 2016-04-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and method for forming the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392062A (ja) * 1986-10-07 1988-04-22 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
US5204588A (en) * 1991-01-14 1993-04-20 Sony Corporation Quantum phase interference transistor
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
FR2811474B1 (fr) * 2000-07-07 2003-07-04 Commissariat Energie Atomique Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite
US6891235B1 (en) * 2000-11-15 2005-05-10 International Business Machines Corporation FET with T-shaped gate
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004111611A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US7749911B2 (en) * 2004-11-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved T-shaped gate structure
US7595248B2 (en) * 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
EP2083441A1 (en) 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Semiconductor device and method for fabricating the same
KR20090081346A (ko) * 2008-01-23 2009-07-28 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
JP2009218520A (ja) * 2008-03-12 2009-09-24 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7888195B2 (en) * 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8232154B2 (en) * 2009-09-21 2012-07-31 United Microelectronics Corp. Method for fabricating semiconductor device
US8076735B2 (en) 2009-10-02 2011-12-13 United Microelectronics Corp. Semiconductor device with trench of various widths
US20110241118A1 (en) * 2010-03-30 2011-10-06 Globalfoundries Inc Metal gate fill by optimizing etch in sacrificial gate profile
JP5724347B2 (ja) * 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US9029920B2 (en) * 2013-06-04 2015-05-12 Globalfoundries Inc. Semiconductor devices and methods of fabrication with reduced gate and contact resistances
US9520474B2 (en) * 2013-09-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Methods of forming a semiconductor device with a gate stack having tapered sidewalls
US10164049B2 (en) * 2014-10-06 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with gate stack
KR20160044976A (ko) 2014-10-16 2016-04-26 삼성전자주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10269651B2 (en) * 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269644A1 (en) * 2004-06-08 2005-12-08 Brask Justin K Forming integrated circuits with replacement metal gate electrodes
TW201301356A (zh) * 2011-06-16 2013-01-01 United Microelectronics Corp 半導體元件的製作方法
TW201614839A (en) * 2014-10-01 2016-04-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and method for forming the same

Also Published As

Publication number Publication date
TW201814776A (zh) 2018-04-16
KR20180038980A (ko) 2018-04-17
US20210280692A1 (en) 2021-09-09
US12142664B2 (en) 2024-11-12
KR102065721B1 (ko) 2020-02-11
US10446662B2 (en) 2019-10-15
US20180350948A1 (en) 2018-12-06
KR20200006148A (ko) 2020-01-17
US20180102418A1 (en) 2018-04-12
KR102279419B1 (ko) 2021-07-22
CN107919328A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
TWI628705B (zh) 半導體元件與其製造方法
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US11854903B2 (en) Footing removal in cut-metal process
KR102164061B1 (ko) 게이트 스택을 가지는 집적 회로
US9514991B2 (en) Method of manufacturing a FinFET device having a stepped profile
TWI419208B (zh) 半導體裝置的製造方法
KR101366484B1 (ko) 고유전율 금속 게이트 기술을 위한 향상된 게이트 교체 공정
US8598028B2 (en) Gate height loss improvement for a transistor
TWI696216B (zh) 半導體裝置及其製造方法
KR102334898B1 (ko) 금속 게이트 커팅 공정에서의 잔류물 제거
US20240096707A1 (en) Footing Removal in Cut-Metal Process
TW202013742A (zh) 半導體裝置及其製造方法
CN114783952A (zh) 半导体器件的制造方法
US20250294790A1 (en) Semiconductor structure and forming method thereof
CN106935488B (zh) 半导体装置与其制造方法
TW202238744A (zh) 半導體結構及其形成方法
US20260032977A1 (en) Semiconductor structures and methods of forming same
US20260032976A1 (en) Gate-all-around devices
US20250386574A1 (en) Semiconductor Structures and Methods of Forming Same
TW202602251A (zh) 半導體結構及其製造方法