TWI624861B - 磊晶矽晶圓之製造方法 - Google Patents
磊晶矽晶圓之製造方法 Download PDFInfo
- Publication number
- TWI624861B TWI624861B TW105110247A TW105110247A TWI624861B TW I624861 B TWI624861 B TW I624861B TW 105110247 A TW105110247 A TW 105110247A TW 105110247 A TW105110247 A TW 105110247A TW I624861 B TWI624861 B TW I624861B
- Authority
- TW
- Taiwan
- Prior art keywords
- epitaxial
- germanium wafer
- wafer
- hydrogen
- germanium
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
-
- H10P14/24—
-
- H10P14/2905—
-
- H10P14/3411—
-
- H10P14/3442—
-
- H10P14/36—
-
- H10P90/00—
-
- H10P90/126—
-
- H10P95/90—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thermal Sciences (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本發明提供一種磊晶矽晶圓之製造方法,即使在使用電阻率極低的矽晶圓的情況,仍可以簡單的構成而充分抑制疊差的發生,包括:背面氧化膜形成步驟,在矽晶圓的背面形成氧化膜;背面氧化膜移除步驟,移除存在於矽晶圓的外周部的氧化膜;氬退火步驟,在氬氣氛圍下進行熱處理;以及磊晶膜形成步驟,在矽晶圓的正面形成磊晶膜;其中磊晶膜形成步驟具有:預烘烤步驟,對矽晶圓,在含氫及氯化氫的氣氛下進行熱處理,蝕刻矽晶圓的表層;及磊晶膜成長步驟,使上述磊晶膜在矽晶圓的正面成長。
Description
本發明是關於磊晶矽晶圓之製造方法。
例如,關於功率金氧半電晶體用的磊晶矽晶圓,會要求其矽晶圓的基板電阻率要非常低。為了充分降低矽晶圓的基板電阻率,在矽晶圓的原材料之單結晶的鑄錠(以下,稱為「單結晶鑄錠」)的拉引步驟(亦即,單結晶的培育時),在融溶矽摻雜砷(As)、銻(Sb)等作為電阻率調整用的n型摻雜物之技術為已知。然而,由於這些摻雜物非常容易蒸發,難以充分地提高矽結晶中的摻雜物濃度,而難以製造具有低至所要求的程度的電阻率的矽晶圓。
因此,變成使用高濃度摻雜有磷(P)之基板電阻率非常低的矽晶圓,磷(P)作為具有比砷(As)、銻(Sb)等揮發性相對較低的n型摻雜物(例如,參照專利文獻1、2)。
在專利文獻1、2揭露:若使磊晶膜在摻雜有高濃度的磷的矽晶圓成長,在磊晶膜會發生很多的疊差(stacking fault,以下稱為「SF」),此SF會以階差表現在矽晶圓的表面,矽晶圓的表面的LPD(light point defect;光點缺陷)的水準大幅惡化。而此SF的發生原因推測如下。
首先,一旦加熱摻雜有磷的矽晶圓,會形成磷與氧的簇團(cluster)(微析出物)。之後,以除去存在於矽晶圓表面的自然氧化物為目的,在氫氣氛圍下施以熱處理(以下,稱為「氫烘烤處理」),則由於氫氣造成的蝕刻作用、以及矽晶圓的最表層與簇團的蝕刻速度的差異,簇團會被選擇性蝕刻而成為微蝕坑。推測一旦對形成有此微蝕坑的矽晶圓進行磊晶成長,微蝕坑就成為起源而在磊晶膜內成為、發生SF。
因此,在專利文獻1的製造方法,著眼於單結晶鑄錠的固化率、熱歷程與SF發生的相關,控制拉引時的單結晶鑄錠的溫度成為570℃±70℃的範圍內的時間,而抑制SF的發生。
又,在專利文獻2的製造方法,對於形成磊晶膜之前的矽晶圓,在氬氣氣氛下進行熱處理(以下,稱為「進行氬退火處理」),將表層的簇團固溶化,抑制SF的發生。
【專利文獻1】國際公開第2014/175120號
【專利文獻2】特開2014-11293號公報
然而,以如專利文獻1揭露的製造方法,單結晶鑄錠拉引時的溫度控制有變得複雜之虞。
又,近年來,產生了基板電阻率更低的矽晶圓的需求,為了因應這樣的需求而使用如專利文獻2揭露的製造方法製造磊
晶矽晶圓時,已知會有無法充分抑制SF的發生的情況。
本發明的目的是提供一種磊晶矽晶圓之製造方法,即使在使用電阻率極低的矽晶圓的情況,仍可以簡單的構成而充分抑制疊差的發生。
本案發明人不斷地精心研究的結果,得出以下的見解。
首先,如專利文獻1所揭露,單結晶鑄錠的固化率、熱歷程與SF發生之間有相關的情況是已經瞭解者,因此本案發明人進行的實驗是用以研究單結晶鑄錠的電阻率對上述相關造成的影響。
<實驗1:單結晶鑄錠的電阻率、固化率、熱歷程、SF發生個數的相關研究>
在一般的單結晶鑄錠的製造條件,是進行:在種結晶連續形成直徑徐徐增加的肩部的步驟(肩部形成步驟);在肩部連續形成且形成直徑大致均一的直體部的步驟(直體部形成步驟);在直體部的下端連續形成直徑徐徐降低至零的尾部的步驟(尾部形成步驟)。然後,尾部形成步驟已終了之後,進行冷卻單結晶鑄錠的步驟(冷卻步驟),將單結晶鑄錠從拉引裝置取出。
由於這樣的製造條件,一般認為離單結晶鑄錠的下端(底部)愈近、即固化率愈大,脫離摻雜物添加融液後的時間就愈短。另外,固化率指的是,單結晶鑄錠的拉引重量相對於最初儲存於石英坩鍋的摻雜物添加融液的初期入料重量之比例。
首先,以上述的製造條件製造實驗例1、2的單結
晶鑄錠,查出在各固化率之在570℃±70℃的停留時間作為熱歷程。在製造實驗例1、2的單結晶鑄錠之時,以使矽晶圓的基板電阻率成為以下的表1所示的值為目的,在矽融液添加紅磷作為摻雜物,生成摻雜物添加融液。另外,將摻雜物添加融液的入料量,設為與一般相同的100kg。
然後,從實驗例1、2的單結晶鑄錠切出對應於複數種固化率的矽晶圓,製造磊晶矽晶圓,查出各磊晶矽晶圓的SF的個數。分別將實驗例1的結果示於第1圖、實驗例2的結果示於第2圖。另外,SF的個數,是以表面檢查裝置(KLA-Tencor公司製SP-1、DCN模式)評量各磊晶矽晶圓表面,對在表面觀察到的90nm尺寸以上的LPD(light point defect)作記數,以完成記數的LPD個數作為SF的個數時的結果。
第1、2圖的結果,是在矽晶圓的背面不設多晶矽膜,對矽晶圓施以在氫氣氛圍下且在1200℃的溫度加熱30秒的氫烘烤處理後,以以下的條件形成磊晶膜(以下,有稱為「磊膜」的情況)時的結果。
[磊晶膜成長條件]
摻雜物氣體:膦(PH3)氣體
原料源氣體:三氯矽烷(SiHCl3)氣體
載流氣體:氫氣
成長溫度:1080℃
磊晶膜的厚度:4μm
電阻率(磊晶膜電阻率):0.3Ω‧cm
如第1圖所示,瞭解到:在實驗例1,SF的個數是與單結晶鑄錠之在570℃±70℃的停留時間大致有相關,在固化率為大於70%的部分成為0。另一方面,瞭解到:在實驗例2,SF的個數在固化率為75%以下的部分是與單結晶鑄錠之在570℃±70℃的停留時間大致有相關,但在固化率為大於75%的部分則與上述停留時間無相關,而是SF為隨著朝向底部而增加。另外,固化率為75%的位置的基板電阻率為約0.7mΩ‧cm。
據此瞭解到:即使縮短570℃±70℃的停留時間,在紅磷的濃度成為既定量以上的情況,紅磷的濃度愈高、亦即基板電阻率成為既定值以下時,基板電阻率愈小、SF增加。
<實驗2:在含氫及氯化氫的氣體氣氛下的熱處理對SF減低的有效性研究>
吾人認為為了減少SF,有必要減少氫烘烤處理後發生的微蝕坑。而吾人認為為了減少微蝕坑,在已形成有簇團的氫烘烤處理前的階段,有必要進行用以使簇團消失的處理。
因此,在磊晶膜成長前的預烘烤處理,在氫氣以外還添加氯化氫氣體,對在矽晶圓之包含簇團的既定厚度的表層作蝕刻,針對藉此是否可以減少SF進行研究。
首先,準備以與上述實驗例2同樣的條件製造的單結晶鑄錠。然後,從此單結晶鑄錠之SF最多的中間區域、與SF隨著朝向底部而增加的底部區域,分別切出複數個矽晶圓。
中間區域的基板電阻率為大於0.7mΩ‧cm且0.9mΩ‧cm
以下,底部區域的基板電阻率為0.7mΩ‧cm以下。另外,中間區域是例如在第2圖的固化率50%~60%的區域,底部區域是在同一圖的固化率75%以上的區域。
接下來,對於從中間區域到底部區域取得的矽晶圓,進行示於以下的表2及表3的處理,製作實驗例3~8的磊晶矽晶圓,評量SF的個數。將實驗例3~5的結果示於第3圖,將實驗例6~8的結果示於第4圖。另外,磊晶膜的成長,是以與實驗例1、2的相同條件進行。又,在矽晶圓的背面不設多晶矽膜,而進行氬退火處理、預烘烤處理等。
根據第3圖及第4圖所示的結果,瞭解到以下的事項。
首先比較實驗例3與實驗例6,則瞭解中間區域的SF多於底部區域。
吾人認為這是因為由於單結晶鑄錠製造時的熱歷程的影
響,中間區域的簇團的密度變得高於底部區域。
其次,比較實驗例3、6與實驗例4、7,則瞭解在中間區域及底部區域二者,已進行氬退火處理的情況的SF是少於未進行氬退火處理的情況。
吾人認為其理由如下。首先,如專利文獻2揭露,藉由進行氬退火處理,存在於既定厚度的表層的簇團會固溶化而變少。因此,吾人認為在氬退火處理後在氫氣氛圍下進行預烘烤處理時,與未進行氬退火處理的情況比較,存在於表層的簇團的個數變少,預烘烤處理後的微蝕坑的個數亦變少,因此SF亦變少。
又,比較實驗例4與實驗例7,則瞭解底部區域的SF少於中間區域。具體而言,藉由進行氬退火處理,SF的個數在實驗例4的中間區域成為0.1個/cm2以上、1.0個/cm2以下,在實驗例7的底部區域則成為未達0.1個/cm2。
吾人認為這是因為氬退火處理前的中間區域的簇團密度大於底部區域,因此即使藉由氬退火處理將簇團固溶化,中間區域此處在氬退火處理後留在表層的簇團的個數仍多,以簇團為原因而發生的SF亦多。
又,比較實驗例4、7與實驗例5、8,則瞭解在中間區域及底部區域的二者,與以僅含氫的氣體氛圍下進行(以下,稱為「僅以氫進行預烘烤處理」)的情況比較,以含氫及氯化氫的氣體氛圍下進行預烘烤處理(以下,稱為「以氫及氯化氫進行預烘烤處理」)的情況的SF較少。
吾人認為其理由如下。首先,在僅以氫進行預烘烤處理的情況,選擇性地蝕刻存在於矽晶圓的最表層的簇團,成為表面
蝕坑而容易變得明顯。另一方面,在以氫及氯化氫進行預烘烤處理的情況,除了簇團之外,最表層亦被蝕刻。因此,吾人認為與僅以氫進行的情況比較,以氫及氯化氫進行預烘烤處理的情況之預烘烤處理後形成的微蝕坑的個數變少、SF亦變少。
比較實驗例5與實驗例8,則瞭解在以氫及氯化氫進行預烘烤處理的情況,中間區域的SF會減至與底部區域相同程度水平。具體而言,藉由以氫及氯化氫進行預烘烤處理,在中間區域及底部區域二者,SF的個數都成為0.02個/cm2以下。
吾人認為這是因為藉由氬退火處理使簇團固溶化的表層的厚度是不受簇團密度的影響而幾乎相同,預烘烤處理的蝕刻造成的表層的取代若小於藉由氬退火處理使簇團固溶化的表層的厚度,存在於預烘烤處理後的表層的微蝕坑的個數亦成為相同。
另外,吾人認為就算是單結晶鑄錠中的SF最多的中間區域,藉由以氫及氯化氫進行預烘烤處理,可將SF的個數減至0.02個/cm2以下,因此對於從單結晶鑄錠的其他區域取得的矽晶圓進行這個預烘烤處理,都可以將SF的個數減至相同水平。
本發明是基於如上述的見解而完成者。
亦即,本發明之磊晶矽晶圓之製造方法,是在已添加磷的矽晶圓的正面設有磊晶膜的磊晶矽晶圓之製造方法,其特徵在於包括:背面氧化膜形成步驟,在從藉由CZ法製造的單結晶矽鑄錠切出的矽晶圓的背面,形成氧化膜;背面氧化膜移除步驟,移除存在於上述矽晶圓的外周部的上述氧化膜;氬退火步驟,對上述背面氧化膜移除步驟後的上述矽晶圓,在氬氣氛圍下進行熱處理;以及磊晶膜形成步驟,在上述氬退火步
驟後的上述矽晶圓的正面形成磊晶膜;其中上述磊晶膜形成步驟具有:預烘烤步驟,對上述矽晶圓,在含氫及氯化氫的氣氛下進行熱處理,蝕刻上述矽晶圓的表層;及磊晶膜成長步驟,使上述磊晶膜在上述預烘烤步驟後的上述矽晶圓的正面成長。
根據本發明,以在先前進行的僅以氫進行預烘烤處理之時僅加入氯化氫的簡單的構成,在使用電阻率極低的矽晶圓的情況,仍可以充分地抑制SF的發生。
<實驗3:以氫及氯化氫的預烘烤處理造成的表層的取代、以及磊晶膜的成長溫度與SF的發生個數的相關研究>
在此,在以氫及氯化氫的預烘烤處理造成的表層的取代是大於藉由氬退火處理使簇團固溶化的表層的厚度的情況,在預烘烤處理後的新的表層,存在以氬退火處理未溶解的簇團,此簇團被選擇性地蝕刻則會形成微蝕坑,而有發生SF的可能性。
因此,進行用以決定以氫及氯化氫的預烘烤處理造成的表層的取代的最佳值的實驗。又,一起進行用以決定磊晶膜的成長溫度的最佳值的實驗。
首先,針對以與實驗例3相同條件製造的矽晶圓、亦即從與實驗例2同樣的單結晶鑄錠的中間區域切出的複數個矽晶圓,以與實驗例5同樣的條件進行氬退火處理。
其次,調整以氫及氯化氫的預烘烤處理的熱處理時間、熱處理溫度、氯化氫氣體的濃度等,表層的取代分別為50nm、100nm、150nm、180nm、290nm、395nm的矽晶圓各準備複數個。另外,在矽晶圓的背面不設多晶矽膜,進行氬退火處理、預烘烤處理等。
其後,對於上述的各個取代的矽晶圓,除了將成長溫度設為1060℃、1080℃、1100℃以外,以與實驗例2相同條件成長磊晶膜,製造磊晶矽晶圓,查出SF的個數。將其結果示於第5圖。
如第5圖所示,瞭解到不受磊晶膜的成長溫度的影響,在取代為100nn以上、300nm以下的情況,SF的個數成為未達0.1個/cm2,可以充分地抑制SF的發生。特別是瞭解到在取代為150nm±10nm的情況,SF的個數成為未達0.01個/cm2。
吾人認為其理由是因為:在取代為未達100nm的情況,由於取代會少於存在於表層的簇團的深度方向的尺寸,無法移除全體簇團,而形成未移除而留下的部分引起的微蝕坑。
另一方面,吾人認為因為:在取代為大於300nm的情況,由於取代會大於藉由氬退火處理使簇團固溶化的表層的厚度,在預烘烤處理後的新的表層,會存在未在氬退火處理溶解的簇團,形成此簇團引起的微蝕坑。
另外,如第5圖所示,瞭解到在取代為例如100nm以上、300nm以下的情況,磊晶膜的成長溫度為1100℃時,SF的個數成為未達0.1個/cm2;成長溫度為1080℃及1060℃時,SF的個數成為0.06個/cm2以下。
還有,瞭解到在取代為100nm以上、200nm以下的情況,磊晶膜的成長溫度為1080℃及1060℃時,SF的個數成為0.03個/cm2以下。
亦即,在本發明的磊晶矽晶圓之製造方法,其中上述預烘烤步驟是以對厚度100nm以上、300nm以下的上述表層作蝕刻為佳。
在本發明的磊晶矽晶圓之製造方法,較好為:上述氬退火步驟是在氬氣氣氛下、在1150℃以上、1250℃以下的溫度進行熱處理的步驟,上述預烘烤步驟是在含氫及氯化氫的氣氛下、在1050℃以上、1250℃以下的溫度進行熱處理的步驟。
在本發明的磊晶矽晶圓之製造方法,其中上述磊晶膜成長步驟是以在1050℃以上、1150℃以下的溫度使上述磊晶膜成長的步驟為佳、以在1080℃以下的溫度使上述磊晶膜成長的步驟為特佳。
在本發明的磊晶矽晶圓之製造方法,上述預烘烤步驟是以在1050℃以上、1250℃以下的氫氣氣氛下供應氯化氫氣體而形成含氫及氯化氫的氣體氣氛為佳。
在此,在未達1050℃的氫氣氣氛下供應氯化氫氣體的情況,已在實驗上確認會在磊晶矽晶圓上發生汙點。又,在高於1250℃的氫氣氣氛下供應氯化氫氣體的情況,因為熱應力變大,會有在晶圓發生翹曲、變得容易發生滑移差排的缺點。
根據本發明,在1050℃以上、1250℃以下的氫氣氣氛下供應氯化氫氣體,可以抑制在磊晶矽晶圓上發生汙點的情況、滑移差排的發生。
在本發明的磊晶矽晶圓之製造方法,其中上述矽晶圓的電阻率是以1.5mΩ‧cm以下為佳、更佳為1.1mΩ‧cm以下、特佳為0.98mΩ‧cm以下。
S1~S6‧‧‧步驟
【第1圖】是一圖表,其為用以推導本發明的磊晶矽晶圓的製造條件的實驗1的結果,顯示在實驗例1的單結
晶鑄錠的固化率、熱歷程、SF的發生個數的關係。
【第2圖】是一圖表,其為上述實驗1的結果,顯示在實驗例2的單結晶鑄錠的固化率、熱歷程、SF的發生個數的關係。
【第3圖】是一圖表,其為用以推導上述製造條件的實驗2的結果,顯示在實驗例3~5的單結晶鑄錠的固化率與SF的發生個數的關係。
【第4圖】是一圖表,其為上述實驗2的結果,顯示在實驗例6~8的單結晶鑄錠的固化率與SF的發生個數的關係。
【第5圖】是一圖表,其為用以推導上述製造條件的實驗3的結果,顯示在磊晶膜的各成長溫度之使用氫及氯化氫的預烘烤處理造成的蝕刻取代量與SF的發生個數的關係。
【第6圖】是一流程圖,顯示本發明的一實施形態相關的磊晶矽晶圓的製造方法。
以下,參照圖式說明本發明的實施形態。
如第6圖所示,在磊晶矽晶圓的製造方法,進行單結晶鑄錠製造步驟(步驟S1)。
在此單結晶鑄錠製造步驟,是以使用未圖示的拉引裝置的CZ法(丘克拉斯基法),從添加了紅磷作為n型摻雜物的矽融液,製造直徑200mm的單結晶鑄錠。
在此,為了使從單結晶鑄錠切出的矽晶圓的電阻率成為0.6mΩ‧cm以上、0.98mΩ‧cm以下,以以下的條件製造單結晶鑄錠。
紅磷濃度:7.54×1019個原子(atoms)/cm3以上、1.32×1020atoms/cm3以下;氧濃度:7×1017atoms/cm3以上、12×1017atoms/cm3以下。
另外,為了抑制錯位差排,亦可添加3.70×1019atoms/cm3以上、2.93×1020atoms/cm3以下的濃度的鍺。
此後,從以步驟S1製造的單結晶鑄錠切出矽晶圓,對於此切出的全部的矽晶圓,進行背面氧化膜形成步驟(步驟S2)、背面氧化膜移除步驟(步驟S3)、氬退火步驟(步驟S4)、在含氫及氯化氫的氣體氣氛下的預烘烤步驟((磊晶膜形成步驟)步驟S5)、磊晶膜成長步驟((磊晶膜形成步驟)步驟S6)的處理。
具體而言,在步驟S2的背面氧化膜形成步驟,是使用連續式常壓CVD裝置(天谷製作所製AMAX1200),以以下的條件進行處理,在矽晶圓的背面形成氧化膜(以下,稱為「背面氧化膜」)。
原料氣體:矽甲烷(SiH4)與氧(O2)的混合氣體
背面氧化膜的厚度:550nm(100nm以上、1500nm以下)
成膜溫度:430℃(400℃以上、450℃以下)
藉由設置這樣的背面氧化膜,抑制自動滲入(auto doping)現象。
又,在步驟S3的背面氧化膜移除步驟,是使用研磨、蝕刻等的各種手法(例如參照特開2003-273063號公報、特開2011-114210號公報),移除存在於矽晶圓的背面外周部的氧化膜。在此,氧化膜的除去寬度是以從矽晶圓的外緣起算未達5mm為佳。
藉由如此地移除背面氧化膜的外周部,抑制團塊(nodule)的發生。
又,在步驟S4的氬退火步驟,使用可一次將複數個矽晶圓退火的批次爐,以以下的條件進行熱處理。
氣氛:氬氣
熱處理溫度:1200℃~1220℃(1150℃以上、1250℃以下)
熱處理時間:30分鐘以上、120分鐘以下
藉由進行這樣的氬退火步驟,使發生於矽晶圓的簇團固溶化而變少。
另外,藉由紅磷在氬退火步驟向外擴散,在矽晶圓的正面,形成厚度0.65μm以上、0.91μm以下的向外擴散層,而增大遷移區域的寬度。然而,藉由其後的裝置製造時的熱處理,紅磷會從濃度高的位置移動至濃度低的位置,因此不會成為問題。
又,在步驟S5之在含氫及氯化氫的氣體氣氛下的預烘烤步驟,是在磊晶裝置內,對矽晶圓以以下的條件進行熱處理。
氣氛:氫氣、氯化氫氣體
氫氣的流量:40L/分
氯化氫氣體的流量:1L/分
熱處理溫度:1190℃(1050℃以上、1250℃以下)
熱處理時間:30秒(30秒以上、300秒以下)
另外,在預烘烤步驟形成含氫及氯化氫的氣體氣氛時,是以首先在僅有氫氣的氣氛下升溫,到達1050℃以上、1250℃以下的溫度後,供應氯化氫氣體為佳。藉由在這樣的時間點供應氯化氫氣體,可以抑制在磊晶矽晶圓發生汙點的情況、與滑移
差排的發生。
又,預烘烤步驟造成的矽晶圓的取代,是以100nm以上、300nm以下為佳,更佳為150nm±10nm。
又,在步驟S6的磊晶膜成長步驟,是對已進行預烘烤步驟的矽晶圓,以以下的條件成長磊晶膜。
摻雜物氣體:膦(PH3)氣體
原料源氣體:三氯矽烷(SiHCl3)氣體
載體氣體:氫氣
成長溫度:1060℃(1050℃以上、1150℃以下)
磊晶膜的厚度:4μm(1μm以上、10μm以下)
電阻率(磊晶膜電阻率):0.3 Ω‧cm(0.01 Ω‧cm以上、10 Ω‧cm以下)
紅磷濃度:1.87×1016atoms/cm3(4.44×1014atoms/cm3以上、4.53×1018atoms/cm3以下)
藉由進行這樣的磊晶膜成長步驟,製造在矽晶圓的正面形成有磊晶膜的磊晶矽晶圓。
在此,就算是在背面氧化膜形成步驟前的矽晶圓就已發生簇團的情況,藉由進行氬退火步驟與在含氫及氯化氫的氣體氣氛下的預烘烤步驟,由於除了此簇團外既定厚度的表層亦被蝕刻,以在先前進行的僅以氫進行預烘烤處理之時僅加入氯化氫的簡單的構成,與在僅含氫的氣體氣氛下進行預烘烤步驟的情況比較,發生於磊晶矽晶圓的SF的個數變少。因此,以在先前進行的僅以氫進行預烘烤處理之時僅加入氯化氫的簡單的構成,可以製造高品質的磊晶矽晶圓。
還有,由於在進行背面氧化膜移除步驟之後進行氬退火步驟,可以促進紅磷從未被以背面氧化膜覆蓋的外周部向外擴散,可以抑制自動滲入現象。因此,可以謀求磊晶膜面內的電阻率的均一化。
[其他的實施形態]
另外,本發明並未僅限於上述實施形態,可以在未脫離本發明的重點的範圍內作種種的改良及設計的變更等。
例如,只要是從已添加磷的單結晶鑄錠取得的矽晶圓,對於電阻率大於0.98m Ω‧cm的矽晶圓(例如電阻率為1.5m Ω‧cm以下),亦可適用本發明之磊晶矽晶圓之製造方法。
又,在可以預測已進行氬退火步驟與僅使用氫的預烘烤步驟情況的SF的發生個數的情況,亦可對預測個數為許容值以上的矽晶圓,在氬退火步驟後進行使用氫及氯化氫的預烘烤步驟;而對未達前述許容值的矽晶圓,在氬退火步驟後可進行僅使用氫的預烘烤步驟。另外,SF的發生個數的預測,是可基於單結晶鑄錠的熱歷程而進行,亦可如專利文獻2,基於使用從既定位置切出的評量用矽晶圓之蝕坑評量用熱處理後的評量結果而進行。
Claims (7)
- 一種磊晶矽晶圓之製造方法,上述磊晶矽晶圓是在已添加磷的矽晶圓的正面設有磊晶膜,其特徵在於包括:背面氧化膜形成步驟,在從藉由CZ法製造的單結晶矽鑄錠切出的矽晶圓的背面,形成氧化膜;背面氧化膜移除步驟,移除存在於上述矽晶圓的外周部的上述氧化膜;氬退火步驟,對上述背面氧化膜移除步驟後的上述矽晶圓,在氬氣氛圍下進行熱處理;以及磊晶膜形成步驟,在上述氬退火步驟後的上述矽晶圓的正面形成磊晶膜;其中上述磊晶膜形成步驟具有:預烘烤步驟,對上述矽晶圓,在含氫及氯化氫的氣氛下進行熱處理,蝕刻上述矽晶圓的表層;及磊晶膜成長步驟,使上述磊晶膜在上述預烘烤步驟後的上述矽晶圓的正面成長。
- 如申請專利範圍第1項所述之磊晶矽晶圓之製造方法,其中上述預烘烤步驟是對厚度100nm以上、300nm以下的上述表層作蝕刻。
- 如申請專利範圍第1項所述之磊晶矽晶圓之製造方法,其中上述氬退火步驟是在氬氣氣氛下、在1150℃以上、1250℃以下的溫度進行熱處理的步驟;以及上述預烘烤步驟是在含氫及氯化氫的氣氛下、在1050℃以 上、1250℃以下的溫度進行熱處理的步驟。
- 如申請專利範圍第2項所述之磊晶矽晶圓之製造方法,其中上述氬退火步驟是在氬氣氣氛下、在1150℃以上、1250℃以下的溫度進行熱處理的步驟;以及上述預烘烤步驟是在含氫及氯化氫的氣氛下、在1050℃以上、1250℃以下的溫度進行熱處理的步驟。
- 如申請專利範圍第1至4項任一項所述之磊晶矽晶圓之製造方法,其中上述磊晶膜成長步驟是在1050℃以上、1150℃以下的溫度使上述磊晶膜成長的步驟。
- 如申請專利範圍第1至4項任一項所述之磊晶矽晶圓之製造方法,其中上述矽晶圓的電阻率為1.5m Ω‧cm以下。
- 如申請專利範圍第5項所述之磊晶矽晶圓之製造方法,其中上述矽晶圓的電阻率為1.5m Ω‧cm以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-092805 | 2015-04-30 | ||
| JP2015092805A JP6477210B2 (ja) | 2015-04-30 | 2015-04-30 | エピタキシャルシリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201705219A TW201705219A (zh) | 2017-02-01 |
| TWI624861B true TWI624861B (zh) | 2018-05-21 |
Family
ID=57198427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105110247A TWI624861B (zh) | 2015-04-30 | 2016-03-31 | 磊晶矽晶圓之製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10253429B2 (zh) |
| JP (1) | JP6477210B2 (zh) |
| KR (1) | KR102036596B1 (zh) |
| CN (1) | CN107533959B (zh) |
| DE (1) | DE112016001962T5 (zh) |
| TW (1) | TWI624861B (zh) |
| WO (1) | WO2016174997A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6358472B2 (ja) * | 2015-06-08 | 2018-07-18 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP6432879B2 (ja) * | 2015-11-13 | 2018-12-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP6447960B2 (ja) * | 2016-04-01 | 2019-01-09 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP6598140B2 (ja) * | 2016-05-19 | 2019-10-30 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| US10867791B2 (en) | 2017-04-06 | 2020-12-15 | Sumco Corporation | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer |
| JP7080017B2 (ja) | 2017-04-25 | 2022-06-03 | 株式会社Sumco | n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ |
| CN110730831A (zh) * | 2017-04-25 | 2020-01-24 | 胜高股份有限公司 | 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 |
| CN109509704B (zh) * | 2017-09-15 | 2024-08-09 | 胜高股份有限公司 | 外延硅晶片的制备方法 |
| JP6835006B2 (ja) * | 2018-02-16 | 2021-02-24 | 株式会社Sumco | エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法 |
| US10559479B2 (en) | 2018-02-27 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device |
| US11295949B2 (en) * | 2019-04-01 | 2022-04-05 | Vishay SIliconix, LLC | Virtual wafer techniques for fabricating semiconductor devices |
| JP7519784B2 (ja) * | 2020-02-19 | 2024-07-22 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP7495238B2 (ja) | 2020-02-19 | 2024-06-04 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP7491705B2 (ja) * | 2020-02-19 | 2024-05-28 | グローバルウェーハズ・ジャパン株式会社 | 半導体シリコンウェーハの製造方法 |
| JP7272343B2 (ja) * | 2020-12-01 | 2023-05-12 | 株式会社Sumco | n型シリコン単結晶の製造方法 |
| JP7658332B2 (ja) | 2021-11-04 | 2025-04-08 | 株式会社Sumco | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
| JP7770907B2 (ja) * | 2021-12-22 | 2025-11-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板 |
| CN118127626B (zh) * | 2024-02-21 | 2025-09-23 | 中环领先半导体科技股份有限公司 | 一种外延片及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140001605A1 (en) * | 2012-06-29 | 2014-01-02 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL187414C (nl) * | 1978-04-21 | 1991-09-16 | Philips Nv | Werkwijze voor het aanbrengen van een epitaxiale laag. |
| JP3097107B2 (ja) * | 1990-07-13 | 2000-10-10 | 日本電気株式会社 | エピタキシャル成長方法 |
| JP4089809B2 (ja) | 2002-03-13 | 2008-05-28 | Sumco Techxiv株式会社 | 半導体ウェーハのエッジ部の酸化膜除去装置 |
| JP4089354B2 (ja) | 2002-08-30 | 2008-05-28 | 株式会社Sumco | エピタキシャルウェーハとその製造方法 |
| WO2004034453A1 (en) * | 2002-10-04 | 2004-04-22 | Silicon Genesis Corporation | Method for treating semiconductor material |
| JP4158607B2 (ja) * | 2003-06-09 | 2008-10-01 | 株式会社Sumco | 半導体基板の製造方法 |
| US7396743B2 (en) * | 2004-06-10 | 2008-07-08 | Singh Kaushal K | Low temperature epitaxial growth of silicon-containing films using UV radiation |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| KR100793607B1 (ko) * | 2006-06-27 | 2008-01-10 | 매그나칩 반도체 유한회사 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 |
| DE102006055038B4 (de) | 2006-11-22 | 2012-12-27 | Siltronic Ag | Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| DE102008026784A1 (de) * | 2008-06-04 | 2009-12-10 | Siltronic Ag | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung |
| JP5445075B2 (ja) | 2009-11-27 | 2014-03-19 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
| JP5696510B2 (ja) * | 2011-02-07 | 2015-04-08 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
| JP6009237B2 (ja) | 2012-06-18 | 2016-10-19 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| JP5890587B2 (ja) | 2013-04-24 | 2016-03-22 | Sumco Techxiv株式会社 | 単結晶の製造方法およびシリコンウェーハの製造方法 |
| CN103489761A (zh) * | 2013-09-17 | 2014-01-01 | 杭州立昂微电子股份有限公司 | 一种肖特基芯片专用外延片的生长方法 |
| CN103887176B (zh) * | 2014-03-20 | 2016-08-24 | 上海华力微电子有限公司 | 一种降低源漏外延生长缺陷的方法 |
-
2015
- 2015-04-30 JP JP2015092805A patent/JP6477210B2/ja active Active
-
2016
- 2016-03-31 TW TW105110247A patent/TWI624861B/zh active
- 2016-04-05 US US15/568,158 patent/US10253429B2/en active Active
- 2016-04-05 WO PCT/JP2016/061088 patent/WO2016174997A1/ja not_active Ceased
- 2016-04-05 CN CN201680024967.0A patent/CN107533959B/zh active Active
- 2016-04-05 KR KR1020177029422A patent/KR102036596B1/ko active Active
- 2016-04-05 DE DE112016001962.9T patent/DE112016001962T5/de active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140001605A1 (en) * | 2012-06-29 | 2014-01-02 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107533959A (zh) | 2018-01-02 |
| JP6477210B2 (ja) | 2019-03-06 |
| US10253429B2 (en) | 2019-04-09 |
| TW201705219A (zh) | 2017-02-01 |
| KR20170126498A (ko) | 2017-11-17 |
| CN107533959B (zh) | 2020-09-29 |
| KR102036596B1 (ko) | 2019-10-25 |
| WO2016174997A1 (ja) | 2016-11-03 |
| DE112016001962T5 (de) | 2018-01-18 |
| JP2016213232A (ja) | 2016-12-15 |
| US20180087184A1 (en) | 2018-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI624861B (zh) | 磊晶矽晶圓之製造方法 | |
| JP5845143B2 (ja) | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ | |
| JP6115651B2 (ja) | シリコンウェーハの製造方法 | |
| JP6945805B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US10211066B2 (en) | Silicon epitaxial wafer and method of producing same | |
| JP2014011293A5 (zh) | ||
| JP6835006B2 (ja) | エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法 | |
| US10861990B2 (en) | Epitaxial silicon wafer | |
| JP7098717B2 (ja) | 単結晶シリコンの半導体ウェハおよび半導体ウェハの製造方法 | |
| TWI741950B (zh) | 矽晶圓的製造方法 | |
| JP6432879B2 (ja) | エピタキシャルウェーハの製造方法 | |
| CN115135818B (zh) | 半导体硅晶片的制造方法 | |
| CN109509704B (zh) | 外延硅晶片的制备方法 | |
| JP5652232B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2005064256A (ja) | エピタキシャルウエーハの製造方法 | |
| JP2005089246A (ja) | 砒素ドープシリコンウェーハの製造方法 |