TWI621231B - 晶片封裝結構的製作方法與基板結構 - Google Patents

Abstract

一種晶片封裝結構的製作方法與基板結構，其中製作方法包括以下步驟。首先，提供載板，且載板包括基材與連接基材的離型膜。接著，形成疊層結構層於離型膜上，並圖案化疊層結構，以形成貫穿至少部分疊層結構的預斷溝槽，其中預斷溝槽位於疊層結構的邊緣，且將疊層結構劃分為晶片設置部與預斷部。接著，設置晶片於晶片設置部上。接著，形成封裝膠體於晶片設置部上，並包覆晶片。之後，沿預斷溝槽斷開預斷部與晶片設置部，並透過預斷部移除離型膜與基材。

Description

晶片封裝結構的製作方法與基板結構

本發明是有關於一種封裝結構的製作方法與基板結構，且特別是有關於一種晶片封裝結構的製作方法與基板結構。

目前，在可撓性載板上製作完成晶片封裝結構後，需進一步將可撓性載板移除，以得到晶片封裝結構。由於晶片封裝結構與可撓性載板是透過離型膜彼此接合，且離型膜的黏著力並不高，因此在施加適度的作用力於離型膜後，便能使晶片封裝結構與可撓性載板分離開來。由於離型膜夾置於晶片封裝結構與可撓性載板之間，且為避免損及晶片與線路的所在區域，因此施力點通常靠近晶片封裝結構及/或可撓性載板的側緣。一般來說，晶片封裝結構的周緣齊平可撓性載板的周緣，故不利於施力，且一有不慎便可能對晶片封裝結構造成損傷。

本發明提供一種晶片封裝結構的製作方法與基板結構，能提高製程上的便利性與良率。

本發明提出一種晶片封裝結構的製作方法，包括以下步驟。首先，提供載板，且載板包括基材與連接基材的離型膜。接著，形成疊層結構層於離型膜上，並圖案化疊層結構，以形成貫穿至少部分疊層結構的預斷溝槽，其中預斷溝槽位於疊層結構的邊緣，且將疊層結構劃分為晶片設置部與預斷部。接著，設置晶片於晶片設置部上。接著，形成封裝膠體於晶片設置部上，並包覆晶片。之後，沿預斷溝槽斷開預斷部與晶片設置部，並透過預斷部移除離型膜與基材。

在本發明的一實施例中，上述的形成疊層結構於離型膜上，並圖案化疊層結構，以形成貫穿至少部分疊層結構的預斷溝槽的步驟包括形成第一防焊層於離型膜上，並圖案化第一防焊層，以形成貫穿第一防焊層的第一溝槽，且第一溝槽暴露出離型膜。接著，形成導電層於第一防焊層上，並圖案化導電層，以形成貫穿導電層的第二溝槽，且第二溝槽與第一溝槽相對準。之後，形成第二防焊層於導電層上，並圖案化第二防焊層，以形成貫穿第二防焊層的第三溝槽，且第三溝槽與第二溝槽相對準。預斷溝槽由第一溝槽、第二溝槽以及第三溝槽所組成。

在本發明的一實施例中，上述的預斷部包括部分第一防焊層、部分導電層以及部分第二防焊層。

在本發明的一實施例中，上述的形成疊層結構於離型膜上，並圖案化疊層結構，以形成貫穿至少部分疊層結構的預斷溝槽的步驟包括形成第一防焊層於離型膜上。接著，設置核心層於第一防焊層上。接著，形成導電層於核心層上，並圖案化導電層，以形成貫穿導電層的第一溝槽，且第一溝槽暴露出核心層。接著，形成第二防焊層於導電層上，並圖案化第二防焊層，以形成貫穿第二防焊層的第二溝槽，且第二溝槽與第一溝槽相對準。預斷溝槽由第一溝槽與第二溝槽所組成。

在本發明的一實施例中，上述的預斷部包括部分導電層與部分第二防焊層。

在本發明的一實施例中，上述的預斷溝槽將第一防焊層與核心層劃分為與晶片設置部相重疊的第一部分以及與預斷部相重疊的第二部分。當沿預斷溝槽斷開預斷部與晶片設置部，並透過預斷部移除離型膜與基材時，第一部分與第二部分被斷開，使第二部分隨離型膜與基材被移除。

在本發明的一實施例中，上述的形成貫穿至少部分疊層結構的預斷溝槽的步驟包括使預斷溝槽自疊層結構的第一側邊延伸至與第一側邊相連接的第二側邊。

在本發明的一實施例中，上述的預斷溝槽具有相對兩端部，且兩端部分別與第一側邊及第二側邊保持距離。

在本發明的一實施例中，上述的形成貫穿至少部分疊層結構的預斷溝槽的步驟包括使預斷溝槽自疊層結構的第一側邊延伸至與第一側邊互為平行的第二側邊。

本發明提出一種基板結構，其包括載板以及疊層結構。載板包括基材與連接基材的離型膜。疊層結構設置於離型膜上，其中疊層結構具有預斷溝槽，預斷溝槽位於疊層結構的邊緣，且將疊層結構劃分為晶片設置部與預斷部。

在本發明的一實施例中，上述的疊層結構包括第一防焊層、導電層以及第二防焊層。第一防焊層設置於離型膜上，其中第一防焊層具有第一溝槽，且第一溝槽暴露出離型膜。導電層設置於第一防焊層上，其中導電層具有第二溝槽，且第二溝槽與第一溝槽相對準。第二防焊層設置於導電層上，其中第二防焊層具有第三溝槽，第三溝槽與第二溝槽相對準，且預斷溝槽由第一溝槽、第二溝槽以及第三溝槽所組成。

在本發明的一實施例中，上述的疊層結構包括第一防焊層、核心層、導電層以及第二防焊層。第一防焊層設置於離型膜上。核心層設置於第一防焊層上。導電層設置於核心層上，其中導電層具有第一溝槽，且第一溝槽暴露出核心層。第二防焊層設置於導電層上，其中第二防焊層具有第二溝槽，第二溝槽與第一溝槽相對準，且預斷溝槽由第一溝槽與第二溝槽所組成。

在本發明的一實施例中，上述的疊層結構具有第一側邊以及與第一側邊相連接的第二側邊，且預斷溝槽自第一側邊延伸至第二側邊。

在本發明的一實施例中，上述的疊層結構具有第一側邊以及與第一側邊互為平行的第二側邊，且預斷溝槽自第一側邊延伸至第二側邊。

基於上述，在形成疊層結構於載板上以製作出基板結構的過程中，本發明於疊層結構形成有貫穿其至少部分的預斷溝槽。藉此，於晶片封裝結構製作完成後，可透過預斷溝槽將載板移除。因此，本發明所提出的晶片封裝結構的製作方法與基板結構不僅能提高製程上的便利性，也能避免於移除載板時對晶片封裝結構造成損傷以提高製程上的良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1E是本發明第一實施例的晶片封裝結構的製作過程的剖面示意圖。請參考圖1A，首先，提供載板110，其中載板110包括基材111與連接基材111的離型膜112，且基材111可以聚酯(PET)、或聚亞醯胺(PI)等材質所製成的可撓性基材，用以作為暫時性的承載。然而，本發明對於基材的材質不加以限定，在其他實施例中，基材可為硬質基材。在本實施例中，離型膜112可為上表面112a與下表面112b皆具有黏性的薄膜，其中離型膜112的下表面112b貼附於基材111，且離型膜112的上表面112a暴露於外，以供後續黏合疊層結構120(繪示於圖1C)所用。

接著，形成第一防焊層121於離型膜112的上表面112a上。在使第一防焊層121黏附於離型膜112後，可透過沖壓、蝕刻或雷射切割等方式圖案化第一防焊層121，以形成貫穿第一防焊層121的第一溝槽121a，且第一溝槽121a暴露出離型膜112的上表面112a。請參考圖1B，接著，形成導電層122於第一防焊層121上，其中導電層122的材質可為銅、其他導電金屬或合金，且可透過沖壓、蝕刻或雷射切割等方式圖案化導電層122，以形成貫穿導電層122的第二溝槽122a。在本實施例中，第二溝槽122a與第一溝槽121a相對準。請參考圖1C，之後，形成第二防焊層123於導電層122上，並可透過沖壓、蝕刻或雷射切割等方式圖案化第二防焊層123，以形成貫穿第二防焊層123的第三溝槽123a，且第三溝槽123a與第二溝槽122a相對準。至此，基板結構101已製作完成，其中彼此對準的第一溝槽121a、第二溝槽122a以及第三溝槽123a組成預斷溝槽102，且由第一防焊層121、導電層122以及第二防焊層123所組成的疊層結構120被預斷溝槽102貫穿而暴露出離型膜112的上表面112a。

在本實施例中，預斷溝槽102位於疊層結構120的邊緣，且將疊層結構120劃分為晶片設置部125與預斷部126。圖2A與圖2B分別是圖1C的基板結構的兩實施態樣的俯視示意圖。請參考圖2A，在其一實施態樣中，疊層結構120具有第一側邊127以及與第一側邊127相連接的第二側邊128，其中預斷溝槽102自第一側邊127延伸至第二側邊128，且傾斜於第一側邊127與第二側邊128。預斷溝槽102具有相對兩端部，且兩端部分別與第一側邊127及第二側邊128保持距離。在其他實施例中，預斷溝槽的相對兩端部可分別貫通第一側邊與第二側邊。請參考圖2B，在另一實施態樣中，疊層結構120具有第一側邊127以及與第一側邊127互為平行的第二側邊129，其中預斷溝槽102自第一側邊127延伸至第二側邊129，且垂直於第一側邊127與第二側邊129。預斷溝槽102具有相對兩端部，且兩端部分別與第一側邊127及第二側邊129保持距離。

請參考圖1D，接著，設置晶片130於晶片設置部125上的第二防焊層123，舉例來說，雖未繪示於圖式，惟圖案化後的第二防焊層123可具有多個開口以暴露出圖案化後的導電層122的局部，因此晶片130可透過打線接合或覆晶接合等方式電性連接於圖案化後的導電層122。接著，形成封裝膠體140於晶片設置部125上的第二防焊層123，並包覆晶片130。特別說明的是，雖然本實施例僅舉單一顆晶片作說明，但不限於此。在其他實施例中，可使多個晶片設置於晶片設置部上，並使封裝膠體共同包覆前述多個晶片。

請參考圖1D與圖1E，在本實施例中，預斷部126包括部分第一防焊層121、部分導電層122以及部分第二防焊層123，最後，以預斷部126為施力點並沿預斷溝槽102斷開預斷部126與晶片設置部125，使預斷部126、離型膜112以及基材111同時被移除，以使晶片封裝結構100與載板110分離。由於預斷部126可作為移除載板110的施力點，因此不僅能提高製程上的便利性，也能避免於移除載板110時對晶片封裝結構100造成損傷以提高製程上的良率。

圖3A至圖3F是本發明第二實施例的晶片封裝結構的製作過程的剖面示意圖。請參考圖3A，首先，提供載板210，其中載板210包括基材211與連接基材211的離型膜212，且基材211可以聚酯(PET)、或聚亞醯胺(PI)等材質所製成的可撓性基材。然而，本發明對於基材的材質不加以限定，在其他實施例中，基材可為硬質基材。在本實施例中，離型膜212可為上表面212a與下表面212b皆具有黏性的薄膜，其中離型膜212的下表面212b貼附於基材211，且離型膜212的上表面212a暴露於外，以供後續黏合疊層結構220(繪示於圖3D)所用。

接著，形成第一防焊層221於離型膜212的上表面212a上。在使第一防焊層221黏附於離型膜212後，設置核心層224於第一防焊層221上。請參考圖3C，接著，形成導電層222於核心層224上，其中導電層222的材質可為銅、其他導電金屬或合金，且可透過沖壓、蝕刻或雷射切割等方式圖案化導電層222，以形成貫穿導電層222的第一溝槽222a，且第一溝槽222a暴露出核心層224。請參考圖3D，之後，形成第二防焊層223於導電層222上，並可透過沖壓、蝕刻或雷射切割等方式圖案化第二防焊層223，以形成貫穿第二防焊層223的第二溝槽223a，且第二溝槽223a與第一溝槽222a相對準。至此，基板結構201已製作完成，其中彼此對準的第一溝槽222a與第二溝槽223a組成預斷溝槽202，且由第一防焊層221、核心層224、導電層222以及第二防焊層223組成疊層結構220。此外，導電層222與第二防焊層223被預斷溝槽202貫穿而暴露出核心層224。

在本實施例中，預斷溝槽202位於疊層結構220的邊緣，且將疊層結構220劃分為晶片設置部225與預斷部226。圖4A與圖4B分別是圖3D的基板結構的兩實施態樣的俯視示意圖。請參考圖4A，在其一實施態樣中，疊層結構220具有第一側邊227以及與第一側邊227相連接的第二側邊228，其中預斷溝槽202自第一側邊227延伸至第二側邊228，且傾斜於第一側邊227與第二側邊228。預斷溝槽202具有相對兩端部，且兩端部分別與第一側邊227及第二側邊228保持距離。在其他實施例中，預斷溝槽的相對兩端部可分別貫通第一側邊與第二側邊。

請參考圖4B，在另一實施態樣中，疊層結構220具有第一側邊227以及與第一側邊227互為平行的第二側邊229，其中預斷溝槽202自第一側邊227延伸至第二側邊229，且垂直於第一側邊227與第二側邊229。預斷溝槽202具有相對兩端部，且兩端部分別與第一側邊227及第二側邊229保持距離。在其他實施例中，預斷溝槽的相對兩端部可分別貫通第一側邊與第二側邊。

請參考圖3E，接著，設置晶片230於晶片設置部225上的第二防焊層223，舉例來說，雖未繪示於圖式，惟圖案化後的第二防焊層223可具有多個開口以暴露出圖案化後的導電層222的局部，因此晶片230可透過打線接合或覆晶接合等方式電性連接於圖案化後的導電層222。接著，形成封裝膠體240於晶片設置部225上的第二防焊層223，並包覆晶片230。

請參考圖3E與圖3F，在本實施例中，預斷部226包括部分導電層222與部分第二防焊層223，且預斷溝槽202將第一防焊層221與核心層224劃分為與晶片設置部225相重疊的第一部分225a以及與預斷部226相重疊的第二部分226a。最後，以預斷部226為施力點並沿預斷溝槽202斷開預斷部226與晶片設置部225，以及斷開第一部分225a與第二部分226a，使預斷部226、第二部分226a、離型膜212以及基材211同時被移除，以使晶片封裝結構200與載板210分離。由於預斷部226可作為移除載板210的施力點，因此不僅能提高製程上的便利性，也能避免於移除載板210時對晶片封裝結構200造成損傷以提高製程上的良率。在本實施例中，預斷溝槽202的深度為暴露出核心層224。在其他實施例中，預斷溝槽可進一步貫穿核心層或者貫穿核心層及相對應的第一防焊層，上述皆為本發明可實施的態樣。

圖5是本發明第三實施例的基板結構封裝有多個晶片的剖面示意圖。請參考圖5，基板結構101a與第一實施例的基板結構101大致相似，惟基板結構101a的長度較長，以便於設置多個晶片130於其上。詳細而言，這些晶片130設置於晶片設置部125上的第二防焊層123，舉例來說，雖未繪示於圖式，惟圖案化後的第二防焊層123可具有多個開口以暴露出圖案化後的導電層122的局部，因此這些晶片130可透過打線接合或覆晶接合等方式電性連接於圖案化後的導電層122。接著，形成封裝膠體140於晶片設置部125上的第二防焊層123，以包覆這些晶片130。最後，以預斷部126為施力點並沿預斷溝槽102斷開預斷部126與晶片設置部125，使預斷部126、離型膜112以及基材111同時被移除。相似地，第二實施例的基板結構201的尺寸也可加大，而在其上封裝多個晶片230。

綜上所述，在形成疊層結構於載板上以製作出基板結構的過程中，本發明於疊層結構形成有貫穿其至少部分的預斷溝槽，以將疊層結構劃分為晶片設置部與預斷部。藉此，於晶片封裝結構製作完成後，可沿預斷溝槽斷開預斷部與晶片設置部，並透過預斷部移將載板移除。因此，本發明所提出的晶片封裝結構的製作方法與基板結構不僅能提高製程上的便利性，也能避免於移除載板時對晶片封裝結構造成損傷以提高製程上的良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200‧‧‧晶片封裝結構

101、101a、201‧‧‧基板結構

102、202‧‧‧預斷溝槽

110、210‧‧‧載板

111、211‧‧‧基材

112、212‧‧‧離型膜

112a、212a‧‧‧上表面

112b、212b‧‧‧下表面

120、220‧‧‧疊層結構

121、221‧‧‧第一防焊層

121a、222a‧‧‧第一溝槽

122、222‧‧‧導電層

122a、223a‧‧‧第二溝槽

123、223‧‧‧第二防焊層

123a‧‧‧第三溝槽

125、225‧‧‧晶片設置部

126、226‧‧‧預斷部

127、227‧‧‧第一側邊

128、129、228、229‧‧‧第二側邊

130、230‧‧‧晶片

140、240‧‧‧封裝膠體

224‧‧‧核心層

225a‧‧‧第一部分

226a‧‧‧第二部分

圖1A至圖1E是本發明第一實施例的晶片封裝結構的製作過程的剖面示意圖。 圖2A與圖2B分別是圖1C的基板結構的兩實施態樣的俯視示意圖。 圖3A至圖3F是本發明第二實施例的晶片封裝結構的製作過程的剖面示意圖。 圖4A與圖4B分別是圖3D的基板結構的兩實施態樣的俯視示意圖。 圖5是本發明第三實施例的基板結構封裝有多個晶片的剖面示意圖。

Claims (20)

1. 一種晶片封裝結構的製作方法，包括：提供一載板，且該載板包括一基材與連接該基材的一離型膜；形成一疊層結構層於該離型膜上，並圖案化該疊層結構，以形成貫穿至少部分該疊層結構的一預斷溝槽，其中該預斷溝槽位於該疊層結構的邊緣，且將該疊層結構劃分為一晶片設置部與一預斷部；設置一晶片於該晶片設置部上；形成一封裝膠體於該晶片設置部上，並包覆該晶片；以及沿該預斷溝槽斷開該預斷部與該晶片設置部，並透過該預斷部移除該離型膜與該基材。
2. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中形成該疊層結構於該離型膜上，並圖案化該疊層結構，以形成貫穿至少部分該疊層結構的該預斷溝槽的步驟包括：形成一第一防焊層於該離型膜上，並圖案化該第一防焊層，以形成貫穿該第一防焊層的一第一溝槽，且該第一溝槽暴露出該離型膜；形成一導電層於該第一防焊層上，並圖案化該導電層，以形成貫穿該導電層的一第二溝槽，且該第二溝槽與該第一溝槽相對準；以及形成一第二防焊層於該導電層上，並圖案化該第二防焊層，以形成貫穿該第二防焊層的一第三溝槽，且該第三溝槽與該第二 溝槽相對準，該預斷溝槽由該第一溝槽、該第二溝槽以及該第三溝槽所組成。
3. 如申請專利範圍第2項所述的晶片封裝結構的製作方法，其中該預斷部包括部分該第一防焊層、部分該導電層以及部分該第二防焊層。
4. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中形成該疊層結構於該離型膜上，並圖案化該疊層結構，以形成貫穿至少部分該疊層結構的該預斷溝槽的步驟包括：形成一第一防焊層於該離型膜上；設置一核心層於該第一防焊層上；形成一導電層於該核心層上，並圖案化該導電層，以形成貫穿該導電層的一第一溝槽，且該第一溝槽暴露出該核心層；以及形成一第二防焊層於該導電層上，並圖案化該第二防焊層，以形成貫穿該第二防焊層的一第二溝槽，且該第二溝槽與該第一溝槽相對準，該預斷溝槽由該第一溝槽與該第二溝槽所組成。
5. 如申請專利範圍第4項所述的晶片封裝結構的製作方法，其中該預斷部包括部分該導電層與部分該第二防焊層。
6. 如申請專利範圍第4項所述的晶片封裝結構的製作方法，其中該預斷溝槽將該第一防焊層與該核心層劃分為與該晶片設置部相重疊的一第一部分以及與該預斷部相重疊的一第二部分，當沿該預斷溝槽斷開該預斷部與該晶片設置部，並透過該預 斷部移除該離型膜與該基材時，該第一部分與該第二部分被斷開，使該第二部分隨該離型膜與該基材被移除。
7. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中形成貫穿至少部分該疊層結構的該預斷溝槽的步驟包括使該預斷溝槽自該疊層結構的一第一側邊延伸至與該第一側邊相連接的一第二側邊。
8. 如申請專利範圍第7項所述的晶片封裝結構的製作方法，其中該預斷溝槽具有相對兩端部，且該兩端部分別與該第一側邊及該第二側邊保持距離。
9. 如申請專利範圍第1項所述的晶片封裝結構的製作方法，其中形成貫穿至少部分該疊層結構的該預斷溝槽的步驟包括使該預斷溝槽自該疊層結構的一第一側邊延伸至與該第一側邊互為平行的一第二側邊。
10. 如申請專利範圍第9項所述的晶片封裝結構的製作方法，其中該預斷溝槽具有相對兩端部，且該兩端部分別與該第一側邊及該第二側邊保持距離。
11. 一種基板結構，包括：一載板，包括一基材與連接該基材的一離型膜；以及一疊層結構，設置於該離型膜上，其中該疊層結構具有一預斷溝槽，該預斷溝槽位於該疊層結構的邊緣，且將該疊層結構劃分為一晶片設置部與一預斷部，該疊層結構包括一導電層，且該預斷溝槽貫穿該導電層。
12. 如申請專利範圍第11項所述的基板結構，其中該疊層結構還包括：一第一防焊層，設置於該離型膜上，其中該第一防焊層具有一第一溝槽，且該第一溝槽暴露出該離型膜，該導電層設置於該第一防焊層上，其中該導電層具有一第二溝槽，且該第二溝槽與該第一溝槽相對準；以及一第二防焊層，設置於該導電層上，其中該第二防焊層具有一第三溝槽，該第三溝槽與該第二溝槽相對準，且該預斷溝槽由該第一溝槽、該第二溝槽以及該第三溝槽所組成。
13. 如申請專利範圍第12項所述的基板結構，其中該預斷部包括部分該第一防焊層、部分該導電層以及部分該第二防焊層。
14. 如申請專利範圍第11項所述的基板結構，其中該疊層結構還包括：一第一防焊層，設置於該離型膜上；一核心層，設置於該第一防焊層上，該導電層設置於該核心層上，其中該導電層具有一第一溝槽，且該第一溝槽暴露出該核心層；以及一第二防焊層，設置於該導電層上，其中該第二防焊層具有一第二溝槽，該第二溝槽與該第一溝槽相對準，且該預斷溝槽由該第一溝槽與該第二溝槽所組成。
15. 如申請專利範圍第14項所述的基板結構，其中該預斷部包括部分該導電層與部分該第二防焊層。
16. 如申請專利範圍第14項所述的基板結構，其中該預斷溝槽將該第一防焊層與該核心層劃分為與該晶片設置部相重疊的一第一部分以及與該預斷部相重疊的一第二部分。
17. 如申請專利範圍第11項所述的基板結構，其中該疊層結構具有一第一側邊以及與該第一側邊相連接的一第二側邊，且該預斷溝槽自該第一側邊延伸至該第二側邊。
18. 如申請專利範圍第17項所述的基板結構，其中該預斷溝槽具有相對兩端部，且該兩端部分別與該第一側邊及該第二側邊保持距離。
19. 如申請專利範圍第11項所述的基板結構，其中該疊層結構具有一第一側邊以及與該第一側邊互為平行的一第二側邊，且該預斷溝槽自該第一側邊延伸至該第二側邊。
20. 如申請專利範圍第18項所述的基板結構，其中該預斷溝槽具有相對兩端部，且該兩端部分別與該第一側邊及該第二側邊保持距離。