[go: up one dir, main page]

TWI621271B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI621271B
TWI621271B TW104139283A TW104139283A TWI621271B TW I621271 B TWI621271 B TW I621271B TW 104139283 A TW104139283 A TW 104139283A TW 104139283 A TW104139283 A TW 104139283A TW I621271 B TWI621271 B TW I621271B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
insulating layer
oxide film
copper
Prior art date
Application number
TW104139283A
Other languages
English (en)
Other versions
TW201631780A (zh
Inventor
鈴木正彦
川島慎吾
今井元
越智久雄
藤田哲生
北川英樹
菊池哲郎
大東徹
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201631780A publication Critical patent/TW201631780A/zh
Application granted granted Critical
Publication of TWI621271B publication Critical patent/TWI621271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/47—
    • H10W20/01—

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

半導體裝置，包括：薄膜電晶體，包含閘電極、氧化物半導體層、閘極絕緣層以及源電極及汲電極；層間絕緣層，覆蓋薄膜電晶體，且以與薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於層間絕緣層上；並且源極及汲極電極各自包含銅；於源極及汲極電極與層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜；層間絕緣層介隔銅合金氧化膜而覆蓋汲電極；透明導電層在形成於層間絕緣層的接觸孔內，不介隔銅合金氧化膜而與汲電極直接接觸。

Description

半導體裝置及其製造方法
本發明是有關於一種使用氧化物半導體所形成的半導體裝置及其製造方法。
用於液晶顯示裝置等的主動矩陣（active matrix）基板對每個畫素均包括薄膜電晶體（Thin Film Transistor；以下「TFT」）等開關元件。提出有使用將氧化物半導體層作為活性層的TFT（以下稱為「氧化物半導體TFT」）作為此種開關元件。
在氧化物半導體TFT中，為了抑制TFT特性的經時劣化，於氧化物半導體層上，藉由例如使用電漿的化學氣相沉積（chemical vapor deposition，CVD）法或濺鍍（sputtering）法等形成有保護膜（鈍化層（passivation layer））。但是，於形成保護膜時，氧化物半導體層的表面有可能受損。具體而言，有於氧化物半導體層產生氧欠缺、或氫自保護膜擴散等，從而氧化物半導體層的表面低電阻化（導體化）的情況。若氧化物半導體層的電阻變低，則臨限電壓很大程度向負側偏移（衰減（depression）特性），有時無法獲得所期望的TFT特性。
因此提出有：在即將形成保護膜前，對氧化物半導體層進行N2 O電漿處理等氧化處理。例如，對氧化物半導體表面照射N2 O電漿，將氧化物半導體層的表面氧化，藉此可減少於保護膜形成時，氧化物半導體層所受的損傷。
然而，於進行N2 O電漿處理時，若氧化物半導體TFT的源極及汲極電極的表面露出，則所露出的電極表面暴露於N2 O電漿中而有可能氧化。例如，於專利文獻1中記載有：於使用銅（Cu）或Cu合金作為電極材料的情況下，藉由N2 O電漿處理而於電極表面形成氧化膜。 現有技術文獻 專利文獻
專利文獻1：日本專利特開2012-243779號公報
[發明所欲解決之課題]
本發明者進行研究的結果發現，於專利文獻1所提出的結構中，藉由於N2 O電漿處理時形成於汲電極表面的氧化膜，汲電極與畫素電極（透明導電層）的接觸部的電阻（接觸電阻）有可能增大。
本發明的實施形態是鑒於所述情況而成，其目的在於：在包括氧化物半導體TFT的半導體裝置中，確保TFT特性，並且抑制氧化物半導體TFT的汲電極與透明導電層的接觸部中的電阻的增大。 [解決課題之手段]
本發明的一實施形態的半導體裝置包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅；於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜；所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極；且所述透明導電層在形成於所述層間絕緣層的第1接觸孔（contact hole）內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸。
某實施形態中，所述源電極及所述汲電極更具有銅層、及配置於所述銅層上的銅合金層，所述銅合金層含有包含銅與所述至少一種金屬元素的銅合金。
某實施形態中，所述銅合金氧化膜與所述源電極及所述汲電極中的所述銅合金層接觸，所述銅合金層與所述透明導電層的界面，較所述銅合金層與所述層間絕緣層的界面更平坦。
某實施形態中，所述源電極及所述汲電極包含銅層，所述銅合金氧化膜形成於所述銅層上。
某實施形態中，當自所述基板的表面的法線方向觀看時，於所述第1接觸孔中，所述銅合金氧化膜的端部較所述層間絕緣層的端部位於更外側。
所述至少一種金屬元素可包含選自由Mg、Al、Ca、Mo、Ti及Mn所組成的組群中的至少一種金屬元素。
所述銅合金氧化膜的厚度可為10 nm以上、50 nm以下。
某實施形態中，所述銅合金氧化膜為藉由將所述銅合金層的表面暴露於氧化處理中而形成的氧化膜。
某實施形態中，所述源電極及所述汲電極分別配置於所述銅層的所述基板側，且更具有與所述氧化物半導體層接觸的下層，所述下層包含鈦或鉬。
某實施形態中，更包括形成於所述基板上的端子部，所述端子部具有：源極連接層，由與所述源電極及所述汲電極相同的導電膜所形成；所述層間絕緣層，延設於所述源極連接層上；以及上部導電層，由與所述透明導電層相同的透明導電膜所形成；且所述源極連接層的上表面的一部分由所述銅合金氧化膜覆蓋；所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述源極連接層；所述上部導電層在形成於所述層間絕緣層的第2接觸孔內，不介隔所述銅合金氧化膜而與所述源極連接層直接接觸。
所述薄膜電晶體可具有通道蝕刻結構。
所述氧化物半導體層可包含In-Ga-Zn-O系半導體。
所述氧化物半導體層可包含結晶質部分。
本發明的一實施形態的半導體裝置的製造方法包含：（A）藉由於基板上形成閘電極、閘極絕緣層、氧化物半導體層、以及包含銅的源電極及汲電極而形成薄膜電晶體的步驟；（B）於所述源電極及所述汲電極的上表面形成包含銅及銅以外的至少一種金屬元素的銅合金氧化膜的步驟；（C）覆蓋所述薄膜電晶體，且以與所述氧化物半導體層的通道區域接觸的方式形成層間絕緣層的步驟；（D）接觸孔形成步驟，於所述層間絕緣層中位於所述汲電極上的部分形成第1接觸孔，藉此使所述銅合金氧化膜於所述第1接觸孔的底面露出；（E）使用螯合洗滌法，將所述銅合金氧化膜中於所述第1接觸孔的所述底面露出的部分去除，藉此使所述汲電極露出的步驟；以及（F）以與在所述第1接觸孔內露出的所述汲電極直接接觸的方式形成透明導電層的步驟。
某實施形態中，所述源電極及所述汲電極包含銅層、及配置於所述銅層之上的銅合金層，所述步驟（B）為藉由對所述氧化物半導體層中至少成為通道區域的部分進行氧化處理，而提高所述至少成為通道區域的部分的表面的氧濃度，並且對所述源電極及汲電極中的所述銅合金層的表面進行氧化而形成所述銅合金氧化膜的步驟。
某實施形態中，所述步驟（B）為使用濺鍍法而於所述源電極及所述汲電極之上形成所述銅合金氧化膜的步驟。
所述薄膜電晶體可具有通道蝕刻結構。
所述氧化物半導體層可包含In-Ga-Zn-O系半導體。
所述氧化物半導體層可包含結晶質部分。
本發明的另一半導體裝置包括：基板；薄膜電晶體，支持於所述基板，且具有閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極包含銅；更包括包含銅的金屬氧化膜，配置於所述源電極及所述汲電極與所述層間絕緣層之間；所述層間絕緣層介隔所述金屬氧化膜而覆蓋所述汲電極；且所述透明導電層在形成於所述層間絕緣層的接觸孔內，不介隔所述金屬氧化膜而與所述汲電極直接接觸。
某實施形態中，所述源電極及所述汲電極與所述氧化物半導體層的上表面接觸。
某實施形態中，所述源電極及所述汲電極包含銅層，且所述金屬氧化膜為銅氧化膜。
某實施形態中，所述金屬氧化膜為包含銅及銅以外的至少一種金屬元素的銅合金氧化膜。
某實施形態中，所述源電極及所述汲電極具有銅層、及形成於所述銅層上的銅合金層，且所述銅合金層含有包含銅與所述至少一種金屬元素的銅合金。 [發明的效果]
依據本發明的一實施形態，可確保氧化物半導體TFT的特性，並且可抑制汲電極與透明導電層的接觸部中的電阻（接觸電阻）的增大。
以下，參照圖式來對現有的電極結構的問題進行詳細說明。
圖29是專利文獻1所揭示的氧化物半導體TFT的剖面圖。氧化物半導體TFT 1000包括：基板91上所形成的閘電極92、覆蓋閘電極92的閘極絕緣層93、氧化物半導體層95、源電極97S及汲電極97D(有時總稱為源極．汲極電極)、以及保護膜96。源極．汲極電極例如具有包含含Cu的第1層97a、與含Cu-Zn合金的第2層97b的積層結構。保護膜96以與氧化物半導體層95的通道部分接觸的方式配置於源極．汲極電極上。汲電極97D在形成於保護膜96的接觸孔內，與設置於保護膜96上的透明導電膜98接觸。
氧化物半導體TFT 1000等通道蝕刻型氧化物半導體TFT是在形成氧化物半導體層95及源極．汲極電極後、且形成保護膜96前，對氧化物半導體層95進行N2O電漿處理等氧化處理。藉由該處理，氧化物半導體層95的表面的氧濃度變高，而形成氧過剩區域。藉此，例如於藉由電漿CVD法形成保護膜96時，可抑制於氧化物半導體層95產生氧缺陷、或可抑制氧化物半導體層95的表面藉由成膜氣體所含的氫而低電阻化。
然而，本發明者進行研究的結果發現，於氧化物半導體TFT 1000中存在如下所述的問題。
氧化物半導體TFT 1000中，於進行氧化物半導體層95的N2O電漿處理時，源極．汲極電極的表面露出。因而，該些電極表面亦被氧化，形成金屬氧化膜(未圖示)。之後，以覆蓋氧化物半導體TFT 1000的方式形成保護膜96，並於保護膜96設置接觸孔。金屬氧化膜於接觸孔的底面露出。此外，於藉由剝離液將接觸孔的形成中所使用的抗蝕劑遮罩（resist mask）去除時，根據剝離液的種類、處理時間等條件，有時金屬氧化膜的露出部分的一部分亦被去除。然而，難以將金屬氧化膜的露出部分全部去除。結果，於汲電極97D與透明導電膜98的接觸部90中，金屬氧化膜介於汲電極97D與透明導電膜98之間，接觸電阻有可能變大。
另外，藉由氧化處理而形成的金屬氧化膜存在厚度不均。進而，於暴露於氧化處理中的電極表面，會對應於金屬氧化膜的厚度不均而產生凹凸。本發明者進行研究的結果亦得知，由金屬氧化膜的厚度不均及電極的表面凹凸，而引起在基板內接觸電阻產生不均。
此外，此處所謂的「金屬氧化膜」不含金屬表面所產生的自然氧化膜。由於自然氧化膜薄（厚度：例如小於5 nm），故而對接觸電阻造成的影響較所述金屬氧化膜而言非常小，認為難以產生如上所述的問題。本說明書中，「金屬氧化膜」例如是指藉由對金屬層進行的氧化處理或者濺鍍法等成膜製程等而形成的氧化膜（厚度：例如5 nm以上）。「銅氧化膜（Cu氧化膜）」、「銅合金氧化膜（Cu合金氧化膜）」、或「含銅金屬氧化膜」亦相同。
本發明者發現：藉由不使製程複雜地，將形成於源極及汲極電極表面的金屬氧化膜中位於接觸部的部分選擇性地去除，而可解決所述問題，從而想到本申請案發明。
（第1實施形態） 以下，參照圖式來對本發明的半導體裝置的第1實施形態進行說明。本實施形態的半導體裝置包括氧化物半導體TFT。此外，本實施形態的半導體裝置只要包括氧化物半導體TFT即可，亦可廣泛地包含主動矩陣基板、各種顯示裝置、電子機器等。
圖1（a）及圖1（b）分別是本實施形態的半導體裝置100A的示意剖面圖及平面圖。圖1（a）表示沿著圖1（b）中的I-I'線的剖面。
半導體裝置100A包括氧化物半導體TFT 101、覆蓋氧化物半導體TFT 101的層間絕緣層11、與氧化物半導體TFT 101電性連接的透明導電層19。於將氧化物半導體TFT 101用作主動矩陣基板的開關元件的情況下，透明導電層19亦可為畫素電極。
氧化物半導體TFT 101例如為通道蝕刻型TFT。氧化物半導體TFT 101包括：支持於基板1的閘電極3、覆蓋閘電極3的閘極絕緣層4、以介隔閘極絕緣層4而與閘電極3重疊的方式配置的氧化物半導體層5、以及源電極7S及汲電極7D。源電極7S及汲電極7D分別以與氧化物半導體層5的上表面接觸的方式配置。
源電極7S及汲電極7D（以下有時總稱為「源極·汲極電極7」）包含Cu層（以下稱為「主層」）7a。主層7a只要為以Cu為主成分的層即可，亦可含有雜質。另外，源極·汲極電極7亦可具有包含主層7a的積層結構。源極·汲極電極7的主層7a中的Cu的含有率例如可為90%以上。較佳為主層7a為純Cu層（Cu的含有率：例如99.99%以上）。
本實施形態中，源極·汲極電極7的上表面由主層（Cu層）7a構成。於源極·汲極電極7與層間絕緣層11之間，以與源極·汲極電極7的上表面（此處為主層7a的上表面）接觸的方式形成有Cu氧化膜8。
氧化物半導體層5具有通道區域5c、以及位於通道區域5c的兩側的源極接觸區域5s及汲極接觸區域5d。源電極7S以與源極接觸區域5s接觸的方式形成，汲電極7D以與汲極接觸區域5d接觸的方式形成。
層間絕緣層11以與氧化物半導體層5的通道區域5c接觸的方式配置。層間絕緣層11以介隔Cu氧化膜8而覆蓋源電極7S及汲電極7D的方式配置。該例中，層間絕緣層11與Cu氧化膜8接觸。於層間絕緣層11形成有到達汲電極7D的表面（此處為主層7a的表面）的接觸孔CH1。當自基板1的法線方向觀看時，於接觸孔CH1的底面未配置Cu氧化膜8而汲電極7D的表面露出。
透明導電層19設置於層間絕緣層11上以及接觸孔CH1內。透明導電層19在接觸孔CH1內，不介隔Cu氧化膜8而與汲電極7D（此處為主層7a）直接接觸。
本實施形態中的Cu氧化膜8亦可為：於對氧化物半導體層5的通道區域進行氧化處理時，藉由將源極·汲極電極7的表面（此處為作為主層7a的Cu層的表面）暴露於氧化處理中而形成的氧化膜。
Cu氧化膜8的厚度（平均厚度）由於根據源極·汲極電極7的表面的組成、氧化處理方法及條件等而變化，故而並無特別限定，可為10 nm以上、100 nm以下（例如10 nm以上、70 nm以下）。作為一例，若藉由N2 O電漿處理（例如，N2 O氣體流量：3000 sccm、壓力：100 Pa、電漿功率密度：1.0 W/cm2 、處理時間：200 sec～300 sec、基板溫度：200℃）將Cu層氧化，則形成厚度例如為20 nm以上、60 nm以下的Cu氧化膜8。
在接觸孔CH1內，Cu氧化膜8自汲電極7D的表面去除。詳細情況將於後述，例如可藉由進行螯合洗滌而將Cu氧化膜8中位於接觸孔CH1的底面的部分選擇性地去除。
此外，Cu氧化膜8的形成方法並無特別限定。Cu氧化膜8可為藉由濺鍍法等成膜製程而形成於主層7a上的膜。於該情況下，亦可藉由在形成接觸孔CH1後進行螯合洗滌，而將Cu氧化膜8中位於接觸孔CH1的底面的部分選擇性地去除。
本實施形態中的氧化物半導體TFT 101亦可具有通道蝕刻結構。若氧化物半導體TFT 101為通道蝕刻型，則於對氧化物半導體層5的通道區域進行氧化處理的同時，於源極·汲極電極7的表面形成Cu氧化膜8。此外，如由圖1（a）及圖1（b）可知般，於「通道蝕刻型的TFT」中，於通道區域上未形成蝕刻終止層，源電極7S及汲電極7D的通道側的端部以與氧化物半導體層5的上表面接觸的方式配置。通道蝕刻型的TFT例如是藉由於氧化物半導體層5上形成源極·汲極電極用的導電膜，並進行源極·汲極分離而形成。於源極·汲極分離步驟中，通道區域的表面部分有時會被蝕刻。
半導體裝置100A例如可適用於顯示裝置的主動矩陣基板。半導體裝置100A例如可適用於垂直配向（vertical alignment，VA）模式等縱向電場驅動方式的顯示裝置。主動矩陣基板具有：有助於顯示的顯示區域（主動區域）、以及位於顯示區域的外側的周邊區域（邊框區域）。
如圖1（b）所示，於顯示區域形成有多個閘極配線G及多個源極配線S，由該些配線所包圍的各個區域成為「畫素」。多個畫素配置成矩陣狀。於各畫素形成有透明導電層（畫素電極）19。對每個畫素均分離有畫素電極19。氧化物半導體TFT 101於各畫素中，形成於多個源極配線S與多個閘極配線G的各交點的附近。氧化物半導體TFT 101的汲電極7D與對應的畫素電極19電性連接。
源極配線S亦可與氧化物半導體TFT 101的源極電極7S一體地形成。即，亦可為：源極配線S包含以Cu為主成分的主層7a，與源極·汲極電極7同樣地，亦於源極配線S的上表面及側面形成有Cu氧化膜8。
本實施形態的半導體裝置亦可於畫素電極19之上、或者於層間絕緣層11與畫素電極19之間，更具有作為共用電極而發揮功能的其他電極層。藉此，可獲得具有兩層透明電極層的半導體裝置。此種半導體裝置例如可應用於邊緣場切換（Fringe Field Switching，FFS）模式的顯示裝置。
圖2是本實施形態的另一半導體裝置（主動矩陣基板）100B的示意剖面圖。圖2中，對與圖1（a）及圖1（b）相同的構成要素附上相同的參照符號，並省略說明。
半導體裝置100B於層間絕緣層11與透明導電層（畫素電極）19之間，以與透明導電層19對向的方式設置有共用電極15。於共用電極15與畫素電極19之間，形成有第3絕緣層17。
對共用電極15施加共用信號（COM信號）。共用電極15對每個畫素均具有開口部15E，在該開口部15E（參照圖7（a）及圖7（b））內，亦可形成有畫素電極19與氧化物半導體TFT 102的汲電極7D的接觸部。該例中，畫素電極19與汲電極7D（主層7a）在接觸孔CH1內直接接觸。共用電極15亦可形成於大致整個顯示區域（除所述開口部15E以外）。
另外，半導體裝置100B中，氧化物半導體TFT 101的源極·汲極電極7具有包含作為主層7a的Cu層、及位於主層7a的基板1側的下層（例如Ti層）7L的積層結構。下層7L亦可包含鈦（Ti）、Mo（鉬）等金屬元素。作為下層7L，可列舉Ti層、Mo層、氮化鈦層、氮化鉬層等。或者，亦可為包含Ti或Mo的合金層。該例中，源極·汲極電極7的下層7L與氧化物半導體層5的上表面接觸。藉由設置下層7L，而可降低氧化物半導體層5與源極·汲極電極7的接觸電阻。
本實施形態中，源極·汲極電極7與源極配線S是使用相同的金屬膜所形成。於該些電極·配線（源極配線層）的上表面及側面配置有Cu氧化膜8。另外，於下層7L的側面配置有下層所含的金屬的氧化膜（此處為Ti氧化膜）9。Cu氧化膜8及金屬氧化膜9例如為於對氧化物半導體層5進行的氧化處理中，藉由使源極配線層（包含源極·汲極電極7）的露出表面氧化而形成的氧化膜。
層間絕緣層11亦可具有與氧化物半導體層5接觸的第1絕緣層12、及形成於第1絕緣層12上的第2絕緣層13。第1絕緣層12為無機絕緣層，第2絕緣層13可為有機絕緣層。
具有兩層透明電極層的半導體裝置的構成並不限定於圖2所示的構成。例如，畫素電極19與汲電極7D亦可介隔由與共用電極15相同的透明導電膜所形成的透明連接層而連接。於該情況下，在接觸孔CH1內，透明連接層以與汲電極7D的主層7a直接接觸的方式配置。另外，圖2表示於層間絕緣層11與畫素電極19之間形成有共用電極15的例子，但共用電極15亦可介隔第3絕緣層17而形成於畫素電極19上。
半導體裝置100B例如可應用於FFS模式的顯示裝置。於該情況下，各畫素電極19較佳為具有多個狹縫狀的開口部或切口部。另一方面，共用電極15只要至少配置於畫素電極19的狹縫狀的開口部或切口部之下，則可作為畫素電極的對向電極而發揮功能，而對液晶分子施加橫向電場。
當自基板1的法線方向觀看時，畫素電極19的至少一部分亦可介隔第3絕緣層17而與共用電極15重疊。藉此，於畫素電極19與共用電極15的重疊部分形成使第3絕緣層17為介電層的電容。該電容可作為顯示裝置中的輔助電容（透明輔助電容）而發揮功能。藉由適當調整第3絕緣層17的材料及厚度、形成電容的部分的面積等，而可獲得具有所期望的電容的輔助電容。因而，無需在畫素內，例如利用與源極配線相同的金屬膜等另外形成輔助電容。因此，可抑制由使用金屬膜的輔助電容的形成所導致的開口率的降低。共用電極15亦可佔據大致整個畫素（開口部15E除外）。藉此，可增加輔助電容的面積。
此外，亦可與畫素電極19對向地設置作為輔助電容電極而發揮功能的透明導電層來代替共用電極15，而在畫素內形成透明的輔助電容。此種半導體裝置亦可適用於FFS模式以外的運作模式的顯示裝置。
依據本實施形態，可獲得如下所述的效果。
半導體裝置100A、半導體裝置100B中，汲電極7D的上表面的一部分由Cu氧化膜8覆蓋。層間絕緣層11介隔Cu氧化膜8而覆蓋汲電極7D。另一方面，透明導電層19在接觸孔CH1內，不介隔Cu氧化膜8而與汲電極7D（此處為主層7a）直接接觸。藉由此種構成，可將透明導電層19與汲電極7D之間的接觸電阻抑制得小。因而，例如可藉由對氧化物半導體層5進行的氧化處理確保TFT特性，並且抑制由因所述氧化處理而在電極表面產生的Cu氧化膜8所引起的接觸電阻的上升。
Cu氧化膜8中位於接觸孔CH1的底面的部分較佳為藉由螯合洗滌而去除。Cu氧化膜8例如藉由N2 O電漿處理等氧化處理而形成於主層（Cu層）7a的表面。藉由氧化處理而形成的Cu氧化膜8容易產生厚度不均。另外，會於主層（Cu層）7a的表面產生凹凸。於此種情況下，若進行螯合洗滌，則在接觸孔CH1內，不僅是Cu氧化膜8，主層7a的表面部分亦被去除，可使主層7a表面平坦化，故而有利。結果，接觸部中的主層7a與透明導電層19的界面變得較主層7a與層間絕緣層11的界面（即介隔Cu氧化膜8的主層7a與層間絕緣層11的界面）更平坦。藉此，可更顯著地降低汲電極7D與透明導電層19的接觸電阻。另外，由於可減少基板1內的接觸電阻的不均，故而可提高可靠性。進而，可更有效地提高透明導電層19對汲電極7D的密接性。
此外，若汲電極7D的表面中，位於接觸孔CH1的底面的部分藉由螯合洗滌而平坦化，則有時較由Cu氧化膜8覆蓋的其他部分位於更下方。另外，於藉由螯合洗滌將Cu氧化膜8去除的情況下，有時亦會於橫方向進行Cu氧化膜8的蝕刻（側蝕）。於該情況下，當自基板1的法線方向觀看時，Cu氧化膜8的端部較接觸孔CH1的輪廓（層間絕緣層11的端部）位於更外側。
＜製造方法＞ 以下，參照圖式，以半導體裝置100B的製造方法為例，來對本實施形態的半導體裝置的製造方法的一例進行說明。
圖3（a）～圖11（b）是用以說明半導體裝置100B的製造方法的一例的圖，該些圖的（a）是沿著（b）中的I-I'線的剖面圖，（b）表示平面圖。
首先，如圖3（a）及圖3（b）所示，於基板1上依序形成閘電極3、閘極配線G、閘極絕緣層4及氧化物半導體層5。
作為基板1，例如可使用玻璃基板、矽基板、具有耐熱性的塑膠基板（樹脂基板）等。
閘電極3可與閘極配線G一體地形成。此處，藉由濺鍍法等，於基板（例如玻璃基板）1上形成未圖示的閘極配線用金屬膜（厚度：例如50 nm以上、500 nm以下）。其次，藉由對閘極配線用金屬膜進行圖案化而獲得閘電極3及閘極配線G。例如，使用將Cu設為上層、將Ti設為下層的積層膜（Cu/Ti膜）作為閘極配線用金屬膜。此外，閘極配線用金屬膜的材料並無特別限定。可適宜使用含有鋁（Al）、鎢（W）、鉬（Mo）、鉭（Ta）、鉻（Cr）、鈦（Ti）、銅（Cu）等金屬或其合金、或者其金屬氮化物的膜。
閘極絕緣層4可藉由CVD法等而形成。可適宜使用氧化矽（SiO2 ）層、氮化矽（SiNx）層、氧氮化矽（SiOxNy；x＞y）層、氮氧化矽（SiNxOy；x＞y）層等作為閘極絕緣層4。閘極絕緣層4亦可具有積層結構。例如，亦可為了防止來自基板1的雜質等的擴散而於基板側（下層）形成氮化矽層、氮氧化矽層等，且為了確保絕緣性而於其之上的層（上層）形成氧化矽層、氧氮化矽層等。此外，若使用含氧的層（例如SiO2 等氧化物層）作為閘極絕緣層4的最上層（即與氧化物半導體層接觸的層），則於在氧化物半導體層產生氧欠缺的情況下，可藉由氧化物層所含的氧而修復氧欠缺，故而可有效地減少氧化物半導體層的氧欠缺。
關於氧化物半導體層5，例如使用濺鍍法，將氧化物半導體膜（厚度：例如30 nm以上、200 nm以下）形成於閘極絕緣層4上。之後，藉由光微影術（photolithography）而進行氧化物半導體膜的圖案化，獲得氧化物半導體層5。當自基板1的法線方向觀看時，氧化物半導體層5的至少一部分以介隔閘極絕緣層4而與閘電極3重疊的方式配置。此處，例如藉由對以1：1：1的比例包含In、Ga及Zn的In-Ga-Zn-O系非晶氧化物半導體膜（厚度：例如50 nm）進行圖案化而形成氧化物半導體層5。
此處，對本實施形態中使用的氧化物半導體層5進行說明。氧化物半導體層5中所含的氧化物半導體可為非晶氧化物半導體，亦可為具有結晶質部分的結晶質氧化物半導體。可列舉多晶氧化物半導體、微晶氧化物半導體等作為結晶質氧化物半導體。另外，結晶質氧化物半導體亦可為c軸大致垂直地配向於層面的結晶質氧化物半導體等。
氧化物半導體層5亦可具有兩層以上的積層結構。於氧化物半導體層5具有積層結構的情況下，氧化物半導體層5可包含非晶質氧化物半導體層與結晶質氧化物半導體層。或者，亦可包含結晶結構不同的多個結晶質氧化物半導體層。於氧化物半導體層5具有包含上層與下層的兩層結構的情況下，上層所含的氧化物半導體的能隙（energy gap）較佳為大於下層所含的氧化物半導體的能隙。其中，於該些層的能隙差較小的情況下，下層的氧化物半導體的能隙亦可大於上層的氧化物半導體的能隙。
非晶質氧化物半導體及所述各結晶質氧化物半導體的材料、結構、成膜方法、具有積層結構的氧化物半導體層的構成等，例如記載於日本專利特開2014-007399號公報中。為了參考，將日本專利特開2014-007399號公報的揭示內容全部引用於本說明書中。
氧化物半導體層5例如可包含In、Ga及Zn中的至少一種金屬元素。本實施形態中，氧化物半導體層5例如包含In-Ga-Zn-O系半導體。此處，In-Ga-Zn-O系半導體為In（銦）、Ga（鎵）、Zn（鋅）的三元系氧化物，In、Ga及Zn的比例（組成比）並無特別限定，例如包含In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。此種氧化物半導體層5可由包含In-Ga-Zn-O系半導體的氧化物半導體膜所形成。此外，有時將具有包含In-Ga-Zn-O系半導體的活性層的通道蝕刻型的TFT稱為「CE-InGaZnO-TFT」。
In-Ga-Zn-O系半導體可為非晶，亦可為結晶質。結晶質In-Ga-Zn-O系半導體較佳為c軸大致垂直地配向於層面的結晶質In-Ga-Zn-O系半導體。
此外，結晶質In-Ga-Zn-O系半導體的結晶結構例如揭示於所述日本專利特開2014-007399號公報、日本專利特開2012-134475號公報、日本專利特開2014-209727號公報等中。為了參考，將日本專利特開2012-134475號公報及日本專利特開2014-209727號公報的揭示內容全部引用於本說明書中。具有In-Ga-Zn-O系半導體層的TFT由於具有高的遷移率（與a-SiTFT相比超過20倍）以及低的漏電流（與a-SiTFT相比小於一百分之一），故而適合用作驅動TFT以及畫素TFT。
氧化物半導體層5亦可包含其他的氧化物半導體來代替In-Ga-Zn-O系半導體。例如亦可包含In-Sn-Zn-O系半導體（例如In2 O3 -SnO2 -ZnO）。In-Sn-Zn-O系半導體為In（銦）、Sn（錫）及Zn（鋅）的三元系氧化物。或者，氧化物半導體層5亦可包含：In-Al-Zn-O系半導體、In-Al-Sn-Zn-O系半導體、Zn-O系半導體、In-Zn-O系半導體、Zn-Ti-O系半導體、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO（氧化鎘）、Mg-Zn-O系半導體、In-Ga-Sn-O系半導體、In-Ga-O系半導體、Zr-In-Zn-O系半導體、Hf-In-Zn-O系半導體等。
其次，如圖4（a）及圖4（b）所示，以與氧化物半導體層5的上表面接觸的方式形成包含Cu層作為主層7a的源極·汲極電極7。源極·汲極電極7只要具有主要包含Cu的主層7a即可，可具有單層結構，亦可具有包含Cu層及其他導電層的積層結構。
具體而言，首先，雖未圖示，但於閘極絕緣層4及氧化物半導體層5上形成源極配線用金屬膜（厚度：例如50 nm以上、500 nm以下）。此處，形成自氧化物半導體層5之側依序層疊Ti膜及Cu膜而成的積層膜作為源極配線用金屬膜。此外，亦可形成Cu膜作為源極配線用金屬膜。源極配線用金屬膜例如是藉由濺鍍法等而形成。Cu膜只要為包含Cu作為主成分的膜即可，亦可含有雜質。較佳為純Cu膜。
成為主層7a的Cu膜的厚度例如可為100 nm以上、400 nm以下。若為100 nm以上，則可形成電阻更低的電極·配線。若超過400 nm，則存在層間絕緣層11的覆蓋性（coverage）降低的顧慮。此外，製品完成時的主層7a的厚度較成膜時的Cu膜的厚度而言，僅減少藉由氧化處理步驟形成Cu氧化膜8時所使用的部分。因此，較佳為考慮Cu氧化膜8的形成中所使用的部分來設定成膜時的厚度。
繼而，藉由對源極配線用金屬膜進行圖案化而獲得源電極7S、汲電極7D及源極配線S。源電極7S以與氧化物半導體層5的源極接觸區域5s接觸的方式配置，汲電極7D以與氧化物半導體層5的汲極接觸區域5d接觸的方式配置。氧化物半導體層5中位於源電極7S與汲電極7D之間的部分成為通道區域5c。以所述方式，獲得氧化物半導體TFT 101。
源電極7S、汲電極7D及源極配線S具有包含下層（此處為Ti層）7L、及配置於下層7L之上的主層（此處為Cu層）7a的積層結構。主層7a構成源電極7S與汲電極7D的上表面。下層7L與氧化物半導體層5接觸。
該例中，源極·汲極電極7例如於主層7a的基板1側具有包含鈦（Ti）、Mo（鉬）等金屬元素的下層7L。可列舉Ti層、Mo層、氮化鈦層、氮化鉬層等作為下層7L。或者，亦可為包含Ti或Mo的合金層。
下層7L的厚度較佳為較主層7a而言小。藉此，可減小接通電阻。下層7L的厚度例如可為20 nm以上、200 nm以下。若為20 nm以上，則可抑制源極配線用金屬膜的合計厚度，並且獲得接觸電阻的降低效果。若為200 nm以下，則可更有效地降低氧化物半導體層5與源極·汲極電極7之間的接觸電阻。
繼而，對氧化物半導體層5的通道區域5c進行氧化處理。此處，進行使用N2 O氣體的電漿處理。藉此，如圖5（a）及圖5（b）所示，通道區域表面的氧濃度提高，並且源極·汲極電極7的表面（露出的表面）亦被氧化，而形成Cu氧化膜8。Cu氧化膜8包含CuO。該例中，源極·汲極電極7及源極配線S所露出的上表面及側面被氧化。結果，於主層7a的上表面及側面形成Cu氧化膜8。另外，雖未圖示，但可於下層7L的側面形成金屬氧化膜（Ti氧化膜）。Ti氧化膜的厚度較Cu氧化膜8而言小。
此處，作為氧化處理，例如以N2 O氣體流量：3000 sccm、壓力：100 Pa、電漿功率密度：1.0 W/cm2 、處理時間：200 sec～300 sec、基板溫度：200℃進行N2 O電漿處理。藉此，形成厚度（平均厚度）例如為20 nm的Cu氧化膜8。
此外，氧化處理並不限定於使用N2 O氣體的電漿處理。例如，可藉由使用O2 氣體的電漿處理、臭氧處理等進行氧化處理。為了不增加步驟數地進行處理，理想的是於即將進行層間絕緣層11的形成步驟前進行。具體而言，若為藉由CVD法形成層間絕緣層11的情況，則只要進行N2 O電漿處理即可，於藉由濺鍍法形成層間絕緣層11的情況下，只要進行O2 電漿處理即可。或者，亦可藉由利用灰化（ashing）裝置的O2 電漿處理進行氧化處理。
其次，如圖6（a）及圖6（b）所示，以覆蓋氧化物半導體TFT 101的方式形成層間絕緣層11。層間絕緣層11以與Cu氧化膜8及通道區域5c接觸的方式配置。
半導體裝置100B中，層間絕緣層11例如包含：與氧化物半導體層5的通道區域5c接觸的第1絕緣層12、及配置於第1絕緣層12上的第2絕緣層13。
第1絕緣層12例如可為氧化矽（SiO2 ）膜、氮化矽（SiNx）膜、氧氮化矽（SiOxNy；x＞y）膜、氮氧化矽（SiNxOy；x＞y）膜等無機絕緣層。此處，例如可藉由CVD法，形成厚度例如為200 nm的SiO2 層作為第1絕緣層12。
雖未圖示，但可在形成第1絕緣層12後、且形成第2絕緣層13前，對基板整體進行熱處理（退火處理）。熱處理的溫度並無特別限定，例如可為250℃以上、450℃以下。
第2絕緣層13例如可為有機絕緣層。此處，形成厚度例如為2000 nm的正型感光性樹脂膜，對感光性樹脂膜進行圖案化。藉此，於位於汲電極7D的上方的部分，形成將第1絕緣層12露出的開口部13E。
此外，該些絕緣層12、絕緣層13的材料並不限定於所述材料。第2絕緣層13例如亦可為無機絕緣層。
其次，如圖7（a）及圖7（b）所示，於第2絕緣層13上形成共用電極15。
共用電極15例如是以如下方式形成。首先，在第2絕緣層13上及開口部13E內例如藉由濺鍍法而形成透明導電膜（未圖示）。其次，藉由對透明導電膜進行圖案化，而於透明導電膜形成開口部15E。圖案化中可使用公知的光微影術。該例中，當自基板1的法線方向觀看時，開口部15E是以將開口部13E與其周緣部露出的方式配置。以所述方式，獲得共用電極15。
透明導電膜例如可使用ITO（銦·錫氧化物（Indium Tin oxide））膜（厚度：50 nm以上、200 nm以下）、IZO膜或ZnO膜（氧化鋅膜）等。此處，可使用厚度例如為100 nm的ITO膜作為透明導電膜。
繼而，如圖8（a）及圖8（b）所示，於共用電極15上、共用電極15的開口部15E及第2絕緣層13的開口部13E內，例如藉由CVD法形成第3絕緣層17。
第3絕緣層17並無特別限定，例如可適宜使用氧化矽（SiO2 ）膜、氮化矽（SiNx）膜、氧氮化矽（SiOxNy；x＞y）膜、氮氧化矽（SiNxOy；x＞y）膜等。本實施形態中，第3絕緣層17亦可用作構成輔助電容的電容絕緣膜，因此為了獲得既定的電容，較佳為適當選擇第3絕緣層17的材料或厚度。可使用例如厚度為100 nm以上、400 nm以下的SiOx膜或SiO2 膜作為第3絕緣層17。
其次，如圖9（a）及圖9（b）所示，於第3絕緣層17及第1絕緣層12形成將Cu氧化膜8露出的開口部17E。當自基板1的法線方向觀看時，開口部17E是以位於開口部15E的內部且與開口部13E的至少一部分重疊的方式配置。此外，於本說明書中，於開口部13E、開口部15E、開口部17E具有錐形狀的情況下，自基板1的法線方向觀看時的各開口部的形狀是指各開口部的底部的形狀。
該例中，第3絕緣層17是以覆蓋共用電極15的上表面及側面、以及開口部13E的側面的一部分的方式配置。以所述方式，由第2絕緣層13的開口部13E、共用電極15的開口部15E及第3絕緣層17的開口部17E構成到達Cu氧化膜8的接觸孔CH1。
第3絕緣層17及第1絕緣層12的蝕刻方法及條件並無特別限定。可藉由如下的方法及條件來進行，即，第1絕緣層12及第3絕緣層17、與汲電極7D的蝕刻選擇比非常大，並且此外Cu氧化膜8的至少一部分殘留於接觸孔CH1的底面。此處，使用抗蝕劑遮罩（未圖示）對第3絕緣層17及第1絕緣層12同時進行蝕刻。
之後，使用抗蝕劑的剝離液（例如胺系剝離液）將抗蝕劑遮罩去除。此外，如所述般，藉由抗蝕劑的剝離液，接觸孔CH1內的Cu氧化膜8的一部分亦被去除，而有可能薄膜化。另外，雖未圖示，但氧化處理後的主層7a的表面會具有由Cu氧化膜8的厚度不均所引起的凹凸。該表面凹凸不會藉由抗蝕劑遮罩的剝離液而減少。因此，即便以該狀態與透明導電層接觸，亦難以獲得良好的接觸。
其次，如圖10（a）及圖10（b）所示，將Cu氧化膜8中位於接觸孔CH1內的部分去除。此處，藉由使用螯合洗滌液的洗滌處理來進行Cu氧化膜8的去除。藉此，藉由接觸孔CH1而使汲電極7D的表面（即主層7a的表面）露出。當自基板1的法線方向觀看時，較佳為於接觸孔CH1的底面，Cu氧化膜8未露出而僅Cu面（主層7a）露出。即，當自基板1的法線方向觀看時，較佳為於汲電極7D的上表面中與第1絕緣層12的開口部重疊的部分未配置Cu氧化膜8。Cu氧化膜8中位於層間絕緣層11與源極·汲極電極7、及源極配線S的界面的部分未被去除而殘留。
例如可使用包含過氧化氫水、鹼性藥液及水（主成分）的混合液作為螯合洗滌液。鹼性藥液例如可為氫氧化四甲基銨（tetramethylammonium hydroxide，TMAH）。洗滌液的溫度例如可為30℃～40℃，洗滌時間例如可為60秒～90秒左右。
圖10（c）是示意性表示螯合洗滌後的基板1的剖面結構的一例的圖。如圖所示，藉由螯合洗滌，Cu氧化膜8有時被沿橫方向（與基板1平行的方向）蝕刻（側蝕）。於該情況下，當自基板1的法線方向觀看時，於接觸孔CH1中，Cu氧化膜8的端部P（10）與側蝕量（Δx）部分相對應地，較層間絕緣層11的端部P（CH）位於更外側。換言之，當自基板1的法線方向觀看時，Cu氧化膜8的端部的位置包圍層間絕緣層11的開口部17E。
另外，藉由螯合洗滌，不僅是Cu氧化膜8，主層7a的表面部分（Cu）的一部分有時亦被去除。藉此，因氧化處理而於主層7a的表面所產生的凹凸減少，從而使接觸面平坦化。於該情況下，如圖10（c）所示，成為接觸面的主層7a的表面有時較由Cu氧化膜8覆蓋的表面位於更下方。
之後，如圖11（a）及圖11（b）所示，於接觸孔CH1內及第3絕緣層17上，例如藉由濺鍍法形成透明導電膜（未圖示），並對其進行圖案化，藉此而形成透明導電層19。圖示的例子中，透明導電層19具有包含多個切口的梳型的平面形狀。透明導電層19在接觸孔CH1內與汲電極7D的主層7a直接接觸。以所述方式，製造出半導體裝置100B。
用以形成透明導電層19的透明導電膜例如可使用ITO（銦·錫氧化物）膜（厚度：50 nm以上、150 nm以下）、IZO膜或ZnO膜（氧化鋅膜）等。此處，可使用厚度例如為100 nm的ITO膜作為透明導電膜。
藉由所述方法而形成將畫素電極設為上層的兩層的電極結構，但亦可將作為畫素電極而發揮功能的透明導電層19設為下層，於其上介隔第3絕緣層17而形成共用電極15。具體而言，首先在形成層間絕緣層11後，將第2絕緣層13作為遮罩而對第1絕緣層12進行蝕刻，藉此形成接觸孔CH1。之後，藉由螯合洗滌將位於接觸孔CH1的底面的Cu氧化膜8去除，使Cu表面露出。其次，於接觸孔CH1內及第2絕緣層13上形成透明導電層19。藉此，可以在接觸孔CH1內與汲電極7D直接接觸的方式設置透明導電層19。
此外，於將第2絕緣層13作為遮罩而進行第1絕緣層12的蝕刻的情況下，不剝離抗蝕劑遮罩，因此位於接觸孔CH1的底面的Cu氧化膜8不會藉由抗蝕劑剝離液而薄膜化。於此種情況下，若進行螯合洗滌將Cu氧化膜8去除，則可更有效地降低接觸電阻。
另外，當製造圖1（a）及圖1（b）所示的半導體裝置100A時，只要在形成層間絕緣層11後，於層間絕緣層11中位於汲電極7D上的部分形成接觸孔CH1，並使Cu氧化膜8於接觸孔CH1的底面露出即可。於形成第1絕緣層12、第2絕緣層13作為層間絕緣層11的情況下，亦可藉由將第2絕緣層13作為遮罩來對第1絕緣層12進行蝕刻而形成接觸孔CH1。或者，層間絕緣層11亦可為一層或兩層以上的無極絕緣層。例如，亦可包含氧化矽（SiO2 ）層、氮化矽（SiNx）層、氧氮化矽（SiOxNy；x＞y）層、氮氧化矽（SiNxOy；x＞y）層等無機絕緣層（厚度：例如200 nm）。此種無機絕緣層例如可藉由CVD法而形成。層間絕緣層11例如亦可具有包含SiO2 層及SiNx層的積層結構。於形成無機絕緣層作為層間絕緣層11的情況下，亦可於無機絕緣層上設置抗蝕劑遮罩，使用抗蝕劑遮罩而於層間絕緣層11形成接觸孔CH1。在形成接觸孔CH1後，進行螯合洗滌而使Cu表面（主層7a）露出。其次，藉由於接觸孔CH1內及層間絕緣層11上形成透明導電層19，而獲得半導體裝置100A。
圖示的例子中，當自基板1的法線方向觀看時，氧化物半導體層5的一部分（通道區域5c）是以介隔閘極絕緣層4而與閘電極3重疊的方式配置。此外，氧化物半導體TFT 101亦可以其整體與閘電極（閘極配線）3重疊的方式配置。
＜實施例及比較例＞ 本發明者對螯合洗滌的有無與接觸電阻的關係進行了研究，對其方法及結果進行說明。
作為實施例，藉由所述方法製作半導體裝置100B。另外，作為比較例，除在接觸孔CH1形成後不進行螯合洗滌的方面以外，藉由與所述相同的方法製作半導體裝置。
圖12是例示實施例的半導體裝置中的汲電極7D與透明導電層19的接觸部的剖面SEM像的圖。
由圖12可知：Cu氧化膜8中與接觸孔CH1重疊的部分整體被去除，在接觸孔CH1內汲電極7D的主層7a與透明導電層19直接接觸。另外，汲電極7D的主層7a與透明導電層19的界面（接觸面）21的凹凸小於主層7a與層間絕緣層11（此處為第1絕緣層12）的界面（即介隔Cu氧化膜8的主層7a與層間絕緣層11的界面）中的凹凸。據此可知：藉由螯合洗滌，因氧化處理步驟而於Cu表面中成為接觸面21的部分所產生的凹凸減少，從而變平坦。
繼而，對實施例及比較例的半導體裝置中的汲電極7D與透明導電層19的接觸電阻進行比較。
實施例及比較例的半導體裝置於基板1上具有多個氧化物半導體TFT 101及多個接觸部。各個氧化物半導體TFT 101的汲電極7D在接觸部內與對應的透明電極層19連接。本發明者分別測定該些接觸部的電阻（接觸電阻），而獲得接觸電阻的平均值Rave 、最大值Rmax 及最小值Rmin 。
圖13是表示實施例及比較例的半導體裝置中的接觸電阻的測定結果的圖表。縱軸的接觸電阻為以實施例的半導體裝置中的接觸電阻的平均值Rave 加以標準化而得的值。
由圖13所示的結果可確認到：進行了螯合洗滌的實施例的半導體裝置較比較例的半導體裝置而言，可減小接觸電阻的平均值Rave 。認為其原因在於：比較例中，在接觸孔CH1內殘留Cu氧化膜8，且介於汲電極7D與透明導電層19之間，與此相對，實施例中，藉由螯合洗滌，位於接觸孔CH1內的Cu氧化膜8被去除。
另外可知，比較例的半導體裝置中，接觸電阻的最大值Rmax 與最小值Rmin 的差大，在基板1內，接觸電阻的不均大。認為其是由位於汲電極7D與透明導電層19之間的Cu氧化膜8的厚度不均、及汲電極7D中的因氧化處理而產生的表面凹凸所引起。與此相對，實施例的半導體裝置中，基板1內的接觸電阻的不均大幅減少。認為其原因在於：Cu氧化膜8並未介於汲電極7D與透明導電層19之間，而且汲電極7D的接觸面的表面凹凸減少。
此外，實施例及比較例的半導體裝置中，接觸電阻的最小值Rmin 程度相同。據此考慮到如下可能性，即，比較例的半導體裝置中，藉由抗蝕劑遮罩的剝離液，於一部分接觸部中，接觸孔CH1內的Cu氧化膜8的一部分（表面部分）被剝離液去除，結果Cu氧化膜8薄膜化至可無視接觸電阻的程度。然而，難以藉由抗蝕劑遮罩的剝離液而遍及基板1整體地，將接觸孔CH1內的Cu氧化膜8均等且充分地薄膜化。因而，例如亦存在具有平均值Rave 的5倍以上的接觸電阻的接觸部。與此相對，實施例的半導體裝置中，可遍及基板1整體地，將接觸孔CH1內的Cu氧化膜8去除。可將接觸電阻的不均抑制在例如25%左右或其以內。
＜對準標記＞ 半導體裝置100A、半導體裝置100B的製造製程中，為了遮罩的位置對準，亦可於基板上設置對準標記。對準標記例如是使用與源極·汲極電極7相同的導電膜（源極配線層）而形成。例如可藉由照射光時的反射率來進行對準標記的讀取。
圖14是表示本實施形態中使用的對準標記部70的一例的剖面圖。
對準標記部70例如具有使用與源極·汲極電極7相同的導電膜而形成的標記層7m。標記層7m具有以Cu為主成分的主層7a。亦可於主層7a的基板1側具有下層。於標記層7m之上延設有層間絕緣層11。層間絕緣層11於標記層7m的上表面的至少一部分上具有開口部H。該例中，開口部H是以將標記層7m的上表面整體露出的方式配置。層間絕緣層11介隔Cu氧化膜8而與標記層7m的側面接觸。於標記層7m中藉由開口部H而露出的部分、即當自基板1的法線方向觀看時標記層7m的上表面中與開口部H重疊的部分，未形成Cu氧化膜8而主層7a露出。
對準標記部70可參照圖3（a）～圖11（b），藉由與所述方法共同的製程而形成。具體而言，在藉由源極配線用金屬膜的圖案化而形成標記層7m後，藉由對氧化物半導體層5進行的氧化處理步驟，將標記層7m的上表面及側面氧化而形成Cu氧化膜8。其次，在形成層間絕緣層11後，藉由層間絕緣層11的圖案化步驟而於標記層7m上形成開口部H。之後，當藉由螯合洗滌將接觸孔CH1內的Cu氧化膜8去除時，亦將開口部H內的Cu氧化膜8去除。此外，開口部H亦可以將標記層7m整體露出的方式配置。於該情況下，可藉由螯合洗滌將標記層7m上表面及側面上的Cu氧化膜8全部去除。
如參照圖10（c）所述般，於藉由螯合洗滌將Cu氧化膜8去除的情況下，當自基板1的法線方向觀看時，亦有Cu氧化膜8的端部較對開口部H加以規定的層間絕緣層11的端部位於更外側的情況。
現有的半導體裝置中，於利用Cu配線形成對準標記的情況下，若於對準標記的上表面形成Cu氧化膜，則有可能藉由Cu的氧化·變色而產生所照射的光的漫反射或吸收，從而產生對準標記的讀取不良。與此相對，本實施形態中，由於標記層7m的上表面的Cu氧化膜8被去除，故而可抑制由Cu氧化膜8所引起的讀取不良。另外，由於可減少標記層7m的表面凹凸，故而可獲得具有更高的識別性的對準標記部70。
本實施形態中，於基板1上形成至少一個所述對準標記部70。可使對準標記部70照原狀態形成於製品完成後的半導體裝置100A、半導體裝置100B的基板1上，亦可於製品完成前分離·去除。
＜端子部＞ 半導體裝置100A、半導體裝置100B中，包含源極·汲極電極7的配線層（稱為源極配線層）可具有所述積層結構。源極配線層的表面（上表面及側面）可由Cu氧化膜8覆蓋。於源極配線層中與其他導電層形成接觸的部分（例如端子部等）中，較佳為與所述汲電極7D-透明導電層19間的接觸部同樣地，Cu氧化膜8被去除。藉此，可抑制接觸電阻的上升。
半導體裝置100A、半導體裝置100B可包括：具有將由與源極配線S相同的膜所形成的源極連接層、與由與透明導電層19相同的膜形成的上部導電層電性連接的構成的端子部等。於該情況下，較佳為將源極連接層與透明導電層的接觸面的Cu氧化膜8選擇性地去除。接觸面的Cu氧化膜8可藉由所述螯合洗滌步驟而與汲電極7D上的Cu氧化膜8同時被去除。
例如半導體裝置100A、半導體裝置100B亦可包括如下的源極端子部，所述源極端子部將與源極配線S一體地形成的源極連接層、與由與透明導電層19相同的膜形成的上部導電層在設置於層間絕緣層11的接觸孔內連接。源極端子部較佳為：形成於源極連接層上表面的Cu氧化膜8在層間絕緣層11的接觸孔內被去除，源極連接層與上部導電層在層間絕緣層11的接觸孔內直接接觸。
另外，亦可包括如下的閘極端子部，所述閘極端子部將與閘極配線G一體地形成的閘極連接層、與由與透明導電層19相同的膜形成的上部導電層連接。閘極連接層與上部導電層可在設置於層間絕緣層11的接觸孔內，介隔由與源極配線S相同的膜所形成的源極連接層而連接。
以下，以閘極端子部為例對端子部的結構進行說明。圖15（a）及圖15（b）分別是例示閘極端子部的剖面圖及平面圖。對與圖1（a）及圖1（b）相同的構成要素附上相同的參照符號。圖15（a）表示沿著圖15（b）中的II-II'線的剖面。
閘極端子部80具有：形成於基板1上的閘極連接層3t、延設於閘極連接層3t上的閘極絕緣層4、源極連接層7t、延設於源極連接層7t上的層間絕緣層11、以及上部導電層19t。源極連接層7t由與源極配線S相同的導電膜所形成，且與源極配線S電性分離。源極連接層7t以在設置於閘極絕緣層4的開口部內與閘極連接層3t接觸的方式配置。上部導電層19t以在設置於層間絕緣層11的接觸孔CH2內與源極連接層7t接觸的方式配置。源極連接層7t包含Cu層，源極連接層7t的上表面的一部分由Cu氧化膜8覆蓋。該例中，於源極連接層7t的側面亦配置有Cu氧化膜8。在形成於層間絕緣層11的接觸孔CH2內，Cu氧化膜8被去除，上部導電層19t與源極連接層7t的上表面（Cu面）直接接觸。即，Cu氧化膜8介於源極連接層7t與層間絕緣層11之間，且不介於源極連接層7t與上部導電層19t之間。藉此，可將閘極連接層3t與上部導電層19t的接觸電阻抑制得小。
閘極端子部80可以如下方式製造。首先，形成包含閘極連接層3t、閘極絕緣層4、氧化物半導體層（未圖示）及源極連接層7t的源極配線層。源極連接層7t以在閘極絕緣層4的開口部內與閘極連接層3t接觸的方式配置。其次，進行氧化物半導體層的氧化處理。此時，源極連接層7t的表面（Cu面）被氧化，而形成Cu氧化膜8。繼而，形成覆蓋源極配線層的層間絕緣層11，於層間絕緣層11設置將Cu氧化膜8露出的接觸孔CH2。其次，藉由螯合洗滌等將Cu氧化膜8中藉由接觸孔CH2而露出的部分去除。之後，在接觸孔CH2內，以與源極連接層7t接觸的方式設置上部導電層19t。
端子部的結構並不限定於圖示的例子。於源極端子部、閘極端子部的任一者中，只要層間絕緣層11介隔Cu氧化膜8而與源極連接層7t接觸，並且此外，上部導電層19t在接觸孔CH2內不介隔Cu氧化膜8而與源極連接層7t直接接觸，則亦可獲得所述效果。
除端子部以外，半導體裝置100A、半導體裝置100B亦可包括：介隔由與透明導電層19相同的膜所形成的導電層，將源極配線S與閘極配線G連接的源極-閘極連接層。源極-閘極連接層亦可與所述同樣地，在設置於層間絕緣層11的接觸孔內，將源極配線S上的Cu氧化膜8去除，而使源極配線S與導電層直接接觸。
（第2實施形態） 以下，對本發明的半導體裝置的第2實施形態進行說明。就於源極及汲極電極的表面形成有Cu合金氧化膜的方面而言，本實施形態的半導體裝置與第1實施形態不同。
圖16（a）及圖16（b）分別是本實施形態的半導體裝置200A的示意剖面圖及平面圖。圖16（a）表示沿著圖16（b）中的III-III'線的剖面。圖16（a）及圖16（b）中，對與圖1（a）及圖1（b）相同的構成要素附上相同的參照符號並省略說明。
半導體裝置200A包括氧化物半導體TFT 201、及與氧化物半導體TFT 201電性連接的透明導電層19。
氧化物半導體TFT 201包括：支持於基板1上的閘電極3、覆蓋閘電極3的閘極絕緣層4、以介隔閘極絕緣層4而與閘電極3重疊的方式配置的氧化物半導體層5、源電極7S及汲電極7D（源極·汲極電極7）、以及配置於源極·汲極電極7的上表面的Cu合金氧化膜10。
本實施形態中的源極·汲極電極7具有：包含Cu作為主成分的主層7a、及設置於主層7a上的上層7U。上層7U包含Cu合金。源極·汲極電極7亦可具有配置於主層7a的基板1側的下層7L。下層7L亦可以與氧化物半導體層5接觸的方式配置。下層7L例如亦可包含鈦（Ti）或鉬（Mo）。
Cu合金氧化膜10包含Cu、及Cu以外的金屬元素。典型而言，包含CuO、Cu2 O、及所述金屬元素的氧化物。Cu合金氧化膜10亦可與源極·汲極電極7的上表面（此處為上層7U的上表面）接觸而形成。Cu合金氧化膜10亦可為藉由將源極·汲極電極7的上表面（Cu合金表面）氧化而形成的氧化膜。或者，例如亦可為藉由濺鍍法等而成膜的膜。
層間絕緣層11以與氧化物半導體層5的通道區域5c接觸的方式配置。該例中，層間絕緣層11是以介隔Cu合金氧化膜10而覆蓋源電極7S及汲電極7D的方式配置。於層間絕緣層11形成有到達汲電極7D的表面（此處為上層7U的表面）的接觸孔CH1。於接觸孔CH1的底面，未配置Cu合金氧化膜10而汲電極7D的表面露出。
透明導電層19設置於層間絕緣層11上及接觸孔CH1內。透明導電層19在接觸孔CH1內，不介隔Cu合金氧化膜10而與汲電極7D（此處為上層7U）直接接觸。透明導電層19例如為畫素電極。
本實施形態中的源極·汲極電極7只要具有包含主層7a及上層7U的積層結構即可，亦可更包含其他導電層。或者，如後述般，本實施形態中的源極·汲極電極7亦可不含Cu合金層。
源極·汲極電極7的主層7a及下層7L亦可與參照圖1（a）、圖1（b）及圖2所述的主層7a及下層7L相同。
源極·汲極電極7的上層7U只要為以Cu合金為主成分的層（Cu合金層）即可，亦可含有雜質。與Cu形成合金的金屬元素（稱為「添加金屬元素」）的種類及量並無特別限定。
Cu合金的添加金屬元素較佳為包含具有較Cu更容易氧化的性質的金屬元素。例如，亦可包含選自由Mg、Al、Ca、Ti、Mo及Mn所組成的組群中的至少一種金屬元素作為添加金屬元素。藉此，可更有效地抑制Cu的氧化。添加金屬元素相對於Cu合金的比率（於包含兩種以上的添加金屬元素的情況下為各添加金屬元素的比率）分別可為超過0 at%、10 at%以下。較佳為1 at%以上、10 at%以下。若為1 at%以上，則可充分地抑制Cu的氧化，若為10 at%以下，則可更有效地抑制Cu氧化。另外，於添加兩種以上的金屬元素的情況下，該些的合計比率例如可為0 at%以上、20 at%以下。藉此，可更確實地抑制Cu的氧化。Cu合金例如可使用CuMgAl（Mg：0 at%～10 at%、Al：0 at%～10 at%）、CuCa（Ca：0 at%～10 at%）等。
本實施形態中的Cu合金氧化膜10為於對氧化物半導體層5的通道區域5c進行氧化處理時，藉由將源極·汲極電極7的上表面（此處為作為上層7U的Cu合金層的表面）氧化而形成的氧化膜。於該情況下，Cu合金氧化膜10包含CuO、及上層7U的Cu合金所含的添加金屬元素的氧化物。例如，於使用CuMgAl層作為上層7U的情況下，Cu合金氧化膜10可包含CuO、MgO及Al2 O3 。該些金屬氧化物例如混合存在於Cu合金氧化膜10中。Cu合金氧化膜10的組成及厚度例如可藉由奧傑頻譜（Auger spectroscopy）來查驗。
此外，藉由所述氧化處理，源極·汲極電極7的側面亦被氧化，可於下層7L的側面形成Ti氧化膜9、於主層7a的側面形成Cu氧化膜8、以及於上層7U的側面形成Cu合金氧化膜10。
Cu合金氧化膜10的厚度（平均值）由於根據源極·汲極電極7的表面的組成、氧化處理方法及條件等而改變，故而並無特別限定，例如為10 nm以上、100 nm以下，較佳為10 nm以上、50 nm以下。作為一例，若藉由N2 O電漿處理（例如，N2 O氣體流量：3000 sccm、壓力：100 Pa、電漿功率密度：1.0 W/cm2 、處理時間：200 sec～300 sec、基板溫度：200℃）將Cu層氧化，則Cu合金氧化膜10（Cu氧化膜）的厚度例如為10 nm以上、50 nm以下，更佳為10 nm以上、40 nm以下。此外，將Cu合金表面氧化而獲得的Cu合金氧化膜10的厚度小於以相同的條件將Cu表面氧化的情況下所形成的Cu氧化膜的厚度。
在接觸孔CH1內，Cu合金氧化膜10自汲電極7D的表面去除。與所述實施形態中的Cu氧化膜的去除同樣地，例如可藉由進行螯合洗滌而將Cu合金氧化膜10中位於接觸孔CH1的底面的部分選擇性地去除。
Cu合金氧化膜10的形成方法並無特別限定。Cu合金氧化膜10例如可為於含氧的環境中（例如氬/氧環境中），使用Cu合金作為靶材而形成的濺鍍膜。藉由該方法而獲得的Cu合金氧化膜10無關於源極·汲極電極7的材料，包含Cu合金靶材所含的金屬的氧化物。於該情況下，亦可藉由在形成接觸孔CH1後進行螯合洗滌而將Cu合金氧化膜10中位於接觸孔CH1的底面的部分選擇性地去除。
與所述實施形態同樣地，半導體裝置200A例如可應用於顯示裝置的主動矩陣基板。例如，半導體裝置200A可應用於VA模式等縱向電場驅動方式的顯示裝置。主動矩陣基板的源極配線S亦可與氧化物半導體TFT 201的源電極7S一體地形成。即，亦可為：源極配線S包含以Cu為主成分的主層7a、及包含Cu合金的上層7U，與源極·汲極電極7同樣地，於源極配線S的上表面及側面亦形成有Cu合金氧化膜10。
本實施形態的半導體裝置亦可於透明導電層（畫素電極）19之上、或者於層間絕緣層11與透明導電層19之間，更具有作為共用電極而發揮功能的其他電極層。藉此，可獲得具有兩層透明電極層的半導體裝置。此種半導體裝置例如可應用於FFS模式的顯示裝置。
圖17（a）及圖17（b）分別是本實施形態的另一半導體裝置（主動矩陣基板）200B的示意剖面圖及平面圖。圖17（b）表示顯示區域中的一畫素。圖17（a）是沿著圖17（b）所示的平面圖的III-III'線的剖面圖。圖17（a）及圖17（b）中，對與半導體裝置100B（圖2）及半導體裝置200A（圖16（a）及圖16（b））相同的構成要素附上相同的參照符號並省略說明。
半導體裝置200B於層間絕緣層11與透明導電層（畫素電極）19之間，具有以與畫素電極19對向的方式配置的共用電極15。於共用電極15與畫素電極19之間，形成有第3絕緣層17。另外，層間絕緣層11具有與氧化物半導體層5接觸的第1絕緣層12、及形成於第1絕緣層12上的第2絕緣層13。共用電極15、第1絕緣層12、第2絕緣層13及第3絕緣層17的材料及結構可與圖2所示的半導體裝置100B相同。
共用電極15亦可對每個畫素均具有開口部15E，在該開口部15E內，形成有畫素電極19與氧化物半導體TFT 201的汲電極7D的接觸部。該例中，在接觸孔CH1內，畫素電極19與汲電極7D的上層7U不介隔Cu合金氧化膜10而直接接觸。或者，亦可藉由由與共用電極15相同的導電膜（透明導電膜）所形成的透明連接層，將畫素電極19與汲電極7D連接。於該情況下，在接觸孔CH1內，透明連接層與汲電極7D的上層7U直接接觸。
雖未圖示，但於畫素電極19上，亦可介隔第3絕緣層17而配置有共用電極15。
與所述實施形態同樣地，當自基板1的法線方向觀看時，畫素電極19的至少一部分亦可介隔第3絕緣層17而與共用電極15重疊。藉此，於畫素電極19與共用電極15的重疊部分形成使第3絕緣層17為介電層的電容。另外，亦可代替共用電極15，與畫素電極19對向地設置作為輔助電容電極而發揮功能的透明導電層，而在畫素內形成透明的輔助電容。此種半導體裝置亦可適用於FFS模式以外的運作模式的顯示裝置。
依據本實施形態，如以下所說明般，可獲得與半導體裝置100A、半導體裝置100B（圖1（a）及圖1（b）、圖2）相同的效果。
半導體裝置200A、半導體裝置200B中，汲電極7D的上表面的一部分由Cu合金氧化膜10覆蓋。層間絕緣層11介隔Cu合金氧化膜10而覆蓋汲電極7D。另一方面，透明導電層19在接觸孔CH1內，不介隔Cu合金氧化膜10而與汲電極7D（此處為上層7U）直接接觸。藉由此種構成，可將透明導電層19與汲電極7D之間的接觸電阻抑制得小。因而，例如可藉由對氧化物半導體層5進行的氧化處理確保TFT特性，並且抑制由因所述氧化處理而在電極表面產生的Cu合金氧化膜10所引起的接觸電阻的上升。
另外，本實施形態中，藉由進行螯合洗滌，而獲得與參照圖12及圖13所述的效果相同的效果。藉由氧化處理而形成的Cu合金氧化膜10容易產生厚度不均。因而，會於汲電極7D與Cu合金氧化膜10的界面產生凹凸。於此種情況下，藉由進行螯合洗滌，在接觸孔CH1內，不僅是Cu合金氧化膜10，汲電極7D（此處為上層7U）的表面部分亦被去除，可使汲電極7D的表面平坦化。結果，汲電極7D與透明導電層19的界面變得較汲電極7D（上層7U）與層間絕緣層11的界面（即介隔Cu合金氧化膜10的汲電極7D與層間絕緣層11的界面）更平坦。藉此，可更顯著地降低汲電極7D與透明導電層19的接觸電阻。另外，由於可減少基板1內的接觸電阻的不均，故而可提高可靠性。進而，可更有效地提高透明導電層19對汲電極7D的密接性。
此外，若汲電極7D的表面中，位於接觸孔CH1的底面的部分藉由螯合洗滌而平坦化，則有時較由Cu合金氧化膜10覆蓋的其他部分位於更下方。另外，於藉由螯合洗滌將Cu合金氧化膜10去除的情況下，有時亦會於橫方向進行Cu合金氧化膜10的蝕刻（側蝕）。於該情況下，當自基板1的法線方向觀看時，Cu合金氧化膜10的端部較接觸孔CH1的輪廓（層間絕緣層11的端部）位於更外側。
進而，半導體裝置200A、半導體裝置200B中，與於源極·汲極電極7的上表面包括Cu氧化膜8的實施形態（半導體裝置100A、半導體裝置100B）相比，具有如下所述的優點。
半導體裝置200A、半導體裝置200B中，於主層7a之上形成有包含Cu合金的上層7U。由此，與所示實施形態相比，於氧化處理時不易進行Cu的氧化。其原因在於：於氧化處理時，不僅是Cu，添加於Cu的金屬元素亦被氧化。於包含較Cu更易氧化的金屬元素的情況下，可更有效地抑制Cu的氧化。結果，可有效地抑制由Cu的氧化所引起的電極的腐蝕。另外，可確保對層間絕緣層11的密接性高。進而，於以相同的條件進行氧化處理的情況下，將Cu合金表面氧化而獲得的Cu合金氧化膜10的厚度小於將Cu表面氧化而獲得的Cu氧化膜的厚度。因而，可減小因氧化處理而於汲電極7D的表面所產生的凹凸。另外，可更容易地將Cu合金氧化膜10去除，而可減少Cu合金氧化膜10的側蝕量。
進而，現有的半導體裝置中，於利用Cu配線形成對準標記的情況下，有時對準標記的上表面（Cu面）會氧化·變色，而產生對準標記的讀取不良。與此相對，依據本實施形態，於對準標記的上表面形成有Cu合金氧化膜10，因此不會產生所述變色。因此，可形成具有高識別性的對準標記。
如此，本實施形態中，可抑制Cu的氧化·變色，並且可抑制由汲電極7D與透明導電層19的接觸電阻上升所引起的器件特性的降低（接通電阻的增大）。
＜製造方法＞ 其次，以半導體裝置200B的製造方法為例，對本實施形態的半導體裝置的製造方法進行說明。此外，關於半導體裝置200B中的各層的材料、厚度及形成方法，於與半導體裝置100A、半導體裝置100B中的各層的材料、厚度及形成方法相同的情況下省略說明。
圖18（a）～圖24（b）是用以說明半導體裝置200B的製造方法的一例的圖，該些圖的（a）是沿著（b）中的III-III'線的剖面圖，（b）表示平面圖。
首先，如圖18（a）及圖18（b）所示，於基板1上依序形成包含閘電極3的閘極配線（未圖示）、閘極絕緣層4及氧化物半導體層5。當自基板1的法線方向觀看時，氧化物半導體層5的一部分（通道區域5c）是以介隔閘極絕緣層4而與閘電極3重疊的方式配置。如圖所示，亦可以氧化物半導體層5的整體與閘電極（閘極配線）3重疊的方式配置。
其次，於閘極配線層4及氧化物半導體層5上形成源極配線用金屬膜（未圖示）。此處，形成自基板1側依序包含含Ti或Mo的膜（例如Ti膜）、Cu膜及Cu合金膜（例如CuMgAl膜）的積層膜作為源極配線用金屬膜。源極配線用金屬膜例如可藉由濺鍍法而形成。Cu合金膜的形成可使用含Cu合金的靶材來進行。
成為上層7U的Cu合金膜的成膜時的厚度較佳為10 nm以上、100 nm以下。若為10 nm以上，則可於之後的步驟中形成可充分抑制Cu的氧化的Cu合金氧化膜。此外，製品完成時的上層7U的厚度較成膜時的厚度而言，僅減少Cu合金氧化膜10的形成中所使用的部分。
成為下層7L及主層7a的膜的材料及厚度可與所述實施形態相同。
繼而，如圖19（a）及圖19（b）所示，藉由對源極配線用金屬膜進行圖案化而獲得源電極7S、汲電極7D及源極配線S。源電極7S以與氧化物半導體層5的源極接觸區域接觸的方式配置，汲電極7D以與氧化物半導體層5的汲極接觸區域接觸的方式配置。氧化物半導體層5中位於源電極7S與汲電極7D之間的部分成為通道區域。
該例中，源電極及汲電極7具有包含與氧化物半導體層5接觸的下層（Ti層）7L、主層（純Cu層）7a及上層（Cu合金層）7U的積層結構。源電極7S及汲電極7D的上表面由上層7U構成。
繼而，如圖20（a）及圖20（b）所示，對氧化物半導體層5的通道區域進行氧化處理。藉此，源極·汲極電極7的上層7U表面亦被氧化，而形成Cu合金氧化膜（厚度：例如10 nm）10。於上層7U為CuMgAl層的情況下，Cu合金氧化膜10可包含CuO、Cu2 O、MgO及Al2 O3 。於上層7U為CuCa層的情況下，Cu合金氧化膜10可包含CuO、Cu2 O及CaO。
此處，作為氧化處理，例如以N2 O氣體流量：3000 sccm、壓力：100 Pa、電漿功率密度：1.0 W/cm2 、處理時間：200 sec～300 sec、基板溫度：200℃進行N2 O電漿處理。藉此，形成厚度例如為10 nm的Cu合金氧化膜10。此外，氧化處理的方法及條件並無特別限定。亦可進行所述實施形態中例示的其他氧化處理。
藉由氧化處理步驟，源極·汲極電極7的露出的側面亦被氧化。結果，可於下層7L的側面形成Ti氧化膜9、於主層7a的側面形成Cu氧化膜8、於上層7U的側面形成Cu合金氧化膜10。該例中，Cu氧化膜8的厚度大於Cu合金氧化膜10的厚度，例如為20 nm。Ti氧化膜9的厚度小於Cu合金氧化膜10的厚度。
此外，Cu合金氧化膜10的形成方法並無特別限定。Cu合金氧化膜10例如可為於含氧的環境中所形成的濺鍍膜。
繼而，如圖21（a）及圖21（b）所示，以覆蓋氧化物半導體TFT 201的方式形成層間絕緣層11。層間絕緣層11例如包含：與氧化物半導體層5的通道區域接觸的第1絕緣層12、及配置於第1絕緣層12上的第2絕緣層13。層間絕緣層11的材料、厚度及形成方法可與半導體裝置100B相同。第2絕緣層13中，於位於汲電極7D的上方的部分形成將第1絕緣層12露出的開口部13E。
其次，如圖22（a）及圖22（b）所示，於第2絕緣層13上形成共用電極15及第3絕緣層17。共用電極15具有開口部15E。開口部15E以至少一部分與開口部13E重疊的方式配置。共用電極15及第3絕緣層17的材料、厚度及形成方法可與半導體裝置100B相同。
繼而，如圖23（a）及圖23（b）所示，於第3絕緣層17及第1絕緣層12形成將Cu合金氧化膜10露出的開口部17E。當自基板1的法線方向觀看時，開口部17E是以位於開口部15E的內部且與開口部13E的至少一部分重疊的方式配置。該例中，第3絕緣層17是以覆蓋共用電極15的上表面及側面、以及開口部13E的側面的一部分的方式配置。以所述方式，由第2絕緣層13的開口部13E、共用電極15的開口部15E及第3絕緣層17的開口部17E構成接觸孔CH1。於接觸孔CH1的底面將Cu合金氧化膜10露出。
第3絕緣層17及第1絕緣層12的蝕刻方法及條件並無特別限定。可藉由如下的方法及條件來進行，即，第1絕緣層12及第3絕緣層17、與汲電極7D的蝕刻選擇比非常大，並且Cu合金氧化膜10的至少一部分殘留於接觸孔CH1的底面。此處，使用抗蝕劑遮罩對第3絕緣層17及第1絕緣層12同時進行蝕刻。
此外，與所述實施形態同樣地，於將抗蝕劑遮罩剝離時，根據剝離液的種類，有時會將接觸孔CH1內的Cu合金氧化膜10的一部分去除。然而，難以將接觸孔CH1的底面所露出的Cu合金氧化膜10全部去除。另外，於源極·汲極電極7的表面會因氧化處理而產生凹凸，但該表面凹凸不會藉由抗蝕劑的剝離液而減少。
其次，如圖24（a）及圖24（b）所示，將Cu合金氧化膜10中位於接觸孔CH1內的部分去除。此處，藉由使用螯合洗滌液的洗滌處理來進行Cu合金氧化膜10的去除。螯合洗滌所使用的洗滌液及條件與所述實施形態相同。藉此，藉由接觸孔CH1而使汲電極7D的表面（即上層7U的表面）露出。Cu合金氧化膜10中位於層間絕緣層11與源極·汲極電極7、及源極配線S的界面的部分未被去除而殘留。
此外，如參照圖10（c）所述般，本實施形態中，藉由螯合洗滌，Cu合金氧化膜10有時被沿橫方向（與基板1平行的方向）蝕刻（側蝕）。於該情況下，當自基板1的法線方向觀看時，於接觸孔CH1中，Cu合金氧化膜10的端部較層間絕緣層11的端部（開口部的端部）位於更外側。另外，如參照圖12所述般，本實施形態中，藉由螯合洗滌，不僅是Cu合金氧化膜10，主層7a的表面部分（Cu）的一部分有時亦被去除。藉此，因氧化處理而於上層7U的表面所產生的凹凸減少，從而使接觸面平坦化。
之後，於接觸孔CH1內及第3絕緣層17上，例如藉由濺鍍法形成透明導電膜（未圖示），並對其進行圖案化，藉此而形成透明導電層19。透明導電層19在接觸孔CH1內與汲電極7D的上層7U直接接觸。以所述方式，製造出半導體裝置200B（參照圖17（a）及圖17（b））。
藉由所述方法而形成將畫素電極設為上層的兩層的電極結構，但亦可將作為畫素電極而發揮功能的透明導電層19設為下層，於其上介隔第3絕緣層17而形成共用電極15。於該情況下，如所述實施形態中所說明般，亦可在形成層間絕緣層11後，將第2絕緣層13作為遮罩而對第1絕緣層12進行蝕刻（濕式蝕刻），藉此形成接觸孔CH1。之後，亦可藉由螯合洗滌將位於接觸孔CH1的底面的Cu合金氧化膜10去除，使Cu合金表面露出。
另外，當製造圖16（a）及圖16（b）所示的半導體裝置200A時，只要在形成層間絕緣層11後，於層間絕緣層11中位於汲電極7D上的部分形成接觸孔CH1，並使Cu合金氧化膜10於接觸孔CH1的底面露出即可。於形成無機絕緣層作為層間絕緣層11的情況下，亦可於無機絕緣層上設置抗蝕劑遮罩，使用抗蝕劑遮罩而於層間絕緣層11形成接觸孔CH1。於形成第1絕緣層12、第2絕緣層13作為層間絕緣層11的情況下，亦可藉由將第2絕緣層13作為遮罩來對第1絕緣層12進行蝕刻而形成接觸孔CH1。在形成接觸孔CH1後，可進行螯合洗滌而使Cu合金表面露出。
此外，於將第2絕緣層13作為遮罩來進行第1絕緣層12的蝕刻的情況下，不剝離抗蝕劑遮罩，因此位於接觸孔CH1的底面的Cu合金氧化膜10不會藉由抗蝕劑剝離液而薄膜化。於此種情況下，若進行螯合洗滌將Cu合金氧化膜10去除，則可更有效地降低接觸電阻。
＜變形例＞ 以下，參照圖式來對本實施形態的另一半導體裝置進行說明。
圖25（a）及圖25（b）分別是本實施形態的半導體裝置200C的示意剖面圖及平面圖。圖25（a）表示沿著圖25（b）中的IV-IV'線的剖面。圖25（a）及圖25（b）中，對與圖16（a）及圖16（b）相同的構成要素附上相同的參照符號並省略說明。
就於構成氧化物半導體TFT 201的源極·汲極電極7中，於主層7a上未設置有Cu合金層的方面而言，半導體裝置200C與圖16（a）及圖16（b）所示的半導體裝置200A不同。
半導體裝置200C中，Cu合金氧化膜10配置於主層7a上。Cu合金氧化膜10例如可與主層7a的上表面接觸而形成。Cu合金氧化膜10例如可為濺鍍膜。於主層7a及下層7L的側面，分別配置有Cu氧化膜8及金屬氧化膜9。另外，在接觸孔CH1內，Cu合金氧化膜10被去除，透明導電層19與汲電極7D的主層7a直接接觸。該半導體裝置200C的其他構成與所述實施形態相同。
半導體裝置200C例如可以如下方式製造。首先，藉由與半導體裝置200A、半導體裝置200B相同的方法形成閘電極3、閘極絕緣層4及氧化物半導體層5。繼而，例如藉由濺鍍法形成源極配線用金屬膜。此處，依序形成成為下層的金屬膜（例如Ti膜）、成為主層的Cu膜。之後，於源極配線用金屬膜上形成Cu合金氧化膜10。Cu合金氧化膜10可於含氧的環境（例如Ar/O2 環境）中，藉由使用Cu合金靶材的濺鍍而形成。之後，使用同一遮罩，進行源極配線用金屬膜及Cu合金氧化膜10的圖案化，而獲得源極·汲極電極7、及源極配線S。該些電極·配線的上表面由Cu合金氧化膜10覆蓋。
之後，對氧化物半導體層5進行氧化處理。藉此，Cu合金氧化膜10的表面部分被進一步氧化，而形成氧比率高於Cu合金氧化膜10中的主層7a側的區域的Cu合金氧化區域（未圖示）。另外，由於源極·汲極電極7、及源極配線S的側面未由Cu合金氧化膜10覆蓋，故而暴露於氧化處理中。結果，於源極·汲極電極7、及源極配線S中的主層7a的側面形成Cu氧化膜8，於下層7L的側面形成Ti氧化膜9。
繼而，形成層間絕緣層11，於層間絕緣層11形成接觸孔CH1，使Cu合金氧化膜10露出。之後，與所述方法同樣地，藉由螯合洗滌將Cu合金氧化膜10中位於接觸孔CH1的底面的部分去除，將汲電極7D的表面（此處為主層7a的表面）露出。繼而，於層間絕緣層11上以及接觸孔CH1內，以與汲電極7D接觸的方式設置透明導電層19。以所述方式，製造出半導體裝置200C。
半導體裝置200C亦可獲得與所述相同的效果。即，Cu合金氧化膜10配置於源極·汲極電極7與層間絕緣層11之間，且不配置於主層7a與透明導電層19的接觸面。因而，可抑制主層（Cu層）7a的氧化·變色，並且可抑制由汲電極7D與透明導電層19的接觸電阻上升所引起的器件特性的降低。
另外，由於源極配線層的上表面由Cu合金氧化膜10覆蓋，Cu的氧化得到抑制，故而可減少由Cu的氧化·變色所引起的電極的腐蝕、對準標記的讀取不良等。
＜對準標記＞ 半導體裝置200A～半導體裝置200C的製造製程中，為了遮罩的位置對準，亦可於基板1上設置對準標記。對準標記例如是使用與源極·汲極電極7相同的導電膜（源極配線層）而形成。例如可藉由照射光時的反射率來進行對準標記的讀取。
圖26是表示本實施形態中使用的對準標記部71的一例的剖面圖。
對準標記部71例如具有使用與源極·汲極電極7相同的導電膜而形成的標記層7m。標記層7m具有以Cu為主成分的主層7a、及包含Cu合金的上層7U。亦可於主層7a的基板1側具有下層。於標記層7m之上延設有層間絕緣層11。半導體裝置200A、半導體裝置200B中，標記層7m的上表面及側面由Cu合金氧化膜10覆蓋。半導體裝置200C中，僅標記層7m的上表面由Cu合金氧化膜10覆蓋。
如所述般，於使用Cu配線的現有的半導體裝置中，藉由對氧化物半導體層進行的氧化處理，而於對準標記的上表面形成Cu氧化膜。因而，有可能藉由Cu的氧化·變色而產生所照射的光的漫反射或吸收，從而產生對準標記的讀取不良。與此相對，本實施形態中，由於標記層7m的上表面由Cu合金氧化膜10覆蓋，故而可抑制由Cu的氧化·變色所引起的讀取不良。如所述實施形態（圖14）般，由於在層間絕緣層11設置開口部，無需去除標記層7m上的氧化膜，故而有利。藉此，可不使製造製程複雜地，獲得具有高識別性的對準標記部71。
＜端子部＞ 半導體裝置200A～半導體裝置200C中，包含源極·汲極電極7的配線層（稱為源極配線層）可具有所述積層結構。源極配線層的表面（上表面及側面）可由Cu合金氧化膜10覆蓋。於源極配線層中與其他導電層形成接觸的接觸部（亦稱為「追加的接觸部」）中，較佳為與所述汲電極7D-透明導電層19間的接觸部同樣地，Cu合金氧化膜10被去除。藉此，可抑制接觸電阻的上升。追加的接觸部例如可為源極端子部、閘極端子部或源極-閘極連接層。該些的構成與所述實施形態相同。
以下，以閘極端子部為例對端子部的結構進行說明。圖27（a）及圖27（b）分別是例示閘極端子部的剖面圖及平面圖。對與圖1（a）及圖1（b）相同的構成要素附上相同的參照符號。圖27（a）表示沿著圖27（b）中的V-V'線的剖面。
閘極端子部81具有：形成於基板1上的閘極連接層3t、延設於閘極連接層3t上的閘極絕緣層4、源極連接層7t、延設於源極連接層7t上的層間絕緣層11、以及在形成於層間絕緣層11的接觸孔CH2內所形成的上部導電層19t。源極連接層7t由與源極配線S相同的導電膜所形成，且與源極配線S電性分離。源極連接層7t包含Cu層、及配置於Cu層之上的Cu合金層。於源極連接層7t的上表面配置有Cu合金氧化膜10。於源極連接層7t中Cu合金層的側面配置有Cu合金氧化膜10，於Cu層的側面配置有Cu氧化膜8。
在形成於層間絕緣層11的接觸孔CH2內，Cu合金氧化膜10被去除，上部導電層19t與源極連接層7t的上表面（Cu合金面）直接接觸。即，Cu合金氧化膜10介於源極連接層7t與層間絕緣層11之間，且不介於源極連接層7t與上部導電層19t之間。藉此，可將閘極連接層3t與上部導電層19t的接觸電阻抑制得小。
閘極端子部81可以如下方式製造。首先，形成包含閘極配線G、閘極絕緣層4、氧化物半導體層（未圖示）及源極連接層7t的源極配線層。源極連接層7t以在閘極絕緣層4的開口部內與閘極配線G接觸的方式配置。其次，進行氧化物半導體層的氧化處理。此時，源極連接層7t的表面被氧化，而形成Cu合金氧化膜10及Cu氧化膜8。繼而，形成覆蓋源極配線層的層間絕緣層11，於層間絕緣層11設置將Cu合金氧化膜10露出的接觸孔CH2。其次，藉由螯合洗滌等將Cu合金氧化膜10中藉由接觸孔CH2而露出的部分去除。之後，在接觸孔CH2內，以與源極連接層7t接觸的方式設置上部導電層19t。
（第3實施形態） 以下，參照圖式來對本發明的半導體裝置的第3實施形態進行說明。
就於源極·汲極電極7中，未於主層7a上形成上層7U而形成有Cu合金氧化膜10的方面而言，本實施形態與圖1（a）及圖1（b）所示的半導體裝置100A不同。
圖28是例示本實施形態的半導體裝置300的剖面圖。
半導體裝置300中的氧化物半導體TFT 301具有Cu合金層7b作為源極·汲極電極7的主層。於源極·汲極電極7與層間絕緣層11之間形成有Cu合金氧化膜10。在設置於層間絕緣層11的接觸孔CH1內，Cu合金氧化膜10被去除，透明導電層19與Cu合金層7b直接接觸。該半導體裝置300的其他構成與半導體裝置100A相同。
Cu合金層7b只要包含Cu合金即可，亦可含有雜質。Cu合金的添加金屬元素亦可包含具有較Cu更容易氧化的性質的金屬元素。例如，亦可包含選自由Mg、Al、Ca、Ti、Mo及Mn所組成的組群中的至少一種金屬元素作為添加金屬元素。藉此，可更有效地抑制Cu的氧化。添加金屬元素相對於Cu合金的比率（於包含兩種以上的添加金屬元素的情況下為各添加金屬元素的比率）與所述第2實施形態中的上層7U的添加金屬元素的比率相同。
Cu合金氧化膜10可為於對氧化物半導體層5進行的氧化處理中，Cu合金層7b的表面經氧化而形成的氧化膜。Cu合金氧化膜10可配置於Cu合金層7b的上表面及側面。
半導體裝置300亦可獲得與第1實施形態及第2實施形態相同的效果。Cu合金氧化膜10配置於源極·汲極電極7與層間絕緣層11之間，且不配置於Cu合金層7b與透明導電層19之間。因而，可抑制由汲電極7D與透明導電層19的接觸電阻上升所引起的器件特性的降低。另外，由於藉由進行螯合洗滌可減少接觸面的凹凸，故而可抑制接觸電阻的不均。
半導體裝置300例如可藉由與半導體裝置100A相同的方法製造。其中，使用Cu合金膜作為源極配線用金屬膜。另外，於氧化物半導體層5的氧化處理時，Cu合金膜的表面被氧化，而形成Cu合金氧化膜10。
源極·汲極電極7亦可於Cu合金層7b的基板1側更具有包含Ti或Mo的下層。另外，Cu合金層7b亦可具有包含組成不同的兩層以上的Cu合金層的積層結構。例如，亦可自基板側具有第1合金層、電阻高於第1合金層的第2合金層。於該情況下，電阻低的第1合金層作為主層而發揮功能，第2合金層的表面被氧化而形成Cu合金氧化膜10。
本發明的實施形態並不限定於所述第1實施形態～第3實施形態。源極·汲極電極7只要具有包含Cu的層即可。包含Cu的層可為Cu層或Cu合金層，亦可為Cu的含有率低於該些層的層。另外，只要於源極·汲極電極7與層間絕緣層11之間形成有包含Cu的金屬氧化膜（稱為「含銅金屬氧化膜」）即可。含銅金屬氧化膜例如包含CuO。含銅金屬氧化膜可為Cu氧化膜，亦可為Cu合金氧化膜。或者，亦可為包含Cu的其他氧化膜。層間絕緣層11以與氧化物半導體層5的至少通道區域接觸，且介隔含銅金屬氧化膜而覆蓋汲電極7D的方式配置。另外，透明導電層19以在接觸孔CH1內，不介隔含銅金屬氧化膜而與汲電極7D直接接觸的方式配置。藉由此種構成，可維持TFT特性，並且降低汲電極7D與透明導電層19之間的接觸電阻。
上文所說明的氧化物半導體TFT 101、氧化物半導體TFT 201、氧化物半導體TFT 301均於氧化物半導體層5的基板1側配置有閘電極3（底閘極結構），但閘電極3亦可配置於氧化物半導體層5的上方（頂閘極結構）。另外，氧化物半導體TFT中，源極及汲極電極與氧化物半導體層5的上表面接觸（頂接觸結構），亦可與氧化物半導體層5的下表面接觸（底接觸結構）。
本實施形態適合應用於使用氧化物半導體TFT的主動矩陣基板。主動矩陣基板可用於：液晶顯示裝置、有機電致發光（electroluminescence，EL）顯示裝置、無機EL顯示裝置等各種顯示裝置、以及包括顯示裝置的電子機器等。主動矩陣基板中，氧化物半導體TFT不僅可用作各畫素中所設置的開關元件，亦可用作驅動器（driver）等周邊電路的電路用元件（單片（monolithic）化）。於此種情況下，本發明的氧化物半導體TFT由於將具有高的遷移率（例如10 cm2 /Vs以上）的氧化物半導體層用作活性層，故而適合用作電路用元件。 [產業上之可利用性]
本發明的實施形態可廣泛應用於氧化物半導體TFT及具有氧化物半導體TFT的各種半導體裝置。例如，亦適用於主動矩陣基板等電路基板，液晶顯示裝置、有機電致發光（EL）顯示裝置及無機電致發光顯示裝置、微機電系統（micro-electro mechanical system，MEMS）顯示裝置等顯示裝置，影像感測器裝置等攝像裝置，圖像輸入裝置、指紋讀取裝置、半導體存儲器等各種電子裝置。
1、91‧‧‧基板
3、92‧‧‧閘電極
3t‧‧‧閘極連接層
4、93‧‧‧閘極絕緣層
5、95‧‧‧氧化物半導體層（活性層）
5s‧‧‧源極接觸區域
5d‧‧‧汲極接觸區域
5c‧‧‧通道區域
7a‧‧‧主層
7b‧‧‧Cu合金層
7D、97D‧‧‧汲電極
7L‧‧‧下層
7m‧‧‧標記層
7S、97S‧‧‧源電極
7t‧‧‧源極連接層
7U‧‧‧上層
8‧‧‧Cu氧化膜
9‧‧‧金屬氧化膜（Ti氧化膜）
10‧‧‧Cu合金氧化膜
11‧‧‧層間絕緣層
12‧‧‧第1絕緣層
13‧‧‧第2絕緣層
13E、15E、17E‧‧‧開口部
15‧‧‧共用電極
17‧‧‧第3絕緣層
19‧‧‧透明導電層（畫素電極）
19t‧‧‧上部導電層
21‧‧‧界面（接觸面）
70、71‧‧‧對準標記部
80、81‧‧‧閘極端子部
90‧‧‧接觸部
96‧‧‧保護膜
97a‧‧‧第1層
97b‧‧‧第2層
98‧‧‧透明導電膜
101、102、201、301、1000‧‧‧氧化物半導體TFT
100A、100B、200A、200B、200C、300‧‧‧半導體裝置
CH1、CH2‧‧‧接觸孔
G‧‧‧閘極配線
H‧‧‧開口部
S‧‧‧源極配線
P（10）‧‧‧Cu氧化膜的端部
P（CH）‧‧‧層間絕緣層的端部
Rave‧‧‧平均值
Rmax‧‧‧最大值
Rmin‧‧‧最小值
Δx‧‧‧側蝕量
圖1（a）及圖1（b）分別是第1實施形態的半導體裝置100A的示意剖面圖及平面圖。 圖2是第1實施形態的另一半導體裝置100B的示意剖面圖。 圖3（a）及圖3（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖4（a）及圖4（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖5（a）及圖5（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖6（a）及圖6（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖7（a）及圖7（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖8（a）及圖8（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖9（a）及圖9（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖10（a）及圖10（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖，圖10（c）是表示接觸部的放大剖面圖。 圖11（a）及圖11（b）分別是用以說明半導體裝置100B的製造方法的一例的步驟剖面圖及平面圖。 圖12是例示實施例的半導體裝置中的汲電極7D與透明導電層19的接觸部的剖面掃描式電子顯微鏡（scanning electron microscope，SEM）像的圖。 圖13是表示實施例及比較例的半導體裝置中的接觸電阻的測定結果的圖表。 圖14是例示第1實施形態中的對準標記（alignment mark）部70的剖面圖。 圖15（a）及圖15（b）分別是例示第1實施形態中的閘極端子部80的剖面圖及平面圖。 圖16（a）及圖16（b）分別是第2實施形態的半導體裝置200A的示意剖面圖及平面圖。 圖17（a）及圖17（b）分別是第2實施形態的另一半導體裝置200B的示意剖面圖及平面圖。 圖18（a）及圖18（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖19（a）及圖19（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖20（a）及圖20（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖21（a）及圖21（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖22（a）及圖22（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖23（a）及圖23（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖24（a）及圖24（b）分別是用以說明半導體裝置200B的製造方法的一例的步驟剖面圖及平面圖。 圖25（a）及圖25（b）分別是本實施形態中的半導體裝置200C的示意剖面圖及平面圖。 圖26是例示第2實施形態中的對準標記部71的剖面圖。 圖27（a）及圖27（b）分別是例示第2實施形態中的閘極端子部81的剖面圖及平面圖。 圖28是例示第3實施形態的半導體裝置300的剖面圖。 圖29是專利文獻1所揭示的現有的氧化物半導體TFT的剖面圖。

Claims (17)

  1. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述源電極及所述汲電極更具有銅層、及配置於所述銅層上的銅合金層，所述銅合金層含有包含銅與所述至少一種金屬元素的銅合金，所述銅合金氧化膜與所述源電極及所述汲電極中的所述銅合金層接觸，所述銅合金層與所述透明導電層的界面，較所述銅合金層與 所述層間絕緣層的界面更平坦。
  2. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述源電極及所述汲電極包含銅層，所述銅合金氧化膜形成於所述銅層上。
  3. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣 層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，當自所述基板的表面的法線方向觀看時，於所述第1接觸孔中，所述銅合金氧化膜的端部較所述層間絕緣層的端部位於更外側。
  4. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且 所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述銅合金氧化膜的厚度為10nm以上、50nm以下。
  5. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內， 不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述源電極及所述汲電極更具有銅層、及配置於所述銅層上的銅合金層，所述銅合金層含有包含銅與所述至少一種金屬元素的銅合金，所述銅合金氧化膜為藉由將所述銅合金層的表面暴露於氧化處理中而形成的氧化膜。
  6. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述源電極及所述汲電極更具有銅層、及配置於所述銅層上 的銅合金層，所述銅合金層含有包含銅與所述至少一種金屬元素的銅合金，所述源電極及所述汲電極分別配置於所述銅層的所述基板側，且更具有與所述氧化物半導體層接觸的下層，所述下層包含鈦或鉬。
  7. 一種半導體裝置，其包括：基板；薄膜電晶體，支持於所述基板，且包含閘電極、氧化物半導體層、形成於所述閘電極與所述氧化物半導體層之間的閘極絕緣層、以及與所述氧化物半導體層電性連接的源電極及汲電極；層間絕緣層，覆蓋所述薄膜電晶體，且以與所述薄膜電晶體的通道區域接觸的方式配置；以及透明導電層，配置於所述層間絕緣層上；並且所述源電極及所述汲電極各自包含銅，於所述源電極及所述汲電極與所述層間絕緣層之間，配置有包含銅及銅以外的至少一種金屬元素的銅合金氧化膜，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述汲電極，且所述透明導電層在形成於所述層間絕緣層的第1接觸孔內，不介隔所述銅合金氧化膜而與所述汲電極直接接觸，所述半導體裝置更包括形成於所述基板上的端子部，所述端子部具有： 源極連接層，由與所述源電極及所述汲電極相同的導電膜所形成；所述層間絕緣層，延設於所述源極連接層上；以及上部導電層，由與所述透明導電層相同的透明導電膜所形成；並且所述源極連接層的上表面的一部分由所述銅合金氧化膜覆蓋，所述層間絕緣層介隔所述銅合金氧化膜而覆蓋所述源極連接層，且所述上部導電層在形成於所述層間絕緣層的第2接觸孔內，不介隔所述銅合金氧化膜而與所述源極連接層直接接觸。
  8. 如申請專利範圍第1項至第4項、第6項、第7項中任一項所述的半導體裝置，其中所述至少一種金屬元素包含選自由Mg、Al、Ca、Mo、Ti及Mn所組成的組群中的至少一種金屬元素。
  9. 如申請專利範圍第1項至第7項中任一項所述的半導體裝置，其中所述薄膜電晶體具有通道蝕刻結構。
  10. 如申請專利範圍第1項至第7項中任一項所述的半導體裝置，其中所述氧化物半導體層包含In-Ga-Zn-O系半導體。
  11. 如申請專利範圍第10項所述的半導體裝置，其中所述氧化物半導體層包含結晶質部分。
  12. 一種半導體裝置的製造方法，其包含： (A)藉由於基板上形成閘電極、閘極絕緣層、氧化物半導體層、以及包含銅的源電極及汲電極而形成薄膜電晶體的步驟；(B)於所述源電極及所述汲電極的上表面形成包含銅及銅以外的至少一種金屬元素的銅合金氧化膜的步驟；(C)覆蓋所述薄膜電晶體，且以與所述氧化物半導體層的通道區域接觸的方式形成層間絕緣層的步驟；(D)接觸孔形成步驟，於所述層間絕緣層中位於所述汲電極上的部分形成第1接觸孔，藉此使所述銅合金氧化膜於所述第1接觸孔的底面露出；(E)使用螯合洗滌法，將所述銅合金氧化膜中於所述第1接觸孔的所述底面露出的部分去除，藉此使所述汲電極露出的步驟；以及(F)以與在所述第1接觸孔內露出的所述汲電極直接接觸的方式形成透明導電層的步驟。
  13. 如申請專利範圍第12項所述的半導體裝置的製造方法，其中所述源電極及所述汲電極包含銅層、及配置於所述銅層之上的銅合金層，步驟(B)為藉由對所述氧化物半導體層中至少成為通道區域的部分進行氧化處理，而提高所述至少成為通道區域的部分的表面的氧濃度，並且對所述源電極及汲電極中的所述銅合金層的表面進行氧化而形成所述銅合金氧化膜的步驟。
  14. 如申請專利範圍第12項所述的半導體裝置的製造方法，其中步驟(B)為使用濺鍍法而於所述源電極及所述汲電極之上形成所述銅合金氧化膜的步驟。
  15. 如申請專利範圍第12項至第14項中任一項所述的半導體裝置的製造方法，其中所述薄膜電晶體具有通道蝕刻結構。
  16. 如申請專利範圍第12項至第14項中任一項所述的半導體裝置的製造方法，其中所述氧化物半導體層包含In-Ga-Zn-O系半導體。
  17. 如申請專利範圍第16項所述的半導體裝置的製造方法，其中所述氧化物半導體層包含結晶質部分。
TW104139283A 2014-11-28 2015-11-26 半導體裝置及其製造方法 TWI621271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-242534 2014-11-28
JP2014242534 2014-11-28

Publications (2)

Publication Number Publication Date
TW201631780A TW201631780A (zh) 2016-09-01
TWI621271B true TWI621271B (zh) 2018-04-11

Family

ID=56074265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139283A TWI621271B (zh) 2014-11-28 2015-11-26 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20170330900A1 (zh)
JP (1) JP6251823B2 (zh)
CN (1) CN107004720A (zh)
TW (1) TWI621271B (zh)
WO (1) WO2016084698A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259120B2 (ja) 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
TWI759041B (zh) * 2020-12-28 2022-03-21 友達光電股份有限公司 顯示面板及其製作方法
WO2023149105A1 (ja) * 2022-02-04 2023-08-10 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130122323A1 (en) * 2010-07-21 2013-05-16 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel Ltd) Cu ALLOY FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE
US20130140553A1 (en) * 2011-12-01 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180779B2 (ja) * 1998-10-05 2001-06-25 日本電気株式会社 半導体装置の製造方法
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
WO2010073824A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 表示パネル用の基板、及びそれを備えた表示パネル
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102357474B1 (ko) * 2010-02-26 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20120058106A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
KR20130021607A (ko) * 2011-08-23 2013-03-06 삼성디스플레이 주식회사 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20130111873A (ko) * 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR20160013430A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130122323A1 (en) * 2010-07-21 2013-05-16 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel Ltd) Cu ALLOY FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE
US20130140553A1 (en) * 2011-12-01 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201631780A (zh) 2016-09-01
US20170330900A1 (en) 2017-11-16
CN107004720A (zh) 2017-08-01
JP6251823B2 (ja) 2017-12-20
WO2016084698A1 (ja) 2016-06-02
JPWO2016084698A1 (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
TWI619257B (zh) 半導體裝置及其製造方法
US10134910B2 (en) Semiconductor device and production method therefor
TWI538222B (zh) 半導體裝置
TWI621271B (zh) 半導體裝置及其製造方法
US12034010B2 (en) Active matrix substrate
TW201411855A (zh) 半導體裝置及其製造方法
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
CN112071860A (zh) 有源矩阵基板以及其制造方法
TWI395036B (zh) 薄膜電晶體陣列面板及其製造方法
US10332968B2 (en) Semiconductor device and method for manufacturing the same
US11502115B2 (en) Active matrix substrate and method for manufacturing same
US12100711B2 (en) Active matrix substrate and method for manufacturing same
US10700210B2 (en) Semiconductor device, and manufacturing method for same
US10164118B2 (en) Semiconductor device and method for producing same
WO2012173035A1 (ja) 半導体装置およびその製造方法
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees