[go: up one dir, main page]

TW201411855A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201411855A
TW201411855A TW102126743A TW102126743A TW201411855A TW 201411855 A TW201411855 A TW 201411855A TW 102126743 A TW102126743 A TW 102126743A TW 102126743 A TW102126743 A TW 102126743A TW 201411855 A TW201411855 A TW 201411855A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
oxide semiconductor
tft
substrate
Prior art date
Application number
TW102126743A
Other languages
English (en)
Inventor
美崎克紀
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201411855A publication Critical patent/TW201411855A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—
    • H10P95/90—
    • H10P14/6336—
    • H10P14/69215—
    • H10P14/69433—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

一種半導體裝置(100)，其包含：形成於基板(10)上之閘極電極(12)；形成於閘極電極上之閘極絕緣層(20)；形成於閘極絕緣層上之氧化物半導體層(18)；與氧化物半導體層連接之源極電極(14)及汲極電極(16)；以及形成於源極電極及上述汲極電極上之絕緣層(22)；絕緣層包含：與源極電極及汲極電極之上表面之至少一部分接觸並具有超過0nm且30nm以下之厚度之氮化矽層(22a)；及形成於氮化矽層上且具有超過30nm之厚度之氧化矽層(22b)。

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體而製作之半導體裝置(例如，主動矩陣基板)及其製造方法。
用於液晶顯示裝置等之主動矩陣基板係對應每個像素而包含薄膜電晶體(Thin Film Transistor，以下，稱為「TFT」)等之開關元件。作為此種開關元件，一直以來，廣泛使用有將非晶矽膜作為活性層之TFT(以下，稱為「非晶矽TFT」)或將多晶矽膜作為活性層之TFT(以下，稱為「多晶矽TFT」)。
近年來，作為TFT之活性層之材料，嘗試使用除非晶矽或多晶矽以外之材料。例如，於專利文獻1中，記載有使用InGaZnO(含有銦、鎵、鋅之氧化物)等之氧化物半導體膜而形成TFT之活性層之液晶顯示裝置。將此種TFT稱為「氧化物半導體TFT」。
可使氧化物半導體TFT以較非晶矽TFT更高速而動作。又，氧化物半導體膜係以較之多晶矽膜更簡便之製程而形成，故而亦可應用於需要大面積之裝置。因此，氧化物半導體TFT作為可一面抑制製造步驟數或製造成本一面製作、且進行更高性能之開關動作之主動元件，其對於顯示裝置等之利用得以推進。
又，氧化物半導體之電子遷移率較高，故而與先前之非晶矽TFT 相比即便使尺寸小型化，亦可獲得同等以上之性能。因此，若使用氧化物半導體TFT，則可使顯示裝置等之像素區域中之TFT之佔有面積減少，其結果為，可使像素開口率提高。因此，可進行更高亮度之顯示，或者，可抑制背光之光量而實現低消耗電力化。
尤其對於用於智能手機等之小型‧高精細之液晶顯示裝置而言，由於配線之最小幅度限制(製程規則)等，而導致不容易提高像素之開口率。因此，若使用氧化物半導體TFT而提高像素開口率，則可一面抑制消耗電力一面實現高精細之顯示，故而為有利。
先前技術文獻 專利文獻
專利文獻1：國際公開第2009/075281號
專利文獻2：日本專利特開2009-117821號公報
於氧化物半導體TFT之製造製程中，為提高元件特性而實施較高溫(例如，約300℃以上)之熱處理。該熱處理多係於形成以覆蓋氧化物半導體層或源極‧汲極電極之方式而設置之鈍化層(保護層)之後進行。若將源極‧汲極電極藉由鈍化層而覆蓋，則於熱處理時源極‧汲極電極之表面難以氧化，故而可防止高電阻化。
作為用於氧化物半導體TFT之鈍化層，已知氧化矽(SiOx)膜、氮氧化矽(SiOxNy：其中x>y)膜、氧氮化矽(SiNxOy：其中x>y)膜、或氮化矽(SiNx)膜等。又，於專利文獻2中，揭示有一種藉由使氮氧化矽等之含有氮之絕緣體、與含有氮及氟之絕緣體交替堆積而形成多層構造之鈍化層之技術。
以覆蓋TFT之方式設置之鈍化層有較多地含有氫之情況。例如，若將SiH4(甲矽烷)氣體或NH3氣體用作原料氣體且藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成氮化矽(SiNx)膜，則所形成之氮化矽膜中含有之氫之量較多。若設置此種氫含量較多之絕緣膜之後進行上述之熱處理，則有會因氫擴散至氧化物半導體層中而導致TFT特性劣化之情況。
本發明係為解決上述課題而完成者，其目的在於穩定且良率良好地提供一種特性良好之半導體裝置。
本發明之實施形態之半導體裝置係包含：基板；形成於上述基板之上之閘極電極；形成於上述閘極電極之上之閘極絕緣層；形成於上述閘極絕緣層之上之氧化物半導體層；與上述氧化物半導體層電性連接之源極電極及汲極電極；以及形成於上述源極電極及上述汲極電極之上之絕緣層；上述絕緣層包含：氮化矽層，其與上述源極電極及汲極電極之上表面之至少一部分接觸，並具有超過0nm且30nm以下之厚度；及氧化矽層，其形成於上述氮化矽層之上，並具有超過30nm之厚度。
某實施形態中，上述氧化矽層之厚度為50nm以上且400nm以下。
某實施形態中，上述源極電極及汲極電極之上表面、即與上述氮化矽層接觸之面係由含有選自由Mo、Ti、Cu及Al所組成之群中之至少1種元素之導電性材料而形成。
某實施形態中，上述源極電極及汲極電極之上述接觸之面係由氮化鉬而形成。
某實施形態中，上述半導體裝置進而包含形成於上述氧化物半導體層之通道區域上之蝕刻終止層。
某實施形態中，上述氧化物半導體層係In-Ga-Zn-O系之半導體層。
本發明之實施形態之半導體裝置之製造方法包含：步驟(a)，其係準備基板；步驟(b)，其係於上述基板上形成閘極電極；步驟(c)，其係於上述基板上，以與上述閘極電極絕緣之狀態而形成與上述閘極電極對向之氧化物半導體層；步驟(d)，其係於上述基板上，形成與上述氧化物半導體層連接之源極電極及汲極電極；步驟(e)，其係於上述基板上，形成與上述源極電極及汲極電極之上表面之至少一部分接觸之絕緣層；及步驟(f)，其係於上述步驟(e)之後，以230℃以上且480℃以下之溫度進行熱處理；上述步驟(e)包含以下步驟：以與上述源極電極及上述汲極電極接觸之方式，以超過0nm且30nm以下之厚度而形成含有氮之第1絕緣區域；及於上述第1絕緣區域之上，以超過30nm之厚度而形成含有氧之第2絕緣區域。
某實施形態中，上述第1絕緣區域係藉由氮化矽層而形成，上述第2絕緣區域係藉由氧化矽層而形成。
某實施形態中，上述步驟(d)包含以下步驟：由含有選自由Mo、Ti、Cu、Al所組成之群中之至少一種元素之導電性材料而形成上述源極電極及汲極電極之表面。
某實施形態中，上述步驟(e)中之形成氮化矽層之步驟係藉由使用有含有SiH4氣體與NH3氣體之原料氣體之電漿CVD法而進行。
根據本發明之實施形態之半導體裝置，可以較高良率而製作包含具有良好之元件特性之氧化物半導體TFT之TFT基板。
2‧‧‧閘極配線
2T‧‧‧閘極配線端子
4‧‧‧源極配線
4T‧‧‧源極配線端子
5、6‧‧‧TFT(氧化物半導體TFT)
10‧‧‧基板
12‧‧‧閘極電極
14‧‧‧源極電極
14a、16a‧‧‧最下層(MoN層)
14b、16b‧‧‧中間層(Al層)
14c、16c‧‧‧最上層(MoN層)
16‧‧‧汲極電極
16'‧‧‧汲極接觸部
18‧‧‧氧化物半導體層
20‧‧‧閘極絕緣層
21‧‧‧蝕刻終止層
21'‧‧‧絕緣膜
21h、32H‧‧‧開口部
22、23‧‧‧鈍化層
22a、23a‧‧‧下層絕緣層(氮化矽層)
22b‧‧‧上層絕緣層(氧化矽層)
23b‧‧‧上層絕緣層
24‧‧‧層間絕緣層(平坦化層)
26‧‧‧介電體層
30‧‧‧上層透明電極(像素電極)
30T、32C、32T‧‧‧透明連接部
32‧‧‧下層透明電極(共通電極)
92、94‧‧‧鈍化層
95、96‧‧‧TFT
100、200、900、902‧‧‧TFT基板
110‧‧‧周邊區域
120‧‧‧顯示區域
CH、CH1、CH1'、CH2‧‧‧接觸孔
圖1(a)及(b)係表示比較例之TFT基板之剖面圖。
圖2係表示實施形態1之TFT基板之俯視圖。
圖3(a)係沿圖2之A-A'線之剖面圖，(b)係沿圖2之D-D'線之剖面圖。
圖4係表示實施形態1之TFT基板之製造步驟之剖面圖，(a)~(e)分別表示不同之步驟。
圖5係表示實施形態1之TFT基板之製造步驟之剖面圖，(f)~(i)分別表示不同之步驟。
圖6係表示實施形態1之TFT基板之製造步驟之剖面圖，(j)~(l)分別表示不同之步驟。
圖7係表示實施形態2之TFT基板之俯視圖。
圖8(a)係沿圖7之A-A'線之剖面圖，(b)係沿圖7之D-D'線之剖面圖。
圖9係表示實施形態2之TFT基板之製造步驟之剖面圖，(a)~(e)分別表示不同之步驟。
圖10係表示實施形態2之TFT基板之製造步驟之剖面圖，(f)~(j)分別表示不同之步驟。
首先，一面參照比較例之半導體裝置(圖1(a)及(b))，一面說明本發明之實施形態之半導體裝置之概要。
圖1(a)表示比較例1之半導體裝置(此處，係用於液晶顯示裝置之TFT基板)900。TFT基板900包含基板10，且於該基板10上，設置有閘極電極12及介隔閘極絕緣膜20而以與閘極電極12重疊之方式配置之氧化物半導體層18。又，於氧化物半導體層18上，連接有源極電極14及汲極電極16，且藉由該等而形成TFT(氧化物半導體TFT)95。又，TFT95係藉由作為保護層而設置之鈍化層92覆蓋。再者，於TFT基板900上，設置有與TFT95之汲極電極16連接之上層透明電極30、或於上層透明電極30之下側介隔介電體層26而配置之下層透明電極32等，但此處省略說明。
於TFT基板900上，鈍化層92係由SiNx膜(氮化矽膜)而形成，典型 而言，具有100~400nm之厚度。SiNx膜係緻密之膜，故而適宜用於保護TFT95。
然而，於由氮化矽膜形成鈍化層92之情形時，於熱處理等時，有氮化矽膜中含有之氫會向氧化物半導體層18中擴散之情況。尤其於使用SiH4氣體(甲矽烷氣體)或NH3作為原料氣體而形成之氮化矽膜之情形時，因其中較多地含有氫，故而氫易混入至氧化物半導體層18中。
氫會對氧化物半導體層18之通道區域(後通道側)造成影響。其結果為，若經過模組製作後所進行之老化步驟，則會產生閾值之偏移(TFT特性之變化)。因此，若使用TFT基板900而構成顯示面板，則會藉由產生關斷漏電或導通電流之不足而導致面板顯示品質降低。因此，較佳為使氫儘量不擴散至氧化物半導體層18中。
相對於此，如圖1(a)所示，已知於源極及汲極電極14、16之下層設置有覆蓋氧化物半導體層18之通道區域之絕緣層(蝕刻終止層)21之構成。蝕刻終止層21於藉由蝕刻導電膜而形成源極及汲極電極14、16之步驟中發揮功能，以防止蝕刻進行至氧化物半導體層18為止。又，若由氧化物(例如，SiO2)形成蝕刻終止層21，則可抑制氫自鈍化層92向氧化物半導體層18之擴散。藉此，可抑制氧化物半導體層18之後通道中之還原反應，故而可防止TFT特性之劣化。如此設置蝕刻終止層21之構成被稱為「通道保護型(或蝕刻終止型)」(下述)。
但是，即便於形成通道保護型之TFT95之情形時，鈍化層92中較多地含有氫而仍可導致元件特性之劣化，故而不佳。又，於設置蝕刻終止層21之情形時，亦存在需要額外之製造步驟之問題。
因此，如圖1(b)所示，作為比較例2，考慮使用對氧化物半導體層18之影響更小之材料而形成鈍化層94，例如，考慮由SiO2膜等之氧化膜而形成。再者，關於由氧化物而形成氧化物半導體TFT之保護 層，記載於例如專利文獻1中。
如圖1(b)所示，比較例2之TFT基板902中，由SiO2膜而形成鈍化層94，故而未設置覆蓋氧化物半導體層18之通道區域之蝕刻終止層。即，於TFT基板902上，形成有「通道蝕刻型」(下述)之TFT96而非上述之通道保護型之TFT。
然而，由本發明者而確認如下情形。即，於由SiO2等之氧化膜而形成鈍化層94之情形時，於其後進行之熱處理時等，源極‧汲極電極14、16之表面易氧化。其原因在於，於源極‧汲極電極14、16與鈍化層94之界面上，產生金屬與氧化膜之氧化還原反應。以此方式，若於源極‧汲極電極14、16之表面形成氧化膜，則有鈍化層94之密著性降低之情形。其結果為，於後步驟等中，產生鈍化層94剝離之虞，成為良率降低之要因。
尤其於由含有Mo、Ti、Cu、Al等之金屬材料(例如，MoN)而形成源極‧汲極電極14、16之表面之情形時，若於其表面形成金屬氧化膜，則源極‧汲極電極14、16上之SiO2膜易剝落。
因此，本發明者進行了銳意研究，結果可知，如圖3(a)所示，較佳為以與源極‧汲極電極14、16之表面接觸之方式設置30nm以下之較薄之氮化矽層(例如SiN膜)22a，且於其上設置氧化矽層(例如SiO2膜)22b。
於此種構成中，鈍化層22中含有之氫量整體較少，故而抑制對氧化物半導體層18之影響，從而可抑制TFT特性之劣化。又，於源極‧汲極電極14、16上未直接配置氧化膜，故而於熱處理時，可防止源極‧汲極電極14、16之表面被氧化而導致密著性降低。本發明者發現，僅使30nm以下之較薄之氮化矽層介置便可充分地防止鈍化層22之密著性之降低，藉此，於較高地保持氧化物半導體TFT之元件特性之狀態下，可防止由鈍化膜22之密著性降低而產生之膜剝落。
以下，說明本發明之實施形態之半導體裝置及其製造方法。本發明之實施形態之半導體裝置包括具有含有氧化物半導體之活性層之薄膜電晶體(氧化物半導體TFT)即可，廣泛地包含主動矩陣基板、各種顯示裝置、電子機器等。
又，以下，說明具有於氧化物半導體層之下層存在閘極電極之底閘極構造之氧化物TFT。具有底閘極構造之氧化物半導體TFT中，通常，藉由對形成於氧化物半導體層上之導電層進行蝕刻，而形成源極及汲極電極(源極‧汲極分離步驟)。此時，為了抑制由蝕刻導致之對氧化物半導體層之損壞，亦可在以保護膜(上述之蝕刻終止層21)覆蓋氧化物半導體層之通道區域之狀態下，進行導電層之蝕刻。將以此方式獲得之TFT稱為「通道保護型(或蝕刻終止型)」。相對於此，將藉由不以保護膜覆蓋通道部分進行導電層之蝕刻而獲得之TFT稱為「通道蝕刻型」。
於下述之實施形態1中，說明包含通道保護型之TFT之半導體裝置，實施形態2中說明包含通道蝕刻型之TFT之半導體裝置。
(實施形態1)
圖2及圖3(a)、(b)表示實施形態1之半導體裝置100。此處，半導體裝置100係用於液晶顯示裝置之TFT基板(主動矩陣基板)100。圖2係模式性表示TFT基板100之平面構造之一例，圖3(a)及(b)分別表示圖2之沿A-A'線之剖面及沿D-D'線之剖面。
如圖2所示，TFT基板100包含：有助於顯示之顯示區域(主動區域)120、及位於顯示區域120之外側之周邊區域(邊框區域)110。
於顯示區域120上，設置有複數之閘極配線2與複數之源極配線4，由該等配線包圍之各個區域成為「像素」。將複數之像素配置成矩陣狀，且於各像素中，於複數之閘極配線2與複數之源極配線4之各交點附近配置有作為能動元件之薄膜電晶體(TFT)5。又，於TFT5上連 接有對應每個像素而設置之像素電極30，可藉由控制施加至像素電極30上之電壓而進行顯示。
於周邊區域110上，形成有用以將閘極配線2或源極配線4與外部配線電性連接之端子部2T、4T。閘極配線端子部2T及源極配線端子部4T經由外部配線或FPC(Flexible Printed Circuit，可撓性印刷電路)等，而分別連接於設置於TFT基板100之外部之閘極驅動器及源極驅動器(均未圖示)。
以下，一面參照圖3(a)，一面說明TFT5附近之區域上之TFT基板100之構成。
如圖3(a)所示，TFT基板100係於基板10上，包含：閘極電極12；覆蓋閘極電極12之閘極絕緣層20；及介隔閘極絕緣層20而以與閘極電極12重疊之方式配置之氧化物半導體層(例如In-Ga-Zn-O系半導體層)18。又，於氧化物半導體層18上形成有蝕刻終止層21，通過設置於該蝕刻終止層21上之開口部21h，源極電極14與汲極電極16以相互分離之狀態而與氧化物半導體層18連接。TFT5包含該等構件。於閘極電極12上施加有導通電壓時TFT5成為導通狀態，源極電極14與汲極電極16經由氧化物半導體層18之通道區域而導通。
本實施形態中，源極電極及汲極電極14、16具有MoN/Al/MoN之3層構造。最下層之MoN層14a、16a係與氧化物半導體層18接觸之層。又，設置有Al層14b、16b作為中間層，設置於其上之最上層之MoN層14c、16c係構成源極電極及汲極電極14、16之表面之層。最上層之MoN層14c、16c與下述之鈍化層22接觸。
作為覆蓋TFT5之保護絕緣層，形成有鈍化層22。鈍化層22包含：以與源極電極及汲極電極14、16(更具體而言，為最上層之MoN層14c、16c)接觸之方式而設置之下層絕緣層22a；及設置於下層絕緣層22a之上之上層絕緣層22b。本實施形態中，下層絕緣層22a係由厚 度超過0nm且30nm以下之氮化矽(SiNx)層而形成，上層絕緣層22b係由厚度超過30nm之氧化矽層(SiOx)而形成。
由於下層絕緣層22a係由氮化矽層而形成，故典型而言含有氫。然而，下層絕緣層22a之厚度如上所述為0~30nm，與一般形成之鈍化層22之厚度(例如，100~400nm)相比非常薄。因此，下層絕緣層22a中含有之氫之量與如先前般以SiNx層之單層構成鈍化層之情形相比充分少。又，形成於下層絕緣層22a之上之上層絕緣層22b係由與下層絕緣層22b相比含氫程度更少之SiOx層而形成。因此，整體而言鈍化層22之氫含量並不多。
如此，鈍化層22具有將下層絕緣層22a與上層絕緣層22b積層而成之構成，其含氫率於厚度方向上並不均勻。於鈍化層22中，在與源極電極及汲極電極14、16接近之區域上形成有含氫率較多之區域，在自源極電極及汲極電極14、16分離之區域上形成有含氫率較少之區域。
又，於上述構成之鈍化層22中，與源極‧汲極電極14、16接觸之下層絕緣層22a係由氮濃度較高(或含有氮、且不含有氧)之矽系絕緣層而形成，上層絕緣層22b係由氧濃度較高(或含有氧、且不含有氮)之矽系絕緣層而形成。
進而，鈍化層22亦可包含氮氧化矽(SiOxNy：其中x>y)層、或氧氮化矽(SiNxOy：其中x>y)層。該情形時，鈍化層22較佳為以如下方式構成：越接近源極‧汲極電極14、16，則氮濃度越高。鈍化層22無須如上所述以2層而構成，亦可以3層以上而構成。
於鈍化層22之上，形成有典型而言由有機樹脂材料而形成之層間絕緣層24。層間絕緣層24確保層間之絕緣性，並且作為使基板表面平坦化之層而發揮功能。
又，於層間絕緣層24之上，設置有包含ITO或IZO等之下層透明電極32。下層透明電極32具有開口部32H，且以與TFT5(或汲極電極 16)電性絕緣之方式而形成。又，於下層透明電極32之上，介隔介電體層(絕緣層)26而形成有包含ITO或IZO等之上層透明電極30。
下層透明電極32例如作為共通電極而發揮功能。又，上層透明電極30例如作為像素電極而發揮功能。藉由下層透明電極32、上層透明電極30、及夾持於該等中之介電體層26而形成輔助電容。如此，於使用下層透明電極32而形成輔助電容之情形時，無須與閘極配線2同層而設置輔助電容配線，故而可使開口率提高。
於層間絕緣層24及介電體層26上，形成有到達TFT5之汲極電極16(或作為汲極電極16之延長部之汲極接觸部16')之表面之接觸孔CH。又，於下層透明電極32之開口部32H之內側以與下層透明電極32獨立之方式，設置有配置於接觸孔CH內之透明連接部32C。汲極電極16與上層透明電極(像素電極)30係經由接觸孔CH內之透明連接部32C而電性連接。
又，如圖3(b)所示，於TFT基板100之周邊區域110上，設置有以與閘極電極12或閘極配線2相同步驟而形成之閘極配線端子部2T。閘極配線端子部2T係於貫通於閘極絕緣膜20、蝕刻終止層21、鈍化層22、層間絕緣層24、及介電體層26之接觸孔內，經由與下層透明電極32同層之透明連接部32T，而連接於與上層透明電極30同層之透明連接端子部30T。
如此構成之TFT基板100被用於液晶顯示裝置，藉由使液晶層密封‧保持於TFT基板100與對向基板(未圖示)之間而可獲得液晶顯示裝置。
以下，一面參照圖4~圖6，一面說明圖2及圖3(a)及(b)所示之實施形態1之TFT基板100之製造方法。
圖4(a)~(e)、圖5(f)~(i)、及圖6(j)~(l)表示TFT基板100之製造步驟。再者，於圖之左側，表示圖3(a)所示之TFT附近之區域，於圖 之右側，表示圖3(b)所示之端子部附近之區域。
首先，如圖4(a)所示，準備基板10。作為基板10，可使用玻璃基板、矽基板、及具有耐熱性之塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可列舉包含聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(polyethylene naphthalate，PEN)、聚醚碸(polyethersulfone，PES)、丙烯酸、及聚醯亞胺等之基板。
其次，於基板10上，以50nm~300nm之厚度形成用以形成閘極配線12等之導電膜。作為導電膜，可適當使用包含鋁(Al)、鎢(W)、鉬(Mo)、鉭(Ta)、鉻(Cr)、鈦(Ti)、銅(Cu)等之金屬或其合金、或其金屬氮化物之膜。又，亦可使用將該等複數之膜積層而成之積層膜。
本實施形態中，藉由濺鍍法，而形成將鋁(Al)作為下層、將鉬鈮合金(MoNb)作為上層之積層導電膜(厚度：約100nm(MoNb)/200nm(Al))，並使用抗蝕劑遮罩且藉由光微影法而將該導電膜圖案化成所需之形狀，藉此獲得閘極電極12。再者，該步驟中亦形成閘極配線2或閘極配線端子部2T(參照圖2)。
其後，如圖4(b)所示，於閘極電極12上形成閘極絕緣層20。閘極絕緣層20可適當使用氧化矽(SiOx)層、氮化矽(SiNx)層、氮氧化矽(SiOxNy(x>y))層、氧氮化矽(SiNxOy(x>y))層等且藉由電漿CVD法等而形成。
閘極絕緣層20亦可具有多層構造。為了防止來自基板10之雜質等之擴散，亦可設置氮化矽層或氧氮化矽層作為下側閘極絕緣層，且於其上設置氧化矽層或氮氧化矽層作為上側閘極絕緣層。為了以更低之成膜溫度形成閘極洩漏電流較少之緻密之閘極絕緣層，使反應氣體中含有氬等稀有氣體元素，且使稀有氣體元素混入至閘極絕緣層中即可。本實施形態中，使用SiH4、NH3作為反應氣體，藉由電漿CVD法 而形成厚度為100nm~400nm之氮化矽層。
其後，如圖4(c)所示，於閘極絕緣層20上藉由濺鍍法而以30~100nm之厚度形成氧化物半導體膜，於光微影步驟中使用抗蝕劑遮罩對其進行蝕刻而加工成所需之形狀(典型而言為島狀)，藉此形成氧化物半導體層18。又，於形成氧化物半導體層18之後，亦可對氧化物半導體層18之表面實施氧電漿處理等。氧化物半導體層18之厚度較佳為約30nm以上且約100nm以下，例如為50nm。
此處，氧化物半導體層18係藉由將以1：1：1之比例含有In、Ga及Zn之In-Ga-Zn-O系之非晶氧化物半導體膜圖案化而形成。但是，In、Ga及Zn之比例並不限定於以上所述而可適當選擇。又，亦可替代In-Ga-Zn-O系半導體膜，而使用其他之氧化物半導體膜形成氧化物半導體層18。
更具體而言，作為氧化物半導體膜，可使用例如：InGaO3(ZnO)5膜、氧化鎂鋅(MgxZn1-xO)膜、或氧化鎘鋅(CdxZn1-xO)膜、氧化鎘(CdO)膜。又，亦可使用添加有1族元素、13族元素、14族元素、15族元素或17族元素等中之一種、或複數種之雜質元素之ZnO膜。ZnO膜中亦可不添加雜質元素。又，ZnO膜亦可為非晶質(非晶)狀態、多晶狀態或非晶質狀態與多晶狀態混合存在之微晶狀態。
若使用非晶In-Ga-Zn-O系半導體膜作為形成氧化物半導體層18之材料，則可以低溫而製造，又，可實現較高之遷移率。但是，亦可替代非晶In-Ga-Zn-O系半導體膜，而使用與特定之結晶軸(C軸)相關而表示結晶性之In-Ga-Zn-O系半導體膜。
再者，閘極絕緣層20之最上層(即與氧化物半導體層18接觸之層)較佳為氧化物層(例如SiO2層)。藉此，於氧化物半導體層18中產生氧缺陷之情形時，可藉由氧化物層中含有之氧而使氧缺陷恢復，因此可有效地降低氧化物半導體層18之氧缺陷。
其後，如圖4(d)所示，以覆蓋氧化物半導體層18之方式，形成例如包含SiOx膜之絕緣膜21'，其後，如圖4(e)所示，藉由圖案化，而形成包含覆蓋氧化物半導體層18之通道區域之部分之蝕刻終止層21。如上所述，若由氧化物層而形成蝕刻終止層21，則可有效地降低氧化物半導體層18之氧缺陷故而較佳。再者，於圖示之形態中，蝕刻終止層21具有與島狀之氧化物半導體層18中之對向之2邊對應而配置之一對開口部21h(參照圖2)，於該開口部21h上露出有氧化物半導體層18。但是，該形態為例示，亦可具有其他形態。例如，亦可將蝕刻終止層21以僅覆蓋氧化物半導體層18之通道區域之方式而設置成島狀。
又，於周邊區域上，於形成該蝕刻終止層21之步驟中，藉由蝕刻而去除閘極配線端子部2T之上之閘極絕緣膜20及絕緣膜21'，使閘極配線端子部2T之表面露出。
其後，如圖5(f)所示，將以濺鍍法等形成之導電膜藉由光微影法而加工成所需之形狀，藉此形成源極電極14及汲極電極16。再者，於該步驟中亦可同時形成源極配線4或源極配線端子部4T(參照圖2)。
本實施形態中，源極電極14及汲極電極16形成為具有MoN/Al/MoN之3層(即，最下層之MoN層14a、16a；中間層之Al層14b、16b；最上層之MoN層14c、16c之3層)構造。最下層之MoN層14a、16a之厚度例如為30nm~70nm，中間層之Al層14b、16b之厚度例如為100nm~250nm，最上層之MoN層14c、16c之厚度例如為50nm~150nm。又，較佳為下層之MoN層14a、16a較上層之MoN層14c、16c之氮含量多。藉由以此方式構成源極電極14及汲極電極16，而可將源極電極14及汲極電極16之剖面形狀形成為正楔狀。
再者，作為形成源極電極14及汲極電極16之導電性材料，可適當使用例如鉬(Mo)、銅(Cu)、鈦(Ti)、鋁(Al)等之金屬或其合金、或其金屬氮化物等。又，源極電極14及汲極電極16亦可包含含有銦錫氧 化物(ITO)、銦鋅氧化物(IZO)、含有氧化矽之銦錫氧化物(ITSO)、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氮化鈦等之具有透光性之材料之層。但是，典型而言，源極電極14及汲極電極16之表面係由含有Mo、Ti、Cu、Al之材料(例如，MoN)而形成。
再者，形成源極電極14及汲極電極16時之光微影步驟中之蝕刻製程可為乾式蝕刻或濕式蝕刻之任一者。但是，為了處理大面積基板，線寬尺寸偏移較少之乾式蝕刻為宜。於該蝕刻步驟中，於氧化物半導體層18上已設置有蝕刻終止層21，故而可防止蝕刻進行至氧化物半導體層18為止。
其次，如圖5(g)所示，以覆蓋TFT5之方式，形成作為保護層之絕緣層即鈍化層22。形成鈍化層22之步驟包含：以與源極電極及汲極電極14、16接觸之方式，以超過0nm且30nm以下之厚度而形成含有氮之絕緣區域之步驟；及其後，以超過30nm之厚度而形成含有氧之絕緣區域之步驟。更具體而言，形成鈍化層22之步驟包含：形成30nm以下之厚度之氮化矽層(下層絕緣層)22a之步驟；及於其上，形成超過30nm之厚度之氧化矽層(上層絕緣層)22b之步驟。
氮化矽層22a例如可使用SiH4、NH3、及N2之混合氣體作為反應氣體，藉由電漿CVD法等而形成。又，氧化矽層22b例如可使用SiH4與N2O之混合氣體作為反應氣體，藉由電漿CVD法等而形成。再者，氮化矽層22a及氧化矽層22b之至少一者亦可以濺鍍法而形成。
此處，氮化矽層22a係形成為超過0nm且30nm以下之厚度。氮化矽層22a之厚度可藉由調節成膜時間而容易地控制。氮化矽層22a之厚度更佳為2nm以上且10nm以下。又，氧化矽層22b形成為較氮化矽層22a厚，其厚度較佳為50nm以上且400nm以下，更佳為100nm以上且300nm以下。
鈍化層22亦可包含氮氧化矽(SiOxNy：其中x>y)層、或氧氮化矽 (SiNxOy：其中x>y)層。該情形時，鈍化層22較佳為以如下方式構成：越接近源極‧汲極電極14、16，則氮濃度越高。鈍化層22無須如上所述以2層而構成，亦可以3層以上而構成。
於以此方式形成有於厚度方向上設置有膜質不同之區域之鈍化層22之後，且於形成下述之層間絕緣層24之步驟之前，對基板整個面進行約350℃左右之熱處理(退火處理)，藉此可使TFT5之元件特性及可靠性提高。若以該時序進行熱處理，則可防止由鈍化層22覆蓋之源極‧汲極電極14、16之表面氧化而導致配線電阻變高。又，由於在形成層間絕緣層24之前進行，故而於氧化物半導體層18之通道區域中產生氧缺陷之情形時，藉由使其氧化而易降低氧缺陷，故而易實現所需之TFT特性。
於該熱處理時，氮化矽層22a與源極‧汲極電極之上層14c、16c接觸，故而可防止於源極‧汲極電極之表面(上層14c、16c)上形成金屬氧化膜。藉此，可抑制鈍化層22之密著性之降低。又，由於氮化矽層22a為薄層，且大部分係由氧化矽層22b而形成，故而鈍化層22之含氫量較少，因此，可使氫對氧化物半導體層18之後通道造成之影響較小。藉此，於進行老化之後，亦難以產生TFT上之閾值之偏移，從而可防止藉由產生關斷漏電或導通電流不足等而導致面板顯示品質惡化。
再者，熱處理之溫度並無特別限定，但典型而言為230℃以上且480℃以下之溫度，較佳為250℃以上且350℃以下。熱處理時間亦無特別限定，例如為30分以上且120分以下。熱處理亦可根據層間絕緣層24之材料而於形成層間絕緣層24之後進行。
其後，如圖5(h)所示，於鈍化層22上，形成由感光性樹脂膜等而形成之層間絕緣層(平坦化層)24。層間絕緣層24較佳為包含有機材料之層。於層間絕緣層24上，形成有開口部。開口部係設置於作為汲極 電極16之延長部之汲極接觸部16'之上方。又，於周邊區域上，於閘極配線端子部2T或源極配線端子部4T(未圖示)之上方形成有開口部。
其後，如圖5(i)所示，將設置有開口部之層間絕緣層24用作遮罩，進行鈍化層22之蝕刻，藉此形成到達汲極電極16之延長部(汲極接觸部16')之接觸孔CH1。又，亦形成到達閘極配線端子部2T(及源極配線端子部2T)之接觸孔CH1'。
其後，如圖6(j)所示，藉由使包含ITO或IZO等之透明導電膜圖案化，而於層間絕緣層24上形成下層透明電極32。同時，於接觸孔CH1之內部以與露出之汲極接觸部16'接觸之方式而形成與下層透明電極32分離之狀態之透明連接部32C。透明連接部32C亦可覆蓋接觸孔CH1之側壁等。進而，於周邊區域上，於接觸孔CH1'內形成有與閘極配線端子部2T(及源極配線端子部4T)接觸之透明連接部32T。
其後，如圖6(k)所示，相對於基板整體面而設置覆蓋下層透明電極32等之介電體層26之後，以與已設置之接觸孔CH1重疊之方式，於介電體層26上設置接觸孔CH2。藉此，獲得可與TFT5之汲極接觸部16'連接之接觸孔CH。
介電體層26可藉由使用濺鍍法、或CVD法形成100nm~300nm之厚度之氮化矽膜或氧化矽膜而獲得。亦可使用氧氮化矽膜、或氮氧化矽膜而形成。用以形成接觸孔CH2之蝕刻藉由光微影法進行即可。
其後，如圖6(l)所示，藉由使包含ITO或IZO等之透明導電膜圖案化，而於介電體層26上形成上層透明電極(像素電極)30。又，於周邊區域上，於接觸孔CH'內形成與閘極配線端子部2T(及源極配線端子部4T)連接之透明連接部30T。
上層透明電極30係經由接觸孔CH內之透明連接部32C而與汲極接觸部16'電性連接。典型而言，上層透明電極30係以覆蓋藉由閘極配線2與源極配線4所包圍之區域整體之方式，對應每個像素而形成。
以此方式獲得之TFT基板100適宜用作液晶顯示裝置之主動矩陣基板。再者，像素電極30之形狀可根據顯示模式而適當選擇。例如，以包含相互平行地延伸之複數之細長電極之方式而形成像素電極30，且藉由與下層透明電極32之間產生斜電場，而亦可用於以FFS(Fringe Field Switching，邊緣場開關)模式動作之液晶顯示裝置。又，當然，亦可根據顯示模式，於像素電極30上設置垂直或水平配向膜。
以上，說明了作為實施形態1之半導體裝置之包含氧化物半導體TFT之TFT基板100，若使用該TFT基板100，則可良率較高地製作顯示品質優異之顯示裝置。
(實施形態2)
圖7及圖8(a)及(b)表示實施形態2之TFT基板200。本實施形態之TFT基板200與實施形態1之TFT基板100之不同點在於，於氧化物半導體層18之上，未形成蝕刻終止層24。即，本實施形態之TFT基板200包含通道蝕刻型之TFT6。再者，對於與實施形態1相之構成要素標註相同參照符號並且省略說明。
如圖8(a)及(b)所示，於TFT基板200上，以覆蓋TFT6之方式設置之鈍化層23係以與源極及汲極電極14、16接觸、並且與氧化物半導體層18之通道區域亦接觸之方式而設置。
本實施形態中，鈍化層23與實施形態1之鈍化層22同樣地，包含下層絕緣層23a、及設置於下層絕緣層23a之上之上層絕緣層23b。下層絕緣層23a係由厚度超過0nm且30nm以下之氮化矽(SiNx)層而形成，上層絕緣層23b係由厚度超過30nm之氧化矽層(SiOx)而形成。
由於下層絕緣層23a係由氮化矽層而形成，故典型而言含有氫。然而，下層絕緣層23a之厚度如上所述為30nm以下，與一般形成之鈍化層23之厚度(例如，100~400nm)相比非常薄。因此，下層絕緣層23a中含有之氫之量與如先前般以SiNx層之單層構成鈍化層23之情形 相比充分少。又，形成於下層絕緣層23a之上之上層絕緣層23b係由與下層絕緣層23a相比含氫程度更少之SiOx層而形成。因此，整體而言鈍化層23之氫含量並不多。
如此，即便於鈍化層23與氧化物半導體層18之通道區域接觸之情形時，由於下層絕緣層23a為較薄之層，故而氫向氧化物半導體層18中之擴散亦不會對TFT特性造成太大影響。因此，與實施形態1同樣地，可獲得具有良好之元件特性之氧化物半導體TFT6。
又，作為下層絕緣層23a之氮化矽層與源極電極及汲極電極14、16接觸，故而於熱處理時亦不會產生密著性之降低，從而可防止產生膜剝落，可良率較高地製作TFT基板200。
圖9(a)~(e)及圖10(f)~(j)表示TFT基板200之製造步驟。再者，圖9(a)~(c)所示之步驟與圖4(a)~(c)所示之實施形態1之製造步驟為相同，故而此處省略說明。
如圖9(d)所示，本實施形態中，於形成氧化物半導體層18之後，不設置蝕刻終止層21，而以與氧化物半導體層18連接之方式相互分離地形成源極電極及汲極電極14、16。如此，由於無須設置蝕刻終止層21之步驟，故而與實施形態1之情形相比可使製造製程更簡化。
但是，於圖9(d)所示之步驟中，若為了源極及汲極電極之分離而進行蝕刻，則有可能過蝕刻至氧化物半導體層18之通道區域為止。又，藉由用以形成源極及汲極電極14、16之導電膜與氧化物半導體層18之通道區域直接接觸，而存在有形成該導電膜之底面之金屬膜中含有之金屬元素擴散至氧化物半導體層18中之虞。
再者，源極及汲極電極14、16之構成或材料可與實施形態1為相同。典型而言，源極及汲極電極14、16之表面係由含有Mo、Ti、Cu、Al之材料(例如，MoN)而形成。
其後，如圖9(e)所示，形成鈍化層23。本實施形態中，由於未形 成蝕刻終止層，故而鈍化層23係以與源極電極14、汲極電極16及氧化物半導體層18接觸之方式而形成。
其後，可以與實施形態1相同之方式進行熱處理，使TFT6之元件特性提高。該步驟中，氮化矽層23a與源極‧汲極電極之上層14c、16c接觸，故而可防止於源極‧汲極電極之表面形成金屬氧化膜。藉此，可抑制鈍化層23之密著性之降低。又，由於氮化矽層23a為薄層，故而氫對氧化物半導體層18之後通道造成之影響較小。
其後執行之圖10(f)~(j)所示之步驟與圖5(h)、(g)及圖6(j)~(l)所示之步驟分別為大致相同，故而此處省略說明。再者，由於未設置蝕刻終止層，故而於周邊區域上形成接觸孔CH1'之時，無須進行蝕刻終止層之蝕刻，該方面與實施形態1之情形不同。
若使用如此形成之TFT基板200，則可良率較高地製作顯示品質優異之顯示裝置。
以上，說明了本發明之實施形態，當然可進行種種改變。例如，以上說明了將閘極電極配置於半導體層之下方之底閘極型之TFT，但對於具有頂閘極構造之TFT亦可應用。於頂閘極構造之TFT中，亦以覆蓋金屬配線或電極之方式設置作為保護層之絕緣層(鈍化層)。因此，於與鈍化層之內之金屬配線接觸之區域上設置有30nm以下之厚度之氮化矽層，且於其上設置有氧化矽層，藉此可一面防止膜剝落，一面實現良好之元件特性。又，以上說明了半導體層之上表面與源極電極及汲極電極接觸之形態，但對於先形成源極電極及汲極電極、再以橫跨於其上之方式形成島狀之半導體層而獲得之底接觸構造之TFT亦可應用。
又，以上說明了用於液晶顯示裝置之主動矩陣基板，亦可製作用於有機EL顯示裝置之主動矩陣基板。有機EL顯示裝置中，對應每個像素而設置之發光元件包含：有機EL層、開關用TFT及驅動用 TFT，對於該TFT亦可利用本發明之實施形態之半導體裝置。進而，藉由將TFT用作陣列狀地排列之選擇電晶體，亦可構成記憶元件(氧化物半導體薄膜記憶體)。又，對於影像感測器亦可應用。
產業上之可利用性
本發明之實施形態之半導體裝置及其製造方法適宜用作顯示裝置用之TFT基板及其製造方法等。
2T‧‧‧閘極配線端子
5‧‧‧TFT(氧化物半導體TFT)
10‧‧‧基板
12‧‧‧閘極電極
14‧‧‧源極電極
14a、16a‧‧‧最下層(MoN層)
14b、16b‧‧‧中間層(Al層)
14c、16c‧‧‧最上層(MoN層)
16‧‧‧汲極電極
16'‧‧‧汲極接觸部
18‧‧‧氧化物半導體層
20‧‧‧閘極絕緣層
21‧‧‧蝕刻終止層
21h‧‧‧開口部
22‧‧‧鈍化層
22a‧‧‧下層絕緣層(氮化矽層)
22b‧‧‧上層絕緣層(氧化矽層)
24‧‧‧層間絕緣層(平坦化層)
26‧‧‧介電體層
30‧‧‧上層透明電極(像素電極)
30T、32C、32T‧‧‧透明連接部
32‧‧‧下層透明電極(共通電極)
32H‧‧‧開口部
100‧‧‧TFT基板
CH‧‧‧接觸孔

Claims (11)

  1. 一種半導體裝置，其係包含：基板；閘極電極，其形成於上述基板上；閘極絕緣層，其形成於上述閘極電極上；氧化物半導體層，其形成於上述閘極絕緣層上；源極電極及汲極電極，其與上述氧化物半導體層電性連接；及絕緣層，其形成於上述源極電極及上述汲極電極上；上述絕緣層包含：氮化矽層，其與上述源極電極及汲極電極之上表面之至少一部分接觸，並具有超過0nm且30nm以下之厚度；及氧化矽層，其形成於上述氮化矽層上，並具有超過30nm之厚度。
  2. 如請求項1之半導體裝置，其中上述氧化矽層之厚度為50nm以上且400nm以下。
  3. 如請求項1或2之半導體裝置，其中上述源極電極及汲極電極之上表面、即與上述氮化矽層接觸之面係由含有選自由Mo、Ti、Cu及Al所組成之群中之至少1種元素之導電性材料而形成。
  4. 如請求項3之半導體裝置，其中上述源極電極及汲極電極之上述接觸之面係由氮化鉬而形成。
  5. 如請求項1至4中任一項之半導體裝置，其進而包含蝕刻終止層，該蝕刻終止層係形成於上述氧化物半導體層之通道區域上。
  6. 如請求項1至5中任一項之半導體裝置，其中上述氧化物半導體 層係由In-Ga-Zn-O系半導體而形成。
  7. 一種半導體裝置之製造方法，其係包含：步驟(a)，其係準備基板；步驟(b)，其係於上述基板上形成閘極電極；步驟(c)，其係於上述基板上，以與上述閘極電極絕緣之狀態而形成與上述閘極電極對向之氧化物半導體層；步驟(d)，其係於上述基板上，形成與上述氧化物半導體層連接之源極電極及汲極電極；步驟(e)，其係於上述基板上，形成與上述源極電極及汲極電極之上表面之至少一部分接觸之絕緣層；及步驟(f)，其係於上述步驟(e)之後，以230℃以上且480℃以下之溫度進行熱處理；上述步驟(e)包含以下步驟：以與上述源極電極及上述汲極電極接觸之方式，以超過0nm且30nm以下之厚度而形成含有氮之第1絕緣區域；及於上述第1絕緣區域上，以超過30nm之厚度而形成含有氧之第2絕緣區域。
  8. 如請求項7之半導體裝置之製造方法，其中上述第1絕緣區域係藉由氮化矽層而形成，上述第2絕緣區域係藉由氧化矽層而形成。
  9. 如請求項7或8之半導體裝置之製造方法，其中上述步驟(d)包含以下步驟：由含有選自由Mo、Ti、Cu、Al所組成之群中之至少一種元素之導電性材料而形成上述源極電極及汲極電極之表面。
  10. 如請求項8之半導體裝置之製造方法，其中上述步驟(e)中之形成氮矽層之步驟係藉由使用有含有SiH4氣體與NH3氣體之原料氣體 之電漿CVD法而進行。
  11. 如請求項7至10中任一項之半導體裝置之製造方法，其中上述氧化物半導體層係由In-Ga-Zn-O系半導體而形成。
TW102126743A 2012-07-27 2013-07-25 半導體裝置及其製造方法 TW201411855A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166705 2012-07-27

Publications (1)

Publication Number Publication Date
TW201411855A true TW201411855A (zh) 2014-03-16

Family

ID=49997219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126743A TW201411855A (zh) 2012-07-27 2013-07-25 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20150187948A1 (zh)
JP (1) JP5855752B2 (zh)
CN (1) CN104508808B (zh)
TW (1) TW201411855A (zh)
WO (1) WO2014017406A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551931B (zh) * 2015-03-23 2016-10-01 群創光電股份有限公司 顯示器面板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179837A1 (ja) * 2012-05-28 2013-12-05 シャープ株式会社 半導体装置およびその製造方法
JP6115787B2 (ja) 2013-12-18 2017-04-19 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN103728803B (zh) * 2013-12-26 2015-04-08 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2016021320A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104681626A (zh) * 2015-03-03 2015-06-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
KR102752841B1 (ko) * 2016-12-30 2025-01-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2019026704A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN108364960B (zh) * 2018-02-22 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10804406B2 (en) * 2018-10-30 2020-10-13 Sharp Kabushiki Kaisha Thin-film transistor substrate, liquid crystal display device including the same, and method for producing thin-film transistor substrate
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN109950254B (zh) * 2019-03-15 2020-12-18 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN114551555A (zh) * 2019-03-28 2022-05-27 合肥京东方卓印科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置
US11488990B2 (en) * 2019-04-29 2022-11-01 Sharp Kabushiki Kaisha Active matrix substrate and production method thereof
CN110349974A (zh) * 2019-06-25 2019-10-18 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
US12477825B2 (en) * 2021-04-23 2025-11-18 E Ink Holdings Inc. Electronic device and wiring structure thereof
CN114122019B (zh) * 2021-11-22 2025-10-31 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI343496B (en) * 2008-07-07 2011-06-11 Au Optronics Corp Method for fabricating pixel structure
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
US8698153B2 (en) * 2010-06-24 2014-04-15 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
US8735231B2 (en) * 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
TW201322456A (zh) * 2011-11-25 2013-06-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
KR102094847B1 (ko) * 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551931B (zh) * 2015-03-23 2016-10-01 群創光電股份有限公司 顯示器面板

Also Published As

Publication number Publication date
WO2014017406A1 (ja) 2014-01-30
CN104508808A (zh) 2015-04-08
CN104508808B (zh) 2017-05-17
JP5855752B2 (ja) 2016-02-09
JPWO2014017406A1 (ja) 2016-07-11
US20150187948A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104508808B (zh) 半导体装置及其制造方法
TWI538222B (zh) 半導體裝置
US11205729B2 (en) Semiconductor device and method for manufacturing same
US12034010B2 (en) Active matrix substrate
TWI550877B (zh) 半導體裝置之製造方法
TWI543371B (zh) 半導體裝置及其製造方法
US20190326443A1 (en) Semiconductor device and method for manufacturing same
US20150206932A1 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
TWI497689B (zh) 半導體元件及其製造方法
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
US9508544B2 (en) Semiconductor device and method for manufacturing same
CN102683383A (zh) 显示装置和电子设备
US20200243568A1 (en) Active matrix substrate and method for producing same
WO2016104253A1 (ja) 半導体装置
US10700210B2 (en) Semiconductor device, and manufacturing method for same
JP2017092299A (ja) 薄膜トランジスタ
WO2016084687A1 (ja) 半導体装置およびその製造方法