TWI620995B - 次解析度基板圖案化所用之蝕刻遮罩的形成方法 - Google Patents
次解析度基板圖案化所用之蝕刻遮罩的形成方法 Download PDFInfo
- Publication number
- TWI620995B TWI620995B TW105130524A TW105130524A TWI620995B TW I620995 B TWI620995 B TW I620995B TW 105130524 A TW105130524 A TW 105130524A TW 105130524 A TW105130524 A TW 105130524A TW I620995 B TWI620995 B TW I620995B
- Authority
- TW
- Taiwan
- Prior art keywords
- mandrel
- substrate
- spacer
- sidewall
- sidewall spacer
- Prior art date
Links
Classifications
-
- H10P76/4085—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H10P50/692—
-
- H10P50/695—
-
- H10P50/73—
-
- H10P76/2041—
-
- H10P95/066—
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Abstract
本文所揭技術提供了用以產生高解析度特徵部之間距縮小(增加間距/特徵部密度)與亦用以切割次解析度特徵部之間距的方法。技術包括使用具有不同蝕刻特性之多重材料以選擇性地蝕刻特徵部並在規定之處產生切割。使用材料的序列或重複材料線的圖案,此基於不同的蝕刻抗性而提供選擇性自對準。在與底層移轉或記憶層結合的情形下,可使用多重不同的蝕刻選擇性。蝕刻遮罩定義可受蝕刻之多重材料線區域之處。
Description
本揭露內容關於基板處理,且尤其關於包括圖案化半導體晶圓之圖案化基板的技術。
本專利申請案主張於2015年9月24日提出申請並題為「Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning」之美國臨時專利申請案第62/232,005號之優先權,其整體以參考文獻合併於此。本專利申請案亦主張於2015年11月20日提出申請並題為「Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning」之美國臨時專利申請案第62/258,119號之優先權,其整體以參考文獻合併於此。
微影製程中縮小線寬的方法在歷史上涉及使用較大NA的光學(數值孔徑)、較短的曝光波長、或不同於空氣之界面介質(例如,水浸式)。因習知微影製程之解析度已接近理論極限,故製造商開始轉向雙重圖案化(DP)方法以克服光學限制。
在材料處理方法(如微影)中,產生圖案化層包含將輻射敏感材料(如光阻)的薄層施加至基板的上表面。 將輻射敏感材料轉變成可用作為蝕刻遮罩以將圖案移轉至基板的底層中之起伏圖案。輻射敏感材料的圖案化通常涉及使用例如微影系統而透過初縮遮罩(及相關光學元件)使光化輻射照射至輻射敏感材料上。 隨後,可接續此曝光而使用顯影溶劑移除輻射敏感材料之照射區(如在正型光阻的情形下)或未照射區域(如在負型光阻的情形下)。此遮罩層可包含多重子層。
用以將輻射或光的圖案照射至基板上之習知微影技術具有各種挑戰,其限制受曝特徵部的尺寸並限制曝光特徵部之間的間距或間隔。減輕曝光限制之一習知技術為:使用雙重圖案化方法以容許在比目前使用習知微影技術之可行間距更小的情形下而圖案化更小的特徵部。
半導體技術不斷地發展至更小的特徵部尺寸或節點(包括14奈米、7nm、5nm及以下的特徵部尺寸)。在自其製造各種元件之特徵部尺寸上之持續減小於用以形成特徵部之技術上提出不斷增加的需求。「間距」的概念可用以描述這些特徵部的尺寸。間距為兩相鄰重複特徵部中之兩相同點之間的距離。因此,半間距為相鄰特徵部之相同特徵之間一半的距離。
間距縮小技術(通常有些錯誤但經常地)被稱為「間距倍增」(例如「間距倍增」等)。間距縮小技術可使微影技術的能力擴展超過特徵部尺寸限制(光學解析度限制)。亦即,藉由某些因子之習知間距倍增(更準確地,間距減小或間距密度倍增)涉及藉由特定因子使目標間距縮小。通常認為使用193nm浸潤式微影之雙重圖案化技術係圖案化22nm節點以下之最具前景的技術之一。值得注意,自對準間隔件雙重圖案化(SADP)、或自對準四重圖案化(SAQP)已建立為間距密度加倍製程,且已適用於NAND快閃記憶體裝置之大量製造。再者,可獲得超細解析度以重複SADP步驟兩次作成間距四倍化。
雖有存在數種圖案化技術以增加圖案密度或間距密度,然習知圖案化技術遭遇受蝕特徵部之不佳的解析度或粗糙的表面困擾。因此,習知技術對於非常小的尺寸(20nm以下)無法提供所期望之均勻性與保真度的水準。可靠的微影技術可產生具有約80nm間距的特徵部。然而,習知與新興的設計規格期望製造具有小於約20nm或10nm之臨界尺寸的特徵部。再者,在使用間距密度加倍與四倍化技術的情形下可產生次解析度的線,但在這些線之間進行切割或連接係具挑戰性的,特別當這樣的切割所需之間距與尺寸遠低於習知微影系統的能力。
本文所揭技術提供用以產生高解析度特徵部之間距縮小(增加間距/特徵密度)及亦用以切割次解析度特徵部之間距的方法。技術包括使用具有不同蝕刻特性之多重材料以選擇性地蝕刻特徵部並在規定之處產生切割。因此,本文方法提供供給選擇性自對準之材料序列。在與底層移轉或記憶層結合的情形下,可使用五種不同的蝕刻選擇性。
一實施例包括圖案化基板的方法。方法包括提供具有定位在底層上之心軸的基板(心軸由第一材料構成)。第一側壁間隔件形成在心軸暴露的側壁上(第一側壁間隔件由第二材料構成)。第二側壁間隔件形成在第一側壁間隔件暴露的(露出的)側壁上(第二側壁間隔件由第三材料構成)。形成填充結構,其填充由彼此面對之第二側壁間隔件暴露的側壁之間所定義的開放空間(填充結構由第四材料構成)。心軸、第一側壁間隔件、第二側壁間隔件、與填充結構之頂端面皆露出。因可相對於剩餘材料而選擇性地蝕刻一或更多材料,故第一材料、第二材料、第三材料、與第四材料化學上皆彼此不同。
當然,如本文所述之不同步驟的討論次序已為清楚之目的呈現。 一般而言,這些步驟可依任何合適的次序執行。此外,雖本文不同特徵部、技術、構造等之任一者可在本揭露內容的不同地方討論,然欲使概念之任一者可彼此獨立或相互組合地執行。因此,本發明可以許多不同方式實施與查看。
應注意本發明內容部分並無指定本揭露內容或主張的發明之每一實施例及/或漸增的新穎實施態樣。取而代之,本發明內容僅提供不同實施例及相對應之勝過習知技術之新穎性重點的初步討論。對於本發明與實施例的附加細節及/或可行觀點,將導引讀者至以下進一步討論之本揭露內容的實施方式部分與對應圖式。
本文所揭技術提供用以產生高解析度特徵部之間距減小(增加間距/特徵密度)及亦用以在次解析度特徵部之間距切割的方法與製造結構。技術包括使用具有不同蝕刻特性之多重材料以選擇性地蝕刻特徵部並在規定之處產生切割或阻擋。此可包括產生具有A-B-C-D-C-B-A圖案之材料的重複圖案,其半間距係40奈米以下、且甚至低於12奈米以下。材料之臨界尺寸可藉由沉積厚度的類型而控制(像是使用原子層沉積),而非僅藉由光學解析度控制。
一實施例包括圖案化基板的方法。這樣的方法對於半導體元件與積體電路的微製程係有用的。現參照圖1,方法包括提供具有定位在底層115上之心軸111的基板105。心軸111由第一材料構成。基板105可包括矽晶圓。取決於給定製造流程內之基板的進度,可包括一或更多個附加底層及/或掩埋結構。 有許多可自其建構心軸之不同材料。材料可包括各種氮化物、氧化物、有機物、金屬、與其他習知可用材料。使用習知圖案化技術可形成心軸111。例如,心軸111可為自對準雙重圖案化或自對準四重圖案化技術的結果,因此可具有次解析度半間距。
第一側壁間隔件112形成在心軸111暴露的側壁上(如圖3所示)。第一側壁間隔件112由第二材料構成。應注意圖3顯示在心軸111垂直側壁上形成的間隔件。形成第一側壁間隔件112可包括在基板上保形沉積第二材料。圖2顯示已沉積在基板105上之保形膜122。這樣的間隔件形成在傳統上係已知的。例如,可選擇高度保形沉積技術(如原子層沉積ALD)以沉積間隔件材料,其大致均勻地覆蓋心軸111與底層115。隨後可執行間隔件開口蝕刻以完成側壁間隔件的形成。這樣的間隔件開口蝕刻通常為定向蝕刻,其自心軸111的頂端面與自在心軸111側壁上沉積的第二材料之間的底層115(除心軸側壁上的材料覆蓋底層115之處)移除第二材料的。
第二側壁間隔件113形成在第一側壁間隔件112暴露的側壁上(如圖5所示)。第二側壁間隔件113由第三材料構成。應注意圖5顯示在第一側壁間隔件112之垂直側壁上形成的間隔件。形成第二側壁間隔件113可包括在基板上保形沉積第三材料。圖4顯示已沉積在基板105上之保形膜123。這樣的間隔件形成在傳統上係已知的。例如,可選擇高度保形沉積技術(如原子層沉積ALD)以沉積間隔件材料,其大致均勻地覆蓋基板上現存結構(可包括心軸111、第一側壁間隔件112、與底層115)。隨後可執行間隔件開口蝕刻以完成側壁間隔件的形成。這樣的間隔件開口蝕刻通常為定向蝕刻,其自心軸111的頂端面、第一側壁間隔件112、與自在第一側壁間隔件112側壁上沉積的第三材料之間的底層115(除結構垂直側壁上的材料覆蓋底層115之處)移除第三材料。在形成第二側壁間隔件之前,第一側壁間隔件112之至少一部分在彼此之間定義開口空間。在一些位置中,可縮短心軸半間距,使得形成第一側壁間隔件完全填充選定的心軸對之間的空間,並因而避免在這樣的位置中形成第二側壁間隔件。換言之,變化心軸的間距可能導致一些合併的間隔件(其來自第一側壁間隔件或第二側壁間隔件之任一者)。例如,在形成積體電路之動力軌中,這樣的製造技術可能為有益的。
現參照圖7,填充結構114隨後在基板105上形成。填充結構114填充在由彼此面對之第二側壁間隔件113暴露的側壁之間所定義的開放空間(在形成填充結構114之前)。填充結構114由第四材料構成。形成填充結構114,使得心軸111、第一側壁間隔件112、第二側壁間隔件113、與填充結構114的頂端面皆露出。在形成期間之材料選擇使得第一材料、第二材料、第三材料、與第四材料在化學上彼此不同。形成填充結構114可包括在基板上沉積第四材料之覆蓋層材料124。圖6顯示在基板105上沉積的覆蓋層材料124,其可完全覆蓋現存結構。可使用各種用以沉積覆蓋層材料124之沉積技術(包括旋塗式沉積)。在沉積之後,可回蝕覆蓋層材料124直到第四材料凹陷至第二側壁間隔件113之頂端面以下。第四材料亦將凹陷至第一側壁間隔件112與心軸111之頂端面以下。
圖8顯示具有來自心軸111、第一側壁間隔件112、第二側壁間隔件113、與填充結構114之四種不同線陣之基板段的立體圖。在此結果中,因第一蝕刻化學相對於剩餘材料選擇性地蝕刻第一材料、第二蝕刻化學相對於剩餘材料選擇性地蝕刻第二材料、第三蝕刻化學相對於剩餘材料選擇性地蝕刻第三材料、與第四蝕刻化學相對於剩餘材料選擇性地蝕刻第四材料,故第一材料、第二材料、第三材料、與第四材料在化學上皆彼此不同。換言之,可對剩餘材料而選擇性地蝕刻四種不同材料之任一者。在其它實施例中,因當使用預定的蝕刻化學蝕刻時,相對於剩餘材料選擇性地蝕刻給定之兩材料,故第一材料、第二材料、第三材料、與第四材料在化學上彼此皆不同。在另一實施例中,因使用預定的蝕刻化學相對於剩餘材料選擇性地蝕刻給定的三種材料而蝕刻基板,故第一材料、第二材料、第三材料、與第四材料在化學上彼此皆不同。在另一實施例中,第一材料、第二材料、第三材料、與第四材料之至少兩材料在化學上不同於剩餘材料。因此,可使用相對於剩餘材料蝕刻一或更多種選定材料之預定的蝕刻化學執行蝕刻製程。
在其他實施例中,因第一蝕刻化學同時且選擇性地相對於剩餘材料蝕刻第一材料、第二材料、第三材料、與第四材料之二者,故第一材料、第二材料、第三材料、與第四材料之兩者為相同材料。因此,二或更多材料為相同材料(且因此天生有匹配的蝕刻特性)而非所有材料皆為不同。可使用與蝕刻兩者兼容之特定化學性質而類似地蝕刻某些不同材料,且因此存在不同的方法以產生可同時蝕刻的特徵部。相同材料之材料可為例如給定基板上之相鄰線或交替線。
現參照圖9至13,揭露可能有利於使覆蓋層材料124凹陷的替代方法。此方法涉及在形成第一側壁間隔件112時部分蝕刻至底層115中。圖9類似於圖3(除了間隔件開口蝕刻包括部分蝕刻至底層115中以外)。應注意底層115之頂端面(暴露至定向蝕刻劑)現低於心軸111的底部面。因保形膜123沉積在具有相對較高側壁的結構上,故此凹陷的優點在圖10中更明顯。圖11顯示比第一側壁間隔件112高的第二側壁間隔件113。因此,當沉積覆蓋層材料124時(圖12),隨後在第二側壁間隔件113之間沉積的覆蓋層材料124的量更高,此代表在執行回蝕時有更高的高度或公差以形成填充結構114(如圖13所示)。
各種蝕刻化學可用以選擇性地蝕刻四種材料之一或更多者。 已知的蝕刻化學(製程氣體與氣體組合物)可在各種選擇性比率下相對於其它的材料類型而選擇性蝕刻特定的材料類型。
底層115可由化學上不同於第一材料、第二材料、第三材料、與第四材料之第五材料構成。在第五材料不同於其他四種材料之情形下,底層可用作為產生複合圖案以移轉到其它層中之記憶層或移轉層。
使用遮罩層可進一步協助圖案移轉。圖14為來自圖8之範例性基板段的俯視圖。 應注意,已形成四種不同材料的線用以進一步的圖案化操作。 一般而言,基板的至少一部分可包括線的重複圖案,其中材料類型圖案為A-B-C-D-C-B-A(如段130所示)。因此,取決於材料的類型,可獲得各種間隔距離。例如,在材料A或材料D的重複實例之間,存在不同材料的五線。這些材料可相當於心軸材料與填充結構材料。在材料B或材料C的重複實例之間,通常存在不同材料類型之一或三線。
可在基板上提供第一蝕刻遮罩141,其定義使第一材料、第二材料、第三材料、與第四材料露出的開口(如圖15所示)。應注意,這樣的蝕刻遮罩可定義在一個方向上具有較小尺寸之可為線性的開口。第一蝕刻遮罩141與相對應開口可由習知微影系統定義。
使用第一蝕刻遮罩141與第一蝕刻化學而選擇性地蝕刻第一選定材料。圖16顯示此選擇性蝕刻之範例性結果。應注意材料A之未遮蔽部分已被移除,且底層115在那些位置現為可見的。亦應注意在此蝕刻步驟期間沒有移除剩餘材料。圖17顯示移除第一蝕刻遮罩141的這些結果。在其他實施例中,可使用第一蝕刻遮罩與第二化學選擇性地蝕刻第二選定材料。或者,可相對於一或更多剩餘材料而選擇性地蝕刻一或更多材料。
現參照圖18,第二蝕刻遮罩142可在基板上形成,其定義使第一材料、第二材料、第三材料、與第四材料露出的開口。隨後一或更多未遮蔽的材料可使用第二蝕刻遮罩與第二蝕刻化學相對於剩餘材料而選擇性地蝕刻。圖18顯示已蝕刻材料C之未遮蔽部分。圖19顯示移除第二蝕刻遮罩142的基板段。圖20顯示透過底層移轉複合圖案的結果。在圖21所示之非限制性範例中,材料B與D已保持或反轉成與移轉的段或切割組合以提供圖21所示的結構。應注意心軸的間距小於給定微影系統之光學解析度。例如,心軸的半間距間隔可小於40奈米、12奈米、或甚至更小,且本文技術可使用習知微影系統於如此窄的間距線之間進行切割。
其他方法可用於其中需要四種材料共平面的表面的應用。在這樣的實施例中,提供具有定位在底層上之心軸111的基板105包括由兩材料構成的心軸。心軸的下部151由第一材料構成,心軸的上部152由第六材料構成。此範例顯示於圖22中。選擇第一材料作為耐化學機械拋光的停止材料層(如氮化物)。隨後如先前圖1至6中所述,繼續流程至覆蓋層材料124於基板105上沉積的點(如圖23所示)。在此點上,可省略或部分執行回蝕。此實施例包括藉由執行化學機械拋光製程而使基板平坦化之平坦化步驟,其使心軸、第一側壁間隔件、第二側壁間隔件、與填充結構向下平坦化至心軸111之下部151的頂端面,使得心軸、第一側壁間隔件、第二側壁間隔件、與填充結構之頂端面全部共平面(如圖24所示)。這樣的技術優點為移除側壁間隔件之曲面的、尖的、或具角度的表面。
另一實施例包括在半導體基板上之圖案化結構。此圖案化結構包括在具有四種不同材料之線的基板上的奈米製造結構。四種不同材料的線在基板的至少一部分中定義A-B-C-D-C-B-A的重複序列。每一線的頂端面露出,且因此可被定向蝕刻。在使用接續定向蝕刻之保形沉積隨的情形下,線至少兩者已產生成側壁間隔件。個別材料的線具有小於16奈米的半間距間隔。因一或更多材料可能相對於剩餘材料而選擇性地蝕刻,故四種不同的材料在化學上彼此不同。圖8為此圖案化結構之範例性實施例的圖。此圖案化結構通常非最終結構,而為用以後續圖案化、間距上切割等之賦能結構。
可理解:可建立可選擇的材料與材料組合之矩陣以在期望位置與長度下產生低於習知微影系統之解析度能力的特徵部。應注意受蝕刻的特徵部本身可被移轉至記憶層及/或目標層中,並亦可用以反轉圖案。因此,可使用五種不同的材料於選擇性蝕刻。在使用蝕刻遮罩與不同材料之差分蝕刻選擇性的情形下,可在基板上不同位置選擇自對準。換言之,在使用已知尺寸的四種不同材料情形下,設計者可選擇執行蝕刻之處,並且使該蝕刻在次解析度尺寸下自對準。例如,若來自光阻材料之給定接點圖案相對的大且跨越多重材料,則將僅在該接點圖案開口內材料之一處蝕刻接點。
本文技術可用以提供托架化顏色架構,即具有不同蝕刻選擇性的材料。從心軸開始,其本身可為次解析度多重圖案化的產物,心軸以間隔件(保形材料)雙重包覆,且剩餘空間以第四材料填充。隨後藉由SADP/SAQP及ALD技術控制切割長度,其可受控制到相對於微影解析度之顯著更小的尺寸。例如,SADP/SAQP技術可將光學設置的解析度圖案減小至起始尺寸的八分之一或十六分之一,且可於奈米以下控制間隔件沉積技術。通常,在間距上切割非常地難。習知的微影系統可進行約42奈米的切割。然而,在使用本文技術的情形下,可隨意在任何地方設置或切割接點。此圖案化技術亦使跨顏色之間距分割得以進行。在一些區域中,材料之間可為完整半間距,且在其他區域為相對大量的自對準(如在心軸之間)。再者,藉由選擇其中材料之二者彼此相鄰之五種顏色材料之二或更多者,可執行非間距或混合尺寸蝕刻(如可見於圖21中)。因此,各種間距倍數可以本文技術作成切口或阻擋。
在先前描述中,已提出特定細節,像是處理系統的特定幾何結構與在其中所用的各種元件與製程的描述。然而,應理解本文技術可在偏離這些特定細節的其他實施例中實現,且這樣的細節係為說明而非限制的目的。在此揭露的實施例已參照附圖描述。類似地,為解釋之目的,提出特定數字、材料、及構造以提供徹底了解。然而,實施例可在缺少這樣的特定細節下實現。具有實質相同功能結構的元件以相同的參考符號表示,並因此省略任何冗餘的描述。
各種操作將以最有助於理解本發明的方式,依序描述為複數分立操作。描述的次序不應被理解成暗示這些操作必定為次序相依。尤其,這些操作不需以呈現之次序執行。所述之操作可依不同於所述實施例中的次序而執行。於其他的實施例中,可執行各種附加操作及/或省略所描述的操作。
如同在此所用之「基板」或「目標基板」通常指依據本發明正進行製程之物件。基板可包括元件(尤其是半導體或其他電子元件)之任何材料的部分或結構,並且可例如為基礎基板結構(像是半導體晶圓)、初縮遮罩、或基礎基板結構上或覆蓋其該基礎基板結構之疊層(例如薄膜)。因此,基板不受限於任何特定的基礎結構、底層或覆蓋層、圖案化或未圖案化,而是設想到包括任何這樣的疊層或基礎結構、及疊層及/或基礎結構之任何組合。描述可參照特定的基板樣式,但這僅為說明性目的。
本領域之技術人員應理解可對以上說明的技術操作做出許多變化,而仍達到本發明之相同目的。欲使這樣的變化由本揭露內容的範疇所覆蓋。 因此,不欲使本發明實施例的先前描述係限制性的。相反,對本發明實施例的任何限制將在以下申請專利範圍中呈現。
105‧‧‧基板
111‧‧‧心軸
112‧‧‧第一側壁間隔件
113‧‧‧第二側壁間隔件
114‧‧‧填充結構
115‧‧‧底層
122‧‧‧保形膜
123‧‧‧保形膜
124‧‧‧覆蓋材料
130‧‧‧段
141‧‧‧第一蝕刻遮罩
142‧‧‧第二蝕刻遮罩
151‧‧‧下部
152‧‧‧上部
參考結合附圖所考慮的以下詳細描述,本發明各種實施例及許多其伴隨的優點之更完整的瞭解將顯而易見。附圖未必按比例繪製,而將重點放在說明特徵、原理、與概念。
圖1至7為依據本文所揭實施例之範例性基板段的橫剖面側視圖。
圖8為依據本文所揭實施例之範例性基板段的橫剖面立體圖。
圖9至13為依據本文所揭實施例之範例性基板段的橫剖面側視圖。
圖14至21為依據本文所揭實施例之範例性基板段的俯視圖。
圖22至24為依據本文所揭實施例之範例性基板段的橫剖面側視圖。
Claims (19)
- 一種圖案化基板的方法,該方法包含:提供具有定位在一底層上之心軸之一基板,該心軸包含一第一材料;在該心軸暴露的側壁上形成第一側壁間隔件,該第一側壁間隔件包含一第二材料;在該第一側壁間隔件暴露的側壁上形成第二側壁間隔件,該第二側壁間隔件包含一第三材料;形成填充結構,其填充定義於彼此面對之該第二側壁間隔件暴露的側壁之間之開放空間,該填充結構由一第四材料構成,其中該心軸、該第一側壁間隔件、該第二側壁間隔件、與該填充結構的頂端面全部露出,且其中該第一材料、該第二材料、該第三材料、與該第四材料在化學上皆彼此不同;在該基板上提供一第一蝕刻遮罩,該第一蝕刻遮罩定義使該第一材料、該第二材料、該第三材料、與該第四材料露出的開口;及使用該第一蝕刻遮罩與一第一蝕刻化學選擇性地蝕刻一第一選定材料。
- 如申請專利範圍第1項之圖案化基板的方法,其中因該第一蝕刻化學相對於剩餘材料選擇性蝕刻該第一材料、一第二蝕刻化學相對於剩餘材料選擇性蝕刻該第二材料、一第三蝕刻化學相對於剩餘材料選擇性蝕刻該第三材料、與一第四蝕刻化學相對於剩餘材料選擇性地蝕刻該第四材料,故該第一材料、該第二材料、該第三材料、與該第四材料在化學上皆彼此不同。
- 如申請專利範圍第1項之圖案化基板的方法,其中因當使用一預定的蝕刻化學蝕刻時,相對於剩餘材料選擇性蝕刻給定的兩材料,故該第一材料、該第二材料、該第三材料、與該第四材料在化學上皆彼此不同。
- 如申請專利範圍第1項之圖案化基板的方法,其中因當使用一預定的蝕刻化學蝕刻時,相對於剩餘材料選擇性蝕刻給定的三材料,故該第一材料、該第二材料、該第三材料、與該第四材料在化學上皆彼此不同。
- 如申請專利範圍第1項之圖案化基板的方法,其中因一第一蝕刻化學同時且選擇性地相對於剩餘材料蝕刻該第一材料、該第二材料、該第三材料、與該第四材料之二者,故該第一材料、該第二材料、該第三材料、與該第四材料之二者為相同材料。
- 如申請專利範圍第1項之圖案化基板的方法,更包含執行使用相對於剩餘材料選擇性地蝕刻一或更多選定材料之一預定的蝕刻化學之蝕刻製程。
- 如申請專利範圍第1項之圖案化基板的方法,其中該底層由一第五材料構成,該第五材料在化學上不同於該第一材料、該第二材料、該第三材料、與該第四材料。
- 如申請專利範圍第1項之圖案化基板的方法,更包含:使用該第一蝕刻遮罩與一第二蝕刻化學選擇性地蝕刻一第二選定材料。
- 如申請專利範圍第1項之圖案化基板的方法,其中該第一側壁間隔件之至少一部份在形成該第二側壁間隔件之前定義彼此之間的開放空間。
- 如申請專利範圍第1項之圖案化基板的方法,其中該心軸之一間距小於一給定微影系統之一光學解析度。
- 如申請專利範圍第1項之圖案化基板的方法,其中該心軸之半間距間隔小於16奈米。
- 如申請專利範圍第1項之圖案化基板的方法,其中形成該第二側壁間隔件包括:在該基板上保形地沉積該第三材料;及執行一間隔件開口蝕刻,該間隔件開口蝕刻自該心軸之一頂端面與自該第一側壁間隔件之側壁上沉積之該第一材料之間的底層移除該第三材料。
- 如申請專利範圍第1項之圖案化基板的方法,其中形成填充定義於該第二側壁間隔件之暴露的側壁之間的開放空間之該填充結構包括:在該基板上沉積該第四材料之一覆蓋層;及回蝕該第四材料直到使該第四材料凹陷至該第二側壁間隔件之頂端面以下。
- 一種圖案化基板的方法,該方法包含: 提供具有定位在一底層上之心軸之一基板,其中提供具有定位在該底層上之該心軸之該基板包括該心軸由兩材料構成,該心軸之一下部由一第一材料構成,且該心軸之一上部由一第六材料構成,其中選擇該第一材料作為耐化學機械拋光之一停止材料層;在該心軸暴露的側壁上形成第一側壁間隔件,該第一側壁間隔件包含一第二材料;在該第一側壁間隔件暴露的側壁上形成第二側壁間隔件,該第二側壁間隔件包含一第三材料;及形成填充結構,其填充定義於彼此面對之該第二側壁間隔件暴露的側壁之間之開放空間,該填充結構由一第四材料構成,其中該心軸、該第一側壁間隔件、該第二側壁間隔件、與該填充結構的頂端面全部露出,且其中該第一材料、該第二材料、該第三材料、與該第四材料之至少兩者在化學上彼此不同。
- 如申請專利範圍第14項之圖案化基板的方法,更包含藉由執行一化學機械拋光製程使基板平坦化,該化學機械拋光製程使該心軸、該第一側壁間隔件、該第二側壁間隔件、與該填充結構向下平坦化至該心軸之該下部之一頂端面,使得該心軸、該第一側壁間隔件、該第二側壁間隔件、與該填充結構之頂端面全部共平面。
- 一種圖案化基板的方法,該方法包含:提供具有定位在一底層上之心軸之一基板,該心軸包含一第一材料; 在該心軸暴露的側壁上形成第一側壁間隔件,該第一側壁間隔件包含一第二材料,其中形成該第一側壁間隔件包括在該基板上保形地沉積該第二材料、及執行一間隔件開口蝕刻,該間隔件開口蝕刻自該心軸之一頂端面與自該心軸側壁上沉積之該第二材料之間的底層移除該第二材料,其中執行該間隔件開口蝕刻包含部分蝕刻至該底層中;在該第一側壁間隔件暴露的側壁上形成第二側壁間隔件,該第二側壁間隔件包含一第三材料;及形成填充結構,其填充定義於彼此面對之該第二側壁間隔件暴露的側壁之間之開放空間,該填充結構由一第四材料構成,其中該心軸、該第一側壁間隔件、該第二側壁間隔件、與該填充結構的頂端面全部露出,且其中該第一材料、該第二材料、該第三材料、與該第四材料之至少兩者在化學上彼此不同。
- 一種圖案化基板的方法,該方法包含:提供具有定位在一底層上之心軸之一基板,該心軸包含一第一材料;在該心軸之暴露的側壁上形成第一側壁間隔件,該第一側壁間隔件包含一第二材料;在該第一側壁間隔件之暴露的側壁上形成第二側壁間隔件,該第二側壁間隔件包含一第三材料;形成填充結構,其填充定義於彼此面對之該第二側壁間隔件暴露的側壁之間之開放空間,該填充結構由一第四材料構成,其中該心軸、該第一側壁 間隔件、該第二側壁間隔件、與該填充結構的頂端面全部露出,且其中該第一材料、該第二材料、該第三材料、與該第四材料之至少兩材料在化學上不同於剩餘材料;在該基板上提供一第一蝕刻遮罩,該第一蝕刻遮罩定義使該第一材料、該第二材料、該第三材料、與該第四材料露出的開口;使用該第一蝕刻遮罩與一第一蝕刻化學相對於剩餘材料選擇性地蝕刻一或更多材料。
- 如申請專利範圍第17項之圖案化基板的方法,更包含:移除該第一蝕刻遮罩;在該基板上提供一第二蝕刻遮罩,該第二蝕刻遮罩定義使該第一材料、該第二材料、該第三材料、與該第四材料露出的開口;及使用該第二蝕刻遮罩與一第二蝕刻化學相對於剩餘材料選擇性地蝕刻一或更多材料。
- 一種在半導體基板上的圖案化結構,該圖案化結構包含:一奈米製造結構,該奈米製造結構在具有四種不同材料的線之一基板上,該四種不同材料的線在該基板之至少一部分中定義A-B-C-D-C-B-A之一重複序列,露出每一線之一頂端面,該四種不同材料的線之至少兩者已使用後接定向蝕刻之心軸上的保形沉積而產生成側壁間隔件,至少一線係形成為填充結構,其中該心軸具有小於16奈米之一半間距間隔,且其中因可相對於剩餘材料選擇性地蝕刻一或更多的材料,故四種不同材料之該線在化學上彼此不同。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562232005P | 2015-09-24 | 2015-09-24 | |
| US62/232,005 | 2015-09-24 | ||
| US201562258119P | 2015-11-20 | 2015-11-20 | |
| US62/258,119 | 2015-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201721293A TW201721293A (zh) | 2017-06-16 |
| TWI620995B true TWI620995B (zh) | 2018-04-11 |
Family
ID=58386992
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105130524A TWI620995B (zh) | 2015-09-24 | 2016-09-22 | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 |
| TW105130522A TWI622861B (zh) | 2015-09-24 | 2016-09-22 | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105130522A TWI622861B (zh) | 2015-09-24 | 2016-09-22 | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9818611B2 (zh) |
| JP (2) | JP2018531506A (zh) |
| KR (2) | KR102436100B1 (zh) |
| CN (2) | CN108352304B (zh) |
| TW (2) | TWI620995B (zh) |
| WO (2) | WO2017053316A1 (zh) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| JP6715415B2 (ja) * | 2016-01-29 | 2020-07-01 | 東京エレクトロン株式会社 | メモリフィンパターンを形成するための方法及びシステム |
| US9991156B2 (en) | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
| US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
| US10002762B2 (en) * | 2016-09-09 | 2018-06-19 | International Business Machines Corporation | Multi-angled deposition and masking for custom spacer trim and selected spacer removal |
| US9911619B1 (en) * | 2016-10-12 | 2018-03-06 | Globalfoundries Inc. | Fin cut with alternating two color fin hardmask |
| US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
| US10832908B2 (en) * | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| US10388644B2 (en) | 2016-11-29 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing conductors and semiconductor device which includes conductors |
| US9881794B1 (en) | 2016-11-29 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor methods and devices |
| CN110337715B (zh) * | 2016-12-23 | 2023-08-25 | 英特尔公司 | 高级光刻和自组装装置 |
| US9934970B1 (en) * | 2017-01-11 | 2018-04-03 | International Business Machines Corporation | Self aligned pattern formation post spacer etchback in tight pitch configurations |
| US10217633B2 (en) * | 2017-03-13 | 2019-02-26 | Globalfoundries Inc. | Substantially defect-free polysilicon gate arrays |
| CN108735585B (zh) * | 2017-04-17 | 2019-06-28 | 联华电子股份有限公司 | 掩模图案的制作方法 |
| US10340141B2 (en) * | 2017-04-28 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning method for semiconductor device and structures resulting therefrom |
| US10304728B2 (en) | 2017-05-01 | 2019-05-28 | Advanced Micro Devices, Inc. | Double spacer immersion lithography triple patterning flow and method |
| US20180323061A1 (en) * | 2017-05-03 | 2018-11-08 | Tokyo Electron Limited | Self-Aligned Triple Patterning Process Utilizing Organic Spacers |
| CN109216163A (zh) * | 2017-06-29 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US10147611B1 (en) * | 2017-08-28 | 2018-12-04 | Nanya Technology Corporation | Method for preparing semiconductor structures |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| CN109545684B (zh) * | 2017-09-22 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10340364B2 (en) | 2017-11-14 | 2019-07-02 | International Business Machines Corporation | H-shaped VFET with increased current drivability |
| US10566207B2 (en) * | 2017-12-27 | 2020-02-18 | Samsung Electronics Co., Ltd. | Semiconductor manufacturing methods for patterning line patterns to have reduced length variation |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| US10395926B1 (en) * | 2018-04-17 | 2019-08-27 | Globalfoundries Inc. | Multiple patterning with mandrel cuts formed using a block mask |
| JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| US10643846B2 (en) | 2018-06-28 | 2020-05-05 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
| US10763118B2 (en) * | 2018-07-11 | 2020-09-01 | International Business Machines Corporation | Cyclic selective deposition for tight pitch patterning |
| US10910381B2 (en) * | 2018-08-01 | 2021-02-02 | Applied Materials, Inc. | Multicolor approach to DRAM STI active cut patterning |
| CN110911272B (zh) * | 2018-09-17 | 2024-05-03 | 长鑫存储技术有限公司 | 在半导体器件中形成微图案的方法 |
| US11164772B2 (en) | 2018-10-30 | 2021-11-02 | International Business Machines Corporation | Spacer-defined process for lithography-etch double patterning for interconnects |
| EP3660890B1 (en) | 2018-11-27 | 2021-08-11 | IMEC vzw | A method for forming an interconnection structure |
| CN111370309B (zh) * | 2018-12-26 | 2023-12-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111640655B (zh) * | 2019-03-01 | 2023-04-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US10943816B2 (en) | 2019-04-03 | 2021-03-09 | International Business Machines Corporation | Mask removal for tight-pitched nanostructures |
| US11315787B2 (en) * | 2019-04-17 | 2022-04-26 | Applied Materials, Inc. | Multiple spacer patterning schemes |
| CN111952165B (zh) * | 2019-05-17 | 2025-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| KR102837863B1 (ko) | 2019-06-04 | 2025-07-23 | 램 리써치 코포레이션 | 패터닝시 반응성 이온 에칭을 위한 중합 보호 라이너 |
| JP2022544104A (ja) | 2019-08-06 | 2022-10-17 | ラム リサーチ コーポレーション | シリコン含有膜の熱原子層堆積 |
| CN115428124A (zh) | 2020-02-21 | 2022-12-02 | 朗姆研究公司 | 芯部去除 |
| CN112017970B (zh) * | 2020-07-24 | 2022-09-20 | 中国科学院微电子研究所 | 自对准金属层的制造方法、半导体器件及电子设备 |
| US12412742B2 (en) | 2020-07-28 | 2025-09-09 | Lam Research Corporation | Impurity reduction in silicon-containing films |
| CN114334801A (zh) * | 2020-09-30 | 2022-04-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US11990409B2 (en) | 2021-04-19 | 2024-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device with fine metal lines for BEOL structure and method of manufacturing the same |
| JP2024524553A (ja) | 2021-07-09 | 2024-07-05 | ラム リサーチ コーポレーション | ケイ素含有膜のプラズマ強化原子層堆積 |
| US12451354B2 (en) | 2022-09-09 | 2025-10-21 | Tokyo Electron Limited | Double patterning method of patterning a substrate |
| CN118039463B (zh) * | 2024-01-19 | 2024-10-29 | 深圳市鹏芯微集成电路制造有限公司 | 掩膜的制造方法和半导体器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070099431A1 (en) * | 2005-11-01 | 2007-05-03 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
| US20090258492A1 (en) * | 2005-06-02 | 2009-10-15 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223083A (en) * | 1992-01-23 | 1993-06-29 | Micron Technology, Inc. | Process for etching a semiconductor device using an improved protective etching mask |
| JP2827882B2 (ja) * | 1994-02-24 | 1998-11-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6632741B1 (en) * | 2000-07-19 | 2003-10-14 | International Business Machines Corporation | Self-trimming method on looped patterns |
| US7190007B2 (en) * | 2004-08-05 | 2007-03-13 | International Business Machines Corporation | Isolated fully depleted silicon-on-insulator regions by selective etch |
| KR100718782B1 (ko) * | 2005-11-11 | 2007-05-16 | 매그나칩 반도체 유한회사 | 이미지 센서 제조방법 |
| KR101348280B1 (ko) | 2007-07-06 | 2014-01-10 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
| US8852851B2 (en) * | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US7611980B2 (en) * | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US7666578B2 (en) * | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
| KR20080034234A (ko) * | 2006-10-16 | 2008-04-21 | 삼성전자주식회사 | 반도체 장치의 미세 패턴 형성 방법 |
| US8907456B2 (en) * | 2007-03-21 | 2014-12-09 | Olambda, Inc. | Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography |
| US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7994495B2 (en) * | 2008-01-16 | 2011-08-09 | Xerox Corporation | Organic thin film transistors |
| JP2010080625A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | マスクパターンの形成方法および半導体装置の製造方法 |
| JP4825891B2 (ja) * | 2009-03-31 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法およびテンプレート |
| KR101732936B1 (ko) * | 2011-02-14 | 2017-05-08 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| CN102693898B (zh) * | 2011-03-21 | 2016-02-24 | 华邦电子股份有限公司 | 缩小间距的方法 |
| JP2013161987A (ja) * | 2012-02-06 | 2013-08-19 | Toshiba Corp | パターン形成方法 |
| US9034197B2 (en) * | 2012-09-13 | 2015-05-19 | HGST Netherlands B.V. | Method for separately processing regions on a patterned medium |
| US9153477B2 (en) * | 2012-09-28 | 2015-10-06 | Intel Corporation | Directed self assembly of block copolymers to form vias aligned with interconnects |
| CN103715068A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体精细图案的形成方法 |
| US8871651B1 (en) * | 2013-07-12 | 2014-10-28 | Globalfoundries Inc. | Mask formation processing |
| US9041217B1 (en) * | 2013-12-18 | 2015-05-26 | Intel Corporation | Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects |
| US9209077B2 (en) * | 2013-12-20 | 2015-12-08 | Intel Corporation | Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects |
| KR102176758B1 (ko) * | 2014-02-10 | 2020-11-10 | 에스케이하이닉스 주식회사 | 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법 |
| US9240329B2 (en) * | 2014-02-23 | 2016-01-19 | Tokyo Electron Limited | Method for multiplying pattern density by crossing multiple patterned layers |
| CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
-
2016
- 2016-09-20 US US15/270,717 patent/US9818611B2/en active Active
- 2016-09-20 WO PCT/US2016/052694 patent/WO2017053316A1/en not_active Ceased
- 2016-09-20 KR KR1020187010710A patent/KR102436100B1/ko active Active
- 2016-09-20 US US15/270,841 patent/US10020196B2/en active Active
- 2016-09-20 KR KR1020187011023A patent/KR102705674B1/ko active Active
- 2016-09-20 CN CN201680067753.1A patent/CN108352304B/zh active Active
- 2016-09-20 CN CN201680067813.XA patent/CN108292591A/zh active Pending
- 2016-09-20 JP JP2018515554A patent/JP2018531506A/ja active Pending
- 2016-09-20 JP JP2018515551A patent/JP6726834B2/ja active Active
- 2016-09-20 WO PCT/US2016/052668 patent/WO2017053296A1/en not_active Ceased
- 2016-09-22 TW TW105130524A patent/TWI620995B/zh active
- 2016-09-22 TW TW105130522A patent/TWI622861B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090258492A1 (en) * | 2005-06-02 | 2009-10-15 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US20070099431A1 (en) * | 2005-11-01 | 2007-05-03 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9818611B2 (en) | 2017-11-14 |
| TWI622861B (zh) | 2018-05-01 |
| TW201721292A (zh) | 2017-06-16 |
| US20170092506A1 (en) | 2017-03-30 |
| CN108352304A (zh) | 2018-07-31 |
| CN108352304B (zh) | 2022-03-08 |
| US20170092496A1 (en) | 2017-03-30 |
| TW201721293A (zh) | 2017-06-16 |
| JP6726834B2 (ja) | 2020-07-22 |
| JP2018531506A (ja) | 2018-10-25 |
| WO2017053316A1 (en) | 2017-03-30 |
| KR20180045892A (ko) | 2018-05-04 |
| CN108292591A (zh) | 2018-07-17 |
| KR102436100B1 (ko) | 2022-08-24 |
| KR20180049101A (ko) | 2018-05-10 |
| JP2018530156A (ja) | 2018-10-11 |
| US10020196B2 (en) | 2018-07-10 |
| WO2017053296A1 (en) | 2017-03-30 |
| KR102705674B1 (ko) | 2024-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI620995B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
| US9437447B2 (en) | Method for patterning a substrate for planarization | |
| US10460938B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| US10366890B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| JP2018531506A6 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
| TWI721231B (zh) | 次解析度基板圖案化方法 |