[go: up one dir, main page]

TWI721231B - 次解析度基板圖案化方法 - Google Patents

次解析度基板圖案化方法 Download PDF

Info

Publication number
TWI721231B
TWI721231B TW106139643A TW106139643A TWI721231B TW I721231 B TWI721231 B TW I721231B TW 106139643 A TW106139643 A TW 106139643A TW 106139643 A TW106139643 A TW 106139643A TW I721231 B TWI721231 B TW I721231B
Authority
TW
Taiwan
Prior art keywords
line layer
substrate
patterning
etching mask
layer
Prior art date
Application number
TW106139643A
Other languages
English (en)
Other versions
TW201830473A (zh
Inventor
安東 J 德維利耶
尼哈爾 莫漢蒂
傑佛瑞 史密斯
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201830473A publication Critical patent/TW201830473A/zh
Application granted granted Critical
Publication of TWI721231B publication Critical patent/TWI721231B/zh

Links

Images

Classifications

    • H10P50/267
    • H10P50/00
    • H10P76/2041
    • H10P76/4085
    • H10P90/126
    • H10W20/089
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

此處揭露的技術提供基板圖案化的方法,其造成非均勻節距(混合節距)的線。此處技術亦可藉由選擇性取代多線層中的材料的線來達成先進的圖案化選項。多線層形成具有三個不同材料的交替線。在不移除其他露出的線的情況下,使用一或更多蝕刻遮罩以選擇性移除至少一露出的線。經移除的材料係以填充材料取代。使用蝕刻遮罩以及差異化不同線的材料的蝕刻抗性來執行選擇性移除。經移除的材料係以填充材料取代。使用蝕刻遮罩以及差異化不同線的材料的蝕刻抗性來執行選擇性移除。

Description

次解析度基板圖案化方法
本揭露內容關於基板處理,且尤其關於包括圖案化半導體晶圓之圖案化基板的技術。
[相關申請案的交互參照] 本申請案主張2016年11月16日申請、標題為「Method of Patterning for Back End of Line Trench」之美國臨時專利申請案第62/422,840號的權利,其全部內容於此藉由參照納入本案揭示內容。
光微影成像製程中縮小線寬的方法在歷史上涉及使用較大NA的光學元件(數值孔徑)、較短的曝光波長、或不同於空氣之界面介質(例如,水浸式)。因習知光微影成像製程之解析度已接近理論極限,故製造商開始轉向雙重圖案化(DP)方法以克服光學限制。
在材料處理方法(例如光微影成像)中,產生圖案化層包含將輻射敏感材料(如光阻)的薄層施加至基板的上表面。將輻射敏感材料轉變成起伏圖案,該起伏圖案可用作為蝕刻遮罩以將圖案移轉至基板上的底層中。輻射敏感材料的圖案化通常涉及使用例如光微影成像系統,使光化輻射透過倍縮光罩(及相關光學元件) 照射至輻射敏感材料上。 可在此曝光之後,使用顯影溶劑移除輻射敏感材料之照射區(如在正型光阻的情形下)或未照射區域(如在負型光阻的情形下)。此遮罩層可包含多個子層。
用以將輻射或光的圖案照射至基板上之習知光微影成像技術具有各種挑戰,其限制受曝特徵部的尺寸並限制曝光特徵部之間的節距或間隔。減輕曝光限制之一習知技術為:使用雙重圖案化方法以容許在與目前使用習知光微影成像技術所可達成者相比以更小節距圖案化更小的特徵部。
半導體技術不斷地發展至更小的特徵部尺寸或節點(包括14奈米、7奈米、5奈米及以下的特徵部尺寸)。在特徵部(各種元件自該等特徵部加以製作)尺寸上之持續減小,於用以形成特徵部之技術上提出不斷增加的需求。「節距」的概念可用以描述這些特徵部的尺寸。節距為兩相鄰重複特徵部中之兩相同點之間的距離。因此,半節距為相鄰特徵部之相同特徵部之間一半的距離。
節距縮小技術(通常有些錯誤但經常地)被稱為「節距倍增」,例如「雙重節距」等。節距縮小技術可使光微影成像技術的能力擴展超過特徵部尺寸限制(光學解析度限制)。亦即,習知節距倍增(更準確地,節距減小或節距密度倍增)若干係數倍,涉及使目標節距縮小特定係數倍。通常認為使用193nm浸潤式微影之雙重圖案化技術為圖案化22nm以下節點之最具前景的技術之一。值得注意的是,自對準間隔件雙重圖案化(SADP)已建立為節距密度加倍製程,且已適用於NAND快閃記憶體裝置之大量製造。再者,可獲得超細解析度以重複SADP步驟兩次作成節距四倍化。
雖有存在數種圖案化技術以增加圖案密度或節距密度,然習知圖案化技術遭遇受蝕特徵部之不佳的解析度或粗糙表面之困擾。因此,習知技術對於非常小的尺寸(20 nm及以下)無法提供所欲之均勻性與保真度的水準。可靠的微影技術可產生具有約80nm 節距的特徵部。然而,習知與新興的設計規格期望製造具有低於約20nm或10nm之臨界尺寸的特徵部。再者,在使用節距密度加倍與四倍化技術的情形下可產生次解析度的線,但在這些線之間進行裁切或連接是具挑戰性的,特別當這樣的裁切所需之節距與尺寸遠低於習知光微影成像系統的能力。
此處揭露的技術提供基板圖案化的方法,其造成非均一節距(混合節距)的複數線。此處技術亦可藉由選擇性取代多線層中的材料的線來達成先進的圖案化選項。
一實施例包括圖案化基板的方法。多線層係形成在基板的下方層上。多線層包括具有第一材料、第二材料與第三材料的交替線的圖案之區域。各線具有水平厚度、垂直高度並水平地延伸橫跨下方層。交替線的圖案的各線從多線層的頂表面垂直延伸至多線層的底表面。第一蝕刻遮罩係在多線層上形成,露出交替線的圖案的一部分。移除藉由第一蝕刻遮罩所露出之多線層的第一材料的部分。第一材料的經移除部分係使用填充材料取代,該填充材料從多線層的頂表面垂直延伸至多線層的底表面。移除第一蝕刻遮罩造成多線層具有四個不同的材料。可重複此製程以取代多線層中的相同或不同線的其他部分。
當然,如此處所述之不同步驟的討論次序已為清楚之目的呈現。一般而言,這些步驟可依任何合適的次序執行。此外,雖然此處不同特徵、技術、構造等等之各者可在本揭露內容的不同地方討論,然而欲使各概念可彼此獨立或相互組合地執行。因此,本發明可以許多不同方式實施與查看。
應注意,本發明內容章節並無指定本揭露內容或所請發明之每一實施例及/或漸增的新穎實施態樣。相反地,本發明內容章節僅提供不同實施例及相應之勝過習知技術之新穎性重點的初步討論。對於本發明與實施例的附加細節及/或可行觀點,讀者可參見以下進一步討論之本揭露內容的實施方式章節與對應圖式。
此處揭露的技術提供用於基板圖案化之方法,該方法造成非均一節距的複數線,有時稱為混合節距。此處的技術亦可藉由選擇性地取代多線層中之材料的線來達成先進的圖案化選項。多線層形成具有三個不同材料的交替線。在不移除其他露出的線的情況下,使用一或更多蝕刻遮罩以選擇性移除至少一露出的線。經移除的材料係以填充材料取代。使用蝕刻遮罩以及差異化不同材料的線的蝕刻抗性來執行選擇性移除。
一實施例包括圖案化基板的方法。該方法包括在基板的下方層上(上方)形成多線層。圖1A與1B說明基板105上的範例多線層150。多線層可形成在下方層107的正上方,或形成在任何中間層或界面膜或平坦化層上,例如在抗反射塗覆(ARC)層上。多線層包括具有第一材料、第二材料及第三材料之交替線的圖案的區域。各線皆具有水平厚度、垂直高度,並水平地延伸橫跨下方層。交替線的圖案的各線從多線層的頂表面垂直延伸至多線層150的底表面。換而言之,線在橫跨基板的工作表面的水平方向交替,且對於此等線的完全蝕刻移除為可從頂表面到達底表面。
在一些實施例中,該等交替線可實質上覆蓋基板的整個表面,但在其他替代實施例中僅特定區域具有交替線的圖案。應注意,該等交替線可包括直線、曲線、賽道形路徑線(race track path line)等等。交替線之另一範例為具有每一環為曲線之一組同心圓。換而言之,因為與材料的垂直堆疊對比,材料線水平地交替橫跨基板表面,所以特定材料的各線可受到非等向性蝕刻(移除)至多線層的底表面,從而露出下方層。三個材料中的至少兩個材料,彼此間對一或更多特定蝕刻劑具有不同的蝕刻抗性,而在化學上彼此不同。
具有彼此不同之蝕刻抗性(如本文所用)意味存在至少一蝕刻劑(或蝕刻劑組合),其對一給定材料以比其它(複數)材料更大的速率蝕刻。應注意,可存在以相同速率蝕刻二或更多給定材料之特定蝕刻劑,但存在對一所含材料相對其它(複數)材料更快地蝕刻之至少一蝕刻劑。相對於另一材料而蝕刻一材料可包括在不實質蝕刻其他材料的情形下蝕刻一材料,或在比其他材料實質更大速率下(如具有3:1、4:1、10:1等之蝕刻速率比)蝕刻一材料。對於具有不同蝕刻抗性之兩個材料而言,此通常代表該兩個材料在化學上彼此不同(例如包括特定原子元素或原子元素的排列)。除了其中之一者包括摻雜劑之外大致相同之兩個材料仍可具有不同的蝕刻抗性。再者,具有相同原子元素但為不同分子或晶體結構之材料亦可提供蝕刻抗性差異。
圖1A與1B說明形成特定多線層之範例結果。第一材料、第二材料與第三材料可對應至線「A」、「B」與「C」。應注意,括號151顯示交替線之特定圖案段。此圖案遵循A-B-C-B的序列,隨後重複該序列。因此,此圖案可以A-B-C-B-A-B-C-B-A-B-C-B-A諸如此類的順序繼續。在其他實施例中,使用A-B-A-B的交替圖案,且隨後此兩個材料之一者係使用第三材料選擇性地取代。應注意,在此特定的多線層中,材料A可藉由在材料A之兩側上具有材料B的線隔離,避免與材料C接觸。在其他實施例中,可變化給定材料的半節距,使得材料C可不存在於一些區域中、或在其他區域中較大。多線層150可藉由最先形成心軸來形成,該等心軸可為材料A。側壁間隔件係使用該等心軸來形成而為材料B。可藉由材料B的保形沉積,隨後進行間隔件回蝕至僅在心軸的側壁上留下沉積物,將側壁間隔件加以形成。材料C或第三材料可作為旋塗材料或上覆(over-coated)材料而沉積,隨後藉由回蝕、酸擴散與顯影(development)使之凹陷至心軸的頂表面,或以其他方式使之平坦化以移除過量材料。
應注意,可使用許多不同材料。藉由非限制性範例的方法,下方層107可為矽氮化物。此可為記憶層、目標層或例如幫助轉移至另一下方層(例如金屬硬遮罩)之暫時層。心軸A可為矽材料,例如非晶形矽。間隔件B可為矽氧化物。材料C可為金屬氧化物,例如鈦氧化物(TiOx)。如習知已知,可使用不同的其他材料組合,其提供差異化的多個蝕刻抗性以能夠選擇性地蝕刻一或更多材料而不蝕刻其餘的材料。
現參照圖2A與圖2B,例如蝕刻遮罩141之第一蝕刻遮罩形成在多線層上。此第一蝕刻遮罩露出一部分的交替線的圖案。為求簡潔,蝕刻遮罩141顯示於多線層150的正上方。應注意,然而,可為了光微影成像圖案化而使用例如有機平坦化層、抗反射塗覆層之額外的層,而後蝕刻遮罩141可由光阻構成。由第一蝕刻遮罩所露出之多線層的第一材料的部分係接著移除。如此移除可通過非等向性蝕刻來執行。圖2A與2B顯示具有蝕刻遮罩141且已經移除材料A的基板105,亦即,材料A的露出部分(無遮罩部分)已經移除。
第一材料的移除部分接著使用填充材料取代,該填充材料從多線層的頂表面垂直延伸到多線層的底表面。如此移除與取代可具有二或更多製程步驟。在一些實施例中,可執行選擇性的沉積,其選擇性地沉積在下方層107的露出部分上而不沉積在多線層的其他材料上。在其他實施例中,材料161例如藉由旋塗沉積來沉積在基板105上。如此旋塗沉積一般造成材料的上覆層或覆蓋層。圖3A與3B顯示材料161填充第一材料遭到移除的部分,但亦覆蓋蝕刻遮罩141。
隨後移除第一蝕刻遮罩,造成多線層具有四個不同的材料。範例結果係說明於圖4A與圖4B中。如此移除可藉由回蝕或化學機械拋光或其他平坦化技術來執行。應注意,多線層150現在可具有四個不同材料。應注意,填充材料可為與多線層中的其他線不同之材料,或可為與其他線中的一者相同之材料,例如與線B相同之材料。材料的選擇可基於特定圖案化流程的設計目標。
現參照圖5A與圖5B,例如蝕刻遮罩142之第二蝕刻遮罩係形成在多線層150上,露出交替線的圖案的第二部分。第二蝕刻遮罩所露出之多線層的第三材料的部分係接著移除。圖5A與圖5B顯示一部分的材料C已經移除。遮罩形成與材料移除可如先前所述般執行。
第三材料的移除部分接著使用填充材料取代,該填充材料從多線層的頂表面垂直延伸到多線層的底表面。如此移除與取代可如先前所述般執行。例如,材料162可加以上覆在基板105上,並接著進行平坦化,或以其他方式使之凹陷至多線層150的頂表面。圖6A與6B顯示材料162,其填充第三材料經移除的部分但亦覆蓋蝕刻遮罩142。
隨後移除第二蝕刻遮罩,造成多線層具有四或更多個不同的材料。範例結果係說明於圖7A與圖7B。如此移除可藉由回蝕或化學機械拋光或其他平坦化技術來執行。應注意,多線層150現在可具有四個不同材料。應注意,填充材料可為與多線層中的其他線不同之材料,或可為與其他線中的一者相同之材料,例如與線B相同之材料。如果需要,材料161與材料162可為相同的。
材料的線或線的部分之位置特定的移除及取代之此製程可加以重複。據此,此處技術提供用於任何自對準塊體技術之客製化多線層。將新材料以位置特定或客製之方式注入至多線層中可提供先進的圖案化益處。均一節距的線更易於以使用習知光微影成像技術的解析度來印刷。然而,對於許多電子設計而言,混合節距或不均一節距是期望的。藉由此處的技術,混合節距的圖案可藉由最先形成均一節距的交替線、隨後進行多線層的特定線或線段的位置特定移除與取代來產生。在初始多線層已經藉由將線選擇性移除及使用不同材料取代而修改之後,接著該多線層本身可用作用於轉移至下方層中的蝕刻遮罩,或者可在該經修改的多線層上/上方形成額外的蝕刻遮罩以蝕刻該經修改的多線層之選定區域。
圖8A與8B顯示在移除第一材料與第三材料的線之後經修改的多線層。之後餘留在基板上的是第二材料的線以及取代材料。多線層的餘留材料可接著用以轉移至下方層107中,如在圖9A與圖9B中所示。圖10A與10B顯示已經移除多線層。結果為加上額外插塞之第二材料的線的圖案。應注意,可取代整個線或線段以產生混合節距線的區域。例如,在一些區域中,可以移除所有的線A並使用材料B取代,造成材料A的餘留的線的混合節距。亦應注意,移除與取代的步驟可執行任意次數。圖11A與11B說明使用三個取代步驟以產生包含填充163之較大成塊區域之多線層。
據此,在其他實施例中,第三蝕刻遮罩可在多線層上形成,露出交替線的圖案的第三部分。移除由第三蝕刻遮罩所露出之多線層的第一材料(或第二材料或第三材料)的部分。接著可取代所移除的部分。因此,可選擇性地移除與取代蝕刻遮罩與材料的線之任何組合。此外,在形成一修改的多線層之後,可於其上形成任何數目的額外蝕刻遮罩以合併轉移至一或更多下方層中。例如,在形成一修改的多線層之後,可於其上形成一蝕刻遮罩,該蝕刻遮罩露出部分的修改的多線層。接著可選擇性移除在修改的多線層中之一或更多的材料。接著,在修改的多線層上之蝕刻遮罩及修改的多線層本身(其一或更多材料移除)一起形成合併的蝕刻遮罩。此合併的蝕刻遮罩可接著用以轉移至下方層中,例如記憶層、目標層、硬遮罩等等。
可理解到對於此處實施例有許多不同的圖案化應用,例如在前段產線(FEOL)中、在後段產線(BEOL)中、在記憶體陣列中、在邏輯電路中、在三維圖案化中等等。例如,作為半導體製造的部分,需要調整不同的起伏圖案。取決於應用,此等調整可使用(複數)支柱遮罩(pillar mask)或(複數)切口/孔遮罩(cut/hole mask)來進行。塊體遮罩通常在基板上留下相對小的孤立區、凸部(mesas)或支柱,以阻止相對小部分的起伏圖案被蝕刻轉移至一或更多下方層中。相反地,切口或孔洞遮罩通常覆蓋大部分的基板表面且在特定位置具有相對小的開口,以進行精確位置的蝕刻,以例如移除線段、或在該線中製造裁切、或製造孔或接觸開口。
伴隨使用塊體遮罩或支柱遮罩的挑戰是圖案崩塌。隨著增加的縮放操作,需要針對圖案轉移而被阻隔之圖案的部分在尺寸上變得越來越小。這對例如製造出用於窄節距後段產線溝槽圖案化(例如用於金屬化)的塊體造成挑戰性。然而此處技術使用客製化自對準塊體遮罩,使得無管理的覆蓋需求與蝕刻選擇性的挑戰加以權衡。自對準塊體遮罩(多線層)係在材料的線中選擇性修改為色調反轉圖案化技術,而非使用最初的支柱遮罩。
在塊體圖案化中的支柱遮罩的臨界尺寸(CDs)係縮減至半節距的約1.5倍。在次30 nm節距的情況下,這導致支柱的次22.5 nm CD。如此小的支柱具有崩塌或翻轉的顯著可能,其將造成元件缺陷。此處技術使用一自對準塊體製程,使用旋塗金屬氧化物(MeOx)或對其他圖案化材料具有不同蝕刻抗性之另一材料。給定的支柱遮罩係因此使用孔洞遮罩取代,該孔洞遮罩在結構上較佳且本質上提供較高的翻轉與印刷適性餘裕。此外,與用於支柱遮罩收縮的修整技術相比,CD控制很容易藉由孔洞遮罩的蝕刻收縮來控制。據此,此處技術可使用兩個旋塗材料,該兩個旋塗材料分別用於第四顏色材料及色調反轉(tone reversal)材料。一範例的色調反轉材料為旋塗玻璃(SOG)。
在先前描述中,已提出特定細節,像是處理系統的特定幾何結構與在其中所用的各種元件與製程的描述。然而,應理解本文技術可在偏離這些特定細節的其他實施例中實現,且這樣的細節係為說明而非限制的目的。在此揭露的實施例已參照附圖描述。類似地,為解釋之目的,提出特定數字、材料、及構造以提供徹底了解。然而,實施例可在缺少這樣的特定細節下實現。具有實質相同功能結構的元件以相同的參考符號表示,並因此省略任何冗餘的描述。
各種操作將以最有助於理解本發明的方式,依序描述為複數分立操作。描述的次序不應被理解成暗示這些操作必定為次序相依。尤其,這些操作不需以呈現之次序執行。所述之操作可依不同於所述實施例中的次序而執行。於其他的實施例中,可執行各種附加操作及/或省略所描述的操作。
如同在此所用之「基板」或「目標基板」通常指依據本發明正進行製程之物件。基板可包括元件(尤其是半導體或其他電子元件)之任何材料的部分或結構,並且可例如為基礎基板結構(像是半導體晶圓)、倍縮光罩、或基礎基板結構上或覆蓋其該基礎基板結構之疊層(例如薄膜)。因此,基板不受限於任何特定的基礎結構、底層或覆蓋層、圖案化或未圖案化,而是設想到包括任何這樣的疊層或基礎結構、及疊層及/或基礎結構之任何組合。描述可參照特定的基板樣式,但這僅為說明性目的。
熟習本領域之技術者應理解可對以上說明的技術操作做出許多變化,而仍達到本發明之相同目的。欲使這樣的變化由本揭露內容的範疇所覆蓋。因此,不欲使本發明實施例的先前描述係限制性的。相反,對本發明實施例的任何限制將在以下申請專利範圍中呈現。
105‧‧‧基板107‧‧‧下方層141‧‧‧蝕刻遮罩142‧‧‧蝕刻遮罩150‧‧‧多線層151‧‧‧括號161‧‧‧材料162‧‧‧材料163‧‧‧填充
參考結合附圖所考慮的以下詳細描述,本發明各種實施例及許多其伴隨的優點之更完整的瞭解將顯而易見。附圖未必按比例繪製,而將重點放在說明特徵、原理、與概念。
圖1A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖1B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖2A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖2B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖3A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖3B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖4A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖4B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖5A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖5B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖6A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖6B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖7A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖7B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖8A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖8B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖9A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖9B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖10A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖10B為根據此處揭露的實施例之範例基板片段的俯視圖。
圖11A為根據此處揭露的實施例之範例基板片段的橫剖面側圖,而圖11B為根據此處揭露的實施例之範例基板片段的俯視圖。
150‧‧‧多線層
161‧‧‧材料
162‧‧‧材料

Claims (17)

  1. 一種圖案化一基板的方法,該方法包含: 在一基板的一下方層上形成一多線層,該多線層包括一區域,該區域具有一第一材料、一第二材料及一第三材料的交替線的一圖案,其中各線具有一水平厚度、一垂直高度並水平地延伸橫跨該下方層,其中交替線的該圖案的各線從該多線層的一頂表面垂直延伸至該多線層的一底表面; 在該多線層上形成一第一蝕刻遮罩,其露出交替線的該圖案的一部分; 移除由該第一蝕刻遮罩所露出之該多線層的該第一材料的部分; 使用一填充材料取代該第一材料的經移除部分,該填充材料係從該多線層的該頂表面垂直延伸至該多線層的該底表面;及 移除該第一蝕刻遮罩,造成該多線層具有四個不同的材料。
  2. 如申請專利範圍第1項之圖案化一基板的方法,其中移除由該第一蝕刻遮罩所露出之該多線層的該第一材料的步驟包括執行一第一蝕刻製程,該第一蝕刻製程蝕刻露出之該多線層的該第一材料,同時該多線層的該第二材料與該第三材料的露出部分保留在該基板上。
  3. 如申請專利範圍第1項之圖案化一基板的方法,其中使用該填充材料取代該第一材料的經移除部分的步驟包括: 在該基板上沉積該填充材料,造成該填充材料最初覆蓋該第一蝕刻遮罩與該多線層;及 平坦化該基板,造成該第一蝕刻遮罩受到移除以及在該多線層的該頂表面上方的該填充材料受到移除。
  4. 如申請專利範圍第1項之圖案化一基板的方法,該方法更包含: 在該多線層上形成一第二蝕刻遮罩,其露出交替線的該圖案的一第二部分; 移除由該第二蝕刻遮罩所露出之該多線層的該第三材料的部分;及 使用該填充材料取代該第三材料的經移除部分,該填充材料係從該多線層的該頂表面垂直延伸至該多線層的該底表面。
  5. 如申請專利範圍第4項之圖案化一基板的方法,該方法更包含: 在該多線層上形成一第三蝕刻遮罩,其露出交替線的該圖案的一第三部分; 移除由該第三蝕刻遮罩所露出之該多線層的該第一材料的部分;及 使用該填充材料取代該第一材料的經移除部分,該填充材料係從該多線層的該頂表面垂直延伸至該多線層的該底表面。
  6. 如申請專利範圍第4項之圖案化一基板的方法,該方法更包含: 在該多線層上形成一第三蝕刻遮罩,其露出交替線的該圖案的一第三部分; 移除由該第三蝕刻遮罩所露出之該多線層的該第二材料的部分;及 使用該填充材料取代該第二材料的經移除部分,該填充材料係從該多線層的該頂表面垂直延伸至該多線層的該底表面。
  7. 如申請專利範圍第1項之圖案化一基板的方法,其中該第一材料、該第二材料及該第三材料對一特定蝕刻劑具有不同蝕刻抗性而在化學上不同於彼此。
  8. 如申請專利範圍第1項之圖案化一基板的方法,該方法更包含: 移除由該第一蝕刻遮罩所露出之該多線層的該第三材料的部分; 使用該填充材料取代該第三材料的經移除部分,該填充材料係從該多線層的該頂表面垂直延伸至該多線層的該底表面。
  9. 如申請專利範圍第1項之圖案化一基板的方法,其中該第一材料、該第二材料及該第三材料的交替線的該圖案形成A-B-C-B-A-B-C-B的一重複序列,其中材料A及材料B及材料C相對於彼此對於一特定蝕刻劑具有不同的蝕刻抗性。
  10. 如申請專利範圍第9項之圖案化一基板的方法,其中該第二材料係作為側壁間隔件而形成。
  11. 如申請專利範圍第1項之圖案化一基板的方法,該方法更包含: 從該多線層移除該第一材料;及 轉移由該多線層的餘留材料所定義之一圖案至該下方層中。
  12. 如申請專利範圍第11項之圖案化一基板的方法,該方法更包含: 在該多線層上形成一第四蝕刻遮罩;及 在蝕刻至該下方層中時,使用該第四蝕刻遮罩及該多線層的餘留材料作為一合併的蝕刻遮罩。
  13. 如申請專利範圍第1項之圖案化一基板的方法,該方法更包含: 從該多線層移除該第一材料; 從該多線層移除該第三材料;及 轉移由該多線層的餘留材料所定義之一圖案至該下方層中。
  14. 如申請專利範圍第13項之圖案化一基板的方法,該方法更包含: 在該多線層上形成一第四蝕刻遮罩;及 在蝕刻至該下方層中時,使用該第四蝕刻遮罩及該多線層的餘留材料作為一合併的蝕刻遮罩。
  15. 如申請專利範圍第1項之圖案化一基板的方法,其中在該多線層中之材料的一給定線的一節距係低於40奈米。
  16. 如申請專利範圍第1項之圖案化一基板的方法,其中在該多線層中之材料的一給定線的一半節距係低於16奈米。
  17. 如申請專利範圍第1項之圖案化一基板的方法,其中該多線層造成一起伏圖案,該起伏圖案定義具有非均一節距之複數線。
TW106139643A 2016-11-16 2017-11-16 次解析度基板圖案化方法 TWI721231B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662422840P 2016-11-16 2016-11-16
US62/422,840 2016-11-16

Publications (2)

Publication Number Publication Date
TW201830473A TW201830473A (zh) 2018-08-16
TWI721231B true TWI721231B (zh) 2021-03-11

Family

ID=62108285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139643A TWI721231B (zh) 2016-11-16 2017-11-16 次解析度基板圖案化方法

Country Status (6)

Country Link
US (1) US10083842B2 (zh)
JP (1) JP6805414B2 (zh)
KR (1) KR102230086B1 (zh)
CN (1) CN109983564B (zh)
TW (1) TWI721231B (zh)
WO (1) WO2018094073A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
CN110337715B (zh) 2016-12-23 2023-08-25 英特尔公司 高级光刻和自组装装置
US10867854B2 (en) 2019-01-08 2020-12-15 Tokyo Electron Limited Double plug method for tone inversion patterning
US20240038547A1 (en) * 2022-07-26 2024-02-01 International Business Machines Corporation Method and structure to form connector tabs in subtractive patterning
US12451354B2 (en) 2022-09-09 2025-10-21 Tokyo Electron Limited Double patterning method of patterning a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172237A1 (en) * 2013-06-27 2016-06-16 Robert L. Bristol Non-lithographically patterned directed self assembly alignment promotion layers
US20160203993A1 (en) * 2006-07-10 2016-07-14 Micron Technology, Inc. Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same
US20160254161A1 (en) * 2015-02-27 2016-09-01 Imec Vzw Method for Patterning an Underlying Layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
US6635546B1 (en) 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
KR100512173B1 (ko) * 2003-02-24 2005-09-02 삼성전자주식회사 반도체 기판의 형성 방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7960797B2 (en) * 2006-08-29 2011-06-14 Micron Technology, Inc. Semiconductor devices including fine pitch arrays with staggered contacts
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8404600B2 (en) * 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
EP2287667B1 (en) * 2009-06-26 2013-03-27 Rohm and Haas Electronic Materials, L.L.C. Self-aligned spacer multiple patterning methods
KR101654048B1 (ko) * 2009-09-02 2016-09-05 삼성전자주식회사 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
US8232210B2 (en) * 2009-09-18 2012-07-31 International Business Machines Corporation Double patterning process for integrated circuit device manufacturing
NL2006655A (en) * 2010-06-28 2011-12-29 Asml Netherlands Bv Multiple patterning lithography using spacer and self-aligned assist patterns.
JP6140616B2 (ja) * 2011-03-02 2017-05-31 日本テキサス・インスツルメンツ株式会社 ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
US9209019B2 (en) * 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
US8860184B2 (en) * 2011-12-29 2014-10-14 Intel Corporation Spacer assisted pitch division lithography
US20150035064A1 (en) * 2013-08-01 2015-02-05 International Business Machines Corporation Inverse side-wall image transfer
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9287131B2 (en) * 2014-02-21 2016-03-15 Globalfoundries Inc. Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
US9240329B2 (en) 2014-02-23 2016-01-19 Tokyo Electron Limited Method for multiplying pattern density by crossing multiple patterned layers
US9548201B2 (en) 2014-06-20 2017-01-17 Applied Materials, Inc. Self-aligned multiple spacer patterning schemes for advanced nanometer technology
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
US9287135B1 (en) * 2015-05-26 2016-03-15 International Business Machines Corporation Sidewall image transfer process for fin patterning
US11557479B2 (en) * 2020-03-19 2023-01-17 Tokyo Electron Limited Methods for EUV inverse patterning in processing of microelectronic workpieces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160203993A1 (en) * 2006-07-10 2016-07-14 Micron Technology, Inc. Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same
US20160172237A1 (en) * 2013-06-27 2016-06-16 Robert L. Bristol Non-lithographically patterned directed self assembly alignment promotion layers
US20160254161A1 (en) * 2015-02-27 2016-09-01 Imec Vzw Method for Patterning an Underlying Layer

Also Published As

Publication number Publication date
KR20190073585A (ko) 2019-06-26
TW201830473A (zh) 2018-08-16
CN109983564A (zh) 2019-07-05
JP2019537266A (ja) 2019-12-19
WO2018094073A2 (en) 2018-05-24
WO2018094073A3 (en) 2018-07-26
JP6805414B2 (ja) 2020-12-23
CN109983564B (zh) 2023-05-02
KR102230086B1 (ko) 2021-03-18
US20180138051A1 (en) 2018-05-17
US10083842B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
TWI625764B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
JP2018531506A6 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
TWI721231B (zh) 次解析度基板圖案化方法
TWI545618B (zh) 用於平坦化之基板圖案化方法