[go: up one dir, main page]

TWI620245B - Etching method and recording medium - Google Patents

Etching method and recording medium Download PDF

Info

Publication number
TWI620245B
TWI620245B TW103121542A TW103121542A TWI620245B TW I620245 B TWI620245 B TW I620245B TW 103121542 A TW103121542 A TW 103121542A TW 103121542 A TW103121542 A TW 103121542A TW I620245 B TWI620245 B TW I620245B
Authority
TW
Taiwan
Prior art keywords
oxide film
gas
mixed gas
wafer
processing
Prior art date
Application number
TW103121542A
Other languages
English (en)
Other versions
TW201517161A (zh
Inventor
戶澤茂樹
荻原智明
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201517161A publication Critical patent/TW201517161A/zh
Application granted granted Critical
Publication of TWI620245B publication Critical patent/TWI620245B/zh

Links

Classifications

    • H10P50/283
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

蝕刻方法係對矽氧化膜之表面供給混合氣體,並使上述矽氧化膜變質而生成反應生成物之變質工程,和加熱上述反應生成物而予以除去的加熱工程。上述變質工程具有對上述矽氧化膜之表面供給含有包含鹵元素之氣體和鹼性氣體之混合氣體的第1變質工程,和停止供給上述鹼性氣體,並對上述矽氧化膜之表面供給含有包含鹵元素之氣體的混合氣體之第2變質工程。

Description

蝕刻方法及記錄媒體
本發明係關於蝕刻方法及記錄媒體。本申請係根據在2013年6月25日於日本所申請之日本特願2013-132530號而主張優先權,並於此援用其內容。
在半導體裝置之製造過程中,所知的有不使用電漿對存在於半導體晶圓(以下,稱為「晶圓」)之表面的矽氧化膜進行乾蝕刻的方法。如此之乾蝕刻方法係由將收納有晶圓之腔室內成為接近於真空狀態之低壓狀態,一面將晶圓調溫至特定溫度,一面對腔室內供給包含氟化氫氣體(HF)和氨氣(NH3)之混合氣體,使矽氧化膜變質而生成反應生成物之變質工程,和對該反應生成物進行加熱而使氣化(昇華)之加熱工程所構成,利用使矽氧化膜之表面變質成反應生成物後藉由加熱進行除去,來對矽氧化膜進行蝕刻(參照專利文獻1、2)。
上述蝕刻方法適用於例如對圖1所示之構造之晶圓W之犧牲氧化膜進行蝕刻之工程。如同圖1所示般,晶圓W係在Si層100之表面形成屬於層間絕緣膜之 HDP-SiO2膜101,在HDP-SiO2膜101之表面形成光阻膜102。再者,在HDP-SiO2膜101形成溝H(例如,觸孔),在該溝H之底部形成有犧牲氧化膜103。並且,在溝H之側壁部形成有屬於絕緣體之SiN膜104。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2007-180418號公報
[專利文獻2]日本特開2009-94307號公報
但是,於蝕刻上述晶圓W之溝底部之犧牲氧化膜103之時,在包含專利文獻1、2所記載之蝕刻方法的以往之乾蝕刻方法中,變質工程中之犧牲氧化膜103和混合氣體之反應與處理時間變鈍,相對於處理時間之犧牲氧化膜103之變質量成為飽和狀態(Saturation)。
該現象係由於混合氣體中之氨氣和犧牲氧化膜103之反應所生成之反應生成物(氟矽酸銨)成為原因而引起。反應生成物105之厚度係與變質工程中之犧牲氧化膜103之變質處理時間呈比例而形成。混合氣體通過被形成如此厚度之反應生成物中之時,混合氣體之通過速度下降,混合氣體到達至溝底部之犧牲氧化膜103。依此,在溝底部,犧牲氧化膜103難以變質,在之後的加熱工程 中,即使使反應生成物105昇華,也殘存未變質之犧牲氧化膜103。
再者,如圖2所示般,在以往之蝕刻方法中,有溝底部之周緣部比起溝底部之中央部,犧牲氧化膜103難以變質之傾向。因此,例如,當在完全除去溝底部之中央部之犧牲氧化膜103之時序,結束變質處理時,在溝底部之周緣部殘存犧牲氧化膜103。
在蝕刻工程中,無法充分除去犧牲氧化膜103之時,在後工程中所成膜之閘極氧化膜之膜厚,僅減少殘存之犧牲氧化膜103之厚度部分。其結果,有效通道長度變短,當作半導體的性能下降。為了避免如此之事態,在犧牲氧化膜103之蝕刻工程中,必須使溝底部之犧牲氧化膜130均勻,並且充分除去。即是,在蝕刻工程之變質工程中,必須使溝底部之犧牲氧化膜103均勻並且充分變質。
如上述般,犧牲氧化膜103和混合氣體之變質反應與變質處理時間之經過同時變鈍,但是增長變質處理時間,可完全使溝底部之周緣部之犧牲氧化膜103變質。但是,當增長變質處理時間時,即使在HDP-SiO2膜101之上面部,也進行變質反應,無法取得期待之膜厚。
再者,就以其他方法而言,也有在反應生成物105之生成量變多之階段,一次使反應生成物105昇華,再次供給混合氣體而進行犧牲氧化膜103之變質之方法。但是,為了使反應生成物105昇華,因為需要加熱晶 圓W,故在變質工程中放入如腔室內之加熱或搬運至另外的加熱用腔室的加熱工程,除去犧牲氧化膜103需花較多時間。並且,由於也有為了使犧牲氧化膜103充分變質,必須重覆幾次變質工程和加熱工程,故在如此之蝕刻方法中,生產性下降。
本發明係鑒於上述情形而創作出,其目的係提供使被形成在晶圓之矽氧化膜均勻,並且可以充分蝕刻之蝕刻方法。
為了解決上述課題,若藉由本發明時,提供一種蝕刻方法,為具有對矽氧化膜之表面供給混合氣體,使上述矽氧化膜和上述混合氣體化學反應,並使上述矽氧化膜變質而生成反應生成物之變質工程,和加熱上述反應生成物而予以除去之加熱工程的矽氧化膜之蝕刻方法,上述變質工程具有:對上述矽氧化膜之表面供給含有包含鹵元素之氣體和鹼性氣體之混合氣體的第1變質工程;和停止供給上述鹼性氣體,對上述矽氧化膜之表面供給含有包含鹵元素之氣體的混合氣體的第2變質工程。
再者,若藉由本發明時,也提供記錄媒體,為記錄有可藉由處理系統之控制電腦而實行之程式的記錄媒體,上述程式藉由上述控制電腦被實行,使上述處理系統進行上述中之任一的蝕刻方法。
若藉由本發明時,藉由於第1變質工程之後進行第2變質工程,使形成在晶圓之犧牲氧化膜均勻,並且可以充分變質。依此,藉由在之後的加熱工程中使反應生成物昇華,不會殘存犧牲氧化膜,可以均勻且充分地除去。
W‧‧‧晶圓
H‧‧‧溝
1‧‧‧處理系統
4‧‧‧PHT處理裝置
5‧‧‧COR處理裝置
8‧‧‧控制電腦
40‧‧‧腔室
41‧‧‧處理室
61‧‧‧氟化氫氣體供給路
62‧‧‧氨氣供給路
85‧‧‧排氣路
100‧‧‧Si層
101‧‧‧HDP-SiO2
102‧‧‧光阻膜
103‧‧‧氧化膜
104‧‧‧SiN膜(側壁部)
105‧‧‧反應生成物
106‧‧‧SiN膜
圖1為表示進行犧牲氧化膜之蝕刻之前的晶圓表面(裝置形成面)之構造的概略縱剖面圖。
圖2為表示使用以往之蝕刻方法的晶圓表面之狀態的概略縱剖面圖。
圖3為處理系統之概略平面圖。
圖4為表示PHT處理裝置之構成的說明圖。
圖5為表示COR處理裝置之構成的說明圖。
圖6為表示使用與本發明之實施型態有關之蝕刻方法之晶圓表面之狀態的概略縱剖面圖。
圖7為與另外的實施型態有關之處理系統之概略俯視圖。
圖8表示與另外的實施型態有關之晶圓表面構造之概略縱剖面圖。
圖9表示與實施例有關之COR處理時間和氧化膜之蝕刻量之關係圖。
以下,說明本發明之最佳實施型態。首先,針對藉由與本實施型態有關之蝕刻方法而被處理之基板的晶圓之狀態予以說明。如圖1所示般,晶圓W為例如被形成略圓盤形的構成薄板狀的矽晶圓,在Si(矽)層100之表面上,例如形成有HDP-SiO2膜(矽氧化膜)101。該HDP-SiO2膜101為使用偏壓高密度電漿CVD法(HDP-CVD法)而被形成之CVD系統之矽氧化膜(電漿CVD氧化膜),當作層間絕緣膜被使用。
在HDP-SiO2膜101之間,形成有觸孔H,觸孔H之側壁形成絕緣體例如SiN膜104。該SiN膜104之下端部被形成至與晶圓W之上面接觸之位置。再者,在觸孔H之底部形成有屬於矽氧化膜之一例的犧牲氧化膜103。
接著,針對對上述晶圓W進行被形成在觸孔H之底部的犧牲氧化膜103之蝕刻處理的處理系統予以說明。圖3所示之處理系統1具有使晶圓W對處理系統1搬入搬出之搬入搬出部2、與搬入搬出部2鄰接而設置之兩個裝載鎖定室3、分別與各裝載鎖定室3鄰接設置,進行當作加熱工程之PHT(Post Heat Treatment)處理工程之PHT處理裝置4、分別與各PHT處理裝置4鄰接設置,進行當作變質工程之COR(Chemical Oxide Removal)處理工程之COR處理裝置5、對處理系統1之 各部供給控制命令的控制電腦8。分別連結於各裝載鎖定室3之PHT處理裝置4、COR處理裝置5從裝載鎖定室3側依照此順序在一直線上排列設置。
搬入搬出部2具有搬運室12,其在內部設置搬運構成例如略圓盤形狀之晶圓W之第一晶圓搬運機構11。晶圓搬運機構11具有略水平地保持晶圓W之兩個搬運臂11a、11b。在搬運室12之側方具備有例如3個複數排列晶圓W而載置可收容之載體13a的載置台13。再者,配置有使晶圓W旋轉而光學性地求出偏心量而進行定位之定位器14。
在如此之搬入搬出部2中,晶圓W藉由搬運臂11a、11b而被保持,藉由晶圓搬運裝置11之驅動而在略水平面內旋轉及直行移動或昇降,藉此被搬運至期待位置。然後,藉由搬運臂11a、11b分別對載置台10上之載體13a、定位器14、裝載鎖定室3進退,而被搬入搬出。
各裝載鎖定室3在與搬運室12之間分別具有閘閥16之狀態下,分別與搬運室12連結。在各裝載鎖定室3內,設置有搬運晶圓W之第二晶圓搬運機構17。晶圓搬運機構17具有略水平地保持晶圓W之搬運臂17a。再者,裝載鎖定室3可抽真空。
在如此之裝載鎖定室3中,晶圓W藉由搬運臂17a而被保持,藉由晶圓搬運裝置17之驅動而在略水平面內旋轉及直行移動或昇降,藉此被搬運。然後,藉由搬運臂17a對縱列連結於各裝載鎖定室3之PHT處理裝 置4做進退,藉此使晶圓W相對於PHT處理裝置4被搬入搬出。並且,藉由搬運臂17a經PHT處理裝置4而對COR處理裝置5進退,使得晶圓W相對於COR處理裝置5被搬入搬出。
PHT處理裝置4具備有收納晶圓W之密閉構造之處理室(處理空間)21。再者,雖然無圖示,但是設置有用以使晶圓W搬入搬出至處理室21內之搬入搬出口,設置有使該搬入搬出口開關之閘閥22。處理室21在與裝載鎖定室3之間分別具有閘閥22之狀態下,被連結於裝載鎖定室3。
如圖4所示般,在PHT處理裝置4之處理室21內,設置有使晶圓W成略水平載置的載置台23。並且,在處理室21具備:具有加熱並供給例如氮氣(N2)之惰性氣體的供給路25的供給機構26、具有使處理室21予以排氣之排氣路27的排氣機構28。供給路25被連接於氮氣之供給源30。再者,在供給路25中設置有可進行供給路25之開關動作及氮氣之供給流量之調節的流量調整閥31。在排氣路27中設置有開關閥32、用以進行強制排氣之排氣泵33。
並且,PHT處理裝置4之閘閥22、流量調整閥31、開關閥32、排氣泵33等之各部之動作藉由控制電腦8之控制命令分別被控制。即是,藉由供給機構26所進行的氮氣供給,藉由排氣機構28所進行的排氣等藉由控制電腦8被控制。
如圖5所示般,COR處理裝置5具備密閉構造之腔室40,腔室40之內部成為收納晶圓W之處理室(處理空間)41。在腔室40之內部設置有在使晶圓W成為略水平之狀態下予以載置的載置台42。再者,在COR處理裝置5,設置有對處理室41供給氣體之供給機構43、使處理室41內予以排氣之排氣機構44。
在腔室40之側壁部設置有用以使晶圓W搬入搬出至處理室41內之搬入搬出口53,設置有使該搬入搬出口53開關之閘閥54。處理室41係在與PHT處理裝置4之處理室21之間具備閘閥54之狀態下,被連結於處理室21。在腔室40之頂棚部,具備有擁有使處理氣體吐出之複數吐出口之噴淋頭52。
載置台42在俯視觀看下構成略圓形,被固定在腔室40之底部。在載置台42之內部,設置有調節載置台42之溫度的溫度調節器55。溫度調節器55具備使例如調溫用之液體(例如水等)循環之管路,藉由與在如此之管路內流通之液體進行熱交換,調節載置台42之上面之溫度,並且,藉由在載置台42和載置台42上之晶圓W之間進行熱交換,調節晶圓W之溫度。並且,溫度調節器55並不限定於此,即使例如利用電阻熱而加熱載置台42及晶圓W之電加熱器等亦可。
供給機構43具備有上述噴淋頭52、對處理室41供給氟化氫氣(HF)之氟化氫氣供給路61、對處理室41供給氨氣(NH3)之氨氣供給路62、對處理室41供給 惰性氣體的氬氣(Ar)之氬氣供給路63、對處理室41供給惰性氣體的氮氣(N2)之氮氣供給路64。氟化氫氣供給路61、氨氣供給路62、氬氣供給路63、氮氣供給路64被連接於噴淋頭52,氟化氫氣、氨氣、氬氣、氮氣經噴淋頭52被吐出成擴散在處理室41。
氟化氫氣供給路61被連接於氟化氫氣之供給源71。再者,在氟化氫氣體供給路61中設置可進行氟化氫氣體供給路61之開關動作及氟化氫氣體之供給流量之調節的流量調整閥72。氨氣供給路62被連接於氮氣之供給源73。再者,在氨氣供給路62中設置有可進行氨氣供給路62之開關動作及氨氣之供給流量之調節的流量調整閥74。氬氣供給路63被連接於氮氣之供給源75。再者,在氬氣供給路63中設置有可進行氬氣供給路63之開關動作及氬氣之供給流量之調節的流量調整閥76。氮氣供給路64被連接於氮氣之供給源77。再者,在氮氣供給路64中設置有可進行氮氣供給路64之開關動作及氮氣之供給流量之調節的流量調整閥78。
排氣機構44具備將開關閥82、用以進行強制排氣之排氣泵83設置於其中的排氣路85。排氣路85之端部開口被開口在腔室40之底部。
並且,COR處理裝置5之閘閥54、溫度調節器55、流量調整閥72、74、76、78、開關閥72、排氣泵83等之各部之動作藉由控制電腦8之控制命令分別被控制。即是,供給機構43之氟化氫氣體、氨氣、氬氣、氮 氣之供給、排氣機構44之排氣、溫度調節氣55之溫度調器等係藉由控制電腦8被控制。
處理系統1之各功能要素係經訊號線被連接於對處理系統1全體之動作進行自動控制的控制電腦8。在此,功能要素係指為了實現例如上述晶圓搬運機構11、晶圓搬運機構17、PHT處理裝置4之閘閥22、流量調整閥31、排氣泵33、COR處理裝置5之閘閥54、處理調節器55、流量調整閥72、74、76、78、開關閥72、排氣泵83等之特定製程條件而進行動作的所有要素。控制電腦8典型上為依存於實行之軟體而可以實現任意之功能的泛用電腦。
如圖3所示般,控制電腦8具有具備CPU(中央運算裝置)之運算部8a,和被連接於運算部8a之輸入輸出部8b,和被插裝於輸入輸出部8b且儲存有控制軟體之記錄謀體8c。在該記錄謀體8c記錄有藉由被控制電腦8實行而使處理系統1進行後述之特定之基板處理方法的控制軟體(程式)。控制電腦8係藉由實行該控制軟體,以實現藉由特定之製程配方所定義之各種製程條件(例如,處理室41之壓力等)之方式控制處理系統1之各功能要素。即是,如後面詳細說明般,給予控制命令,該控制命令係實現控制依序進行該COR處理裝置5中之COR處理工程,和PHT處理裝置4中之PHT處理工程的蝕刻方法。
記錄媒體8c係被固定地設置在控制電腦8, 或是即使為裝卸自如地被安裝於設置在控制電腦8之無圖示之讀取裝置而可藉由該讀取裝置而進行讀取者亦可。在最典型的實施型態中,記錄謀體8c係藉由處理系統1之廠商的修護人員安裝控制軟體的硬碟驅動器。在其他之實施型態中,記錄媒體8c為寫入控制軟體之CD-ROM或DVD-ROM般之抽取式磁碟。如此之抽取式磁碟係藉由被設置在控制電腦8之無圖示之光學性讀取裝置而被讀取。再者,記錄謀體8c即使為RAM(random access memory)或ROM(read only memory)中之任一形式亦可。並且,記錄媒體8c即使為匣盒式之ROM般者亦可。即是,可將電腦之技術領域中眾知的任意者當作記錄媒體8c使用。並且,在配置有複數處理系統1之工場中,即使在統籌地控制各處理系統1之控制電腦8之管理電腦,儲存控制軟體亦可。此時,各處理系統1係經通訊電線而被管理電腦操作,實行特定之製程。
接著,針對如上述般構成之處理系統1中之晶圓W之處理方法予以說明。首先,如圖1所示般,在HDP-SiO2膜101形成有觸孔H之晶圓W被收納於載體13a內,被搬運至處理系統1。
在處理系統1中,如圖3所示般,收納複數片之晶圓W的載體13a被載置在載置台13上,藉由晶圓搬運機構11從載體13a取出一片晶圓W,被搬入至載置鎖定室3。當晶圓W被搬入至裝載鎖定室3時,裝載鎖定室3被密閉,被減壓。之後,閘閥22、54被打開,裝鎖 鎖定室3,和分別對大氣壓被減壓的PHT處理裝置4之處理室21、COR處理裝置5之處理室41互相連通。晶圓W藉由晶圓搬運機構17從裝載鎖定室3被搬出,被直行移動成依序通過處理室21之搬入搬出口(無圖示)、處理室21、搬入搬出口53內,被搬入至處理室41。
在處理室41中,晶圓W係在以裝置形成面當 作上面之狀態下,從晶圓搬運機構17之搬運臂17a被轉交至載置台42。當搬入晶圓W時,搬運臂17a從處理室41退出,搬入搬出口53被關閉。處理室41密閉。然後,開始COR處理工程。
於處理室41被密閉之後,分別從氨氣供給路62、氬氣供給部63、氮氣供給部64供給氨氣、氬氣、氮氣至處理室41。再者,處理室41內之壓力被設成低於大氣壓之低壓狀態。並且,載置台42上之晶圓W之溫度係藉由溫度調節器55被調節成特定之目標值(例如,約35℃左右)。
之後,從氟化氫氣體供給路61供給氟化氫氣體至處理室41。在此,因處理室41事先被供給氨氣,故藉由供給氟化氫氣體,處理室41之氛圍被設成包含氟化氫氣體和氨氣之混合氣體的處理氛圍。如此依一來,藉由混合氣體被供給至處理室41內之晶圓W之表面,對晶圓W進行第1COR處理(第1變質工程)。
藉由處理室41內之低壓狀態之處理氛圍,存在於晶圓W之觸孔H之底部的犧牲氧化膜103與混合氣 體中之氟化氫氣體之分子及氨氣之分子做化學反應,而被變質成反應生成物105(參照圖2)。就以反應生成物105而言,生成氟矽酸銨或水分等。並且,因該化學反應等向性地進行,故從觸孔H之底部進行至Si層100之上面。
第1COR處理中,以藉由調節各處理氣體之供給流量、惰性氣體之供給流量、排氣流量等,被維持混合氣體(處理氛圍)之壓力較大氣壓被減壓的20mTorr以上,600mTorr以下(約2.7~約80.0Pa)為佳。再者,混合氣體中之氟化氫之分壓以調節成5mTorr以上、200mTorr以下(約0.7~約26.7Pa)為佳。再者,混合氣體(處理氛圍)之溫度以調節成20℃以上,120℃以下為佳。更理想,35℃以上45℃以下。再者,混合氣體之流量係以設成氟化氫之流量之3倍左右為佳。其氟化氫氣體之流量係以設成100sccm以上500sccm以下為佳。再者,第1COR處理之處理時間係藉由犧牲氧化膜103之厚度而適當變更,但是當鑒於進行後述之第2COR處理時,從生產性之觀點來看以增長處理時間為佳。因此,第1COR處理之處理時間設為60秒以下為佳。
再者,晶圓W之溫度即是在犧牲氧化膜103中進行化學反應之部分的溫度(犧牲氧化膜103和混合氣體接觸之部分的溫度)即使維持在例如約35℃以上之一定溫度亦可。依此,促進化學反應,提高反應生成物105之生成速度,並可以快速地形成反應生成物105之層。並 且,反應生成物105中之氟矽酸銨之昇華點約100℃,當將晶圓W之溫度設為100℃以上時,有無法良好地進行生成反應生成物105之虞。因此,晶圓W之溫度以設為約100℃以下為佳。
如此一來,藉由在特定時間進行第1COR處理,犧牲氧化膜103變質,生成反應生成物105。但是,隨著處理時間經過,反應生成物105之厚度逐漸變厚,混合氣體透過反應生成物105之速度逐漸下降。隨此,與犧牲氧化膜103接觸之混合氣體之量變少,犧牲氧化膜103之變質量下降。尤其,在觸孔H之底部之周緣部,處於比起中央部,未變質之犧牲氧化膜103較多之狀態。
因此,在本實施型態中,於進行第1COR處理之後,對晶圓W,又進行第2COR處理(第2變質工程)。即是,於特定時間進行第1COR處理之後,停止供給至處理室41之氨氣,以供給至處理室41之混合氣體當作氟化氫氣體、氬氣、氮氣而進行犧牲氧化膜103之變質處理。依此,混合氣體容易透過在第1COR處理中生成的反應生成物105(氟矽酸銨),容易接觸於未變質之犧牲氧化膜103。此時,透過反應生成物105之混合氣體中之氟化氫氣體,與反應生成物105中之氨成分反應,成為使犧牲氧化膜103變質之反應氣體。藉由該反應氣體與犧牲氧化膜103接觸,如圖6所示般,可以使在第1COR處理中無法變質之犧牲氧化膜103均勻並且充分地變質。
在上述第2COR處理中,停止氨氣之理由, 係當供給氨氣時,在反應生成物(氟矽酸銨)之表面堆積新的反應生成物105,並混合氣體之透過速度變慢之故。另外,若停止氨氣,在反應生成物105之表面不會生成新的反應生成物105,包含氟化氫之混合氣體容易透過反應生成物中。
並且,第2COR處理中,藉由調節各處理氣體之供給流量、惰性氣體之供給流量、排氣流量等,將混合氣體(處理氛圍)之壓力設成高於第1COR處理中之壓力為佳。具體而言,將第2COR處理中之混合氣體(處理氛圍)之壓力和第1COR處理中之混合氣體(處理氛圍)之壓力之差設為100mTorr以上,200mTorr以下(約13.3~約26.7Pa)為佳。如此一來,藉由使第2COR處理之處理氛圍之壓力高於第1COR處理之處理氛圍之壓力,可以提高混合氣體透過反應生成物105之速度,並且可以使犧牲氧化膜103均勻,並且充分變質。針對其他處理條件,以與第1COR處理相同為佳。
但是,在COR處理中,即使在HDP-SiO2膜101中,因可與混合氣體做化學反應,故有HDP-SiO2膜101被變質之虞。為了抑制該HDP-SiO2膜101之變質,若將混合氣體中之氨氣之分壓設為小於氟化氫氣體之分壓即可。即使,將氨氣之供給流量設為小於氟化氫氣體之供給流量即可。如此一來,化學反應在犧牲化膜103活躍進行之期間,在HDP-SiO2膜101中,可以防止化學反應進行。即是,可以一面抑制HDP-SiO2膜101等之變質,一 面效率佳地且選擇地僅使犧牲氧化膜103予以變質。因此,可以防止HDP-SiO2膜101之損傷。如此一來,藉由調節混合氣體中之氨氣之分壓,在犧牲氧化膜103和HDP-SiO2膜101,即是雖然同樣為矽氧化膜,但密度、組成、成膜方法等互不相同之彼此間。可以使化學反應之反應速度、反應生成物105之生成量等成為互相不同之值,進而可以使後述之PHT處理後之蝕刻量成為互相不同者。並且,將氨氣之分壓設為小於氟化氫之分壓之時的化學反應,被認為應不係藉由犧牲氧化膜103和混合氣體之化學反應而決定反應生成物105之生成速度的反應速率限制,而係成為藉由氟化氫氣體之供給流量而決定反應生成物105之生成速度的供給速率反應。
當充分形成反應生成物105之層,結束第2COR處理時,處理室41被強制排氣而被減壓。依此,氟化氫氣體或氨氣從處理室41被強制排出。當處理室41之強制排氣結束時,搬入搬出口53被開口,晶圓W藉由晶圓搬運機構17從處理室41被搬出,被搬入至PHT處理裝置4之處理室21。如此上所述般,結束COR處理工程。
在PHT處理裝置4中,晶圓W係在將裝置形成面設為上面之狀態下被載置在處理室21內。當晶圓W被搬入時,搬運臂17a從處理室21退出,處理室21被關閉,開始進行PHT處理工程。在PHT處理中,處理室21內一面被排氣,高溫之加熱氣體被供給至處理室21內, 處理室21內升溫。依此,藉由上述COR處理而產生之反應生成物105被加熱而氣化,從觸孔H之下方通過觸孔內,被排出至晶圓W之外部。如此一來,於COR處理之後,藉由進行PHT處理,反應生成物105被除去,可以對犧牲氧化膜103等向性地進行乾蝕刻。
當PHT處理結束時,停止加熱氣體之供給,PHT處理裝置4之搬入搬出口被打開。之後,晶圓W係藉由晶圓搬運機構17從處理室21被搬出,返回至裝載鎖定室3。如此一來,結束PHT處理裝置4中之PHT處理工程。
於晶圓W返回至裝載鎖定室3,裝載鎖定室3密閉之後,裝載鎖定室3和搬運室12被連通。然後,藉由晶圓搬運機構11,晶圓W從裝載鎖定室3被搬出,返回至載置台13上之載體13a。如上所述般,結束處理系統1中之一連串的蝕刻工程。
若藉由本實施型態時,於以往之COR處理(第1變質工程)之後,藉由進行停止氨氣之COR處理(第2變質工程),可以均勻地且充分地使被形成在觸孔H之底部的犧牲氧化膜103變質。其結果,藉由在PHT處理(加熱工程)使所生成之反應生成物105予以昇華,可以不會使犧牲氧化膜103殘存而予以除去。即是,不用多次重複變質工程和加熱工程,可以均勻地且充分地除去犧牲氧化膜。
以上,雖然針對本發明之最佳型態予以予說 明,但是本發明並不限定於如此之例。若為該領域技術者顯然可以在申請專利範圍中所記載之技術性思想之範疇內,想到各種變更例或修正例,即使針對該些當然也屬於本發明之技術範圍內。
氟化氫氣體或氨氣之外,被供給至處理室41之氣體之種類並不限定於以上實施型態所示之組合。例如,被供給至處理室41之惰性氣體即使僅為氬氣亦可。再者,如此之惰性氣體即使為其他之惰性氣體,例如氦氣(He)、氙氣(Xe)中之任一者亦可,再者即使為混合氬氣、氮氣、氦氣、氙氣中之兩種類以上之氣體者亦可。
處理系統1之構造並不限定於上述實施型態所示者。例如,除COR處理裝置、PHT處理裝置之外,即使為具備有成膜裝置之處理系統亦可。例如,即使如圖7所示之處理系統90般,成為使具備有晶圓搬運機構91之共同搬運室92經裝載鎖定室93而對搬運室12做連結,並在該共同搬運室92之周圍,配設COR處理裝置95、PHT處理裝置96、例如CVD裝置等之成膜裝置97之構成亦可。在該處理系統90中,藉由晶圓搬運機構91,使晶圓W分別對裝載定室92、COR處理裝置95、PHT處理裝置96、成膜裝置97,做搬入搬出之動作。共同搬運室92內可抽真空。即使,藉由使共同搬運室92內成為真空狀態,可以使從PHT處理裝置96被搬出之晶圓W不會接觸到大氣中之氧,而搬入至成膜裝置97。
在以上之實施型態中,就以具有矽氧化膜之 基板而言,雖然例示有半導體晶圓之矽晶圓W,但是基板並不限定於此,即使為其他種類,例如LCD基板用玻璃、CD基板、印刷基板、陶瓷基板等亦可。
再者,在處理系統1中被處理之基板之構造,並不限定於在上述實施型態中所說明者。並且,在處理系統1中被實施之蝕刻並不限定於實施型態所示般用以在觸孔H之底部進行者,本發明可以適用於各種部分的蝕刻方法。
成為在處理系統1中施予蝕刻之對象物的矽氧化膜也不限定於犧牲氧化膜,例如即使為HDP-SiO2膜等,其他之種類之矽氧化膜亦可。此時,可以因應矽氧化膜之種類,藉由調節COR處理工程中之矽氧化膜之溫度,及混合氣體中之氟化氫氣體之分壓,而控制蝕刻量等。
再者,針對被形成在基板之CVD系氧化膜,其CVD系氧化膜之成膜所使用之CVD法之種類並不特別限定。例如,即使為熱CVD法、常壓CVD法、減壓CVD法、電漿CVD法等亦可。
在上述實施型態中,雖然針對使觸孔H之底部之犧牲氧化膜103變質而進行說明,但是即使在例如圖8所示之氧化膜103之回蝕工程中,亦可以適用予本發明有關之COR處理。圖8(a)為表示製造例如嵌壁式電晶體(Recessed Transistor)之過程的矽晶圓W之狀態的圖示。如圖8(a)所示般,在晶圓W形成溝部H,在晶圓 W之凸部表面形成於回蝕時用以保護晶圓W之膜106(例如SiN膜)。
針對如此之晶圓W,於將氧化膜103回蝕至溝部H之途中時,在以往之COR處理中,如圖8(b)所示般,在氧化膜103之表面上之溝部H之周緣部,氧化膜103較溝部H之中央部難以變質。此時,在以往之處理方法中,無法僅使溝部H之周緣部之氧化膜103變質,在中央部和周緣部,氧化膜103之表面形狀紊亂之狀態下,不得不前進至後工程。但是,若進行與本發明有關之第2COR處理時,如圖8(c)所示般,在氧化膜表面中,可以使中央部和周緣部均勻變質,並可以使表面形狀平坦化。
〔實施例〕
對在觸孔之底部形成有13nm程度之犧牲氧化膜的晶圓(相當於圖1所示之構造的晶圓),進行與本發明有關之蝕刻處理(第1COR處理、第2COR處理、PHT處理)。並且,在本實施例中,進行60秒第1COR處理,之後進行60秒第2COR處理。再者,第1COR處理係將處理氛圍之壓力設為50mTorr,將溫度設為35℃而進行處理,第2COR處理係將處理氛圍之壓力設為150mTorr,將溫度設為35℃而進行處理。
於圖9表示以上述處理條件進行蝕刻處理之時之COR處理時間和氧化膜之蝕刻量之關係。並且,在 圖9也表示僅進行與本發明有關之第1COR處理(以往之COR處理)之時的COR處理時間和氧化膜之蝕刻量的關係。再者,因氧化膜之變質在完全均勻之狀態下不會進行,故在此的「蝕刻量」係指平均蝕刻量。平均蝕刻量係在晶圓溝部之複數處所測量到之蝕刻前後之膜厚差之平均值。
若藉由圖9之結果,在僅進行第1COR處理(以往之COR處理)之蝕刻方法中,可以確認到即使增長處理時間也不會增加蝕刻量之狀態,即是COR處理中之氧化膜之變質反應成為飽和之狀態的情形。另外,可以確認到進行60秒第1COR處理之後,於進行第2COR處理之時,處於飽和狀態之氧化膜之蝕刻量再次上升。
在本實施例中,進行60秒第1COR處理之時的氧化膜之蝕刻量為5.23nm。另外,於第1COR處理後進行60秒第2COR處理之時的氧化膜之蝕刻量為12.13nm。即是,從本實施例之結果,表示藉由於進行第1COR處理之後進行第2COR處理,可以較僅進行第1COR處理之時,除去更多之氧化膜。並且,當增長第2COR處理之處理時間時,蝕刻量逐漸變少,該係因為應除去之氧化膜的大部分已被蝕刻之故。
〔產業上之利用可能性〕
本發明係關於蝕刻方法及記錄媒體。

Claims (10)

  1. 一種蝕刻方法,屬於矽氧化膜的蝕刻方法,具有:對矽氧化膜之表面供給混合氣體,並使上述矽氧化膜和上述混合氣體化學反應,並使上述矽氧化膜變質而生成反應生成物之變質工程;和加熱上述反應生成物而予以除去之加熱工程,其特徵在於:上述變質工程具有:對上述矽氧化膜之表面供給含有包含鹵元素之氣體和鹼性氣體之混合氣體的第1變質工程;和停止供給上述鹼性氣體,並對上述矽氧化膜之表面供給含有包含鹵元素之氣體的混合氣體的第2變質工程,使上述第2變質工程中之混合氣體之壓力高於上述第1變質工程中之混合氣體之壓力。
  2. 如請求項1所記載之蝕刻方法,其中上述包含鹵元素之氣體為氟化氫氣體,上述鹼性氣體為氨氣。
  3. 如請求項1所記載之蝕刻方法,其中將上述第2變質工程中之混合氣體之壓力,和上述第1變質工程中之混合氣體之壓力的差設為100mTorr以上,200mTorr以下。
  4. 如請求項1所記載之蝕刻方法,其中將上述第1變質工程中之混合氣體之壓力設為20mTorr以上,600mTorr以下。
  5. 如請求項1所記載之蝕刻方法,其中 將上述第1變質工程中之混合氣體中之氟化氫氣體之分壓設為5mTorr以上,200mTorr以下。
  6. 如請求項1所記載之蝕刻方法,其中將上述第1變質工程中之氟化氫氣體之流量設為100sccm以上,500sccm以下。
  7. 如請求項1所記載之蝕刻方法,其中將上述變質工程中之混合氣體之溫度設為20℃以上,120℃以下。
  8. 如請求項1所記載之蝕刻方法,其中上述矽氧化膜形成在被形成於矽晶圓之溝的底部。
  9. 如請求項1所記載之蝕刻方法,其中上述矽氧化膜為犧牲氧化膜。
  10. 一種記錄媒體,記錄有可藉由處理系統之控制電腦而實行的程式,其特徵在於:上述程式係藉由上述控制電腦而被實行,依此使上述處理系統進行如請求項1所記載之蝕刻方法。
TW103121542A 2013-06-25 2014-06-23 Etching method and recording medium TWI620245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-132530 2013-06-25
JP2013132530A JP6161972B2 (ja) 2013-06-25 2013-06-25 エッチング方法及び記録媒体

Publications (2)

Publication Number Publication Date
TW201517161A TW201517161A (zh) 2015-05-01
TWI620245B true TWI620245B (zh) 2018-04-01

Family

ID=52142786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121542A TWI620245B (zh) 2013-06-25 2014-06-23 Etching method and recording medium

Country Status (5)

Country Link
US (1) US9466507B2 (zh)
JP (1) JP6161972B2 (zh)
KR (1) KR101725711B1 (zh)
TW (1) TWI620245B (zh)
WO (1) WO2014208365A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017136306A1 (en) * 2016-02-01 2017-08-10 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
GB202117751D0 (en) * 2019-11-14 2022-01-26 Memsstar Ltd Method of manufacturing a microstructure
JP7398493B2 (ja) * 2022-03-18 2023-12-14 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2025004598A (ja) * 2023-06-26 2025-01-15 東京エレクトロン株式会社 酸化膜のエッチング方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
TW201230180A (en) * 2010-11-11 2012-07-16 Tokyo Electron Ltd Device for producing and method for producing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046774A (ko) * 1998-12-31 2000-07-25 메리 이. 보울러 내화학성이 향상된 아크릴계 마블칩의 제조방법
JP4890025B2 (ja) 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP4913485B2 (ja) 2006-06-29 2012-04-11 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
TW201230180A (en) * 2010-11-11 2012-07-16 Tokyo Electron Ltd Device for producing and method for producing semiconductor device

Also Published As

Publication number Publication date
JP6161972B2 (ja) 2017-07-12
WO2014208365A2 (ja) 2014-12-31
US20160163562A1 (en) 2016-06-09
KR101725711B1 (ko) 2017-04-10
US9466507B2 (en) 2016-10-11
TW201517161A (zh) 2015-05-01
WO2014208365A3 (ja) 2015-03-05
JP2015008199A (ja) 2015-01-15
KR20160022826A (ko) 2016-03-02

Similar Documents

Publication Publication Date Title
TWI620245B (zh) Etching method and recording medium
JP5809144B2 (ja) 基板処理方法および基板処理装置
TWI437660B (zh) Heat treatment device and processing system
CN108666213B (zh) 蚀刻方法以及记录介质
JP4890025B2 (ja) エッチング方法及び記録媒体
JP2009094307A (ja) エッチング方法及び記録媒体
TW201533796A (zh) 蝕刻方法、蝕刻裝置及記憶媒體
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
US10622205B2 (en) Substrate processing method and substrate processing apparatus
JP2019125715A (ja) エッチング方法及びエッチング装置
KR101150268B1 (ko) 열처리 장치 및 처리 시스템