[go: up one dir, main page]

TWI619282B - 記憶裝置與電阻式記憶胞的操作方法 - Google Patents

記憶裝置與電阻式記憶胞的操作方法 Download PDF

Info

Publication number
TWI619282B
TWI619282B TW105111713A TW105111713A TWI619282B TW I619282 B TWI619282 B TW I619282B TW 105111713 A TW105111713 A TW 105111713A TW 105111713 A TW105111713 A TW 105111713A TW I619282 B TWI619282 B TW I619282B
Authority
TW
Taiwan
Prior art keywords
electrode
memory cell
resistive memory
film
width
Prior art date
Application number
TW105111713A
Other languages
English (en)
Other versions
TW201740583A (zh
Inventor
吳昭誼
李岱螢
李明修
王典彥
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201740583A publication Critical patent/TW201740583A/zh
Application granted granted Critical
Publication of TWI619282B publication Critical patent/TWI619282B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

記憶裝置與電阻式記憶胞的操作方法。記憶裝置包括電阻式記憶胞。電阻式記憶胞包括第一電極、第二電極及記憶膜。記憶膜在第一電極與第二電極之間。第一電極包括底電極部分與從底電極部分向上延伸的壁電極部分。壁電極部分在記憶膜與底電極部分之間。壁電極部分與記憶膜的寬度是小於底電極部分的寬度。

Description

記憶裝置與電阻式記憶胞的操作方法
本發明是有關於一種記憶胞及其操作方法，且特別是有關於一種電阻式記憶胞及其操作方法。
隨著半導體技術的進步，電子元件的微縮能力不斷提高，使得電子產品能夠在維持固定大小，甚至更小的體積之下，能夠擁有更多的功能。而隨著資訊的處理量愈來愈高，對於大容量、小體積的記憶體需求也日益殷切。
目前的可讀寫記憶體係以電晶體結構配合記憶單元作資訊的儲存，但是此種記憶體架構隨著製造技術的進步，可微縮性(scalability)已經達到一個瓶頸。因此先進的記憶體架構不斷的被提出，例如相變化隨機存取記憶體(phase change random access memory,PCRAM)、磁性隨機存取記憶體(magnetic random access memory,MRAM)、電阻式隨機存取記憶體(resistive random access memory,RRAM)。其中RRAM具有讀寫速度快、非破壞性讀取、對於極端溫度的耐受性強，並可與現有CMOS(complementary metal oxide semiconductor,CMOS)製程整合等優點，被視為具有能夠取代現今所有儲存媒體潛力的新興記 憶體技術。
本發明係有關於一種記憶裝置及電阻式記憶胞的操作方法。電阻式記憶胞可具有大且穩定的切換窗，可靠性佳。
根據本揭露之一實施例，提出一種記憶裝置，其包括電阻式記憶胞。電阻式記憶胞包括第一電極、第二電極及記憶膜。記憶膜在第一電極與第二電極之間。第一電極包括底電極部分與從底電極部分向上延伸的壁電極部分。壁電極部分在記憶膜與底電極部分之間。壁電極部分與記憶膜的寬度是小於底電極部分的寬度。
根據本揭露之另一實施例，提出一種記憶裝置，其包括電阻式記憶胞。電阻式記憶胞包括第一電極、第二電極及記憶膜。記憶膜在第一電極與第二電極之間。第一電極包括氮化鈦。記憶膜包括氮氧化鈦。第二電極包括氮化鈦。
根據本揭露之又另一實施例，提出一種電阻式記憶胞的操作方法，其包括以下步驟。寫入步驟，其包括以第一寬度的脈波或第一次數的射擊寫入電阻式記憶胞。在寫入步驟之後，驗證電阻式記憶胞是否達到一預定電阻或電流。若電阻式記憶胞未達到預定電阻或電流，驗證第一寬度或第一次數是否達到最大寬度或最大次數。若第一寬度或第一次數未達到最大寬度或最大次數，以第二寬度的脈波或第二次數的射擊寫入電阻式記憶胞。第二次數大於第一次數。第二寬度大於第一寬度。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
102、102A、102B‧‧‧第一電極
104‧‧‧記憶膜
106‧‧‧材料膜
108‧‧‧第二電極
110‧‧‧底電極部分
112‧‧‧壁電極部分
128‧‧‧底結構
130‧‧‧半導體基底
131‧‧‧電晶體
132‧‧‧源/汲極
133‧‧‧介電層
134‧‧‧閘結構
135‧‧‧閘介電層
136‧‧‧導電層
137‧‧‧閘電極層
138‧‧‧硬遮罩層
140‧‧‧開口
142‧‧‧犧牲層
144‧‧‧導電層
270、272、274、276、278、280、282、284、286‧‧‧步驟
H1、H2‧‧‧高度
L1、L2‧‧‧寬度
第1圖繪示根據一實施例之電阻式記憶胞的剖面圖。
第2A圖繪示根據一實施例之電阻式記憶胞的剖面圖。
第2B圖繪示根據一實施例之電阻式記憶胞的剖面圖。
第3圖至第13圖繪示根據一些實施例之記憶裝置的製造方法。
第14圖為根據一實施例之電阻式記憶胞在設定(SET)狀態與重置(RESET)狀態之電阻與機率的關係。
第15圖為電阻式記憶胞在設定狀態與重置狀態之操作循環次數(cycling count)與記憶胞電阻(cell resistance)的關係。
第16圖為電阻式記憶胞以增階型脈衝程式化(ISPP)方法操作的結果。
第17圖為電阻式記憶胞在重置狀態下寫入時序(write timing)與電阻特性。
第18圖為電阻式記憶胞在設定狀態下寫入時序與電阻特性。
第19圖繪示根據一實施例之電阻式記憶胞的操作方法。
第20圖顯示實施例與比較例之電阻式記憶胞的操作結果。
此揭露內容之實施例係提出一種記憶裝置及電阻式記憶胞的操作方法。電阻式記憶胞可具有大且穩定的切換窗，可 靠性佳。
須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各之細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。
根據實施例，電阻式記憶胞包括第一電極、第二電極及記憶膜，其中記憶膜在第一電極與第二電極之間。材料膜可在記憶膜與第二電極之間。實施例中可透過電阻式記憶胞的材料及結構設計達到優異的電性。
第1圖繪示根據一實施例之電阻式記憶胞的剖面圖。電阻式記憶胞包括第一電極102、第一電極102上的記憶膜104、記憶膜104上的材料膜106、及材料膜106上的第二電極108。
一實施例中，材料膜106包括記憶材料的組成。實施例中，記憶膜104與材料膜106之記憶材料的組成包括具有不同電阻(高電阻狀態與低電阻狀態)的材料，其中電阻可透過提供至記憶膜104與材料膜106之記憶材料的偏壓改變。記憶膜104的組成可不同於材料膜106。一實施例中，舉例來說，電阻式記 憶胞為電阻式隨機存取記憶體(RRAM、ReRAM)，其中第一電極102包括氮化鈦(TiN)，記憶膜104包括氮氧化鈦(TiOxNy)，材料膜106包括氧化鈦(TiOx)，第二電極108包括氮化鈦，此材料設計使得電阻式記憶胞具有大的切換窗(switching window)，且可靠度佳，例如記憶功能在250℃下維持3小時以上。
另一實施例中，材料膜106包括電極材料。第二電極108的材質可不同於材料膜106。一實施例中，舉例來說，電阻式記憶胞為電阻式隨機存取記憶體，其中第一電極102包括氮化鈦(TiN)，記憶膜104包括氮氧化鈦(TiOxNy)，材料膜106包括鈦(Ti)，第二電極108包括氮化鈦，此材料設計使得電阻式記憶胞具有大的切換窗，且可靠度佳，例如記憶功能在250℃下維持3小時以上。
一些實施例中，氧化鈦材料膜106可能是在沉積鈦材料膜106之後在大氣環境下氧化所造成的薄膜。一些實施例中，是對鈦材料膜106進行額外的氧化步驟而形成氧化鈦材料膜106。
本揭露之電阻式記憶胞的材質並不限於上述所舉的例子。其他實施例中，第一電極102、第二電極108與材料膜106的電極材料可使用其他合適的導電材質，例如金屬或金屬氮化物，包括過渡金屬或其氮化物，例如鉭(Ta)、氮化鉭(TaN)、鉿(Hf)、氮化鉿(HfN)等等。在各種實施例中，記憶膜104與材料膜106的記憶材料可使用其他合適的記憶材質，例如應用於電阻式記憶 材質的金屬氧化物或金屬氮氧化物。舉例來說，金屬氧化物包括含有過渡金屬的氧化物，例如氧化鉭(TaOx)、氧化鉿(HfOx)、等等。舉例來說，金屬氮氧化物包括含有過渡金屬的氮氧化物，例如氮氧化鉭(TaOxNy)、氮氧化鉿(HfOxNy)等等。
第2A圖與第2B圖繪示根據其它實施例之電阻式記憶胞的剖面圖，其與第1圖之電阻式記憶胞的差異說明如下。第一電極102包括底電極部分110與從底電極部分110向上延伸的壁電極部分112。壁電極部分112在記憶膜104與底電極部分110之間。壁電極部分112與記憶膜104的寬度是小於底電極部分110的寬度，並可小於材料膜106與第二電極108的寬度。壁電極部分112與記憶膜104可具有實質上相同的寬度。材料膜106與第二電極108可具有實質上相同的寬度。實施例中，記憶膜104的高度H1小於第一電極102的高度H2。舉例來說，0<H1/H2<0.1。第一電極102與記憶膜104可構成一L形狀。實施例中，第一電極102構成L形狀之底電極部分110與壁電極部分112之間的夾角可介於135度至90度。
第3圖至第13圖繪示根據一些實施例之記憶裝置的製造方法。
請參照第3圖，提供如圖所示的底結構128，其包括形成在半導體基底130上的電晶體131、介電層133與導電層136。半導體基底130可包括矽或其他合適的半導體材料。電晶體131包括源/汲極132與閘結構134。源/汲極132可包括以摻雜 半導體基底130的方式所形成的重摻雜區，例如N+摻雜區。閘結構134可包括閘介電層135及閘介電層135上的閘電極層137。閘介電層135可包括氧化物，例如氧化矽，或其它合適的介電材質。閘電極層137可包括多晶矽，或其它合適的導電材質。
穿過介電層133的導電層136可包括金屬插塞(plug)，電性連接至源/汲極132。介電層133可包括氧化物、氮化物、氮氧化物，例如氧化矽、氮化矽、氮氧化矽，或其它合適的介電材質。導電層136可包括金屬，例如鎢，或其它合適的導電材質。一實施例中，第3圖所示的底結構128可為進行化學機械研磨平坦化後的結構。
請參照第4圖，於底結構128上形成硬遮罩層138。一實施例中，硬遮罩層138包括氮化矽(SiN)。其他實施例中，硬遮罩層138可使用其他合適的材質。一實施例中，舉例來說，硬遮罩層138的厚度可為1000Å至2000Å，例如1500Å。
請參照第5A圖，圖案化硬遮罩層138以形成開口140。開口140角度並不限於如第5A圖所示的90度夾角。其他實施例中，開口140角度可大於90度，如第5B圖所示。
請參照第6圖，形成第一電極102A在硬遮罩層138的上表面，與開口140露出之硬遮罩層138的側壁與介電層133及導電層136的上表面。一實施例中，舉例來說，第一電極102A的厚度可為50Å至200Å，例如100Å。
請參照第7圖，圖案化第一電極102A，以留下具有 階梯形狀的第一電極102B，其覆蓋導電層136及鄰近導電層136的部分硬遮罩層138與介電層133。透過此圖案化步驟，也露出了部分介電層133與鄰近介電層133的硬遮罩層138。
請參照第8圖，形成犧牲層142在硬遮罩層138、第一電極102B上，與開口140中。一實施例中，犧牲層142可包括氧化物例如以沉積法形成的四乙氧基矽烷(TEOS)。其他實施例中，犧牲層142可使用其他合適的材質。
請參照第9圖，移除犧牲層142與第一電極102B的上部分，留下開口140中的犧牲層142與具有L形狀的第一電極102。一實施例中，可利用化學機械研磨方法進行此移除步驟，其可設計停止在硬遮罩層138上。
請參照第10圖，對露出的第一電極102的上部分進行氧化，以形成氧化物記憶膜104。記憶膜104的高度(H1，第2A圖、第2B圖)可透過氧化製程控制。氧化方法包括化學氣相沉積(CVD)方法或物理氣相沉積(PVD)方法。一實施例中，舉例來說，第一電極102包括氮化鈦(TiN)，記憶膜104包括透過氧化步驟所形成的氮氧化鈦(TiOxNy)。
請參照第11圖，形成材料膜106在記憶膜104、犧牲層142及硬遮罩層138上。一實施例中，材料膜106的厚度可為5Å至50Å，例如10Å。第二電極108形成在材料膜106上。一實施例中，第二電極108的厚度可為50Å至500Å，例如400Å。
請參照第12A圖，對犧牲層142、硬遮罩層138、 材料膜106、第二電極108進行圖案化步驟。
請參照第12A圖與第12B圖，電阻式記憶胞的第一電極102藉由導電層136電性連接至電晶體131的源/汲極132，例如電性連接至汲極。一實施例中，舉例來說，圖案化的材料膜106、第二電極108的寬度為5000Å。實施例中，第一電極102的壁電極部分112的寬度L1小於導電層136的寬度L2。例如0<L1/L2<0.5。一實施例中，舉例來說，壁電極部分112的寬度L1是10Å至200Å，例如100Å。導電層136的寬度L2是1000Å至5000Å，例如3000Å。
請參照第13圖，形成導電層144在導電層136、第二電極108上。導電層144可包括金屬(例如M1)線路。
第14圖為根據一實施例之記憶裝置(電阻式記憶胞)其設定(set)狀態與重置(reset)狀態之電阻(resistance)與機率(probability)的關係，其中顯示出電阻式記憶胞具有大的切換窗，即電阻差異大，因此可輕易分辨設定或重置的狀態。
在本揭露中，發明人發現電阻式記憶胞(不限於本揭露所述的電阻式記憶胞結構)在循環(cycling)操作之後，有電阻切換窗不穩定的問題(如第15圖所示)，這會導致切換失效及可靠性降低。此外，在記憶體單元操作期間是難以監測到失效的單元。失效的問題並無法透過增階型脈衝程式化(incremental step pulse programming；ISPP)方法(如第16圖所示)解決。發明人利用所發現的寫入時序(write timing)與電阻特性(如第17圖之重置特性， 或第18圖的設定特性)發展出新的記憶裝置的操作方法，能用以監控電阻式記憶胞在循環操作後劣化的情況。
以下說明根據實施例之記憶裝置的操作方法，其例如能用以監控電阻式記憶胞的劣化情況或健康狀態。操作方法包括具有劣化偵測設計的演算法，能夠提升電阻式記憶胞的可靠性。
第19圖繪示根據一實施例之記憶胞陣列中電阻式記憶胞的操作方法。從步驟270開始。在步驟272中，載入寫入電阻式記憶胞的條件。
在步驟274中，執行設定步驟，包括設定電阻式記憶胞的寫入脈波寬度或射擊(shot)次數。一實施例中，是先設定為第一寬度的脈波或第一次數的射擊。舉例來說，N次射擊表示有N個寫入脈波。
在步驟276中，執行寫入步驟，包括以在步驟274中設定的(第一)寬度的脈波或(第一)次數的射擊寫入電阻式記憶胞。實施例中，在執行寫入步驟276的過程中並未執行任何驗證步驟。舉例來說，在多次射擊之間並未執行任何驗證步驟。
在寫入步驟276之後，進行步驟278，執行驗證步驟，包括驗證經寫入後的電阻式記憶胞是否達到預定電阻或電流。若電阻式記憶胞未達到預定電阻或電流，則進行至步驟280，驗證(第一)寬度或(第一)次數是否達到最大寬度或最大次數。若在步驟280驗證出未達到最大寬度或最大次數，則進行至步驟282： 提高寫入脈波的寬度或射擊次數，亦即將寫入脈波從第一寬度提高至第二寬度，或將射擊次數從第一次數提高至第二次數。然後以提高後所得的(第二)寬度或(第二)次數進行設定步驟274，再執行如第19圖所示的流程。一實施例中，能利用虛框中的步驟280、步驟282偵測電阻式記憶胞的劣化情況。
在步驟278中，若驗證電阻式記憶胞達到預定電阻或電流，則進行至結束步驟284。此外，若在步驟280驗證出已達到最大寬度或最大次數，則進行至步驟286，標記寫入失效，並進行至結束步驟284。
第20圖顯示實施例(以實線表示)與比較例(以虛線表示)之電阻式記憶胞的操作結果。實施例的操作方法包括如第19圖所示的監測步驟280、282。比較例的操作步驟則省略步驟280、282。根據第20圖可發現，實施例的操作方法能使電阻式記憶胞在循環操作之後仍維持穩定的電阻切換窗。
根據實施例之電阻式記憶胞具有大的切換窗，且可靠度佳。此外，根據實施例之操作方法能使電阻式記憶胞具有穩定的切換窗。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (5)

  1. 一種記憶裝置，包括：一電阻式記憶胞，包括一第一電極、一第二電極及一記憶膜，其中該記憶膜在該第一電極與該第二電極之間；及一導電層，其中該第一電極包括一底電極部分與從該底電極部分向上延伸的一壁電極部分，該壁電極部分在該記憶膜與該底電極部分之間。該壁電極部分與該記憶膜的寬度是小於該底電極部分的寬度，該壁電極部分的寬度L1小於該導電層的寬度L2，其中該記憶膜具有一高度H1，該第一電極具有一高度H2，0<H1/H2<0.1。
  2. 如申請專利範圍第1項所述之記憶裝置，其中0<L1/L2<0.5。
  3. 如申請專利範圍第1項所述之記憶裝置，其中該壁電極部分與該記憶膜具有相同的寬度。
  4. 如申請專利範圍第1項所述之記憶裝置，其中該底電極部分與該壁電極部分之間具有一夾角，介於135度至90度。
  5. 如申請專利範圍第1項所述之記憶裝置，其中該第一電極具有一L形狀。
TW105111713A 2016-01-20 2016-04-14 記憶裝置與電阻式記憶胞的操作方法 TWI619282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280713P 2016-01-20 2016-01-20
US62/280,713 2016-01-20

Publications (2)

Publication Number Publication Date
TW201740583A TW201740583A (zh) 2017-11-16
TWI619282B true TWI619282B (zh) 2018-03-21

Family

ID=59297929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111713A TWI619282B (zh) 2016-01-20 2016-04-14 記憶裝置與電阻式記憶胞的操作方法

Country Status (3)

Country Link
US (1) US9711217B1 (zh)
CN (1) CN106992248B (zh)
TW (1) TWI619282B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811602B2 (en) * 2017-12-08 2020-10-20 Macronix International Co., Ltd. Tungsten oxide RRAM with barrier free structure
US12156486B2 (en) 2020-12-02 2024-11-26 International Business Machines Corporation Horizontal RRAM device and architecture for variability reduction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226411A1 (en) * 2005-04-06 2006-10-12 Samsung Electronics Co., Ltd. Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same
US20070173019A1 (en) * 2006-01-09 2007-07-26 Macronix International Co., Ltd. Programmable Resistive Ram and Manufacturing Method
US20090096568A1 (en) * 2006-04-28 2009-04-16 Yasunari Hosoi Variable resistance element, and its manufacturing method
US20090101879A1 (en) * 2007-10-22 2009-04-23 Macronix International Co., Ltd. Method for Making Self Aligning Pillar Memory Cell Device
US20090184310A1 (en) * 2008-01-18 2009-07-23 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted t-shaped bottom electrode
US20120074507A1 (en) * 2010-09-29 2012-03-29 Crossbar, Inc. Integration of an amorphous silicon resistive switching device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US752985A (en) * 1904-02-23 Acetylene-gas generator
JP2004356614A (ja) * 2003-05-08 2004-12-16 Renesas Technology Corp 半導体記憶装置
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
JP2008166379A (ja) * 2006-12-27 2008-07-17 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR20080066476A (ko) * 2007-01-12 2008-07-16 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7989790B2 (en) * 2007-01-18 2011-08-02 Macronix International Co., Ltd. Resistance random access memory
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
KR20110103160A (ko) * 2010-03-12 2011-09-20 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8507353B2 (en) * 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR101819595B1 (ko) * 2011-02-28 2018-01-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101778719B1 (ko) * 2011-03-04 2017-09-14 삼성전자주식회사 가변 저항 메모리 소자를 제조하는 방법
KR101802434B1 (ko) * 2011-05-17 2017-11-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR101900853B1 (ko) * 2012-04-13 2018-09-20 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
CN102945923A (zh) * 2012-10-26 2013-02-27 清华大学 互补型阻变存储器及制备方法
CN104617218B (zh) * 2013-11-04 2018-12-11 华邦电子股份有限公司 电阻式存储装置及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226411A1 (en) * 2005-04-06 2006-10-12 Samsung Electronics Co., Ltd. Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same
US20070173019A1 (en) * 2006-01-09 2007-07-26 Macronix International Co., Ltd. Programmable Resistive Ram and Manufacturing Method
US20090096568A1 (en) * 2006-04-28 2009-04-16 Yasunari Hosoi Variable resistance element, and its manufacturing method
US20090101879A1 (en) * 2007-10-22 2009-04-23 Macronix International Co., Ltd. Method for Making Self Aligning Pillar Memory Cell Device
US20090184310A1 (en) * 2008-01-18 2009-07-23 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted t-shaped bottom electrode
US20120074507A1 (en) * 2010-09-29 2012-03-29 Crossbar, Inc. Integration of an amorphous silicon resistive switching device

Also Published As

Publication number Publication date
CN106992248B (zh) 2019-05-03
US20170206960A1 (en) 2017-07-20
TW201740583A (zh) 2017-11-16
CN106992248A (zh) 2017-07-28
US9711217B1 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
CN106252505B (zh) Rram器件和方法
TWI686926B (zh) 電阻性隨機存取記憶體裝置及其形成方法
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
US8869436B2 (en) Resistive switching random access memory structure and method to recreate filament and recover resistance window
US9680095B2 (en) Resistive RAM and fabrication method
KR101127236B1 (ko) 저항성 메모리 소자의 제조 방법
TWI787332B (zh) 半導體裝置及其製造方法
US9595670B1 (en) Resistive random access memory (RRAM) cell and method for forming the RRAM cell
CN110957343A (zh) 集成芯片和形成集成芯片的方法
JP2006060232A (ja) 不揮発性メモリ素子及びその製造方法
CN104900805A (zh) 存储器
US10504903B1 (en) Semiconductor device and manufacturing method thereof
US9419057B2 (en) Resistive random access memory device and manufacturing methods
KR20150064709A (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
TWI619282B (zh) 記憶裝置與電阻式記憶胞的操作方法
TW201638946A (zh) 電阻式隨機存取記憶體
US12239034B2 (en) Resistive random access memory device having needle-like-shaped top electrode region and method for fabricating the same
JP6073836B2 (ja) メモリ素子およびその形成方法
TWI602178B (zh) 電阻式隨機存取記憶體
JP7728743B2 (ja) 熱履歴が低減された三次元ｎａｎｄメモリ
CN105990518B (zh) 电阻式存储器元件及其制造方法
KR102226767B1 (ko) 에너지 고 효율이 가능한 ReRAM의 제조 방법
CN104347799A (zh) 电阻式存储器及其制造方法