[go: up one dir, main page]

TWI618120B - 磊晶製程 - Google Patents

磊晶製程 Download PDF

Info

Publication number
TWI618120B
TWI618120B TW102118633A TW102118633A TWI618120B TW I618120 B TWI618120 B TW I618120B TW 102118633 A TW102118633 A TW 102118633A TW 102118633 A TW102118633 A TW 102118633A TW I618120 B TWI618120 B TW I618120B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial
buffer layer
gas
etching
Prior art date
Application number
TW102118633A
Other languages
English (en)
Other versions
TW201445618A (zh
Inventor
賴思豪
吳俊元
簡金城
余典衞
張明華
林鈺書
温在宇
許信國
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW102118633A priority Critical patent/TWI618120B/zh
Publication of TW201445618A publication Critical patent/TW201445618A/zh
Application granted granted Critical
Publication of TWI618120B publication Critical patent/TWI618120B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種磊晶製程,包含有下述步驟。首先,形成一凹槽於一基底中。接著,形成一晶種層覆蓋凹槽的一表面。接續,形成一緩衝層於晶種層上。續之,進行一蝕刻製程於緩衝層以塑形緩衝層。繼之,形成一磊晶層於緩衝層上。

Description

磊晶製程
本發明係關於一種磊晶製程,且特別係關於一種將磊晶層下方的緩衝層塑形的磊晶製程。
隨著半導體製程進入到深次微米時代,例如65奈米(nm)以下之製程,對於MOS電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能,目前業界已發展出所謂的「應變矽(strained-silicon)技術」,其原理主要是使閘極通道部分的矽晶格產生應變,使電荷在通過此應變之閘極通道時的移動力增加,進而達到使MOS電晶體運作更快的目的。在目前已知的技術中,已有使用應變矽(strained silicon)作為基底的MOS電晶體,其利用矽鍺(SiGe)或矽碳(SiC)的晶格常數與單晶矽(single crystal Si)不同的特性,使矽鍺磊晶層或矽碳磊晶層產生結構上應變而形成應變矽。由於矽鍺磊晶層或矽碳磊晶層的晶格常數(lattice constant)比矽大或小,這使得矽的帶結構(band structure)發生改變,而造成載子移動性增加,因此可增加MOS電晶體的速度。
更進一步而言,磊晶層的效能又與其尺寸、結構中的成分及其分佈以及所在之位置,甚至是與閘極的相對位置等有關。如何改善磊晶層的效能,使能提升所形成之半導體結構之性能或者能達成所需之電性要求,已為本領域一重要議題。
本發明提出一種磊晶製程,其將欲形成磊晶層之凹槽中的緩衝層塑形,以控制形成於緩衝層上的磊晶層的體積及其剖面輪廓。
本發明提供一種磊晶製程,包含有下述步驟。首先,形成一凹槽於一基底中。接著,形成一晶種層覆蓋凹槽的一表面。接續,形成一緩衝層於晶種層上。續之,進行一蝕刻製程於緩衝層以塑形緩衝層,俾使緩衝層位於中央處與邊緣處的厚度實質上相等。繼之,形成一磊晶層於緩衝層上。
基於上述,本發明提出一種磊晶製程,其依序形成一晶種層,形成一緩衝層,再進行一蝕刻製程用以塑形緩衝層,然後才形成一磊晶層於塑形的緩衝層上。如此一來,所形成之塑形的緩衝層可促使磊晶層易於成長於上,而減少差排等缺陷問題。並且,可藉由控制塑形的緩衝層的平坦度及其剩下的厚度,進一步控制磊晶層的體積及剖面輪廓,以達到所需之電性要求。較佳者,可藉由蝕刻及塑形出更薄之緩衝層,擴大所形成的磊晶層的體積,以提升其施加之應力。因此,本發明之形成並塑形緩衝層的方法,可提升磊晶層的應力效果。
110‧‧‧基底
120‧‧‧閘極
122‧‧‧介電層
124‧‧‧電極層
126‧‧‧蓋層
130‧‧‧間隙壁
140‧‧‧晶種層
150、150’‧‧‧緩衝層
160‧‧‧磊晶層
162‧‧‧塊狀磊晶層
164‧‧‧蓋層磊晶層
C‧‧‧閘極通道
d1‧‧‧預定深度
K1、K2、K3、K4、K5‧‧‧步驟
P1、P2‧‧‧蝕刻製程
R‧‧‧凹槽
S1、S2、S3‧‧‧表面
T1、T2、T3‧‧‧頂面
T4‧‧‧底面
第1圖係繪示本發明一實施例之磊晶製程之流程圖。
第2-8圖係繪示本發明一實施例之磊晶製程之剖面示意圖。
第1圖係繪示本發明一實施例之磊晶製程之流程圖。第2-8圖係繪示本發明一實施例之磊晶製程之剖面示意圖。圖中本實施例以二閘極為例,以清楚揭示本發明所欲揭露之磊晶製程,但閘極之個數非限於此。再者,本發明係以形成於閘極旁的磊晶層為例,但本發明不以此為限。並且,本發明以通入或摻雜鍺元素或者形成矽鍺層及形成矽鍺磊晶層等,以形成PMOS電晶體,但本發明不以此為限。在其他實施例中,亦可通入或摻雜其他的三族元素以形成PMOS電晶體的磊晶層。或者,可通入或摻雜五族元素,例如碳或磷等,以形成NMOS電晶體的磊晶層。
請參考第1圖以及第2-3圖。根據第1圖之步驟K1:形成一凹槽於一基底中。詳細而言,先如第2圖所示,提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。
接著,形成複數個閘極120,例如二閘極120於基底110上。閘極120可包含一介電層122、一電極層124以及一蓋層126。介電層122可例如為一氧化層、一緩衝層或/及一高介電常數介電層等,視本發明所搭配之半導體製程而定。例如,本發明可搭配一多晶矽製程、一前閘極(Gate-First)製程、一後閘極(Gate-Last)製程等,其中後閘極又可包含一前置高介電常數介電層之後閘極製程(Gate-Last for High-K First)或一後置高介電常數介電層之後閘極(Gate-Last for High-K Last)製程,視實際需要而定。在本實施例中則以搭配一前置高介電常數介電層之後閘極製程為例,則介電層122可例如包含一緩衝層以及一高介電常數介電層。緩衝層可例如 為一氧化層,用以緩衝高介電常數介電層以及基底110。高介電常數介電層可例如為一含金屬介電層,其可包含有鉿(Hafnium)氧化物、鋯(Zirconium)氧化物,但本發明不以此為限。更進一步而言,高介電常數閘極介電層係可選自氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、氧化鉭(tantalum oxide,Ta2O5)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、鈦酸鍶(strontium titanate oxide,SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)所組成之群組,但本發明不以此為限。電極層124可例如為一多晶矽層,用以作為一犧牲閘極,而於後續製程中進行金屬閘極置換(replacement metal gate,RMG)製程而置換為一金屬閘極;蓋層126則例如為一氮化層或/且一氧化層等單層或雙層的結構,但本發明不以此為限。
之後,形成二間隙壁130分別於閘極120側邊的基底110上,用以定義欲形成於閘極120側邊的基底110中之磊晶層的位置,其中磊晶層所形成相對於閘極120的位置,會直接影響到磊晶層所施加於各閘極120下方之一閘極通道C之應力。間隙壁130可例如為一氧化層、一氮化層或一氮氧化層等單層或雙層結構。為簡化說明,本實施例之間隙壁130是為氮化物間隙壁,且在形成此間隙壁130之前或之後,可再搭配形成其他之間隙壁以形成其他部分。例 如,可在形成間隙壁130之前,先形成一間隙壁(未繪示),用以定義形成於閘極120側邊的基底110中的一輕摻雜源/汲極(未繪示);或者,在形成間隙壁130之後,先形成一間隙壁(未繪示),用以定義形成於閘極120側邊的基底110中的一源/汲極(未繪示)。間隙壁130或其他間隙壁之形成的前後順序可對調,且各間隙壁可在對應形成磊晶層、輕摻雜源/汲極或源/汲極後部分或完全移除,視所欲形成之結構而定。
其後,例如進行一蝕刻製程P1,以於各閘極120之至少一側形成一凹槽R,較佳是於各閘極120相對兩側的基底110中分別形成一凹槽R。為方便說明起見,如第2圖所示,於二間隙壁130之間的基底110中形成一凹槽R。蝕刻製程P1可例如為一乾蝕刻製程或/且一濕蝕刻製程。例如,蝕刻製程P1可包含先進行一乾蝕刻製程以形成凹槽R之一預定深度d1,再進行一濕蝕刻製程以調整凹槽R之形狀及尺寸。在本實施例中,凹槽R具有一鑽石形的剖面結構,但本發明不以此為限。在其他實施例中,凹槽R亦可具有其他形狀的剖面結構,例如一U形的剖面結構、一六角形的剖面結構或一八角形的剖面結構等。本發明所提出之磊晶製程,可適用於具有各種形狀的剖面結構的凹槽R(或者可適用於後續形成於凹槽R中之具有各種形狀的剖面結構的磊晶層)。
根據第1圖之步驟K2:形成一晶種層覆蓋凹槽的一表面。可如第4圖所示,形成一晶種層140覆蓋凹槽R的一表面S1。晶種層可例如以通入含矽氣體的一化學氣相沈積(chemical vapor deposition,CVD)製程形成,但本發明不以此為限。在本實施例中,形成晶種層的方法可僅通入二氯甲矽烷(dichlorosilane,DCS)氣體, 以形成一純矽層於凹槽R的表面S1上,但本發明不以此為限。再者,形成晶種層的方法可再另外通入其他氣體,以形成一含矽層於凹槽R的表面S1,視實際製程需要或所需之結構而定。例如,可搭配通入氯化氫(hydrogen chloride,HCl)氣體,以選擇性形成一矽層,其中各特定位置所形成之比例皆可藉由調整二氯甲矽烷氣體以及氯化氫氣體而得。換言之,同時通入二氯甲矽烷氣體以及氯化氫氣體,可在形成晶種層140的同時,以蝕刻的方法移除部分區域,巨觀下便能較精確控制所形成之晶種層140之輪廓。
根據第1圖之步驟K3:在形成完晶種層140之後,接著形成一緩衝層於晶種層上。如第5圖所示,形成一緩衝層150於晶種層140上。緩衝層150可例如為一低濃度的矽鍺層,用以緩衝凹槽R的表面或純矽的晶種層140與後續形成於緩衝層150上的較高濃度的磊晶層,如此即可減少磊晶層之差排等結構缺陷。是以,晶種層140以及緩衝層150包含不同材質,或不同濃度的相同材質。較佳而言,緩衝層150的鍺含量低於50%。又更佳者,緩衝層150的鍺含量呈一梯度分佈,其濃度可由外(實質接觸晶種層140處)而內遞增。晶種層150可例如以通入含矽氣體的一化學氣相沈積(chemical vapor deposition,CVD)製程形成,但本發明不以此為限。例如,晶種層150可例如以通入氯化氫(hydrogen chloride,HCl)、二氯甲矽烷(dichlorosilane,DCS)、及鍺(germane,GeH4)氣體形成,其中鍺氣體可例如為氫化鍺(germane,GeH4)氣體,但本發明不以此為限。舉例而言,可在10托爾(torr)下,通入50每分鐘標準毫升(Standard Cubic Centimeter per Minute,sccm)的二氯甲矽烷以及250 sccm的鍺氣體,或者鍺氣體流量可介於70~380 sccm。另外,可再搭配通入氯化氫(hydrogen chloride,HCl)氣體,於沉積狀態下佐 同時以蝕刻的方法移除部分區域,巨觀下更能在特定位置形成緩衝層150。
再者,緩衝層150可選擇性摻雜硼離子。緩衝層150之一用途係可防止後續形成於其上之含硼的磊晶層中的硼成分向外擴散至基底110,因此可藉由調整緩衝層150的硼含量,甚至不摻雜硼以達到此目的。在此強調,此時所形成之緩衝層150具有不平坦且粗糙的一表面S2,如將磊晶層直接形成於緩衝層150上,則會造成磊晶層之結構缺陷以及所形成之體積及剖面輪廓難以控制的問題,因而影響裝置效能。
因此,根據第1圖之步驟K4:進行一蝕刻製程於緩衝層以塑形緩衝層的粗糙表面。如第6圖所示,進行一蝕刻製程P2,以將緩衝層150塑形而形成塑形後的一緩衝層150’,其具有一表面S3,且位於凹槽底部的中央處與位於凹槽邊緣處的厚度實質上相同。如此一來,則可解決前述之問題,意即減少後續形成於緩衝層150’上的磊晶層的缺陷,以及控制磊晶層的體積及剖面輪廓,甚至此塑形的步驟,去除掉部分緩衝層150(粗糙表面S2)而形成平坦的表面S3,故可擴大所形成的磊晶層的體積,而提升其施加於閘極通道C的應力效能。
蝕刻製程P2可例如通入至少一蝕刻氣體,以蝕刻特定區域或特定結晶面的緩衝層150。在一實施例中,蝕刻氣體可例如為氯化氫氣體,其可蝕刻特定結晶面的緩衝層150,以移除多於不平坦的區域,而形成緩衝層150’,但本發明不以此為限。再者,蝕刻製程P2可例如再包含通入至少一沈積氣體,以在蝕刻的過程中,彌 補過度蝕刻的部分,而控制特定位置的蝕刻率。沈積氣體可例如包含甲烷(silane,SiH4)、二氯甲矽烷(dichlorosilane,DCS)或/且鍺(germane,GeH4)氣體。在此強調,由於蝕刻製程P2的蝕刻率必定大於沈積率,如此在巨觀下可維持其蝕刻或者塑形緩衝層150的特性。再者,蝕刻製程P2的蝕刻氣體的總流量會大於沈積氣體的總流量,以維持其蝕刻或者塑形的特性。舉例而言,當蝕刻製程P2同時通入氯化氫氣體作為蝕刻氣體,而二氯甲矽烷氣體及鍺氣體作為沈積氣體時,則氯化氫氣體較佳為200 sccm,而二氯甲矽烷氣體搭配為50 sccm及鍺氣體搭配為120 sccm,如此蝕刻氣體的總流量(即氯化氫氣體的流量)則會大於沈積氣體的總流量(即二氯甲矽烷氣體加上鍺氣體的流量),如此則可使特定區域具有適當的蝕刻率,但本發明不以此為限。另外,蝕刻製程P2較佳為在低壓下進行,以對於各晶格面具有不同的蝕刻率,且能精準控制緩衝層150的塑形步驟,並能控制緩衝層150’的厚度。例如,以0.1托爾(torr)至200托爾(torr)的低壓進行。較佳者可為1托爾至100托爾的低壓,更佳者可為5托爾至50托爾的低壓。
再者,蝕刻製程P2較佳為原位(in-situ)進行,俾使緩衝層150’等,不會因破真空而氧化或污染。換言之,進行蝕刻製程P2可例如與形成晶種層140、形成緩衝層150’以及形成後續磊晶層皆於同一製程腔體。更佳者,亦可在同一製程中,僅以通入不同氣體或者相同氣體之不同比例來進行蝕刻製程P2、形成晶種層140、形成緩衝層150’以及形成後續磊晶層,視實際需要而定,如此可確保品質又能簡化製程並降低成本。
續之,根據第1圖之步驟K5:形成一磊晶層於緩衝層上。 如第7-8圖所示,形成一磊晶層160於緩衝層150’上。在一實施例中,磊晶層160包含一矽鍺磊晶層,但本發明不以此為限。在本實施例中,磊晶層160由下而上包含一塊狀磊晶層162以及一蓋層磊晶層164。
詳細而言,可由第7圖所示,先形成塊狀磊晶層於緩衝層上。此時,塊狀磊晶層162需填滿第3圖之凹槽R。較佳者,塊狀磊晶層162的一頂面T1至少與基底110的一頂面T2位於同一水面上,如此即可充分發揮塊狀磊晶層162的應力效應,又不會應形成有凹陷於塊狀磊晶層162上,導致後續結構覆蓋困難。塊狀磊晶層162可例如為一矽鍺磊晶層,且其鍺含量高於15%,以具有夠高之濃度形成應力施加於閘極通道C,因為塊狀磊晶層162為主要之施加應力之磊晶層。塊狀磊晶層162可例如以一氣相沈積製程形成,但本發明不以此為限。舉例而言,可在10托爾(torr)下,通入50 sccm的二氯甲矽烷以及600 sccm的氫化鍺氣體,或者氫化鍺氣體的流量可介於380~800 sccm。再者,塊狀磊晶層162可摻雜硼等離子以增加其導電性。例如通入220 sccm的乙硼烷(Diborane,B2H6),或者介於70~280 sccm的乙硼烷,但本發明不以此為限。
然後,如第8圖所示,形成蓋層磊晶層164於塊狀磊晶層162上。蓋層磊晶層164的一頂面T3則高於基底110的頂面T2。本實施例中,蓋層磊晶層164可例如為一矽層,以防止其下方之塊狀磊晶層162中的鍺等元素向外擴散。蓋層磊晶層164又可例如為一矽鍺層,其鍺由下而上遞減。較佳者,蓋層磊晶層164之最大鍺含量(即位於一底面T4的鍺含量)低於塊狀磊晶層162之鍺含量,且蓋層磊晶層164之頂面T3的鍺含量實質上為零。再者,蓋層磊 晶層164亦可選擇性摻雜硼等離子以增加其導電性。
以後,可繼續進行其他後續之半導體製程,例如佈植源/汲極(未繪示)的摻質或自對準金屬矽化物(salicide)製程等,在此不多加贅述。此外,摻雜源/汲極(未繪示)的時間點亦可以實施於形成凹槽R的蝕刻製程P1之前或是於形成塊狀磊晶層162時同步摻雜之。
綜上所述,本發明提出一種磊晶製程,其依序形成一晶種層,形成一緩衝層,再進行一蝕刻製程用以塑形緩衝層,然後才形成一磊晶層於塑形的緩衝層上。如此一來,所形成之塑形的緩衝層可促使磊晶層易於成長於其上,而減少差排(dislocation)等缺陷問題。並且,可藉由控制塑形的緩衝層的平坦度及其剩下的厚度,進一步控制磊晶層的體積及剖面輪廓,以達到所需之電性要求。較佳者,可藉由塑形出更薄之緩衝層,擴大所形成的磊晶層的體積。因此,本發明之形成並塑形緩衝層的方法,可提升磊晶層施加於閘極通道的應力效果。
更進一步而言,本發明之蝕刻製程,可蝕刻特定區域或特定結晶面的緩衝層,而蝕刻出所需之塑形的緩衝層。蝕刻製程可包含至少一蝕刻氣體,以及選擇性再包含一沈積氣體。然而,蝕刻製程的蝕刻率必大於沈積率,以達成其蝕刻之功能。直觀上,可將蝕刻製程的蝕刻氣體的總流量設定為大於沈積氣體的總流量,以確保其蝕刻或者塑形的特性。如此一來,藉由同時通入蝕刻氣體以及沈積氣體,並調整二者之成分以及比例,可達到更大彈性的控制特定之區域的蝕刻率的目的;換言之,俾使不同區域具有不同之蝕刻率, 而達到塑形的效果。
較佳者,蝕刻製程可包含氯化氫氣體作為蝕刻氣體,而可選擇性再包含甲烷、二氯甲矽烷或/且鍺氣體作為沈積氣體。再者,形成晶種層、形成緩衝層、進行一蝕刻製程以及形成磊晶層的步驟較佳於同一製程腔體中進行,或者蝕刻製程可為原位進行,以防止製程中因破真空而污染各材料層。更佳者,此些步驟可在同一製程腔體中以通入不同氣體或相同氣體之不同比例形成,因此可簡化製程並減少污染,進而提升良率及品質。
此外,本發明的磊晶製程亦適用於鰭式場效電晶體(Fin Field-effect transistor,FinFET)等之非平面型的場效電晶體中,意即將閘極跨設於鰭狀結構,並利用閘極與間隙壁當作遮罩來蝕刻鰭狀結構形成凹槽之後,接著如前文所述,依序形成一晶種層,形成一緩衝層,再進行一蝕刻製程用以塑形緩衝層,最後才形成一磊晶層於塑形的緩衝層上。

Claims (17)

  1. 一種磊晶製程,包含有:形成一凹槽於一基底中;形成一晶種層覆蓋該凹槽的一表面;形成一緩衝層於該晶種層上,其中該緩衝層包含一矽鍺層,且該緩衝層的鍺含量低於50%;進行一蝕刻製程於該緩衝層以塑形該緩衝層;以及形成一磊晶層於該緩衝層上。
  2. 如申請專利範圍第1項所述之磊晶製程,其中該晶種層包含通入二氯甲矽烷(dichlorosilane,DCS)氣體形成。
  3. 如申請專利範圍第1項所述之磊晶製程,其中該緩衝層包含通入氯化氫(hydrogen chloride,HCl)、二氯甲矽烷(dichlorosilane,DCS)、鍺(germanium,GeH4)氣體形成。
  4. 如申請專利範圍第1項所述之磊晶製程,其中該蝕刻製程包含通入至少一蝕刻氣體。
  5. 如申請專利範圍第4項所述之磊晶製程,其中該蝕刻氣體包含氯化氫氣體。
  6. 如申請專利範圍第4項所述之磊晶製程,其中該蝕刻製程包含通入至少一沈積氣體。
  7. 如申請專利範圍第6項所述之磊晶製程,其中該沈積氣體包含甲 烷(silane,SiH4)、二氯甲矽烷(dichlorosilane,DCS)或/且鍺(germanium,GeH4)氣體。
  8. 如申請專利範圍第6項所述之磊晶製程,其中該蝕刻氣體的總流量大於該沈積氣體的總流量。
  9. 如申請專利範圍第6項所述之磊晶製程,其中該蝕刻製程的蝕刻率大於沈積率。
  10. 如申請專利範圍第1項所述之磊晶製程,其中該蝕刻製程係原位進行。
  11. 如申請專利範圍第1項所述之磊晶製程,其中進行該蝕刻製程、與形成該晶種層、形成該緩衝層以及形成該磊晶層皆於同一製程腔體。
  12. 如申請專利範圍第11項所述之磊晶製程,其中進行該蝕刻製程、與形成該晶種層、形成該緩衝層以及形成該磊晶層係通入不同氣體。
  13. 如申請專利範圍第1項所述之磊晶製程,其中該磊晶層包含一矽鍺磊晶層。
  14. 如申請專利範圍第1項所述之磊晶製程,其中該磊晶層由下而上包含一塊狀磊晶層以及一蓋層磊晶層。
  15. 如申請專利範圍第14項所述之磊晶製程,其中該塊狀磊晶層包 含一矽鍺磊晶層,且其鍺含量高於15%。
  16. 如申請專利範圍第1項所述之磊晶製程,其中該晶種層以及該緩衝層包含不同材質。
  17. 如申請專利範圍第1項所述之磊晶製程,其中該晶種層包含一矽層。
TW102118633A 2013-05-27 2013-05-27 磊晶製程 TWI618120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102118633A TWI618120B (zh) 2013-05-27 2013-05-27 磊晶製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102118633A TWI618120B (zh) 2013-05-27 2013-05-27 磊晶製程

Publications (2)

Publication Number Publication Date
TW201445618A TW201445618A (zh) 2014-12-01
TWI618120B true TWI618120B (zh) 2018-03-11

Family

ID=52707161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118633A TWI618120B (zh) 2013-05-27 2013-05-27 磊晶製程

Country Status (1)

Country Link
TW (1) TWI618120B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991343B2 (en) 2015-02-26 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. LDD-free semiconductor structure and manufacturing method of the same
US9728598B2 (en) 2015-04-07 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having barrier layer to prevent impurity diffusion
US9812570B2 (en) 2015-06-30 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805460A (en) * 2006-06-07 2008-01-16 Asm Inc Selective epitaxial formation of semiconductor films
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805460A (en) * 2006-06-07 2008-01-16 Asm Inc Selective epitaxial formation of semiconductor films
US20090302348A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making

Also Published As

Publication number Publication date
TW201445618A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
US8853060B1 (en) Epitaxial process
US11024718B2 (en) Semiconductor device and method of forming the same
US9034706B2 (en) FinFETs with regrown source/drain and methods for forming the same
US8247285B2 (en) N-FET with a highly doped source/drain and strain booster
TWI431724B (zh) 半導體結構及其製造方法
TWI658491B (zh) 半導體裝置與其之製造方法
US20140367768A1 (en) Semiconductor device and fabrication method thereof
TW201334184A (zh) 半導體元件與其形成方法及p型金氧半電晶體
CN114639732B (zh) 半导体元件及其制作方法
JP5456150B2 (ja) 半導体装置及びその製造方法
US9748386B2 (en) Epitaxial structure of semiconductor device and manufacturing method thereof
US9263579B2 (en) Semiconductor process for modifying shape of recess
US8951871B2 (en) Semiconductor device and manufacturing method thereof
TWI618120B (zh) 磊晶製程
JP2009105163A (ja) 半導体装置
US8884346B2 (en) Semiconductor structure
US9653550B2 (en) MOSFET structure and manufacturing method thereof
JP3834564B2 (ja) 半導体装置及びその製造方法
TWI532174B (zh) 半導體結構及其製程
TWI543370B (zh) Mos電晶體製程
US20250169135A1 (en) Semiconductor Device and Method of Forming the Same
US20250113539A1 (en) Semiconductor structure and manufacturing method thereof
CN109524306B (zh) 晶体管的形成方法
TWI575578B (zh) 半導體製程