TWI616860B - 閘極驅動電路及其運作方法 - Google Patents

Abstract

一種閘極驅動電路，其第一級驅動電路包含第一輸入電晶體、第一輸出電晶體及第一電路組且其第二級驅動電路包含第二輸入電晶體、第二輸出電晶體及第二電路組。第一電路組耦接於第一輸入電晶體與第一輸出電晶體之間。第二電路組耦接於第二輸入電晶體與第二輸出電晶體之間。第一輸入電晶體耦接第一電壓並接收第一閘極控制訊號。第一輸出電晶體耦接第二電壓並輸出第二閘極控制訊號。第二輸入電晶體耦接第一輸出電晶體及第一電壓並接收第二閘極控制訊號。第二輸出電晶體耦接第二電壓。第一閘極控制訊號之電壓值介於第一電壓與第二電壓之間。

Description

閘極驅動電路及其運作方法

本發明係與顯示器有關，尤其是關於一種設置於閘極驅動電路陣列基板(Gate On Array,GOA)上並採用單側驅動方式運作的閘極驅動電路及其運作方法。

一般而言，當設置於閘極驅動電路陣列基板(GOA)上之閘極驅動電路1採用單側驅動方式運作時，如圖1所示，傳統的作法是將某一側輸入的掃描線驅動訊號(例如圖1中之第二驅動訊號SD2)加以攔截住，而由另一側輸入的掃描線驅動訊號(例如圖1中之第一驅動訊號SD1)進行驅動。

然而，上述這種傳統的單側驅動方式很容易導致在顯示面板PL所顯示之畫面中出現水平方向的亮暗線，嚴重影響顯示畫面之品質，亟待改善。

根據本發明之一具體實施例為一種閘極驅動電路。於此實施例中，閘極驅動電路包含第一級驅動電路及第二級驅動電路。第二級驅動電路耦接第一級驅動電路。第一級驅動電路包含第一輸入電晶體、第一輸出電晶體及第一電路組。第二級驅動 電路包含第二輸入電晶體、第二輸出電晶體及第二電路組。第一輸入電晶體耦接第一電壓並接收第一閘極控制訊號。第一輸出電晶體耦接第二電壓並輸出第二閘極控制訊號。第一電路組耦接於第一輸入電晶體與第一輸出電晶體之間。第二輸入電晶體耦接第一輸出電晶體及第一電壓並接收第二閘極控制訊號。第二輸出電晶體耦接第二電壓。第二電路組耦接於第二輸入電晶體與第二輸出電晶體之間。其中，第一閘極控制訊號具有介於第一電壓與第二電壓之間的第三電壓。

於一實施例中，第二閘極控制訊號具有介於第一電壓與第二電壓之間的電壓值。

於一實施例中，第一閘極控制訊號的電壓值與第二閘極控制訊號的電壓值相等。

於一實施例中，第一電壓係大於第二電壓。

於一實施例中，第一電路組所包含之複數個電路單元與第二電路組所包含之複數個電路單元之工作點(Quiescent Point)的波形相同。

於一實施例中，第二輸出電晶體輸出第三閘極控制訊號，且第三閘極控制訊號具有介於第一電壓與第二電壓之間的電壓值。

於一實施例中，第一閘極控制訊號亦輸入至另一電晶體之閘極，第一閘極控制訊號之接點係分割為兩部分並且其中一部分焊接至第三電壓。

根據本發明之另一具體實施例為一種閘極驅動電路之運作方法。於此實施例中，閘極驅動電路包含第一級驅動電路及第二級驅動電路。第一級驅動電路包含第一輸入電晶體、第一電路組及第一輸出電晶體。第二級驅動電路包含第二輸入電晶體、第二電路組及第二輸出電晶體。第一電路組耦接於第一輸入電晶體與第一輸出電晶體之間。第二電路組耦接於第二輸入電晶體與第二輸出電晶體之間。

閘極驅動電路之運作方法包含下列步驟：將第一輸入電晶體與第二輸入電晶體耦接第一電壓並將第一輸出電晶體與第二輸出電晶體耦接第二電壓；提供第一閘極控制訊號給第一輸入電晶體；以及由第一輸出電晶體輸出第二閘極控制訊號至第二輸入電晶體；其中，第一閘極控制訊號係具有介於第一電壓與第二電壓之間的第三電壓。

根據本發明之閘極驅動電路及其運作方法係將其第一級驅動電路之第一輸入電晶體(T11)的閘極耦接至介於第一電壓(VssQ)與第二電壓(Vcom)之間的第三電壓(VssG)，致使第一級驅動電路中之第一輸入電晶體(T11)及第一輸出電晶體(T12)與第二級驅動電路中之第二輸入電晶體(T11)及第二輸出電晶體(T12)的開關狀態均相同，使得第一級驅動電路中之電路單元的工作點波形與第二級驅動電路中之電路單元的工作點波形亦相同，故可有效改善先前技術中之顯示面板所顯示的畫面出現水平方向亮暗線之現象。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

PL‧‧‧顯示面板

SD1‧‧‧第一驅動訊號

SD2‧‧‧第二驅動訊號

1、2、3、4‧‧‧閘極驅動電路

21、31‧‧‧前四級驅動電路

22、32‧‧‧後四級驅動電路

T11‧‧‧輸入電晶體

QS1、QS2‧‧‧電路組

T12‧‧‧輸出電晶體

ST、ST1~ST8‧‧‧閘極控制訊號

VssQ‧‧‧第一電壓

Vcom‧‧‧第二電壓(接地電壓)

VssG‧‧‧第三電壓

Q1~Q8‧‧‧電路單元

6‧‧‧單一級GOA驅動電路

7‧‧‧多級GOA驅動電路

70‧‧‧第一級GOA驅動電路

72‧‧‧第二級GOA驅動電路

T21、T31~T35、T41~T44、T51~T56、T61~T66‧‧‧電晶體

C‧‧‧電容

P(n)、P(n+4)、K(n)、K(n+4)、G(n)、G(n+4)、G(n+8)、Q(n)、Q(n-2)、Q(n+2)、Q(n+4)、Q(n+8)‧‧‧接點

ST(n+4)、ST(n+8)‧‧‧閘極控制訊號

HC1~HC8、VGH‧‧‧電壓

S10~S14‧‧‧步驟

圖1係繪示先前技術採用單側驅動方式驅動閘極驅動電路時容易導致水平方向亮暗線之示意圖。

圖2A係繪示根據本發明之一較佳具體實施例中之閘極驅動電路的功能方塊圖。

圖2B係繪示第二級驅動電路之電路單元Q5~Q8的工作點波形明顯高於第一級驅動電路之電路單元Q1~Q4的工作點波形之示意圖。

圖3係繪示根據本發明之另一較佳具體實施例中之閘極驅動電路的功能方塊圖。

圖4係繪示閘極驅動電路之一實施例。

圖5係繪示第一級驅動電路之電路單元Q1~Q4的工作點波形與第二級驅動電路之電路單元Q5~Q8的工作點波形相同之示意圖。

圖6係繪示單一級GOA驅動電路之一實施例。

圖7係繪示多級GOA驅動電路中之第一級GOA驅動電路與第二級GOA驅動電路彼此串接之一實施例。

圖8係繪示根據本發明之另一較佳具體實施例中之閘極驅動電路之運作方法的流程圖。

在下文中將參照附圖更全面地描述本發明，在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。

在附圖中，為了清楚起見，放大了部份區域。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如區域或基板的元件被稱為在另一元件“上”或者“連接(或稱為耦接)”又或者“電性連接”另一元件時，其可以直接在另一元件上或與另一元件連接(或稱為耦接)或電性連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接(或稱為耦接)”可以指物理及/或電連接。

根據本發明之一較佳具體實施例為一種閘極驅動電路。於此實施例中，閘極驅動電路可設置於閘極驅動電路陣列基板(GOA)上，並可採用單側驅動方式進行驅動，但不以此為限。

首先，請參照圖2A，圖2A係繪示此實施例中之閘極驅動電路的功能方塊圖。如圖2A所示，閘極驅動電路2可至少包含前四級驅動電路21及後四級驅動電路22。前四級驅動電路21之每一級包含輸入電晶體T11、電路組QS1及輸出電晶體T12。後四級驅動電路22之每一級包含輸入電晶體T11、電路組QS2及輸出電晶體T12。於前四級驅動電路21中，電路組QS1耦接於輸入電晶體T11與輸出電晶體T12之間。換言之，電路組QS1分別耦接於輸入 電晶體T11之第二端(或稱為汲極)與輸出電晶體T12之控制端(或稱為閘極)。於後四級驅動電路22中，電路組QS2耦接於輸入電晶體T11與輸出電晶體T12之間。換言之，電路組QS2分別耦接於輸入電晶體T11之第二端(或稱為汲極)與輸出電晶體T12之控制端(或稱為閘極)。

前四級驅動電路21之輸入電晶體T11與後四級驅動電路22之輸入電晶體T11分別耦接第一電壓VssQ。換言之，前四級驅動電路21與後四級驅動電路22的輸入電晶體T11之第一端(或稱為源極)均耦接第一電壓VssQ；前四級驅動電路21之輸出電晶體T12與後四級驅動電路22之輸出電晶體T12分別耦接第二電壓(接地電壓)Vcom，其中第一電壓VssQ係大於第二電壓Vcom。換言之，前四級驅動電路21與後四級驅動電路22的輸出電晶體T12之第一端(或稱為源極)均耦接第二電壓(接地電壓)Vcom。於本發明實施例中，係以前四級驅動電路21之輸出電晶體T12之第二端(或稱為汲極)耦接後四級驅動電路22之輸入電晶體T11之控制端(或稱為閘極)為範例，但不限於此。

為了改善先前技術所遭遇到的亮暗線現象，此實施例係將閘極驅動電路2的前四級驅動電路21的輸入電晶體T11的閘極直接耦接至接地電壓Vcom，使得前四級驅動電路21所接收到的閘極控制訊號ST具有接地電壓Vcom，其中，閘極控制訊號ST又稱為起始閘極控制訊號。藉此，可使前四級驅動電路21的輸入電晶體T11維持恆開之狀態，並且前四級驅動電路21中之電路組QS1的 電路單元Q1~Q4均可(或稱為皆可)充電至第一電壓VssQ，算是相當穩定。

然而，於此實施例中，由於前四級驅動電路21中之電路組QS1的電路單元Q1~Q4的工作點(Quiescent Point)電壓相對較低，使得從前四級驅動電路21的輸出電晶體T12輸出至後四級驅動電路22的輸入電晶體T11的閘極控制訊號ST1~ST4會處於浮動(Floating)狀態，因而導致後四級驅動電路22的輸入電晶體T11的穩定性不佳。如圖2B所示，這將會造成後四級驅動電路22中之電路組QS2的電路單元Q5~Q8之工作點波形明顯高於前四級驅動電路21中之電路組QS1的電路單元Q1~Q4之工作點波形，使得亮暗線的現象無法完全獲得改善。於此實施例中，前四級驅動電路21分別具有各自對應的輸入電晶體T11和輸出電晶體T12，前四級驅動電路21的輸入電晶體T11的閘極端分別接收同一個起始閘極控制訊號ST，前四級驅動電路21的輸出電晶體T12的第二端分別輸出閘極控制訊號ST1~ST4。後四級驅動電路22分別具有各自對應的輸入電晶體T11和輸出電晶體T12，後四級驅動電路22的輸入電晶體T11的閘極端分別接收各自對應的閘極控制訊號ST1~ST4，後四級驅動電路22的輸出電晶體T12的第二端分別輸出閘極控制訊號ST5~ST8。

為了進一步克服上述實施例之缺點，請參照圖3，圖3係繪示本發明之另一較佳具體實施例中之閘極驅動電路的功能方塊圖。

如圖3所示，閘極驅動電路3可至少包含前四級驅動 電路31及後四級驅動電路32。前四級驅動電路31之每一級包含輸入電晶體T11、電路組QS1及輸出電晶體T12。後四級驅動電路32包含輸入電晶體T11、電路組QS2及輸出電晶體T12。於前四級驅動電路31中，電路組QS1耦接於輸入電晶體T11與輸出電晶體T12之間。於後四級驅動電路32中，電路組QS2耦接於輸入電晶體T11與輸出電晶體T12之間。

前四級驅動電路31與後四級驅動電路32之輸入電晶體T11的第一端均耦接第一電壓VssQ；前四級驅動電路31與後四級驅動電路32之輸出電晶體T12均耦接第二電壓(接地電壓)Vcom，其中第一電壓VssQ係大於第二電壓Vcom。

前四級驅動電路31之輸入電晶體T11接收閘極控制訊號ST並且前四級驅動電路31之輸出電晶體T12輸出閘極控制訊號ST1~ST4至後四級驅動電路32之輸入電晶體T11。同理，後四級驅動電路32之輸入電晶體T11分別接收閘極控制訊號ST1~ST4並且後四級驅動電路32之輸出電晶體T12輸出閘極控制訊號ST5~ST8。

於實際應用中，若閘極驅動電路3還包含另四級驅動電路(圖未示)，則另四級驅動電路之輸入電晶體即會接收後四級驅動電路32之輸出電晶體T12所輸出的閘極控制訊號ST5~ST8，並且另四級驅動電路之輸出電晶體會輸出另一組閘極控制訊號至下四級驅動電路，以此類推。需說明的是，閘極驅動電路3可包含複數級驅動電路，並且該複數級驅動電路之數目可依實際需求而 定，並不以此實施例為限。其餘均可依此類推，於此不另行贅述。

接著，請參照圖4，於一實施例中，假設閘極驅動電路4的前四級驅動電路包含四個輸入電晶體T11、四個電路單元Q1~Q4及四個輸出電晶體T12，而閘極驅動電路4的後四級驅動電路包含四個輸入電晶體T11、四個電路單元Q5~Q8及四個輸出電晶體T12。

前四級驅動電路中之四個輸入電晶體T11之第一端(或稱為源極)均耦接電壓VGH、四個輸入電晶體T11之第二端(或稱為汲極)分別耦接四個輸出電晶體T12之控制端(或稱為閘極)且四個輸入電晶體T11之控制端(或稱為閘極)均受控於閘極控制訊號ST；電路單元Q1~Q4分別耦接於四個輸入電晶體T11之第二端(或稱為汲極)與四個輸出電晶體T12之控制端(或稱為閘極)之間；四個輸出電晶體T12之第一端(或稱為源極)分別耦接電壓HC1~HC4且其第二端(或稱為汲極)分別耦接後四級驅動電路的四個輸入電晶體T11之控制端(或稱為閘極)。

需說明的是，於實際應用中，電壓VGH可等於前述的第一電壓VssQ且電壓HC1~HC4可等於前述的第二電壓(接地電壓)Vcom，但不以此為限。此外，閘極控制訊號ST可具有介於第一電壓VssQ與第二電壓(接地電壓)Vcom之間的電壓值，例如第三電壓VssG，但不以此為限。

後四級驅動電路的四個輸入電晶體T11之第一端(或稱為源極)均耦接電壓VGH、四個輸入電晶體T11之第二端(或稱為 汲極)分別耦接四個輸出電晶體T12之控制端(或稱為閘極)且四個輸入電晶體T11之控制端(或稱為閘極)分別受控於前四級驅動電路的四個輸出電晶體T12所分別輸出的閘極控制訊號ST1~ST4；四個電路單元Q5~Q8分別耦接於四個輸入電晶體T11之第二端(或稱為汲極)與四個輸出電晶體T12之控制端(或稱為閘極)之間；四個輸出電晶體T12之第一端(或稱為源極)分別耦接電壓HC5~HC8且其第二端(或稱為汲極)分別輸出閘極控制訊號ST5~ST8。

於實際應用中，電壓HC5~HC8可等於前述的第二電壓(接地電壓)Vcom，但不以此為限。此外，前四級驅動電路的四個輸出電晶體T12所分別輸出的閘極控制訊號ST1~ST4與後四級驅動電路的四個輸出電晶體T12所分別輸出的閘極控制訊號ST5~ST8均可具有介於第一電壓VssQ與第二電壓(接地電壓)Vcom之間的電壓值，例如第三電壓VssG，但不以此為限。

需說明的是，由於此實施例中輸入至前四級驅動電路的四個輸入電晶體T11之閘極控制訊號ST具有的電壓值(例如第三電壓VssG)大於上述實施例中輸入至前四級驅動電路的輸入電晶體T11之閘極控制訊號ST具有的第二電壓(接地電壓)Vcom，使得此實施例中之前四級驅動電路的四個輸入電晶體T11均處於微開的狀態，而不是如同上述實施例中之前四級驅動電路的輸入電晶體T11處於恆開的狀態，這也連帶使得此實施例中之耦接四個輸入電晶體T11的四個輸出電晶體T12亦均處於微開的狀態，所以此實施例中之前四級驅動電路的四個輸出電晶體T12輸出至後四級驅 動電路的閘極控制訊號ST1~ST4亦具有介於第一電壓VssQ與第二電壓Vcom之間的電壓值(例如第三電壓VssG)，進而使得後四級驅動電路中之四個輸入電晶體T11與四個輸出電晶體T12亦均處於微開的狀態。

承上，由於前四級驅動電路中之四個輸入電晶體T11及四個輸出電晶體T12與後四級驅動電路中之四個輸入電晶體T11及四個輸出電晶體T12的開關狀態相同，均處於微開之狀態，使得前四級驅動電路中之四個電路單元Q1~Q4的工作點波形與後四級驅動電路中之四個電路單元Q5~Q8的工作點波形亦會相同，如圖5所示。

相較於圖2B所示之後四級驅動電路的四個電路單元Q5~Q8之工作點波形明顯高於前四級驅動電路的四個電路單元Q1~Q4之工作點波形，圖5所示之前四級驅動電路的四個電路單元Q1~Q4的工作點波形與後四級驅動電路的四個電路單元Q5~Q8的工作點波形相同，代表此實施例中之前四級驅動電路與後面各級驅動電路之運作上變得較為一致且穩定，而不會有上述實施例中之電晶體過開或過關的現象，故能有效改善顯示面板的顯示畫面出現水平方向亮暗線之現象。

接著，請參照圖6，圖6係繪示單一級GOA驅動電路之一實施例。如圖6所示，於單一級GOA驅動電路6中，電晶體T44之第一端(或稱為源極)耦接輸入電晶體T11之第二端(或稱為汲極)、電晶體T44之第二端(或稱為汲極)耦接第一電壓VssQ且電晶 體T44之控制端(或稱為閘極)受控於第二電壓(接地電壓)Vcom；電晶體T55及T56之第二端(或稱為汲極)均耦接第一電壓VssQ且其控制端(或稱為閘極)均耦接至接點Q(n-2)；電晶體T52及T54之第二端(或稱為汲極)均耦接第一電壓VssQ且其控制端(或稱為閘極)均耦接至接點Q(n)；電晶體T51及T53之第一端(或稱為源極)彼此耦接至電晶體T51之控制端(或稱為閘極)，且電晶體T51之第二端(或稱為汲極)分別耦接電晶體T56及T52之第一端(或稱為源極)與電晶體T53之控制端(或稱為閘極)，而電晶體T53之第二端(或稱為汲極)則分別耦接電晶體T54及T55之第一端(或稱為源極)與電晶體T32、T34及T42之控制端(或稱為閘極)於接點P(n)；電晶體T34及T42之第二端(或稱為汲極)均耦接第一電壓VssQ，而電晶體T32之第二端(或稱為汲極)耦接第三電壓VssG；電晶體T42之第一端(或稱為源極)耦接至輸入電晶體T11之第二端(或稱為汲極)與電晶體T44之第一端(或稱為源極)之間；電容C之一端耦接至輸入電晶體T11之第二端(或稱為汲極)與電晶體T44之第一端(或稱為源極)之間且另一端耦接電晶體T32之第一端(或稱為源極)。

電晶體T65及T66之第二端(或稱為汲極)均耦接第一電壓VssQ且其控制端(或稱為閘極)均耦接至接點Q(n-2)；電晶體T62及T64之第二端(或稱為汲極)均耦接第一電壓VssQ且其控制端(或稱為閘極)均耦接至接點Q(n)；電晶體T61及T63之第一端(或稱為源極)彼此耦接至電晶體T61之控制端(或稱為閘極)，且電晶體T61之第二端(或稱為汲極)分別耦接電晶體T66及T62之第一端(或 稱為源極)與電晶體T63之控制端(或稱為閘極)，而電晶體T63之第二端(或稱為汲極)則分別耦接電晶體T64及T65之第一端(或稱為源極)與電晶體T33、T35及T43之控制端(或稱為閘極)於接點K(n)；電晶體T35及T43之第二端(或稱為汲極)均耦接第一電壓VssQ，而電晶體T33之第二端(或稱為汲極)耦接第三電壓VssG；電晶體T43之第一端(或稱為源極)耦接至輸入電晶體T11之第二端(或稱為汲極)與輸出電晶體T12之控制端(或稱為閘極)之間的接點Q(n)；電晶體T33之第一端(或稱為源極)耦接至電容C與電晶體T32之間以及接點G(n)。

輸入電晶體T11之第一端(或稱為源極)耦接電壓VGH、輸入電晶體T11之第二端(或稱為汲極)耦接輸出電晶體T12之控制端(或稱為閘極)且輸入電晶體T11之控制端(或稱為閘極)受控於閘極控制訊號ST；輸出電晶體T12之第一端(或稱為源極)耦接電壓HC1且其第二端(或稱為汲極)分別耦接電晶體T34及T35之第一端(或稱為源極)以及另一級GOA電路之輸入電晶體T11之控制端(或稱為閘極)；電晶體T41之控制端(或稱為閘極)係受控於閘極控制訊號ST(n+4)且其第一端(或稱為源極)耦接至電晶體T12與T21之間，至於其第二端(或稱為汲極)耦接第一電壓VssQ；電晶體T21之第一端(或稱為源極)耦接電壓HC1且其第二端(或稱為汲極)耦接電晶體T31之第一端(或稱為源極)於接點G(n)；電晶體T31之第二端(或稱為汲極)耦接第三電壓VssG且其控制端(或稱為閘極)耦接至接點G(n+4)。

需說明的是，單一級GOA驅動電路6中之輸出電晶體T12可透過其第二端(或稱為汲極)輸出閘極驅動訊號至另一級GOA電路之輸入電晶體T11之控制端(或稱為閘極)。於實際應用中，閘極控制訊號ST之接點亦可分割為兩部分，其中一部分可焊接至第三電壓VssG之接點，另一部分則可耦接至輸入電晶體T11之控制端(或稱為閘極)，但不以此為限。

接著，請參照圖7，圖7係繪示多級GOA驅動電路中之第一級GOA驅動電路與第二級GOA驅動電路彼此串接之一實施例。

如圖7所示，於多級GOA驅動電路7中，第一級GOA驅動電路70與第二級GOA驅動電路72係彼此串接。第一級GOA驅動電路70係透過其輸出電晶體T12之第二端(或稱為汲極)耦接並輸出閘極控制訊號ST1至第二級GOA驅動電路72之輸入電晶體T11之控制端(或稱為閘極)。

第二級GOA驅動電路72之輸入電晶體T11之第一端(或稱為源極)耦接電壓VGH、輸入電晶體T11之第二端(或稱為汲極)耦接輸出電晶體T12之控制端(或稱為閘極)且輸入電晶體T11之控制端(或稱為閘極)受控於閘極控制訊號ST1；第二級GOA驅動電路72之輸出電晶體T12之第一端(或稱為源極)耦接電壓HC1且其第二端(或稱為汲極)分別耦接電晶體T34及T35之第一端(或稱為源極)以及第三級GOA電路之輸入電晶體T11之控制端(或稱為閘極)。第二級GOA驅動電路72係透過其輸出電晶體T12之第二端(或 稱為汲極)輸出閘極控制訊號ST2至第三級GOA電路之輸入電晶體T11之控制端(或稱為閘極)。

需說明的是，假設多級GOA驅動電路7僅包含第一級GOA驅動電路70與第二級GOA驅動電路72，則第二級GOA驅動電路72之輸出電晶體T12之第二端(或稱為汲極)會耦接並輸出閘極控制訊號至顯示面板上相對應的掃描線，以對相對應的掃描線進行驅動，但不以此為限。至於第一級GOA驅動電路70與第二級GOA驅動電路72之詳細電路結構與元件耦接關係可參照前述關於圖6之說明內容，於此不另行贅述。

根據本發明之另一具體實施例為一種閘極驅動電路之運作方法。於此實施例中，閘極驅動電路之運作方法係以單側驅動方式進行閘極驅動電路之驅動，並且閘極驅動電路係設置於閘極驅動電路陣列基板(GOA)上。

請參照圖8，圖8係繪示此實施例之閘極驅動電路之運作方法的流程圖。如圖8所示，閘極驅動電路之運作方法可至少包含下列步驟：步驟S10：分別將前四級驅動電路31之輸入電晶體T11與後四級驅動電路32之輸入電晶體T21耦接第一電壓VssQ，並分別將前四級驅動電路31之輸出電晶體T12與後四級驅動電路32之輸出電晶體T22耦接第二電壓(接地電壓)Vcom，其中第一電壓VssQ大於第二電壓Vcom；步驟S12：提供閘極控制訊號ST給前四級驅動電路31 之輸入電晶體T11的閘極，並且閘極控制訊號ST具有介於第一電壓VssQ與第二電壓(接地電壓)Vcom之間的電壓值，例如第三電壓VssG；以及步驟S14：由前四級驅動電路31之輸出電晶體T12輸出閘極控制訊號ST1至後四級驅動電路32之輸入電晶體T11，其中閘極控制訊號ST1亦具有介於第一電壓VssQ與第二電壓(接地電壓)Vcom之間的電壓值，例如第三電壓VssG，亦即前四級驅動電路31所接收到之閘極控制訊號ST的電壓值與後四級驅動電路32所接收到之閘極控制訊號ST1的電壓值相等。

同理，後四級驅動電路32中之輸出電晶體T12會輸出閘極控制訊號ST2至顯示面板上相對應的掃描線，以對相對應的掃描線進行驅動，並且閘極控制訊號ST2亦具有介於第一電壓VssQ與第二電壓(接地電壓)Vcom之間的電壓值，例如第三電壓VssG，但不以此為限。

於實際應用中，假設前四級驅動電路31中之電路組QS1包含複數個電路單元Q1~Q4且後四級驅動電路32中之電路組QS2包含複數個電路單元Q5~Q8，則如圖5所示，電路組QS1的複數個電路單元Q1~Q4之工作點的波形與電路組QS2的複數個電路單元Q5~Q8之工作點的波形相同。

需說明的是，於此實施例中之閘極驅動電路運作方法，可運用於前述實施例中，例如，圖3、圖4、圖6或圖7中，而前述實施例各圖之元件描述與其相關連接關係，可查看前述實施 例各圖，於此不再贅言。再者，本發明之閘極驅動電路運作方法係以運用於圖3之閘極驅動電路為範例，但不限於此。

由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

3‧‧‧閘極驅動電路

31‧‧‧前四級驅動電路

32‧‧‧後四級驅動電路

T11‧‧‧輸入電晶體

QS1、QS2‧‧‧電路組

T12‧‧‧輸出電晶體

ST、ST1~ST8‧‧‧閘極控制訊號

VssQ‧‧‧第一電壓

Vcom‧‧‧第二電壓

Claims (10)

1. 一種閘極驅動電路，包含：一第一級驅動電路，包含：一第一輸入電晶體，耦接一第一電壓並接收一第一閘極控制訊號；一第一輸出電晶體，耦接一第二電壓並輸出一第二閘極控制訊號；以及一第一電路組，耦接於該第一輸入電晶體與該第一輸出電晶體之間；以及一第二級驅動電路，耦接該第一級驅動電路，包含：一第二輸入電晶體，耦接該第一輸出電晶體及該第一電壓並接收該第二閘極控制訊號；一第二輸出電晶體，耦接該第二電壓；以及一第二電路組，耦接於該第二輸入電晶體與該第二輸出電晶體之間；其中，該第一閘極控制訊號具有介於該第一電壓與該第二電壓之間的一第三電壓。
2. 如申請專利範圍第1項所述之閘極驅動電路，其中該第二閘極控制訊號具有介於該第一電壓與該第二電壓之間的電壓值。
3. 如申請專利範圍第1項所述之閘極驅動電路，其中該第一閘極控制訊號的電壓值與該第二閘極控制訊號的電壓值相等。
4. 如申請專利範圍第1項所述之閘極驅動電路，其中該第一電壓係大於該第二電壓。
5. 如申請專利範圍第1項所述之閘極驅動電路，其中該第一電路組所包含之複數個電路單元與該第二電路組所包含之複數個電路 單元之工作點(Quiescent Point)的波形相同。
6. 如申請專利範圍第1項所述之閘極驅動電路，其中該第二輸出電晶體輸出一第三閘極控制訊號，且該第三閘極控制訊號具有介於該第一電壓與該第二電壓之間的電壓值。
7. 如申請專利範圍第1項所述之閘極驅動電路，其中該第一閘極控制訊號亦輸入至另一電晶體之閘極，該第一閘極控制訊號之接點係分割為兩部分並且其中一部分焊接至該第三電壓。
8. 一種閘極驅動電路之運作方法，該閘極驅動電路包含一第一級驅動電路及一第二級驅動電路，該第一級驅動電路包含一第一輸入電晶體、一第一電路組及一第一輸出電晶體，該第二級驅動電路包含一第二輸入電晶體、一第二電路組及一第二輸出電晶體，該第一電路組耦接於該第一輸入電晶體與該第一輸出電晶體之間，該第二電路組耦接於該第二輸入電晶體與該第二輸出電晶體之間，該運作方法包含下列步驟：將該第一輸入電晶體與該第二輸入電晶體耦接一第一電壓並將該第一輸出電晶體與該第二輸出電晶體耦接一第二電壓；提供一第一閘極控制訊號給該第一輸入電晶體；以及由該第一輸出電晶體輸出一第二閘極控制訊號至該第二輸入電晶體；其中，該第一閘極控制訊號係具有介於該第一電壓與該第二電壓之間的一第三電壓。
9. 如申請專利範圍第8項所述之運作方法，其中該第二閘極控制訊號具有介於該第一電壓與該第二電壓之間的電壓值。
10. 如申請專利範圍第8項所述之運作方法，其中該第一電壓係大於該第二電壓。