[go: up one dir, main page]

TWI613891B - 無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法 - Google Patents

無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法 Download PDF

Info

Publication number
TWI613891B
TWI613891B TW103127360A TW103127360A TWI613891B TW I613891 B TWI613891 B TW I613891B TW 103127360 A TW103127360 A TW 103127360A TW 103127360 A TW103127360 A TW 103127360A TW I613891 B TWI613891 B TW I613891B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
feedback
output code
modulator
Prior art date
Application number
TW103127360A
Other languages
English (en)
Other versions
TW201513576A (zh
Inventor
湯姆 塔奧菲克 柏蒂
湯瑪士 奧伯克雀
比伯 阿葛沃
強卓 莫函
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201513576A publication Critical patent/TW201513576A/zh
Application granted granted Critical
Publication of TWI613891B publication Critical patent/TWI613891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一頻率合成器之一N分率型除法器由一無顫動誤差回饋調變器驅動，以緩和藉由來自三角積分調變器之分頻比之循環串所引入的分率偽頻調。一第一回饋迴路產生回饋信號。一第二回饋迴路干擾分率偽頻調，且一第三回饋迴路提供大致零靜態誤差。

Description

無顫動誤差反饋N分率型(FRACTIONAL-N)頻率合成器系統及方法 [以引用的方式併入至任何優先權申請案]
國外或國內優先權主張在如與本申請案一起申請之申請案資料單中得以識別的任何及所有申請案根據37 CFR 1.57特此以引用的方式併入。
本發明大體係關於頻率合成器，且更特定言之，係關於N分率型(Fractional-N)頻率合成器。
N分率型頻率合成器為任何現代的多頻帶及多標準無線收發器系統之必需部分。此等合成器利用數位三角積分雜訊整形調變器來產生分率分頻比。然而，三角積分調變器包含產生分頻比之循環串的有限狀態機。此等引入分率偽頻調(fractional spurious tone)。一般而言，顫動及/或加種子(seeding)用以緩和三角積分分率雜波之存在。然而，在高效能應用中，顫動及加種子技術並非有用的，此係因為其顯著地增加頻帶內雜訊且引入大的頻率誤差。
在調變器中不使用顫動或加種子之情況下，實施例減少或除去存在於基於三角積分之N分率型頻率合成器中的分率偽頻調。在某些 實施例中，頻率合成器之N分率型除法器係藉由無顫動且無種子調變器驅動。在一實施例中，無顫動且無種子調變器包含無顫動誤差回饋調變器(DS-EFM)，且例示性3階無顫動誤差回饋調變器(DS-EFM3)被提供。在另一實施例中，無顫動且無種子調變器包含無顫動無種子MASH架構調變器(DS-MASH)，且例示性的三個1階級無顫動無種子MASH調變器(DS-MASH111)被提供。在其他實施例中，此等調變器可為任何階的，且不限於1階或3階調變器。其他實施例包含修改以隨時間實施大致靜態零誤差。
在實施例中，揭示一種鎖相迴路(PPL)電路。該PLL電路包含：一相位頻率偵測器(PFD)，其經組態以產生表示一參考信號與一PLL回饋信號之間的一相位差之一第一信號；一調整電路，其與該PFD通信且經組態以基於該第一信號產生一控制電壓；一壓控振盪器(VCO)，其與該調整電路通信且經組態以基於該控制電壓產生一輸出信號；及一PLL回饋電路，其與該VCO及該PFD通信且經組態以基於該輸出信號產生該PLL回饋信號。
該PLL回饋電路包括：一除法器電路，其經組態以接收該輸出信號且產生該PLL回饋信號之一更新版本；及一無顫動三角積分調變器，其與該除法器電路通信，其允許該輸出信號具有為該參考信號之頻率之一非整數倍數的一輸出頻率。該無顫動三角積分調變器接收該除法器電路之輸出且產生回饋至該除法器電路之一循環碼序列。該無顫動三角積分調變器包括：一第一求和電路，其經組態以接收該除法器電路之該輸出及一調變器回饋信號且提供一第一經求和信號；一量化電路，其經組態以接收該第一經求和信號且產生該循環碼序列；一第一調變器回饋迴路，其產生該調變器回饋信號且包括一第二求和電路及一第一濾波器。該第二求和電路經組態以接收該第一經求和信號及該循環碼序列且提供一第二經求和信號，且該第一濾波器經組態以 對該第二經求和信號進行濾波且提供該調變器回饋信號。
該無顫動三角積分調變器進一步包括一第二調變器回饋迴路，該第二調變器回饋迴路將該循環碼序列之一經縮放版本引入至該第一回饋迴路中且包括一增益組件，該增益組件經組態以接收該循環碼序列且提供一經縮放碼序列。該第二求和電路經進一步組態以接收該經縮放碼序列以將小量之誤差引入至該調變器回饋信號，使得分率偽頻調被干擾。
該無顫動三角積分調變器進一步包括一第三調變器回饋迴路，該第三調變器回饋迴路週期性地消除來自該第二回饋迴路中之該經縮放碼序列的增益且包括經組態以接收該經縮放碼序列且提供一經濾波增益信號之一濾波器。該第二求和電路經進一步組態以接收該經濾波增益信號以將該調變器回饋信號中之誤差平均化為大致零，使得該無顫動三角積分調變器提供大致零靜態誤差。在實施例中，該第一濾波器及該第二濾波器中之一或多者包含一延遲。
在另一實施例中，一種無顫動三角積分調變器包含：一第一求和電路，其經組態以組合一除法器電路之一輸出與一調變器回饋信號以提供一第一經求和信號；一量化電路，其經組態以基於該第一經求和信號產生一循環碼序列；一第一調變器回饋迴路，其包括經組態以組合該第一經求和信號與該循環碼序列以提供一第二經求和信號之一第二求和電路，及經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號的一第一濾波器；及一第二調變器回饋迴路，其包括經組態以接收該循環碼序列且基於該循環碼序列提供一經縮放碼序列的一增益組件，其中該第二求和電路經進一步組態以接收該經縮放碼序列且組合該經縮放碼序列與該第二經求和信號。該無顫動三角積分調變器進一步包含一第三調變器回饋迴路，該第三調變器回饋迴路週期性地消除來自該第二回饋迴路中之該經縮放碼序列的增益且包括經組 態以對該經縮放碼序列進行濾波且基於該經縮放碼序列提供一經濾波增益信號的一濾波器，該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。
在又一實施例中，一種鎖相迴路(PPL)電路包含：一相位頻率偵測器(PFD)，其經組態以產生表示一參考信號與一PLL回饋信號之間的一相位差之一第一信號；一調整電路，其與該PFD通信且經組態以基於該第一信號產生一控制電壓；及一壓控振盪器(VCO)，其與該調整電路通信且經組態以基於該控制電壓產生一輸出信號；及一除法器電路，其經組態以接收該輸出信號且產生該PLL回饋信號之一更新版本。該PLL電路進一步包含無顫動三角積分調變器，該無顫動三角積分調變器與該除法器電路通信且包括：一第一求和電路，其經組態以組合該除法器電路之輸出與一調變器回饋信號以提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生一循環碼序列；一第二求和電路，其經組態以組合該第一經求和信號與該循環碼序列以提供一第二經求和信號；一第一濾波器，其經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號；及一增益組件，其經組態以接收該循環碼序列以提供一經縮放碼序列，其中該第二求和電路經進一步組態以接收該經縮放碼序列且組合該經縮放碼序列與該第一經求和信號及該循環碼序列以提供該第二經求和信號。該無顫動三角積分調變器進一步包括經組態以對該經縮放碼序列進行濾波且基於該經縮放碼序列提供一經濾波增益信號之一濾波器，該第二求和電路經進一步組態以組合該經濾波增益信號與該經縮放碼序列、該第一經求和信號與該循環碼序列以提供該第二經求和信號。該無顫動三角積分調變器進一步包括：一第一調變器回饋迴路，其產生該調變器回饋信號且包括該第二求和電路及該第一濾波器；一第二調變器回饋迴 路，其將該循環碼序列之一經縮放版本引入至該第一回饋迴路中且包括該增益組件；及一第三調變器回饋迴路，其週期性地消除來自該第二回饋迴路中之該經縮放碼序列的增益且包括經組態以接收該經縮放碼序列且基於該經縮放碼序列提供一經濾波增益信號之一濾波器，該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。
在又一實施例中，一種無線器件包含：一天線，其經組態以促進一射頻(RF)信號之接收；一接收器，其與該天線通信，該接收器經組態以處理該RF信號；及一頻率合成器，其與該接收器通信，該頻率合成器電路具有一鎖相迴路(PLL)電路，該鎖相迴路(PLL)電路具有一除法器電路及一無顫動三角積分調變器，該無顫動三角積分調變器包括：一第一求和電路，其經組態以組合該除法器電路之一輸出與一調變器回饋信號以提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生一循環碼序列；一第二求和電路，其經組態以組合該第一經求和信號與該循環碼序列以提供一第二經求和信號；一第一濾波器，其經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號；一增益組件，其經組態以接收該循環碼序列以提供一經縮放碼序列，該第二求和電路經進一步組態以接收該經縮放碼序列。
某些實施例係關於一種經組態以產生一循環輸出碼之無顫動三角積分調變器。該無顫動三角積分調變器包含包括一第一回饋迴路及一第二回饋迴路之一回饋濾波網路，該第二回饋迴路包括一求和電路及一增益電路，該增益電路經組態以將一小誤差信號引入至該第一回饋迴路中以干擾歸因於該循環輸出碼的頻調行為。在實施例中，該回饋濾波網路進一步包括一第三回饋迴路，該第三回饋迴路包括經組態 以週期性地消除該第二回饋迴路中之該小誤差信號以減小靜態誤差的一濾波器。
根據數個實施例，本發明係關於一種鎖相迴路(PPL)電路，其包含：一相位頻率偵測器(PFD)，其經組態以產生表示一參考信號與一PLL回饋信號之間的一相位差之一第一信號；一調整電路，其與該PFD通信且經組態以基於該第一信號產生一控制電壓；一壓控振盪器(VCO)，其與該調整電路通信且經組態以基於該控制電壓產生一輸出信號；一除法器電路，其經組態以接收該輸出信號且產生該PLL回饋信號之一更新版本；及一無顫動三角積分調變器，其與該除法器電路通信且包括一回饋濾波網路，該回饋濾波網路包括一第一回饋迴路及一第二回饋迴路，該第二回饋迴路包括經組態以將一小誤差信號引入至該第一回饋迴路中以干擾歸因於循環輸出碼的頻調行為之一增益電路。在實施例中，該第一回饋迴路包括：一第一求和電路，其經組態以基於該除法器電路之一輸出及一調變器回饋信號提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生該循環輸出碼；一第二求和電路，其經組態以組合該第一經求和信號與該循環輸出碼以提供一第二經求和信號；及一第一濾波器，其經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號。在另一實施例中，該第二回饋迴路包括經組態以接收該循環輸出碼以提供一經縮放輸出碼之一增益組件，其中該第二求和電路經進一步組態以組合該經縮放輸出碼與該第一經求和信號及該循環輸出碼以提供該第二經求和信號。在又一實施例中，該無顫動三角積分調變器進一步包括一第三回饋迴路，該第三回饋迴路週期性地消除來自該第二回饋迴路中之該經縮放輸出碼的增益且包括經組態以接收該經縮放輸出碼且基於該經縮放輸出碼提供一經濾波增益信號之一第二濾波器，其中該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋 信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。在又一實施例中，該第二濾波器包括一延遲元件。
根據各種實施例，一種無線器件包含：一天線，其經組態以促進一射頻(RF)信號之接收；一接收器，其與該天線通信，該接收器經組態以處理該RF信號；及一頻率合成器，其與該接收器通信，其中該頻率合成器電路具有一鎖相迴路(PLL)電路，該鎖相迴路(PLL)電路具有一除法器電路及與該除法器電路通信且包括一回饋濾波網路之一無顫動三角積分調變器，該回饋濾波網路包括一第一回饋迴路及一第二回饋迴路，該第二回饋迴路包括經組態以將一小誤差信號引入至該第一回饋迴路中以干擾歸因於循環輸出碼的頻調行為之一增益電路。在實施例中，該第一回饋迴路包括：一第一求和電路，其經組態以基於該除法器電路之一輸出及一調變器回饋信號提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生一循環輸出碼；一第二求和電路，其經組態以組合該第一經求和信號與該循環輸出碼以提供一第二經求和信號；及一第一濾波器，其經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號。在另一實施例中，該第二回饋迴路包括經組態以接收該循環輸出碼以提供一經縮放輸出碼之一增益組件，該第二求和電路經進一步組態以組合該經縮放輸出碼與該第一經求和信號及該循環輸出碼以提供該第二經求和信號。在又一實施例中，該無顫動三角積分調變器進一步包括一第三回饋迴路，該第三回饋迴路週期性地消除來自該第二回饋迴路中之該經縮放輸出碼的增益且包括經組態以接收該經縮放輸出碼且基於該經縮放輸出碼提供一經濾波增益信號的一第二濾波器，其中該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。在又一實施例中，該第二濾波器包括一延遲元件。
其他實施例係關於一種操作一無線器件之一頻率合成器中之一鎖相迴路(PLL)電路的方法。該方法包含：產生表示一參考信號與一PLL回饋信號之間的一相位差之一第一信號；基於該第一信號產生一控制電壓；基於該控制電壓產生一輸出信號；基於該輸出信號及藉由一無顫動三角積分調變器所提供之一循環輸出碼產生該PLL回饋信號的一更新版本，該無顫動三角積分調變器包括提供該循環輸出碼之一更新版本的一調變器回饋迴路；及將一小誤差信號引入至該調變器回饋迴路中以干擾歸因於該循環輸出碼之頻調行為。在實施例中，該方法進一步包含組合基於該輸出信號之一經除過的信號與一調變器回饋信號以提供一第一經求和信號。在另一實施例中，該方法進一步包含量化該第一經求和信號以產生該循環輸出碼。在又一實施例中，該方法進一步包含縮放該循環輸出碼。在又一實施例中，該方法進一步包含組合該第一經求和信號、該循環輸出碼與該經縮放循環輸出碼以提供一第二經求和信號，其中該經縮放循環輸出碼提供該小誤差信號。在實施例中，該方法進一步包含對該第二經求和信號進行濾波以提供該調變器回饋信號。在另一實施例中，該方法進一步包含對該經縮放循環輸出碼進行濾波以提供一經濾波增益信號，及組合該第一經求和信號、該循環輸出碼、該經縮放循環輸出碼與該經濾波增益信號以提供該第二經求和信號。在另一實施例中，該經濾波增益信號週期性地消除來自該循環輸出碼之增益以減小靜態誤差。
100‧‧‧鎖相迴路(PLL)
102‧‧‧RF模組
110‧‧‧無線器件
112‧‧‧使用者介面
114‧‧‧基頻子系統
116‧‧‧處理器
118‧‧‧記憶體
120‧‧‧接收器電路
122‧‧‧頻率合成器電路/頻率合成器
122a‧‧‧第一頻率合成器
122b‧‧‧第二頻率合成器
126‧‧‧傳輸器電路
130‧‧‧低雜訊放大器(LNA)
136‧‧‧功率放大器(PA)
138‧‧‧雙工器
140‧‧‧天線
150‧‧‧組態
152‧‧‧預選擇濾波器
154‧‧‧自動增益控制(AGC)電路
156‧‧‧影像濾波器
158a‧‧‧第一混頻器
158b‧‧‧第二混頻器
160‧‧‧IF濾波器
162‧‧‧AGC電路
164‧‧‧AGC電路
166‧‧‧基頻濾波器
168‧‧‧類比轉數位轉換器(ADC)
170‧‧‧晶體振盪器
172‧‧‧相位頻率偵測器(PFD)/相位偵測器
174‧‧‧1/R除法器
176‧‧‧電荷泵
180‧‧‧迴路濾波器
182‧‧‧緩衝器
184‧‧‧壓控振盪器(VCO)
188‧‧‧除法器電路/除法器
192‧‧‧除法器電路
196‧‧‧路徑
400‧‧‧PLL電路/N分率型PLL頻率合成器
500‧‧‧三角積分調變器(DSM)/3階誤差回饋調變器(EFM3)/ 高階調變器
502‧‧‧第一求和電路
504‧‧‧顫動組件
506‧‧‧量化器
508‧‧‧3階回饋迴路
510‧‧‧第三求和電路
512‧‧‧3階濾波器
514‧‧‧第二求和電路
600‧‧‧快速傅立葉變換(FFT)
610‧‧‧曲線
620‧‧‧曲線
700‧‧‧基於無顫動無種子EFM之N分率型頻率合成器
800‧‧‧無顫動無種子誤差回饋調變器(DS-EFM)/3階無顫動無種子誤差回饋調變器(DS-EFM3)
802‧‧‧第一求和電路
806‧‧‧量化器
808‧‧‧3階回饋迴路
810‧‧‧第二求和電路
812‧‧‧3階濾波器
820‧‧‧增益組件
822‧‧‧第三求和電路
910‧‧‧曲線
920‧‧‧曲線
1000‧‧‧曲線圖
1002‧‧‧曲線
1004‧‧‧曲線
1100‧‧‧1階誤差回饋調變器(EFM1)
1102‧‧‧第一求和電路
1104‧‧‧量化器或量化電路
1106‧‧‧放大器
1108‧‧‧第二求和電路
1110‧‧‧一階濾波器
1200‧‧‧無顫動無種子1階誤差回饋調變器(DS-EFM1)
1200a‧‧‧第一DS-EFM1級
1200b‧‧‧DS-EFM1級/第二級
1200c‧‧‧DS-EFM1級/第三級
1220‧‧‧增益組件
1222‧‧‧求和電路
1300‧‧‧DS-MASH111調變器
1302‧‧‧求和電路
1304‧‧‧第一求和電路
1306‧‧‧第二求和電路
1308‧‧‧第三求和電路
1310‧‧‧第一濾波器
1312‧‧‧第二濾波器
1400‧‧‧曲線圖
1500‧‧‧3階無顫動無種子誤差回饋調變器(DS-EFM3)/零靜態誤差DS-EFM3
1502‧‧‧回饋迴路
1504‧‧‧濾波器
1600‧‧‧無顫動無種子MASH架構調變器(DS-MASH111)/零靜態誤差DS-MASH111
1602‧‧‧求和電路
1604a‧‧‧1階DS-EFM1調變器
1604b‧‧‧1階DS-EFM1調變器
1604c‧‧‧1階DS-EFM1調變器
1606a‧‧‧濾波器
1606b‧‧‧濾波器
1606c‧‧‧濾波器
C1‧‧‧電容器
C2‧‧‧電容器
C3‧‧‧電容器
R2‧‧‧電阻器
R3‧‧‧電阻器
圖1示意性地描繪根據某些實施例之包含三角積分調變器之鎖相迴路(PLL)。
圖2說明根據某些實施例的圖1之PLL可得以實施的無線器件。
圖3說明，在一些實施例中，圖1之PLL可實施於促進所接收射頻(RF)信號之處理的頻率合成器中。
圖4說明根據某些實施例的能夠作為N分率型PLL操作之例示性PLL頻率合成器。
圖5為根據某些實施例的可實施於圖4之頻率合成器中的包括顫動之例示性3階誤差回饋調變器(EFM3)。
圖6為根據某些實施例的具有及不具有顫動之3階誤差回饋調變器(EFM3)的輸出碼序列之快速傅立葉變換(FFT)的曲線圖。
圖7說明根據某些實施例的基於無顫動無種子誤差回饋之N分率型頻率合成器的實施例。
圖8說明根據某些實施例的可實施於圖7之頻率合成器中的例示性3階無顫動無種子誤差回饋調變器(DS-EFM3)。
圖9為根據某些實施例的圖5之3階誤差回饋調變器(EFM3)及圖8之3階無顫動無種子誤差回饋調變器(DS-EFM3)的輸出碼序列之FFT的曲線圖。
圖10說明根據某些實施例的針對包括圖5之顫動EFM3且包括圖8之DS-EFM3之PLL頻率合成器的例示性經合成輸出頻率之曲線圖。
圖11說明根據某些實施例的例示性1階誤差回饋調變器(EFM1)。
圖12說明根據某些實施例的例示性無顫動無種子1階誤差回饋調變器(DS-EFM1)。
圖13說明根據某些實施例的例示性3階無顫動無種子MASH架構調變器(DS-MASH111)。
圖14說明根據某些實施例的針對圖13之DS-MASH111調變器的模擬雜訊輸出效能。
圖15說明根據某些實施例的藉由50%工作循環實施之具有大致零靜態誤差的例示性3階無顫動無種子誤差回饋調變器。
圖16說明根據某些實施例的藉由50%工作循環實施之具有大致零靜態誤差的例示性3階無顫動無種子MASH架構調變器(DS- MASH111)。
在一些實施例中，諸如無線器件之射頻(RF)器件可包括具有鎖相迴路(PLL)之頻率合成器。圖1示意性地描繪PLL 100，PLL 100可經組態以接收參考信號且產生具有所要輸出頻率之輸出信號。此PLL可包括具有如本文所述之一或多個合乎需要之特徵的三角積分調變器。
在一些實施例中，具有本發明之一或多個特徵的PLL可實施於諸如無線器件的射頻(RF)器件中。此無線器件可包括(例如)蜂巢式電話、智慧型電話、具有或不具有電話功能性之手持式無線器件，無線平板電腦，等。儘管在無線器件之情形下描述，但應理解，本發明之一或多個特徵亦可實施於其他RF系統中，包括(例如)基地台。
圖2示意性地描繪具有本文所述之一或多個有利特徵的無線器件110之實例。無線器件110經展示為包括天線140，天線140經組態以促進RF信號之傳輸(TX)及/或接收(RX)。此等TX及/或RX操作可藉由雙工器138之使用同時地執行。儘管在此雙工功能性及共同天線之情形下描述，但其他組態亦為可能的。
所接收信號經展示為經由雙工器138及低雜訊放大器(LNA)130自天線140投送至接收器電路120。針對傳輸，待傳輸之信號經展示為藉由傳輸器電路126產生，且經由功率放大器(PA)136及雙工器138投送至天線140。接收器電路120及傳輸器電路126可能或可能並非同一組件(例如，收發器)之部分。在一些實施例中，無線器件110可包括接收器電路及傳輸器電路兩者，或僅一電路(例如，接收器或傳輸器)。
無線器件110經展示為進一步包括具有鎖相迴路(PLL)100之頻率合成器電路122。此電路(122)可包括如本文所述之一或多個特徵，以針對與無線器件110相關聯之RX及TX功能性中的任一者或兩者提供優點。
接收器電路120、傳輸器電路126及頻率合成器電路122經展示為與基頻子系統114通信，基頻子系統114可包括(例如)經組態以控制與無線器件110相關聯之數個操作的處理器116，及經組態以儲存資料、可執行指令等之記憶體118。基頻子系統114亦展示為與使用者介面112通信，以允許無線器件110之各種功能性與使用者的介接。
如圖2中所示，與頻率合成器122相關聯之該一或多個特徵中的至少一些特徵可實施於RF模組102中。此模組可包括經組態以接納複數個組件之封裝基板。模組102可包括安裝於封裝基板上之一或多個半導體晶粒。此一或多個晶粒可包括提供與頻率合成器122相關聯之各種功能性的電路中之一些或全部。
圖3展示一或多個頻率合成器可實施於無線器件之接收器鏈中的組態150之實例。儘管在此接收器鏈情形下描述，但應理解，本發明之一或多個特徵亦可實施於無線器件的其他部分中。
藉由天線140所接收之信號可傳遞通過經組態以傳遞所要接收頻帶的預選擇濾波器152。預選擇濾波器152可結合影像濾波器156來工作以進一步隔離接收頻帶。此等濾波器兩者可實質上傳遞整個接收頻帶，此係因為頻道選擇直至接收器鏈之更下游才會發生。
低雜訊放大器(LNA)130可經實施以提升傳入信號。此LNA可經組態以提供此增益，同時使信雜比(SNR)降級為盡可能地小。自動增益控制(AGC)電路154可經組態以允許無線器件處置廣泛範圍之預期輸入功率位準。舉例而言，低功率傳入信號與較高功率傳入信號相比可要求更大的提升。
第一混頻器158a可經組態以將RF頻道降頻轉換為較低頻率，且以特定中頻(IF)使所要頻道居中。此特定IF可自第一頻率合成器122a提供至第一混頻器158a。
在此階段，整個所接收及濾波頻帶現降頻混頻至IF。IF濾波器 160可經組態以隔離所關注之頻道與接收頻帶。AGC電路162可經組態以允許無線器件處置與經隔離之所關注頻道相關聯的廣泛範圍之預期輸入功率位準。
第二混頻器158b可經組態以將前述經隔離頻道信號降頻轉換為基頻信號。此降頻轉換可藉由第二頻率合成器122b促進，第二頻率合成器122b經組態以產生且提供所要基頻頻率至第二混頻器158b。
AGC電路164可經組態以允許無線器件處置與第二混頻器158b之輸出相關聯的廣泛範圍之預期輸入功率位準。基頻濾波器166可經組態以在使信號藉由類比轉數位轉換器(ADC)168取樣之前對所選擇之基頻頻率信號進行濾波。得自此ADC之數位信號可傳遞至基頻子系統(圖3中未展示)。
在圖3之實例信號處理組態的情形下，第一頻率合成器122a產生促進所接收信號至IF信號之降頻轉換的時脈信號。類似地，第二頻率合成器122b產生促進IF信號至基頻信號之降頻轉換的時脈信號。
如參看圖1及圖2所述，頻率合成器可包括PLL。在一些實施例中，PLL可實施為經設計以在特定頻率下產生輸出的負回饋控制系統。此輸出可被利用為頻率合成器之輸出。
圖4展示PLL電路400之實例組態，PLL電路400可為頻率合成器122之一部分。如所示，晶體振盪器170將時脈信號輸出至1/R除法器174，1/R除法器174使時脈信號除以R(或使來自晶體振盪器170之時脈信號的頻率乘以R)以將參考時脈信號提供至相位頻率偵測器(PFD)172。在一些實施例中，PFD 172可經組態以比較參考時脈信號與回饋信號(在路徑196中)之上升邊緣，且判定回饋信號相對於參考時脈信號提前抑或滯後。
基於此比較，PFD 172可將相位誤差資訊信號輸出至電荷泵176。相位誤差資訊信號可為：UP信號，其指示回饋信號在與參考時 脈信號相比時過慢；抑或DOWN(DN)信號，其指示回饋信號在與參考信號相比時過快。作為回應，電荷泵176可輸出與參考信號與回饋信號之間的相位差相關的電流。
前述電荷泵電流可提供至包含電容器C1至C3及電阻器R2、R3之迴路濾波器180。迴路濾波器180可經組態以將電荷泵電流轉換為適用於驅動壓控振盪器(VCO)184之電壓。迴路濾波器180亦可經組態以控制PLL 400之迴路動力學(例如，頻寬、穩定時間，等)。
VCO 184可經組態以輸出具有與來自迴路濾波器180之驅動電壓相關之頻率的信號。在一些實施例中，VCO 184之輸出係藉由緩衝器182緩衝。
經緩衝之VCO輸出饋至除法器電路192(1/N)中。除法器電路192可經組態以將經緩衝VCO輸出頻率降頻除回至參考頻率。來自除法器電路192之回饋信號可經由路徑196回饋至PFD 172中，以藉此完成PLL迴路。
前述回饋機制允許PLL 400之輸出頻率鎖定至為參考信號頻率之倍數的頻率。若倍數為整數(N)，則PLL 400被視為整數(Integer-N)PLL。若倍數含有分率組份(1/M)，如藉由除法器電路188所指示，則PLL 400被視為N分率型PLL。
圖4進一步展示與回饋迴路通信之三角積分調變器(DSM)500。如本文所述，此DSM可組態為具有除法器電路192之額外回饋迴路，以允許PLL 400作為基於三角積分之N分率型頻率合成器來操作。
在一些實施例中，DSM 500可經組態以產生指示除法器電路192藉由哪一整數值來除以VCO輸出信號之頻率的信號。藉由實例，假設PLL具有參考信號頻率40MHz，且需要輸出具有頻率2.41GHz之信號。此組態產生分頻比60及1/4。PLL可達成此分頻比之一方式係針對三個參考循環實施除以60，接著針對一循環除以61。此版本可接著重 複。在每一重複內，平均分頻值Navg為如預期之60及1/4。
在前述實例之情形下，DSM 500可指示除法器電路192除以60或61。在兩個整數分頻比之間的此顫動可允許除法器電路192被實施，即使電路192僅能夠進行整數除法亦如此。因此，此N分率型PLL頻率合成器400之輸出頻率可為複數個整數除法值的平均化結果。
N分率型PLL頻率合成器用以合成高於頻道間距之參考。此在頻道間距在標準間不同之多頻帶及多標準應用中係重要的。方程式1展示參考頻率(fREF)與在除法器188之輸出處的經合成VCO頻率(fVCO)的關係。
Figure TWI613891BD00001
其中fvco為經合成vco頻率，fref為參考頻率，N&
Figure TWI613891BD00002
為除法值之整數及分率部分
一些N分率型PLL頻率合成器400之實施例利用較高階多級雜訊整形結構(MASH)及單一循環三角積分調變器(諸如，圖5中所示之3階誤差回饋調變器(EFM3)500)，以產生平均產生如上文所論述之所需分頻比的除法器值序列。EFM3 500包含產生分頻比之循環串的有限狀態機。此等引入歸因於循環輸出碼之分率偽頻調。
在圖5之所說明實施例中，第一求和電路502接收輸入信號及來自顫動組件504之顫動信號。第二求和電路514接收顫動之輸入信號及回饋信號。量化器506接收經求和信號且輸出經量化輸出信號。3階回饋迴路508包含第三求和電路510及3階濾波器512。第三求和電路510接收經求和信號及輸出信號，且產生誤差信號。濾波器512接收誤差信號且輸出回饋信號。
一般而言，顫動及/或加種子用以緩和三角積分分率雜波之存在。顫動藉由使碼序列隨機化而干擾頻調行為(tonal behavior)，但固 有地添加顯著頻帶內雜訊。加種子或初始條件設定可藉由有限數目個分率頻道來幫助。歸因於此技術之隨機化與輸入相依，且在大多數頻道中可能不移除所有分率雜波。加種子之另一問題為，其產生非吾人所樂見之靜態頻率誤差。因此，在高效能應用中，顫動及加種子技術可能並非有用的，此係因為其顯著地增加頻帶內雜訊且引入大的頻率誤差。
圖6說明具有及不具有顫動之典型3階三角積分調變器之輸出碼序列的快速傅立葉變換(FFT)600。針對頻率合成器，曲線610展示無顫動之調變器輸出，且曲線620展示具有顫動之調變器輸出。如圖6中所示，曲線620(具有顫動)具有少於曲線610(無顫動)之偽頻率，但曲線620(具有顫動)之頻帶內雜訊顯著地高於曲線610(無顫動)。
基於三角積分之N分率型頻率合成器
圖7說明可為頻率合成器122之一部分的基於無顫動無種子EFM之N分率型頻率合成器700之一實施例。頻率合成器700包含如上文關於圖4所描述之晶體振盪器170、1/R除法器174、相位偵測器172、電荷泵176、迴路濾波器180、VCO 184、緩衝器182及除法器188、192。頻率合成器700進一步包含無顫動無種子誤差回饋調變器(DS-EFM)800。在所說明實施例中，DS-EFM 800包含3階無顫動無種子誤差回饋調變器(DS-EFM3)800。DS-EFM3 800不使用顫動來移除N分率型偽頻調。
圖8說明包含具有額外回饋迴路之3階單迴路EFM之DS-ESM3 800的實施例，該回饋迴路包含求和至回饋濾波網路中之輸出序列的經縮放版本。
在圖8之所說明實施例中，第一求和電路802接收輸入信號及回饋信號且組合其以產生經求和信號。量化器806接收經求和信號且輸出經量化輸出信號。3階回饋迴路808包含第二求和電路810及包括額 外回饋迴路之3階濾波器812。額外回饋迴路包含增益組件820及第三求和電路822。
第二求和電路810接收經求和信號及經量化輸出信號，且產生誤差信號。增益組件820接收經量化輸出信號且縮放經量化輸出信號以產生輸出信號/輸出序列之經縮放版本。濾波器812接收誤差信號及輸出信號/輸出序列之經縮放版本。輸出序列之此經縮放版本在第三求和電路822處添加至濾波器812的回饋網路。基於輸出信號/輸出序列之經縮放版本的額外回饋將小量之誤差添加至回饋信號，使得分率偽頻調受到干擾。
無額外回饋之DS-EFM3 800的實施例將遭受分率偽頻調，除非顫動或加種子被使用。EFM3 500之信號及雜訊轉移函數(諸如，在圖5中)係在方程式2中給出。
Figure TWI613891BD00003
DS-EFM3 800之信號轉移函數(SFT)及雜訊轉移函數(NTF)的數學推導為：V[n]=-E[n-3]+g．Y[n-1]+3E[n-2]-3E[n-1]+X[n] (3)
-E[n]=V[n]-M．Y[n] (4)
將(4)代入(3)中
M．Y[n]-g．Y[n-1]=X[n]-E[n-3]+3E[n-2]-3E[n-1]+E[n] (5)
使用Z變換：M．Y[z]-g．Z -1．Y[z]=X[z]-Z -3．Eq[z]+3Z -2．Eq[z]-3Z -1．Eq[z]+Eq[z] (6)
Y[z]．(M-g．Z -1)=X[z]+Eq[z]．(1-3Z -1+3Z -2-Z -3) (7)
Figure TWI613891BD00004
Figure TWI613891BD00005
Figure TWI613891BD00006
Figure TWI613891BD00007
設定δ=0，STF及NTF為：
Figure TWI613891BD00008
自方程式11及12，非常容易注意到，引入於系統中之額外誤差係如此小，以致於其不會更改調變器之雜訊整形特性，且其又足夠大以連續地干擾傳統高階調變器500之頻調行為。
圖9為包括顫動的圖5之EFM3 500的實施例及圖8之DS-EFM3 800之實施例的輸出碼序列之FFT之曲線圖。曲線910展示針對DS-EFM3 800之FFT，且曲線920展示針對顫動之EFM3 500之FFT。參看方程式2及12，針對DS-EFM3 800及顫動之EFM3 500的信號及雜訊轉移函數大致相同。如圖9中所說明，類似於顫動之EFM3 500的輸出信號，在對頻帶內雜訊底限無任何影響之情況下，DS-EFM3 800之輸出信號不具有頻帶外偽頻調。
圖10為說明針對包括圖5之顫動之EFM3 500(曲線1002)且包括圖8之DS-EFM3 800(曲線1004)之PLL頻率合成器的例示性經合成輸出頻率之曲線圖1000。針對DS-EFM3之曲線1004展示優越的雜訊效能頻帶內、低於100KHz之偏移頻率。
無顫動且無種子EFM之實施例可實施於其他高階單迴路調變器上，且因此不限於3階調變器。
圖11說明例示性1階誤差回饋調變器(EFM1)1100。在所說明實施例中，第一求和電路1102接收輸入信號及回饋信號且輸出經求和信號。量化器或量化電路1104接收經求和信號且將經量化輸出信號輸出至放大器1106。第二求和電路1108接收經求和信號及來自放大器1106之經放大輸出信號，且產生誤差信號。在一實施例中，第二求和電路 1108藉由自經求和信號減去經放大輸出信號而產生誤差信號。一階濾波器1110接收誤差信號，對誤差信號進行濾波，且輸出回饋信號。
無顫動無種子MASH架構誤差回饋調變器
圖12說明包含具有額外回饋迴路的圖11之EFM1 1100的例示性無顫動無種子1階誤差回饋調變器(DS-EFM1)1200，該回饋迴路包含添加至回饋濾波迴路中之輸出序列的經縮放版本。額外回饋迴路包含增益組件1220。增益組件1220自指示為圖11中之1104的量化電路接收輸出序列，且輸出輸出序列之經縮放版本。增益組件1220之輸出在求和電路1222處添加至回饋濾波迴路中。
圖13說明調變器1300之實施例，調變器1300具有包含三個DS-EFM1級1200a、1200b、1200c之多級雜訊整形(MASH)架構及求和電路1302。此新的架構被稱為DS-MASH111。每一級1200a、1200b、1200c類似於圖12之DS-EFM1 1200而操作。三個DS-EFM1級1200a、1200b、1200c經級聯，使得第一DS-EFM1級1200a接收輸入信號及第一級回饋信號且輸出第一級經求和信號。第一級量化器或量化電路接收第一級經求和信號，且將第一級經量化輸出信號輸出至第一級放大器。第一級第二求和電路接收第一級經求和信號及來自第一級放大器之第一級經放大輸出信號，且產生第一級誤差信號。第一級增益組件自第一級量化電路接收第一級輸出序列，且輸出第一級輸出序列之第一級經縮放版本。第一級增益組件1220之輸出與第一級誤差信號組合且輸入至第一級濾波器。來自第一級濾波器之經濾波輸出信號包含針對DS-MASH111調變器1300之第一級的回饋信號。
第二級1200b接收來自第一級1200a之誤差信號及第二級回饋信號，且類似於第一級1200a而操作。同樣，第三級1200c接收來自第二級1200b之誤差信號及第三級回饋信號，且類似於第一級1200a而操作。
求和電路1302包含第一求和電路1304、第二求和電路1306、第三求和電路1308、第一濾波器1310及第二濾波器1312。第二濾波器1312對第三級經量化輸出進行濾波。第三求和電路1308組合第三級經量化輸出信號、第三級經量化輸出信號之經濾波版本與第二級經量化輸出信號，以產生第一組合信號。第一濾波器1310對第一組合信號進行濾波。第二求和電路1306組合第一組合信號、第一組合信號之經濾波版本與第一級經量化輸出信號，以產生第二組合信號。第一求和電路1304組合第二組合信號與來自包含DS-MASH111調變器1300之PLL回饋迴路的除法器電路之輸出。
以來自圖12之1階DS-EFM1 1200開始，DS-MASH111 1300之信號及雜訊轉移函數的數學推導為：V[n]=X[n]+S 0[n-1] (13)
S 0[n]=-E[n]+g．Y[n] (14)
M．Y[n]=V[n]+E[n] (15)
V[n]=X[n]+g．Y[n-1]-E[n-1] (16)
將方程式16代入方程式15中，M．Y[n]-g．Y[n-1]=X[n]-E[n-1]+E[n] (17)
使用Z變換
y(z).[M-g.Z -1]=x(z)+Eq(z)-Eq(z).Z -1 (18)
Figure TWI613891BD00009
Figure TWI613891BD00010
假設每一DS-EFM1 1200上之量化雜訊係加性的，則3階DS-MASH111輸出可寫為：
Figure TWI613891BD00011
3階DS-MASH信號轉移函數及雜訊轉移函數為：
Figure TWI613891BD00012
設定δ=0，3階DS-MASH信號轉移函數及雜訊轉移函數變為：
Figure TWI613891BD00013
參看方程式12及23，DS-MASH111 1300之行為類似於圖8之DS-EFM3 800。
圖14為DS-MASH111 1300之實施例的輸出碼序列之FFT的曲線圖1400。參看圖9及圖14，針對DS-MASH111 1300之模擬雜訊輸出效能與針對DS-EFM3 800之模擬雜訊效能(曲線910)大致相同。
零靜態頻率誤差
參看方程式11及22，無顫動無種子誤差回饋調變器(DS-EFM)及無顫動無種子MASH調變器(DS-MASH)之架構提供非常小的靜態誤差。此誤差可為無足輕重的。然而，為了提供大致零靜態頻率誤差，DS-EFM及DS-MASH之實施例可經修改以每隔一時脈循環消除增益g。
圖15說明具有大致零靜態誤差之3階無顫動無種子誤差回饋調變器(DS-EFM3)1500的實施例。零靜態誤差DS-EFM3 1500包含圖8之DS-EFM3 800及額外回饋迴路1502。回饋迴路1502包含濾波器1504，濾波器1504自增益組件820接收經縮放輸出且將經濾波增益信號輸出至3階回饋迴路812中之求和電路822。
圖16說明具有大致零靜態誤差之無顫動無種子MASH架構調變器(DS-MASH111)1600之實施例。DS-MASH111包含三個級聯之1階DS-EFM1調變器1604a、1604b、1604c，每一者包含一額外回饋迴路，額外回饋迴路分別包含經組態以減小靜態誤差之濾波器1606a、1606b、1606c。零靜態誤差DS-MASH111 1600進一步包含求和電路1602。求 和電路1602類似於圖13中之求和電路1302，且如上文關於求和電路1302所描述而操作。考慮到DS-EFM1調變器1604a、1604b、1604c為一階調變器且DS-EFM3調變器1500為三階調變器，DS-EFM1調變器1604a、1604b、1604c類似於如上文所述之圖15中的DS-EFM3調變器1500而操作。
參看圖15及圖16，增益g之濾波將誤差平均化為大致零且迫使信號轉移函數大致為單位函數，從而提供大致絕對零靜態誤差。零靜態誤差DS-EFM3 1500及零靜態誤差DS-MASH111 1600調變器兩者中之週期性增益消除的效應在數學上展示為：在方程式11及22中設定δ=0，如上文所述，信號轉移函數及雜訊轉移函數變為：
Figure TWI613891BD00014
為簡單起見，若依據時脈循環來寫，則方程式5可寫為：在循環1==>M.y[n]-g.y[n-1]=x[n]-E[n-3]+3E[n-2]-3E[n-1]+E[n]在循環2==>M.y[n-1]-g.y[n-2]=x[n-1]-E[n-4]+3E[n-3]-3E[n-2]+E[n-1] (24)
在此實例中，針對兩個循環之平均值相加且接著除以2。Z變換表示為：Y[z]=X[z]+Eq(z).(1-3Z -1+3Z -2-Z -3) (25)
兩個循環之信號及雜訊轉移函數接著由下式給出：
Figure TWI613891BD00015
方程式26展示信號轉移函數隨時間為單位函數。此提供大致零靜態頻率誤差。
具有及不具有零頻率誤差之無顫動且無種子EFM及MASH的實施例可實施於其他高階迴路調變器上，且因此不限於1階或3階調變器。
本發明描述各種特徵，其中無單一特徵單獨負責本文所述之益處。應理解，本文所述之各種特徵可經組合、修改或省略，如一般熟習此項技術者將顯而易見。不同於本文特定描述之組合及子組合的其他組合及子組合對於一般熟習此項技術者而言將為顯而易見的，且意欲形成本發明之一部分。各種方法在本文中描述為與各種流程圖步驟及/或階段組合。應理解，在許多狀況下，某些步驟及/或階段可組合在一起，使得流程圖中所示之多個步驟及/或階段可作為單一步驟及/或階段來執行。又，某些步驟及/或階段可分為待單獨執行之額外子組份。在一些例子中，步驟及/或階段之次序可重新配置，且某些步驟及/或階段可完全省略。又，本文所述之方法將理解為開放式的，使得對本文所展示及描述之步驟及/或階段的額外步驟及/或階段亦可得以執行。
本文所述之系統及方法的一些態樣可有利地使用(例如)電腦軟體、硬體、韌體，或電腦軟體、硬體及韌體之任何組合來實施。電腦軟體可包含儲存於電腦可讀媒體(例如，非暫時性電腦可讀媒體)中之電腦可執行碼，該碼在被執行時執行本文所述之功能。在一些實施例中，電腦可執行碼係藉由一或多個通用電腦處理器執行。熟習此項技術者將瞭解，按照本發明，可使用待執行於通用電腦上之軟體實施的任何特徵或功能亦可使用硬體、軟體或韌體之不同組合來實施。舉例而言，此模組可使用積體電路之組合完全以硬體來實施。或者或另外，此特徵或功能可完全地或部分地使用經設計以執行本文所述之特定功能的專用電腦而非藉由通用電腦來實施。
多個散佈式計算器件可替代本文所述之任一計算器件。在此等散佈式實施例中，該一計算器件之功能經散佈(例如，網路之上)，使得一些功能在散佈式計算器件中的每一者上執行。
一些實施例可參考方程式、演算法及/或流程圖說明來描述。此 等方法可使用可執行於一或多個電腦上之電腦程式指令來實施。此等方法亦可單獨地實施為電腦程式產品，或實施為裝置或系統之組件。就此而言，每一方程式、演算法、區塊或流程圖之步驟及其組合可藉由硬體、韌體及/或包括在電腦可讀程式碼邏輯中體現之一或多個電腦程式指令的軟體來實施。如將瞭解，任何此等電腦程式指令可載入於一或多個電腦上，包括(不限於)通用電腦或專用電腦，或生產機器之其他可程式化處理裝置，使得在該(等)電腦或其他可程式化處理器件上執行的電腦程式指令實施在方程式、演算法及/或流程圖中所指定之功能。亦將理解，每一方程式、演算法及/或流程圖說明中之區塊及其組合可藉由執行指定功能或步驟的基於專用硬體之電腦系統或專用硬體與電腦可讀程式碼邏輯構件之組合來實施。
此外，可指引一或多個電腦或其他可程式化處理器件以特定方式起作用的(諸如)體現於電腦可讀程式碼邏輯中之電腦程式指令亦可儲存於電腦可讀記憶體(例如，非暫時性電腦可讀媒體)中，使得儲存於電腦可讀記憶體中之指令實施在流程圖之區塊中所指定的功能。電腦程式指令亦可載入至一或多個電腦或其他可程式化計算器件上以使一系列操作步驟在該一或多個電腦或其他可程式化計算器件上執行來產生電腦實施之處理程序，使得在電腦或其他可程式化處理裝置上執行之指令提供用於實施在方程式、演算法及/或流程圖之區塊中所指定的功能之步驟。
本文所述之方法及任務中的一些或全部可藉由電腦系統執行且完全自動化。在一些狀況下，電腦系統可包括經由網路通信及交互操作以執行所描述功能之多個相異電腦或計算器件(例如，實體伺服器、工作站、儲存陣列，等)。每一此計算器件通常包括處理器(或多個處理器)，該(等)處理器執行儲存於記憶體或其他非暫時性電腦可讀儲存媒體或器件中之程式指令或模組。本文所揭示之各種功能可具體 化於此等程式指令中，但所揭示功能中之一些或全部可替代地實施於電腦系統的特殊應用電路(例如，ASIC或FPGA)中。在電腦系統包括多個計算器件之處，此等器件可能(但無需)共同定位。所揭示方法及任務的結果可藉由將實體儲存器件(諸如，固態記憶體晶片及/或磁碟)變換為不同狀態而持續地儲存。
除非上下文另外清楚要求，否則遍及描述及申請專利範圍，詞「包含」及其類似者將以包括性意義解釋，如與排他性或詳盡性意義相對；亦即，意義為「包括(但不限於)」。如本文大體使用，詞「耦接」指代兩個或兩個以上元件可直接連接抑或藉由一或多個中間元件連接。另外，當用於本申請案中時，詞「本文」、「上文」、「下文」及類似輸入之詞應指代本申請案整體且非指代本申請案之任何特定部分。在上下文准許之情況下，在使用單數或複數數目之以上實施方式中的詞亦可分別包括複數或單數數目。關於兩個或兩個以上項目之清單的詞「或」，彼詞涵蓋該詞之所有以下解譯：清單中之項目中的任一者、清單中之所有項目及清單中之項目的任何組合。詞「例示性」在本文中排他性地用以意謂「充當實例、例子，或說明」。本文描述為「例示性」之任何實施不必解釋為比其他實施較佳或有利。
本發明不欲限於本文所示之實施。熟習此項技術者可易於顯而易見對本發明中所述之實施的各種修改，且在不脫離本發明之精神或範疇的情況下，本文所定義之一般原理可應用於其他實施。本文所提供之本發明的教示可應用於其他方法及系統，且不限於上文所述之方法及系統，且上文所述之各種實施例的元件及動作可組合以提供其他實施例。因此，本文所述之新穎方法及系統可以多種其他形式具體化；此外，在不脫離本發明之精神的情況下，可進行在本文所述之方法及系統之形式上的各種省略、取代及改變。隨附申請專利範圍及其等效物意欲涵蓋如將屬於本發明之範疇及精神的此等形式或修改。
820‧‧‧增益組件
822‧‧‧第三求和電路
1500‧‧‧3階無顫動無種子誤差回饋調變器(DS-EFM3)/零靜態誤差DS-EFM3
1502‧‧‧回饋迴路
1504‧‧‧濾波器

Claims (22)

  1. 一種無顫動三角積分調變器，其經組態以產生一循環輸出碼，該無顫動三角積分調變器包含一回饋濾波網路，該一回饋濾波網路包括一第一回饋迴路、一第二回饋迴路及一第三回饋迴路，該第二回饋迴路包括一增益電路，其經組態以將一小誤差信號引入至該第一回饋迴路中以干擾(disrupt)歸因於該循環輸出碼之頻調行為，且該第三回饋迴路包括電耦合至該增益電路之一濾波器且經組態以週期性地消除該第二回饋迴路中之該小誤差信號以減小靜態誤差。
  2. 如請求項1之無顫動三角積分調變器，其進一步包含電耦合至一量化電路之一組合電路、及電耦合至該量化電路及一第二濾波器之一求和電路。
  3. 如請求項2之無顫動三角積分調變器，其中該組合電路經組態以組合一輸入信號及一調變器回饋信號以提供一經求和信號。
  4. 如請求項3之無顫動三角積分調變器，其中該量化電路經組態以量化該經求和信號以產生該循環輸出碼。
  5. 如請求項4之無顫動三角積分調變器，其中該增益電路經組態以接收該循環輸出碼並提供一經縮放輸出碼。
  6. 如請求項5之無顫動三角積分調變器，其中該濾波器經組態以接收該經縮放輸出碼並基於該經縮放輸出碼提供一經濾波增益信號。
  7. 如請求項6之無顫動三角積分調變器，其中該求和電路經組態以組合該經濾波增益信號、該經縮放輸出碼、該經求和信號、及該循環輸出碼以提供一第二經求和信號。
  8. 如請求項7之無顫動三角積分調變器，其中該第二經求和信號經 濾波以提供該調變器回饋信號。
  9. 一種鎖相迴路(PPL)電路，其包含：一相位頻率偵測器(PFD)，其經組態以產生表示一參考信號與一鎖相迴路回饋信號之間的一相位差之一第一信號；一調整電路，其與該相位頻率偵測器通信且經組態以基於該第一信號產生一控制電壓；一壓控振盪器(VCO)，其與該調整電路通信且經組態以基於該控制電壓產生一輸出信號；一除法器電路，其經組態以接收該輸出信號且產生該鎖相迴路回饋信號之一更新版本；及一無顫動三角積分調變器，其與該除法器電路通信且包括一回饋濾波網路，該回饋濾波網路包括一第一回饋迴路、一第二回饋迴路及一第三回饋迴路，該第二回饋迴路包括一增益電路，其經組態以將一小誤差信號引入至該第一回饋迴路中以干擾歸因於一循環輸出碼的頻調行為，該第三回饋迴路包括一第一濾波器，該第一濾波器經組態以週期性地消除該第二回饋迴路中之該小誤差信號以減小靜態誤差。
  10. 如請求項9之鎖相迴路電路，其中該第一回饋迴路包括：一第一求和電路，其經組態以基於該除法器電路之一輸出及一調變器回饋信號提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生該循環輸出碼；一第二求和電路，其經組態以組合該第一經求和信號與該循環輸出碼以提供一第二經求和信號；及一第二濾波器，其經組態以對該第二經求和信號進行濾波以提供該調變器回饋信號。
  11. 如請求項10之鎖相迴路電路，其中該第二回饋迴路之該增益電路包括經組態以接收該循環輸出碼並提供一經縮放輸出碼之一 增益組件，該第二求和電路經進一步組態以組合該經縮放輸出碼與該第一經求和信號及該循環輸出碼以提供該第二經求和信號。
  12. 如請求項11之鎖相迴路電路，其中該第三回饋迴路之該第一濾波器經組態以接收該經縮放輸出碼且基於該經縮放輸出碼提供一經濾波增益信號之一第二濾波器，該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。
  13. 如請求項12之鎖相迴路電路，其中該第一濾波器包括一延遲元件。
  14. 一種無線器件，其包含：一天線，其經組態以促進一射頻(RF)信號之接收；一接收器，其與該天線通信，該接收器經組態以處理該射頻信號；及一頻率合成器，其與該接收器通信，該頻率合成器具有一鎖相迴路電路，該鎖相迴路電路具有一除法器電路及與該除法器電路通信且包括一回饋濾波網路之一無顫動三角積分調變器，該回饋濾波網路包括一第一回饋迴路及一第二回饋迴路，該第二回饋迴路包括經組態以將一小誤差信號引入至該第一回饋迴路中以干擾歸因於一循環輸出碼的頻調行為之一增益電路，該第一回饋迴路包括：一第一求和電路，其經組態以基於該除法器電路之一輸出及一調變器回饋信號提供一第一經求和信號；一量化電路，其經組態以量化該第一經求和信號以產生一循環輸出碼；一第二求和電路，其經組態以組合該第一經求和信號與該循環輸出碼以提供一第二經求和信號，該第二經求和信號經濾波以提供該調變器回饋信號，該第二回饋迴路之該增益電 路包括經組態以接收該循環輸出碼並提供一經縮放輸出碼之一增益組件，該第二求和電路經組態以組合該經縮放輸出碼與該第一經求和信號及該循環輸出碼以提供該第二經求和信號。
  15. 如請求項14之無線器件，其中該無顫動三角積分調變器進一步包括一第三回饋迴路，該第三回饋迴路週期性地消除來自該第二回饋迴路中之該經縮放輸出碼的增益且包括經組態以接收該經縮放輸出碼且基於該經縮放輸出碼提供一經濾波增益信號之一濾波器，該第二求和電路經進一步組態以接收該經濾波增益信號以便平均化該調變器回饋信號中之誤差，使得該無顫動三角積分調變器提供大致零靜態誤差。
  16. 如請求項15之無線器件，其中該濾波器包括一延遲元件。
  17. 一種操作一無線器件之一頻率合成器中的一鎖相迴路電路之方法，該方法包含：產生表示一參考信號與一鎖相迴路回饋信號之間的一相位差之一第一信號；基於該第一信號產生一控制電壓；基於該控制電壓產生一輸出信號；基於該輸出信號及藉由一無顫動三角積分調變器所提供之一循環輸出碼產生該鎖相迴路回饋信號之一更新版本，該無顫動三角積分調變器包括提供該循環輸出碼之一更新版本的一調變器回饋迴路；將一小誤差信號引入至該調變器回饋迴路中以干擾歸因於該循環輸出碼之頻調行為；組合基於該輸出信號而產生之一經除過的信號與一調變器回饋信號以提供一第一經求和信號；及量化該第一經求和信號以產生該循環輸出碼。
  18. 如請求項17之方法，其進一步包含縮放該循環輸出碼。
  19. 如請求項18之方法，其進一步包含組合該第一經求和信號、該循環輸出碼與該經縮放循環輸出碼以提供一第二經求和信號，該經縮放循環輸出碼提供該小誤差信號。
  20. 如請求項19之方法，其進一步包含對該第二經求和信號進行濾波以提供該調變器回饋信號。
  21. 如請求項20之方法，其進一步包含：對該經縮放循環輸出碼進行濾波以提供一經濾波增益信號；及組合該第一經求和信號、該循環輸出碼、該經縮放循環輸出碼與該經濾波增益信號以提供該第二經求和信號。
  22. 如請求項21之方法，其中該經濾波增益信號週期性地消除來自該循環輸出碼之增益以減小靜態誤差。
TW103127360A 2013-08-20 2014-08-08 無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法 TWI613891B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361867759P 2013-08-20 2013-08-20
US61/867,759 2013-08-20
US14/326,822 US9231606B2 (en) 2013-08-20 2014-07-09 Dither-less error feedback fractional-N frequency synthesizer systems and methods
US14/326,822 2014-07-09

Publications (2)

Publication Number Publication Date
TW201513576A TW201513576A (zh) 2015-04-01
TWI613891B true TWI613891B (zh) 2018-02-01

Family

ID=52480376

Family Applications (4)

Application Number Title Priority Date Filing Date
TW103127359A TWI620417B (zh) 2013-08-20 2014-08-08 無顫動多級雜訊整形ｎ分率型(fractional-n)頻率合成器系統及方法
TW106126723A TWI648955B (zh) 2013-08-20 2014-08-08 無顫動誤差反饋n分率型(fractional-n)頻率合成器系統及方法
TW103127360A TWI613891B (zh) 2013-08-20 2014-08-08 無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法
TW106126308A TWI611661B (zh) 2013-08-20 2014-08-08 無顫動多級雜訊整形n分率型(fractional-n)頻率合成器系統及方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW103127359A TWI620417B (zh) 2013-08-20 2014-08-08 無顫動多級雜訊整形ｎ分率型(fractional-n)頻率合成器系統及方法
TW106126723A TWI648955B (zh) 2013-08-20 2014-08-08 無顫動誤差反饋n分率型(fractional-n)頻率合成器系統及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106126308A TWI611661B (zh) 2013-08-20 2014-08-08 無顫動多級雜訊整形n分率型(fractional-n)頻率合成器系統及方法

Country Status (6)

Country Link
US (4) US9231606B2 (zh)
JP (1) JP6321173B2 (zh)
KR (1) KR102098268B1 (zh)
CN (1) CN105556848B (zh)
TW (4) TWI620417B (zh)
WO (1) WO2015026472A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831018B (zh) * 2021-06-11 2024-02-01 陳乃慶 可與手杖連接的腳架

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231606B2 (en) 2013-08-20 2016-01-05 Skyworks Solutions, Inc. Dither-less error feedback fractional-N frequency synthesizer systems and methods
RU2724635C1 (ru) * 2016-12-19 2020-06-25 Телефонактиеболагет Лм Эрикссон (Пабл) Системы и способы для переключения опорных кварцевых генераторов для приемопередатчика беспроводного устройства
KR102633440B1 (ko) * 2017-03-20 2024-02-06 블루 다뉴브 시스템스, 인크. 정밀 고주파 위상 가산기
US10541707B2 (en) * 2017-07-24 2020-01-21 University College Cork, Nui, Cork Apparatus for reducing wandering spurs in a fractional-N frequency synthesizer
US10560111B2 (en) * 2017-08-30 2020-02-11 University College Cork-National University Of Ireland, Cork Nested cascaded mixed-radix digital delta-sigma modulator
CN107800505B (zh) * 2017-11-08 2019-03-08 浙江大学 一种高效导频的通信系统及其波形产生和跟踪方法
US10863518B2 (en) * 2017-11-22 2020-12-08 Mediatek Inc. Method for handling interference in Bluetooth device having other wireless technology
US10432214B2 (en) 2017-12-27 2019-10-01 Mediatek Inc. Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US11010136B2 (en) * 2018-02-08 2021-05-18 Novatek Microelectronics Corp. Random bit stream generator and method thereof
CN108566200A (zh) * 2018-04-27 2018-09-21 上海顺久电子科技有限公司 一种分频器控制器电路、锁相环及芯片
DE112019006377T5 (de) * 2018-12-20 2021-09-02 Viavi Solutions Inc. System und verfahren zur signalumabtastung
CN110190847B (zh) * 2019-04-26 2023-06-02 西安邮电大学 一种应用于频率合成器的小数n分频电路及方法
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
JP2022143578A (ja) * 2021-03-17 2022-10-03 富士電機株式会社 ガス分析装置
US12334885B2 (en) 2021-07-09 2025-06-17 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple operating modes
US12021542B2 (en) * 2022-03-03 2024-06-25 Texas Instruments Incorporated Device, system, and method for intra-package electromagnetic interference suppression
US11955979B2 (en) 2022-06-08 2024-04-09 Apple Inc. Partial-fractional phase-locked loop with sigma delta modulator and finite impulse response filter
CN116260469B (zh) * 2023-03-17 2025-07-11 上海交通大学 嵌套式δ-σ模数转换系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090399A1 (en) * 2001-11-13 2003-05-15 Yong-Ping Xu Bandpass sigma-delta modulator
US7280066B2 (en) * 2005-06-09 2007-10-09 Stmicroelectronics S.R.L. Single-loop switched-capacitor analog-to-digital sigma-delta converter
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
TW200828825A (en) * 2006-10-27 2008-07-01 Realtek Semiconductor Corp Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modualtor
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
US20120146823A1 (en) * 2010-12-08 2012-06-14 National Semiconductor Corporation Sigma-delta difference-of-squares rms to dc converter with multiple feedback paths

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
US5357252A (en) * 1993-03-22 1994-10-18 Motorola, Inc. Sigma-delta modulator with improved tone rejection and method therefor
FI96649C (fi) * 1994-06-07 1996-07-25 Fincitec Oy Ylinäytteistetty korkeamman asteluvun modulaattori
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
CN1237721C (zh) 1996-03-28 2006-01-18 得州仪器丹麦有限公司 脉码调制信号向均匀脉宽调制信号的转换
US6023184A (en) 1997-07-03 2000-02-08 Lucent Technologies Inc. Converter providing digital scaling and mixing
US5986512A (en) 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US6920182B2 (en) 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
US6677876B1 (en) * 2002-08-27 2004-01-13 Motorola, Inc. Differential sigma-delta DAC with dynamic spectral shaping
US6765520B1 (en) * 2003-04-21 2004-07-20 Texas Instruments Incorporated Method and circuit for jamming digital filter while resetting delta sigma modulator
JP3830924B2 (ja) 2003-07-04 2006-10-11 松下電器産業株式会社 縦続型デルタシグマ変調器
US7561635B2 (en) * 2003-08-05 2009-07-14 Stmicroelectronics Nv Variable coder apparatus for resonant power conversion and method
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
US20050266805A1 (en) * 2004-05-28 2005-12-01 Jensen Henrik T Digital delta sigma modulator and applications thereof
US7068110B2 (en) 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
US7576670B2 (en) 2004-09-02 2009-08-18 Infineon Technologies Ag Sigma-delta analog-digital converter for an xDSL multistandard input stage
US7321634B2 (en) * 2004-12-17 2008-01-22 Verigy (Singapore) Pte. Ltd. Method and apparatus for variable sigma-delta modulation
US7365580B2 (en) * 2005-01-21 2008-04-29 Snowbush Inc. System and method for jitter control
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7616142B1 (en) * 2006-04-27 2009-11-10 Marvell International Ltd. Sigma-delta modulated analog-to-digital converter having a changeable coefficient
JP3914257B1 (ja) * 2006-10-10 2007-05-16 株式会社アドバンテスト シグマデルタ変調器およびフラクショナル周波数シンセサイザ
US7460046B2 (en) 2006-12-22 2008-12-02 Infineon Technologies Ag Sigma-delta modulators
US7764134B2 (en) * 2007-06-14 2010-07-27 Silicon Laboratories Inc. Fractional divider
US7522079B1 (en) * 2007-09-06 2009-04-21 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US7564391B2 (en) * 2007-11-28 2009-07-21 Texas Instruments Incorporated Sigma delta modulator summing input, reference voltage, and feedback
US7554391B1 (en) 2008-01-11 2009-06-30 Freescale Semiconductor, Inc. Amplifier having a virtual ground and method thereof
US7889012B2 (en) * 2008-05-06 2011-02-15 Hittite Microwave Corporation System and method for cycle slip prevention in a frequency synthesizer
TWI431944B (zh) * 2009-04-10 2014-03-21 席特帝微波有限公司 具有降低分數式切換雜訊之分數式ｎ頻率合成器
US9680498B2 (en) * 2009-06-26 2017-06-13 Syntropy Systems, Llc Sampling/quantization converters
US7961129B2 (en) * 2009-08-12 2011-06-14 Infineon Technologies Ag Coupled delta-sigma modulators
US7986190B1 (en) * 2009-10-30 2011-07-26 Pmc-Sierra, Inc. Jitter attenuation with a fractional-N clock synthesizer
KR20110088901A (ko) 2010-01-29 2011-08-04 삼성전자주식회사 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법
US8193845B2 (en) * 2010-07-06 2012-06-05 Microchip Technology Incorporated Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise
JP2012044500A (ja) * 2010-08-20 2012-03-01 Sony Corp Σδ変換器
SG194165A1 (en) 2011-04-11 2013-12-30 Agency Science Tech & Res Analog-to-digital converter
US8400340B2 (en) * 2011-07-18 2013-03-19 Texas Instruments Incorporated Achieving high dynamic range in a sigma delta analog to digital converter
US8514118B2 (en) * 2011-09-23 2013-08-20 Silicon Laboratories Inc. Sigma-delta modulation with reduction of spurs using a dither signal
US8653869B2 (en) 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
US8970412B2 (en) * 2011-10-25 2015-03-03 Invensense, Inc. Signal quantization method and apparatus and sensor based thereon
CN103107806B (zh) * 2011-11-14 2017-09-15 深圳市锐迪芯电子有限公司 一种低杂谱Sigma‑Delta小数‑N锁相环
CN102420614B (zh) * 2011-11-22 2013-10-02 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
US8816724B2 (en) * 2011-12-16 2014-08-26 University College Cork—National University of Ireland, Cork Nested digital delta-sigma modulator
TWI492545B (zh) * 2012-09-14 2015-07-11 Univ Nat Chiao Tung 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US8664989B1 (en) * 2013-02-07 2014-03-04 Cirrus Logic, Inc. Method to increase frequency resolution of a fractional phase-locked loop
US9225507B1 (en) * 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
US9231606B2 (en) 2013-08-20 2016-01-05 Skyworks Solutions, Inc. Dither-less error feedback fractional-N frequency synthesizer systems and methods
CN206075869U (zh) 2016-08-31 2017-04-05 江苏中利集团股份有限公司 一种阻燃热塑性弹性体耐扭曲电缆

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090399A1 (en) * 2001-11-13 2003-05-15 Yong-Ping Xu Bandpass sigma-delta modulator
US7280066B2 (en) * 2005-06-09 2007-10-09 Stmicroelectronics S.R.L. Single-loop switched-capacitor analog-to-digital sigma-delta converter
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
TW200828825A (en) * 2006-10-27 2008-07-01 Realtek Semiconductor Corp Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modualtor
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
US20120146823A1 (en) * 2010-12-08 2012-06-14 National Semiconductor Corporation Sigma-delta difference-of-squares rms to dc converter with multiple feedback paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831018B (zh) * 2021-06-11 2024-02-01 陳乃慶 可與手杖連接的腳架

Also Published As

Publication number Publication date
US20160087642A1 (en) 2016-03-24
US9654122B2 (en) 2017-05-16
US9450593B2 (en) 2016-09-20
CN105556848B (zh) 2019-07-23
TWI620417B (zh) 2018-04-01
TW201737629A (zh) 2017-10-16
US9225349B2 (en) 2015-12-29
KR102098268B1 (ko) 2020-04-07
TW201739172A (zh) 2017-11-01
US20150055737A1 (en) 2015-02-26
TWI611661B (zh) 2018-01-11
US20160373123A1 (en) 2016-12-22
US20150055738A1 (en) 2015-02-26
JP6321173B2 (ja) 2018-05-09
KR20160043971A (ko) 2016-04-22
US9231606B2 (en) 2016-01-05
WO2015026472A1 (en) 2015-02-26
TW201513576A (zh) 2015-04-01
TW201517521A (zh) 2015-05-01
CN105556848A (zh) 2016-05-04
JP2016534627A (ja) 2016-11-04
TWI648955B (zh) 2019-01-21
HK1219180A1 (zh) 2017-03-24

Similar Documents

Publication Publication Date Title
TWI613891B (zh) 無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法
US10680624B2 (en) Phase-locked loop with filtered quantization noise
US9319051B2 (en) Digital PLL with hybrid phase/frequency detector and digital noise cancellation
CN1702973B (zh) 数字△∑调制器及其应用
CN1926766B (zh) 用于低μ技术的数字锁相环
US9768790B2 (en) Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis
US9337876B2 (en) Digital wireless transmitter having parallel structure and wireless communication system including the same
JP2016534627A5 (zh)
CN115378429A (zh) 具有并联相位检测电路的锁相环和操作锁相环的方法
US20140354335A1 (en) Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
US9985645B2 (en) Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator
Lee et al. A 6-GHz All-Digital Fractional-$ N $ Frequency Synthesizer Using FIR-Embedded Noise Filtering Technique
HK1219180B (zh) 無抖動的誤差反饋分數n頻率合成器系統和方法
Temporiti et al. Insights into wideband fractional all-digital PLLs for RF applications
Shehab et al. OPTIMIZATION OF FREQUENCY SYNTHESIZERS FOR WIRELESS LOCAL AREA NETWORK COMMUNICATIONS.
Pamarti Digital techniques for integrated frequency synthesizers: A tutorial
JP4445415B2 (ja) 周波数変調装置
JP2015207805A (ja) 位相同期回路および電子装置
Fitzgibbon et al. A nested digital delta-sigma modulator architecture for fractional-N frequency synthesis