TWI612625B - 半導體裝置 - Google Patents

Abstract

本發明提供一種可提高半導體裝置的可靠性之技術。在本發明中，作為搭載半導體晶片之配線基板並非是使用增層基板，而是使用貫通基板THWB。藉此，在本發明中，藉由使用僅由核心層構成之貫通基板，可無需考量增層與核心層之熱膨脹係數的差異，再者，由於不存在增層，因此亦無需考量形成於增層之微細的通道之電性切斷。其結果是，根據本發明，可在謀求成本降低之下，謀求半導體裝置的可靠性提高。

Description

半導體裝置

本發明係關於一種半導體裝置，特別是關於一種應用於使用凸塊電極(突起電極)而將半導體晶片搭載於配線基板上之半導體裝置之有效技術。

在日本特開2002-246552號公報(專利文獻1)中，記載有僅於成矩形形狀之半導體晶片的周緣部形成作為外部連接端子之凸塊電極，並藉由該凸塊電極將半導體晶片搭載於配線基板上之技術。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2002-246552號公報

半導體裝置係由MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)等之半導體元件、形成有多層配線之半導體晶片、及以覆蓋該半導體晶片之方式形成之封裝體而形成。封裝體具有：(1)將形成於半導體晶片上之半導體元件與外部電路電性連接之功能、及(2)自濕度或溫度等之外部環境中保護半導體晶片，並防止由振動或衝擊所引起的破損或半導體晶片的特性劣化之功能。再者，封裝體亦兼具：(3)容易進行半導體晶片的處理之功能、及(4)發散半導體晶片運作時之發熱，使半導體元件的功能 最大限度地發揮之功能等。具有此種功能之封裝體存在有各種種類。

以下，茲就封裝體的構成例進行説明。例如，存在有於半導體晶片的表面形成作為外部連接端子的凸塊電極(突起電極)，並藉由該凸塊電極將半導體晶片安裝在配線基板上之類型的BGA(Ball Grid Array，球柵陣列)封裝體。在該BGA封裝體中，係使用因應形成於半導體晶片上之凸塊電極的高密度化、窄節距化而易於形成精細節距(窄節距)的配線之增層基板。作為該增層基板的構造之一例，可舉例如包夾核心層之增層。再者，在該增層上形成有微細的通道，該通道可自由配置。又，在該微細的通道上可配置端子。茲就其理由進行説明。在形成於增層之微細的通道中，由於通道直徑微細，因此於通道的內部易於埋入導體膜。其結果，由於通道的上部可形成由導體膜覆蓋之狀態，因此即使在通道上配置端子，亦可實現通道與端子之確實地電性連接。如此，增層基板由於在微細的通道上亦可配置端子，因此存在有形成配線時之限制較少，而易於形成精細節距的配線之優點。

然而，本發明人經研討重新發現到增層基板存在有以下所示之問題點，茲就該問題點進行説明。首先，在增層基板中雖存在有核心層、以及以包夾該核心層之方式形成之增層，但就其理由進行説明。

例如，當半導體裝置運作時，半導體晶片會發熱，藉由該發熱所產生之熱會自半導體晶片傳遞至增層基板。其結果導致熱施加於增層基板，使得增層基板膨脹。若該增層基板的膨脹變大，則會有對密封增層基板與半導體晶片的間隙之密封樹脂(例如底層填料材)施加應力，而導致例如於半導體晶片與密封樹脂之界面或密封樹脂與增層基板之界面產生裂縫，因而使半導體裝置的可靠性下降之情形。因此，為將該熱膨脹係數(α)盡可能減小(為靠近半導體晶片的熱膨脹係數)，增層基板會設置含有由玻璃纖維製作之織布即玻璃布之核心層，以使 增層基板的熱膨脹係數減小。然而，若僅由含有玻璃布之核心層構成增層基板，則難以形成微細的通道。因此，通常，在增層基板中，以包夾核心層之方式設置增層，並藉由於該增層不含有玻璃布而可形成微細的通道。亦即，增層由於係以不包含玻璃布之方式構成，因此可形成微細的通道。惟，在增層中，亦需要將熱膨脹係數減小，因此取代玻璃布而添加玻璃填充材料(粒狀、珠粒狀的玻璃)。基於以上理由，增層基板係由核心層與以包夾該核心層之方式形成之增層構成。

此處，如上述般，在核心層中含有玻璃布，另一方面在增層中代替玻璃布而含有玻璃填充材料。然而，含有玻璃填充材料之增層的熱膨脹係數不會像含有玻璃布之核心層的熱膨脹係數那麼小。舉例而言，核心層的熱膨脹係數為17~20ppm/℃左右，增層的熱膨脹係數為40~60ppm/℃左右。其結果，增層與核心層的熱膨脹係數存在差異，因而對增層與核心層之間施加由熱膨脹係數差異所引起之熱應力。而本發明人發現藉由該熱應力，會導致形成於增層之微細的通道變得容易電性切斷，因而日後會有半導體裝置的可靠性下降之顧慮。

本發明之目的在於提供一種可提高半導體裝置的可靠性之技術。

本發明之前述以及其他目的與新穎特徵當可基於本說明書之敘述及附圖而明瞭。

於本申請案揭示之發明中，具代表性者之簡單概略說明如下。

代表性之實施形態之半導體裝置之特徵為：其作為搭載半導體晶片之配線基板，並非是使用增層基板，而是使用貫通基板。

於本申請案揭示之發明中，由具代表性者獲得之效果簡單說明如下。

無需考量增層與核心層之熱膨脹係數的差異，再者，由於不存在增層，因此亦無需考量形成於增層之微細的通道之電性切斷。其結果是，可在謀求成本降低之下提高半導體裝置的可靠性。

A1‧‧‧間隙

A2‧‧‧間隙

A3‧‧‧間隙

AR0‧‧‧區域

AR1‧‧‧區域

AR2‧‧‧區域

AR3‧‧‧區域

BMP‧‧‧凸塊電極

BPL1‧‧‧增層

BPL2‧‧‧增層

BPWB‧‧‧增層基板

BTE‧‧‧背面端子

BTE1‧‧‧背面端子

CHP1‧‧‧半導體晶片

CHP2‧‧‧半導體晶片

CRL‧‧‧核心層

HS‧‧‧散熱器

IL‧‧‧層間絕緣膜

LND1‧‧‧焊盤

LND2‧‧‧焊盤

LND3‧‧‧焊盤

OP‧‧‧開口部

OP1‧‧‧開口部

PAS‧‧‧鈍化膜

PD‧‧‧墊片

PI1‧‧‧樹脂膜

PI2‧‧‧樹脂膜

PLBMP1‧‧‧柱狀凸塊電極

PLBMP2‧‧‧柱狀凸塊電極

RW‧‧‧再配線

S‧‧‧焊錫

SB‧‧‧焊錫球

SCE‧‧‧矽氧樹脂

SDBMP1‧‧‧圓釘凸塊電極

SDBMP2‧‧‧圓釘凸塊電極

SR‧‧‧阻焊劑

TE‧‧‧端子

TE1‧‧‧端子

TE2‧‧‧端子

TH1‧‧‧通孔

TH2‧‧‧通孔

TH3‧‧‧通孔

THWB‧‧‧貫通基板

UF‧‧‧底層填料

VA‧‧‧通道

WIRE1‧‧‧配線

WIRE2‧‧‧配線

WIRE3‧‧‧配線

圖1係顯示本發明人所研討之半導體晶片的外觀構成之俯視圖。

圖2係顯示本發明人所研討之半導體裝置的構成之側視圖。

圖3係顯示本發明人所研討之半導體裝置的一部分之圖，且係顯示增層基板的內部構造之圖。

圖4係顯示實施形態之半導體晶片的表面構造之圖。

圖5係顯示實施形態之半導體裝置的構成之側視圖。

圖6係顯示實施形態之半導體裝置的一部分之圖，且係顯示貫通基板的內部構造之圖。

圖7係顯示實施形態之貫通基板的一部分構成之平面圖。

圖8係顯示在通孔上配置端子之構成例的圖。

圖9係顯示通孔與焊盤之位置關係偏離之情形的構成例之圖。

圖10係顯示將由焊錫所構成之半球狀的凸塊電極之尺寸設小，而將該凸塊電極搭載於貫通基板上之狀態的剖面圖。

圖11係顯示將柱狀凸塊電極搭載於貫通基板上之狀態的部分剖面圖。

圖12係顯示本發明人所研討之形成於半導體晶片上之再配線構造之剖面圖。

圖13係顯示實施形態之形成於半導體晶片上之凸塊構造的剖面圖。

圖14係顯示實施形態之半導體裝置的製造步驟之側視圖。

圖15係顯示接續圖14之半導體裝置的製造步驟之側視圖。

圖16係顯示接續圖15之半導體裝置的製造步驟之側視圖。

圖17係顯示接續圖16之半導體裝置的製造步驟之側視圖。

圖18係顯示實施形態之半導體裝置的其他製造步驟之側視圖。

圖19係顯示接續圖18之半導體裝置的製造步驟之側視圖。

圖20係顯示接續圖19之半導體裝置的製造步驟之側視圖。

圖21係顯示接續圖20之半導體裝置的製造步驟之側視圖。

圖22係顯示將由金所構成的圓釘凸塊電極搭載於貫通基板上之狀態的剖面圖。

圖23係顯示變形例之半導體裝置的製造步驟之側視圖。

圖24係顯示接續圖23之半導體裝置的製造步驟之側視圖。

圖25係顯示接續圖24之半導體裝置的製造步驟之側視圖。

圖26係顯示接續圖25之半導體裝置的製造步驟之側視圖。

圖27係用以說明本發明的定位之圖。

在以下實施形態中，為方便起見，於必要時雖分割成複數個部分或是實施形態進行說明，但除特別明示之情形以外，該等並非互無關係者，而是其中一方與另一方的一部分或是全部之變形例、詳細內容、補充說明等有關係。

又，在以下實施形態中，當提及要素的數量等(包含個數、數值、量、範圍等)之情形時，除特別明示之情形及原理上顯然限定於特定之數量之情形等以外，並不限定於其特定之數量，亦可為特定之數量以上或以下。

再者，在以下實施形態中，其構成要素(亦包含要素步驟等)除特別明示之情形及原理上認定顯然為必須之情形等以外，當然亦未必是一定必須者。

同樣的，在以下實施形態中，當提及構成要素等之形狀、位置關係等之時，除特別明示之情形及原理上顯然認定與其不符之情形等 外，實質上應包含與其形狀等近似或類似者等。此點對於上述數值及範圍亦同。

又，在用以說明實施形態之全圖中，對於同一構件原則上標註同一符號，而省略其重複説明。另，為易於理解圖面，在平面圖中亦有輔以陰影線之情形。

<使用圖面之問題之說明>

首先，茲參照圖面就本發明人所研討之半導體裝置所具有之問題進行説明。圖1係顯示本發明人所研討之半導體晶片CHP1的外觀構成之俯視圖。如圖1所示般，半導體晶片CHP1成矩形形狀，且遍及半導體晶片CHP1的表面全體形成有作為外部連接端子之凸塊電極BMP。藉由封裝如此構成之半導體晶片CHP1，可獲得本發明人所研討之半導體裝置。

圖2係顯示本發明人所研討之半導體裝置的構成之側視圖。如圖2所示般，本發明人所研討之半導體裝置具有增層基板BPWB，且於該增層基板BPWB的背面(下表面)形成有複數個焊錫球SB。另一方面，於增層基板BPWB的表面(上表面)搭載有半導體晶片CHP1。此時，以使形成於半導體晶片CHP1上之複數個凸塊電極BMP與形成於增層基板BPWB的表面之端子(未圖示)電性連接之方式，使半導體晶片CHP1配置在增層基板BPWB上。而後，在形成於半導體晶片CHP1與增層基板BPWB之間之間隙中填充作為密封用樹脂之底層填料UF。該底層填料UF係環氧樹脂之情形較多，其係為確保半導體晶片CHP1與增層基板BPWB之連接可靠性而使用。又，於半導體晶片CHP1的上表面介由矽氧樹脂SCE配置有散熱器HS。該散熱器HS係以使半導體晶片CHP1所產生之熱高效地朝外部發散之方式設置。亦即，散熱器HS係為實現提高半導體晶片CHP1的散熱效率而設置。

茲就如此構成之本發明人所研討之半導體裝置，特別是針對增 層基板BPWB的內部構造進而詳細地進行説明。圖3係顯示本發明人所研討之半導體裝置的一部分之圖，且係顯示增層基板BPWB的內部構造之圖。如圖3所示般，增層基板BPWB係由核心層CRL、以包夾該核心層CRL之方式配置之增層BPL1與增層BPL2而形成。

具體而言，於核心層CRL上形成有通孔TH，於增層BPL1中形成有與該通孔TH連接之多層配線(在圖3中為2層)。該多層配線係藉由形成於增層BPL1之通道VA彼此連接。於增層BPL1的表面形成有阻焊劑SR，使構成增層BPL1之端子(焊盤圖案、底部圖案)TE自設置於該阻焊劑SR之開口部焊盤露出。而後，以使該端子TE與凸塊電極BMP電性連接之方式，將半導體晶片CHP1搭載於增層基板BPWB上。

另一方面，於增層BPL2上亦形成有與形成於核心層CRL之通孔TH連接之多層配線(在圖3中為2層)。於增層BPL2的表面形成有阻焊劑SR，使構成增層BPL2之背面端子BTE自設置於該阻焊劑SR之開口部露出。而後，以與該背面端子BTE電性連接之方式，在背面端子BTE上搭載焊錫球SB。具體而言，在圖3所示之增層基板BPWB中，將核心層CRL(約0.8mm左右)、增層BPL1及增層BPL2加總之基板厚度為約1.0mm左右，通孔TH的直徑為約150~250μm左右，通道VA的直徑為約50μm左右。

在如此構成之增層基板BPWB中，存在有因應形成於半導體晶片CHP1上之凸塊電極BMP的高密度化而易於形成精細節距的配線之優點。亦即，增層基板BPWB係以例如包夾核心層CRL之方式具有增層BPL1與增層BPL2，於該增層BPL1或增層BPL2中形成有微細的通道VA，該通道VA可自由地配置。又，可在該微細的通道VA上配置端子TE。茲就其理由進行説明。在形成於增層BPL1或增層BPL2之微細的通道VA中，由於通道直徑微細，因此容易在通道VA的內部埋入導體膜。其結果是，由於可形成通道VA的上部由導體膜覆蓋之狀態，因 此即使在通道VA上配置端子TE，亦可實現通道VA與端子TE之確實地電性連接。如此，增層基板BPWB由於在微細的通道VA上亦可配置端子TE，因此存在形成配線之時的限制較少，且易於形成精細節距的配線之優點。

再者，如圖3所示般，在增層基板BPWB中，雖係於形成於核心層CRL之通孔TH的壁面形成電鍍膜，但由於通孔TH的直徑較大，因此不於通孔TH的內部形成電鍍膜。但，如圖3所示般，於通孔TH的內部埋入有埋孔用樹脂，而填充通孔TH的內部。因此，在圖3所示之增層基板BPWB中，在通孔TH上亦可配置微細的通道VA或配線，基於該點，亦會使形成配線之時的限制較少，且易於形成精細節距的配線。

然而，本發明人經研討重新發現，在上述之增層基板BPWB中存在有如以下所示之問題點。例如，當半導體裝置運作時，半導體晶片CHP1會發熱，藉由該發熱所產生之熱會自半導體晶片CHP1傳遞至增層基板BPWB。其結果導致熱施加於增層基板BPWB，使得增層基板BPWB膨脹。若該增層基板BPWB的膨脹變大，則會有對密封增層基板BPWB與半導體晶片CHP1之間隙之密封樹脂(底層填料UF)施加應力，而導致例如於半導體晶片與密封樹脂之界面或密封樹脂與增層基板之界面產生裂縫，因而使半導體裝置的可靠性下降之情形。因此，增層基板BPWB為將其熱膨脹係數(α)減小(為靠近半導體晶片CHP1的熱膨脹係數)，故設置含有由玻璃纖維製造之織布之玻璃布之核心層CRL，以將增層基板BPWB的熱膨脹係數減小。然而，若僅由含有玻璃布之核心層CRL構成增層基板BPWB，則難以形成微細的通道VA。因此，通常，在增層基板BPWB中，係以包夾核心層CRL之方式設置增層BPL1(BPL2)，並於該增層BPL1(BPL2)中不含有玻璃布而形成微細的通道VA。亦即，增層BPL1(BPL2)由於係以不包含玻璃布之方式 構成，因此可形成微細的通道VA。惟，在增層BPL1(BPL2)中，亦由於需要將熱膨脹係數減小，因此取代玻璃布而添加玻璃填充材料(粒狀、珠粒狀的玻璃)。

此處，如上述般，在核心層CRL中含有玻璃布，另一方面，在增層BPL1(BPL2)中代替玻璃布而含有玻璃填充材料。然而，含有玻璃填充材料之增層BPL1(BPL2)的熱膨脹係數不會像含有玻璃布之核心層CRL的熱膨脹係數那麼小。舉例而言，核心層的熱膨脹係數為17~20ppm/℃左右，增層的熱膨脹係數為40~60ppm/℃左右。其結果，增層BPL1(BPL2)與核心層CRL的熱膨脹係數存在差異，因而對增層BPL1(BPL2)與核心層CRL之間施加由熱膨脹係數的差異所引起之熱應力。而本發明人發現藉由該熱應力，會導致形成於增層BPL1(BPL2)之微細的通道VA變得容易電性切斷，因而有半導體裝置的可靠性下降之顧慮。是以，在本實施形態中，設法提高半導體裝置的可靠性之方法。以下，茲就設法達成該目的之本實施形態之半導體裝置進行説明。

<本實施形態之半導體裝置的構成>

圖4係顯示本實施形態之半導體晶片CHP2的表面構造之圖。如圖4所示般，本實施形態之半導體晶片CHP2成矩形形狀，且於半導體晶片CHP2的表面區域形成有柱狀凸塊電極(柱狀突起電極)PLBMP1及柱狀凸塊電極PLBMP2。另，該等柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2例如包含由銅(Cu)構成之柱狀部、及形成於該柱狀部上之由焊錫構成之連接部而構成。柱狀部的高度在此處為例如約30μm左右，連接部的高度(焊錫高度)為約15μm左右。柱狀部的形狀係圓圓釘狀或長方體形狀，在俯視觀看之時，圓圓釘狀時的直徑為約30~35μm左右，長方體形狀時的1邊之長度為約30~35μm左右。

具體而言，在本實施形態之半導體晶片CHP2中，如圖4所示般， 在將半導體晶片CHP2的表面區域分為區域AR1、位於該區域AR1的內側之區域AR2、及位於該區域AR2的內側之區域AR3之情形下，於區域AR1形成有複數個柱狀凸塊電極PLBMP1，於區域AR3形成有複數個柱狀凸塊電極PLBMP2。亦即，柱狀凸塊電極PLBMP1與柱狀凸塊電極PLBMP2夾著區域AR2而分離配置。此時，在區域AR1中，以複數行(在圖4中為2行)形成有複數個柱狀凸塊電極PLBMP1，在區域AR3中，均等地形成有複數個柱狀凸塊電極PLBMP2。

另，此處，配置於區域AR1之柱狀凸塊電極PLBMP1的各者之凸塊間的最小節距小於配置於區域AR2之柱狀凸塊電極PLBMP2的各者之凸塊間的最小節距。配置於區域AR1之柱狀凸塊電極PLBMP1的各者之凸塊間的最小節距在此處為約40~60μm左右。惟，柱狀凸塊電極PLBMP1的各者之凸塊間的最小節距在相對於柱狀凸塊電極PLBMP2的各者之凸塊間的最小節距成為同等以上之情形下，亦無太大問題。

另一方面，於區域AR2中未形成柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2之任一者。

亦即，本實施形態之半導體晶片CHP2的特徵在於，並非於半導體晶片CHP2的表面全體形成有柱狀凸塊電極PLBMP1(PLBMP2)，而是在僅於區域AR1與區域AR3形成有柱狀凸塊電極PLBMP1(PLBMP2)，而於區域AR2未形成柱狀凸塊電極PLBMP1(PLBMP2)之點。例如，在圖1所示之本發明人所研討之半導體晶片CHP1中可知，相對於在半導體晶片CHP1的表面全體形成有凸塊電極BMP，而在圖4所示之本實施形態之半導體晶片CHP2中，則僅於區域AR1與區域AR3形成有柱狀凸塊電極PLBMP1(PLBMP2)，而於區域AR2未形成柱狀凸塊電極PLBMP1(PLBMP2)。

其次，茲就本實施形態之半導體裝置的構成進行説明。圖5係顯示本實施形態之半導體裝置的構成之側視圖。如圖5所示般，本實施 形態之半導體裝置具有貫通基板THWB，且於該貫通基板THWB的背面(下表面)形成有複數個焊錫球SB。另一方面，於貫通基板THWB的表面(上表面)搭載有半導體晶片CHP2。此時，以使形成於半導體晶片CHP2之複數個柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2與形成於貫通基板THWB的表面之端子(未圖示)電性連接之方式，使半導體晶片CHP2配置於貫通基板THWB上。而後，於形成於半導體晶片CHP2與貫通基板THWB之間之間隙填充作為密封用樹脂之底層填料UF。該底層填料UF係環氧樹脂之情形較多，其係為確保半導體晶片CHP2與貫通基板THWB之連接可靠性而使用。

茲就如此構成之本實施形態之半導體裝置，特別針對貫通基板THWB的內部構造進而詳細地進行説明。圖6係顯示本實施形態之半導體裝置的一部分之圖，且係顯示貫通基板THWB的內部構造之圖。如圖6所示般，在本實施形態中，藉由含有玻璃布之核心層CRL而形成貫通基板THWB。在該貫通基板THWB中，形成有自貫通基板THWB的表面(上表面)朝背面(下表面)貫通之通孔TH1、TH2、TH3。而於貫通基板THWB的表面形成有阻焊劑SR(第1阻焊劑)，該阻焊劑SR亦填充於通孔TH1、TH2、TH3的內部。阻焊劑SR形成有開口部，使複數個端子(焊盤圖案、底部圖案)TE1或複數個端子(焊盤圖案、底部圖案)TE2自該開口部露出。

例如，於貫通基板THWB的表面形成有複數個端子TE1，複數個端子TE1的一部分於貫通基板THWB的表面與通孔TH1電性連接，而複數個端子TE1的其他部分於貫通基板THWB的表面與通孔TH2電性連接。又，於貫通基板THWB的表面亦形成有複數個端子TE2，而複數個端子TE2係於貫通基板THWB的表面與通孔TH3電性連接。此時，在貫通基板THWB的表面上搭載有半導體晶片CHP2，形成於該半導體晶片CHP2之柱狀凸塊電極PLBMP1與形成於貫通基板THWB的 表面之端子TE1電性連接。同樣的，形成於半導體晶片CHP2之柱狀凸塊電極PLBMP2與形成於貫通基板THWB的表面之端子TE2電性連接。亦即，可以說是，貫通基板THWB係於核心層CRL的表背面僅具有1層配線層之構造，本實施形態之半導體裝置係於該配線層直接電性連接柱狀凸塊電極之構造。

另一方面，於貫通基板THWB的背面亦形成有阻焊劑SR(第2阻焊劑)。而於阻焊劑SR形成有開口部，使複數個背面端子BTE自該開口部露出。該等背面端子BTE係於貫通基板THWB的背面電性連接於通孔TH1、TH2、TH3，於該等背面端子BTE上搭載有焊錫球SB。具體而言，在本實施形態之貫通基板THWB中，採用核心層CRL(為0.4mm左右)之基板厚度(考量到表面及背面的配線厚度)為0.5mm左右，通孔直徑為150μm左右。

在本實施形態中，由於特徵在於形成於貫通基板THWB之通孔TH1、TH2、TH3的形成位置、或形成於貫通電極THWB的表面之端子TE1或端子TE2的形成位置，因此亦針對其概略構成進行説明。首先，在圖6中，於貫通基板THWB上搭載有半導體晶片CHP2，而分割為以下所示般之區域。亦即，如圖6所示般，在貫通基板THWB上的區域中，將未搭載半導體晶片CHP2之外側的區域定義為區域AR0。而關於半導體晶片CHP2上的區域，對應於圖4所示之區域劃分，而分割為半導體晶片CHP2的區域AR1、半導體晶片CHP2的區域AR2、及半導體晶片CHP2的區域AR3。以上述方式，貫通基板THWB的表面區域可分割為上述之4個區域。

此處，茲就區域AR0進行説明。在貫通基板THWB中，於區域AR0形成有複數個通孔TH2。亦即，於貫通基板THWB的表面區域中之區域AR0形成有複數個通孔TH2，但未形成端子TE1或端子TE2並未形成。特別是，通孔TH2雖與端子TE1電性連接，但該端子TE1並未 形成在形成有通孔TH2之區域AR0。

接著，茲就區域AR1進行説明。在貫通基板THWB中，於區域AR1形成有複數個端子TE1。亦即，於貫通基板THWB的表面區域中之區域AR1形成有複數個端子TE1，但未形成通孔TH1、TH2、TH3。特別是，雖然複數個端子TE1中的一部分之端子TE1與通孔TH1電性連接，複數個端子TE1內的其他一部分之端子TE1係與通孔TH2電性連接，但該等通孔TH1或通孔TH2並未形成在形成有端子TE1之區域AR1。另，於半導體晶片CHP2之區域AR1形成有複數個柱狀凸塊電極PLBMP1，形成於半導體晶片CHP2的區域AR1之柱狀凸塊電極PLBMP1係與形成於貫通基板THWB的區域AR1之端子TE1直接連接。

其後，茲就區域AR2進行説明。在貫通基板THWB中，於區域AR2形成有複數個通孔TH1。亦即，於貫通基板THWB的表面區域中之區域AR2形成有複數個通孔TH1，但未形成端子TE1或端子TE2。特別是，通孔TH1雖與端子TE1電性連接，但該端子TE1並未形成在形成有通孔TH1之區域AR2。另，於半導體晶片CHP2之區域AR2中，未形成有複數個柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2。

再者，茲就區域AR3進行説明。在貫通基板THWB中，於區域AR3形成有複數個通孔TH3及複數個端子TE2。亦即，於貫通基板THWB的表面區域中之區域AR3，複數個通孔TH3與複數個端子TE2係形成於相同區域。特別是，通孔TH3與端子TE2電性連接，且該端子TE2亦是形成於形成有通孔TH3之區域AR3。另，於半導體晶片CHP2之區域AR3形成有複數個柱狀凸塊電極PLBMP2，而形成於半導體晶片CHP2的區域AR3之柱狀凸塊電極PLBMP2係與形成於貫通基板THWB的區域AR3之端子TE2直接連接。

本實施形態之貫通基板THWB係如上述般構成，但為進一步使通孔TH1、TH2、TH3及端子TE1、TE2的位置關係明瞭，使用平面圖進 行説明。圖7係顯示本實施形態之貫通基板THWB的一部分構成之平面圖。在圖7中，大致顯示有貫通基板THWB的全域中之1/4區域。又，在圖7中，圖示有區域AR0、區域AR1、區域AR2及區域AR3。

此處，根據圖6與圖7，區域AR0在俯視時相較於半導體晶片CHP2的外周而位於外側之區域。若換做其他表現，則區域AR0亦可說是俯視時與半導體晶片CHP不重疊之區域。再者，區域AR1、區域AR2及區域AR3係在俯視時相較於半導體晶片CHP2的外周而位於內側之區域。若換做其他表現，則區域AR1、區域AR2及區域AR3亦可說是在俯視時與半導體晶片CHP重疊之區域。

在圖7中，於區域AR1形成有複數個端子TE1。具體而言，在區域AR1中，係以2行形成有複數個端子TE1，例如，配置於靠近外側之行之端子TE1的個數多於配置於靠近內側之行之端子TE1的個數。而配置於靠近外側之行之端子TE1與形成於區域AR0之通孔TH2電性連接。具體而言，於區域AR0形成有複數個通孔TH2，且係以接觸於該等通孔TH2之方式形成有焊盤LND2。而後該焊盤LND2與配置於靠近外側之行之端子TE1係以配線WIRE2連接。

另一方面，配置於靠近內側之行之端子TE1與形成於區域AR2之通孔TH1電性連接。具體而言，於區域AR2形成有複數個通孔TH1，且以接觸於該等通孔TH1之方式形成有焊盤LND1。而該焊盤LND1與配置於靠近內側之行之端子TE1係以配線WIRE1連接。

接著，於區域AR3形成有複數個通孔TH3及複數個端子TE2。形成於區域AR3之端子TE2與形成於相同區域AR3之通孔TH3電性連接。具體而言，於區域AR3形成有複數個通孔TH3，且以接觸於該等通孔TH3之方式形成有焊盤LND3。而該焊盤LND3與端子TE2係以配線WIRE3連接。亦即，端子TE1與端子TE2夾著區域AR2而分離配置。

<本實施形態之半導體裝置的特徵>

本實施形態之半導體裝置係如上述般構成，以下，茲就其特徵點詳細地進行説明。首先，本實施形態之第1特徵點係例如圖6所示般，在於採用貫通基板THWB作為搭載半導體晶片CHP2之配線基板之點。亦即，在本實施形態中，並未使用圖3所示般之增層基板BPWB，而是使用圖6所示般之貫通基板THWB。

例如，在圖3所示之增層基板BPWB中，會因包含玻璃布之核心層CRL與取代玻璃布而含有玻璃填充材料之增層BPL1(BPL2)之材質的不同，而於核心層CRL與增層BPL1(BPL2)之間存在熱膨脹係數(α)的差異。而若將半導體晶片CHP1加熱而對增層基板BPWB施加熱負載，則由於核心層CRL與增層BPL1(BPL2)之熱膨脹係數的差異，會對形成於增層BPL1(BPL2)之微細的通道VA施加熱應力，而易於電性切斷微細的通道VA。結果招致半導體裝置的可靠性下降。

相對於此，在本實施形態中，並非使用增層基板BPWB，而是使用貫通基板THWB。該貫通基板THWB係例如圖6所示般，僅由包含玻璃布之核心層CRL構成，而未設置增層BPL1(BLP2)。因此，在貫通基板THWB中，不會發生因核心層CRL與增層BPL1(BPL2)的熱膨脹係數的差異而導致形成於增層BPL1(BPL2)之微細的通道之電性切斷。亦即，在貫通基板THWB中，由於原本不存在增層BPL1(BPL2)，因此亦不存在形成於增層BPL1(BPL2)之微細的通道，故可避免微細的通道之電性切斷之問題點。如此，在本實施形態中，藉由使用僅由核心層CRL構成之貫通基板THWB，而無需考量增層BPL1(BPL2)與核心層CRL之熱膨脹係數的差異，再者，由於不存在增層BPL1(BPL2)，因此亦無需考量形成於增層BPL1(BPL2)之微細的通道VA之電性切斷。其結果，根據本實施形態，可謀求半導體裝置的可靠性提高。

再者，由於在增層基板BPWB上形成有熱膨脹係數較大的增層BPL1(BPL2)，因此亦容易對密封增層基板BPWB與半導體晶片CHP1的間隙之密封樹脂(底層填料UF)施加較大的熱應力，因而於密封樹脂產生裂縫之可能性亦升高。相對於此，在本實施形態中，並未形成有熱膨脹係數較大的增層BPL1(BPL2)，而是使用僅由熱膨脹係數較小的核心層CRL構成之貫通基板THWB。因此，難以對密封貫通基板THWB與半導體晶片CHP2的間隙之密封樹脂(底層填料UF)施加如使用增層基板BPWB之情形般之較大的熱應力，因此亦可降低於密封樹脂產生裂縫之可能性。因而，基於該點，根據本實施形態，亦可使半導體裝置的可靠性提高。

如以上所述，雖就使用貫通基板THWB之優點進行了説明，但貫通基板THWB除上述之優點以外亦存在有缺點。以下，茲就該缺點亦進行説明，在本實施形態中，說明設法克服該貫通基板THWB的缺點之方法。首先，在增層基板BPWB中，例如圖3所示般，由於微細的通道VA的內部埋入導體膜，因此於微細的通道VA上亦可形成端子TE。因而，在增層基板BPWB中，由於例如亦可於微細的通道VA上配置端子TE，故形成配線之時的限制較少，因此易於形成精細節距的配線。

相對於此，貫通基板THWB例如圖6所示般，僅由核心層CRL構成，且形成有貫通該核心層CRL之通孔TH1、TH2、TH3。換言之，在本實施形態之貫通基板THWB中，雖形成有自表面貫通至背面之通孔TH1、TH2、TH3，但有於該通孔TH1、TH2、TH3上無法配置端子TE1或端子TE2之限制。茲就其理由進行説明。形成於貫通基板THWB之通孔TH1、TH2、TH3的直徑為例如150μm左右，其大於微細的通道之直徑(50μm左右)。因此，即使於通孔TH1、TH2、TH3中形成電鍍膜(導體膜)，亦是僅於內壁形成電鍍膜，而通孔TH1、 TH2、TH3的內部未由電鍍膜填充而成為中空狀態。

在如此構成之通孔TH1、TH2、TH3中，舉通孔TH1為例，考量在該通孔TH1上配置端子TE1之情形。圖8係顯示於通孔TH1上配置端子TE1之構成例之圖。如圖8所示般，以包圍中空狀的通孔TH1之上表面之方式形成焊盤LND1。焊盤LND1的直徑為250μm左右。亦即，由於通孔TH1為中空狀，因此藉由以包圍通孔TH1的上表面之方式形成焊盤LND1，可將形成於通孔TH1的側面之電鍍膜與焊盤LND1電性連接。且，可考慮藉由於該焊盤LND1上形成端子TE1，而於通孔TH1上介由焊盤LND1而配置端子TE1。

然而，實際上係如圖9所示般，由於通孔TH1及焊盤LND1形成之時的圖案化精度不高，因此需考量焊盤LND1的位置與通孔TH1的位置偏移之情形。在該情形下，端子TE1並不會配置於焊盤LND1上，而是配置於中空狀的通孔TH1上。如此一來，由於通孔TH1的內部為中空狀態，因此無法使端子TE1與通孔TH1電性連接。如此，基於形成於貫通基板THWB之通孔TH1之直徑大而使內部成為中空狀態、與由圖案化精度的問題導致通孔TH1與焊盤LND1之位置關係偏離之兩項原因，若以於通孔TH1上配置端子TE1之方式構成，則易於發生通孔TH1與端子TE1之連接不良。

此處，如形成於圖3所示之增層基板BPWB之通孔TH般，可考慮於通孔TH的內部埋入埋孔用樹脂。亦即，在增層基板BPWB中，在直徑較大的通孔TH中，於內部埋入有埋孔用樹脂。而於內部由埋孔用樹脂埋入之通孔TH上形成覆蓋電鍍膜，並於該覆蓋電鍍膜上形成通道VA或配線。如此，在增層基板BPWB中，於直徑較大的通孔TH上亦可配置通道VA或配線，於是可減少形成配線之時的限制。

然而，在本實施形態之貫通基板THWB(參照圖6)中，如上述之圖3所示之增層基板BPWB般，並非為於直徑較大的通孔TH的內部埋 入埋孔用樹脂之構造。這是因為在使用埋孔用樹脂之情形下，由於需要新的埋孔用樹脂，會因於通孔TH的內部埋入埋孔用樹脂之手續等故而導致成本增高。因此，貫通基板THWB係利用對基板表背面施塗之阻焊劑SR，而成為通孔TH1、TH2、TH3的內部亦填充之構造。若換做其他表現，則對貫通基板THWB的表面施塗之阻焊劑SR(第1阻焊劑)與對貫通基板THWB的背面施塗之阻焊劑SR(第2阻焊劑)，會介由填充於通孔(TH1、TH2、TH3)的內部之阻焊劑SR而相連。另，施塗於貫通基板THWB的表面之阻焊劑SR(第1阻焊劑)、施塗於貫通基板THWB的背面之阻焊劑SR(第2阻焊劑)、及填充於通孔(TH1、TH2、TH3)的內部之阻焊劑SR皆為相同材料。此係貫通基板THWB的構造與增層基板BPWB的構造不同之若干點中之一。

在本實施形態之貫通基板THWB中，亦可藉由採取於通孔TH1中埋入埋孔用樹脂而形成覆蓋電鍍膜之構成，即使於通孔TH1上形成端子TE1，仍可確實地將通孔TH1與端子TE1電性連接。但，若採用此種構成，則會導致貫通基板THWB的成本增高，因此在本實施形態之貫通基板THWB中，未採取上述之構成。因而，在本實施形態之貫通基板THWB中，於通孔TH1上無法配置端子TE1之問題變得顯示。對此，在本實施形態中，雖以於通孔TH1上無法配置端子TE1之限制為前提，但亦設法盡可能高效地實施貫通基板THWB上的配線佈局，且抑制成本上升。該方法係本實施形態之第2特徵點。以下，茲參照圖面就其第2特徵點進行説明。

首先，本實施形態之第2特徵點在於，例如圖6所示，在將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離之下設想出之配線佈局。具體而言，如圖6所示般，於貫通基板THWB的區域AR0設置複數個通孔TH2，於貫通基板THWB的區域AR1設置複數個端子TE1。而於貫通基板THWB的區域AR2設置複數 個通孔TH1。藉由採用此種構成，可無需於通孔TH1上及通孔TH2上配置端子TE1，而於貫通基板THWB形成通孔TH1、TH2及端子TE1。

再者，茲參照圖7就所設想之配線佈局構成進行説明。在圖7中，於貫通基板THWB的區域AR1中係以2行形成有端子TE1。而於區域AR1的外側區域即區域AR0配置有複數個通孔TH2。另一方面，於區域AR1的內側區域即區域AR2配置有複數個通孔TH1。此時，在以2行形成於區域AR1之端子TE1中，配置於靠近外側之行之端子TE1與配置於區域AR0之通孔TH2電性連接。相對於此，於區域AR1中以2行形成之端子TE1中，配置於靠近內側之行之端子TE1與配置於區域AR2之通孔TH1電性連接。如此，在本實施形態中，將與形成於區域AR0之通孔TH2電性連接之端子TE1配置於靠近區域AR0之側，且，將與形成於區域AR2之通孔TH1電性連接之端子TE1配置於靠近區域AR2之側。藉由如此構成，可在將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離之下，高效地實現通孔TH1與端子TE1之連接、及通孔TH2與端子TE2之連接。

例如，若是以將形成於區域AR0之通孔TH2與配置於靠近區域AR2之行之端子TE1連接之方式構成，或是，以將形成於區域AR2之通孔TH1與配置於靠近區域AR0之行之端子TE1連接之方式構成之情形下，形成於區域AR1之配線的拉線會變得複雜，而難以構成有效的配線佈局。

相對於此，在本實施形態中，如圖7所示般，將與形成於區域AR0之通孔TH2電性連接之端子TE1配置於靠近區域AR0之側，且，將與形成於區域AR2之通孔TH1電性連接之端子TE1配置於靠近區域AR2之側。

若換做其他表現，即在區域AR1中，與通孔TH2電性連接之端子TE1係以相較於區域AR2更靠近區域AR0之方式配置，與通孔TH1電 性連接之端子TE1係以相較於區域AR0更靠近區域AR2之方式配置，且端子TE1藉由通孔TH1及TH2與配線WIRE1及WIRE2各自電性連接。亦即，不存在如橫過區域AR1內而連結區域AR0與區域AR2之配線、或通過各端子TE1間之配線。

藉由如此接線，根據本實施形態，既無需在區域AR1內之配線拉線，且將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離，而可高效地將通孔TH1與端子TE1連接，且可高效地將通孔TH2與端子TE2連接。貫通基板THWB係於核心層CRL的表背面僅具有1層配線層之構造，且相較於可在增層基板BPWB之核心層CRL的表背面設置複數個增層(BPL1為複數層、BPL2為複數層)而將配線層複數層化之構造，無法將配線高密度化。因而，前述之配線的拉線之特徵對於貫通基板THWB上實現與增層基板BPWB相同的配線之高密度化上至為重要。

再者，本實施形態中，如圖7所示般，其特徵亦在於：分為形成有端子TE1之區域AR1的外側區域即區域AR0、與區域AR1的內側區域即區域AR2，而形成通孔TH1及通孔TH2之點。例如，可考慮僅於形成有端子TE1之區域AR1的外側區域即區域AR0形成通孔TH2。在該情形下，由於僅於區域AR0形成通孔TH2，因此形成於區域AR0之通孔TH2的個數會增多。因而，將形成於區域AR0之複數個通孔TH2之各者與形成於區域AR1之複數個端子TE1之各者電性連接之配線個數亦會增多。其結果便要求自區域AR0朝區域AR1敷設之配線的精細節距化。

然而，在本實施形態中，並非使用適於精細節距化之增層基板，而是使用相較於增層基板難以進行精細節距化之貫通基板THWB。因此，如上述般，可知僅於區域AR0配置通孔TH2之佈局構成難以利用貫通基板THWB實現。

對此，在本實施形態中，並非將通孔TH2僅配置於區域AR0，而是設法分為包夾形成有端子TE1之區域AR1之區域AR0與區域AR2而配置通孔TH1及通孔TH2。藉此，由於通孔TH1及通孔TH2分散配置於區域AR0與區域AR2，因此可無須使連接通孔TH1與端子TE1之配線WIRE1以及連接通孔TH2與端子TE1之配線WIRE2密集，而是使其分散於不同之區域。其結果，即使使用難以進行精細節距化之貫通基板THWB之情形下，亦可因應伴隨半導體裝置的高功能化之通孔TH1(TH2)的個數及端子TE1的個數之增加。基於此觀點可知，根據本實施形態，實現有效的配線佈局。

此處，如圖7所示般，由於區域AR0的面積大於區域AR2的面積，因此形成於區域AR0之通孔TH2的個數多於形成於區域AR2之通孔TH1的個數。因而，與形成於區域AR0之通孔TH2電性連接之端子TE1的個數亦多於與形成於區域AR2之通孔TH1電性連接之端子TE1的個數。基於該點，在以2行形成於區域AR1之端子TE1中，配置於靠近區域AR0之側之端子TE1的個數多於配置於靠近區域AR2之側之端子TE1的個數。而連接形成於區域AR0之通孔TH2與形成於區域AR1之端子TE1之配線中，包含例如供給電源電位之電源線、或供給基準電位(GND電位)之GND線、或是傳遞信號(信號電壓)之信號線。同樣的，連接形成於區域AR2之通孔TH1與形成於區域AR1之端子TE1連接之配線中，亦包含例如供給電源電位之電源線、或供給基準電位(GND電位)之GND線、或是傳遞信號(信號電壓)之信號線。

接著，本實施形態之第3特徵點係如圖6所示般，在於將複數個通孔TH3及複數個端子TE2形成於區域AR3之點。亦即，本實施形態之基本的技術性思想如在第2特徵點中亦已說明，其係即使將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離，仍高效地連接通孔TH1與端子TE1，且高效地連接通孔TH2與 端子TE2。惟，在本實施形態中，作為進一步之第3特徵點，其特徵為在區域AR3中形成複數個通孔TH3及複數個端子TE2之點。

具體而言，如圖7所示般，在區域AR3中雖形成有複數個通孔TH3及複數個端子TE2，但在通孔TH3上未配置端子TE2。亦即，如圖7所示般，雖以包圍通孔TH3上之方式形成焊盤LND3，但在該焊盤LND3上未配置端子TE2，該焊盤LND3與端子TE2係藉由配線WIRE3而連接。連接形成於該區域AR3之通孔TH3與端子TE2之配線WIRE3僅由例如供給電源電位之電源線、或供給基準電位(GND電位)之GND線而構成。亦即，連接形成於區域AR3之通孔TH3與端子TE2之配線WIRE3不包含傳遞信號(信號電壓)之信號線。

藉此，根據本實施形態，不僅可自形成於區域AR1之端子TE1的一部分向半導體晶片CHP2供給電源電位及基準電位，亦可自形成於區域AR3之端子TE2向半導體晶片CHP2供給電源電位及基準電位。亦即，由於不僅自半導體晶片CHP2的區域AR1，亦可自區域AR3供給電源電位及基準電位，因此，可降低在半導體晶片CHP2內之電源下降(IR下降)。

例如，於區域AR3未形成構成電源配線及基準配線之通孔TH3及端子TE2之情形下，可僅自形成於區域AR1之端子TE1向半導體晶片CHP2的內部供給電源電位及基準電位。在該情形下，若要對形成於半導體晶片CHP2的區域AR3之積體電路供給電源電位及基準電位，則需要自半導體晶片CHP2的區域AR1向區域AR3拉引半導體晶片CHP2的內部配線。此時，會因該內部配線的拉線所引起的電阻成分，而引起電源電位的下降(電源下降)。

相對於此，在本實施形態中，係於貫通基板THWB的區域AR3形成構成電源配線及基準配線之通孔TH3及端子TE2，而自該端子TE2向半導體晶片CHP2的區域AR3供給電源電位及基準電位。因此，根 據本實施形態，不僅可自形成於區域AR1之端子TE1的一部分向半導體晶片CHP2供給電源電位及基準電位，亦可自形成於區域AR3之端子TE2向半導體晶片CHP2供給電源電位及基準電位。亦即，由於不僅自半導體晶片CHP2的區域AR1，亦可自區域AR3供給電源電位及基準電位，因此可降低在半導體晶片CHP2內的電源下降(IR下降)。

另，自形成於區域AR1之複數個端子TE1的一部分供給之電源電位及基準電位，可供給至形成於半導體晶片CHP2之I/O電路(外部介面電路)。另一方面，自形成於區域AR3之複數個端子TE2的一部分供給之電源電位及基準電位，可供給至形成於半導體晶片CHP2之核心電路(內部電路)。亦即，可期望自形成於區域AR1之複數個端子TE1對I/O電路供給電源電位及基準電位，且自形成於區域AR3之複數個端子TE2對以低於I/O電路之電壓進行驅動之核心電路供給電源電位及基準電位。換言之，自形成於區域AR1之複數個端子TE1供給之電源電位會供給高於自形成於區域AR3之複數個端子TE2供給之電源電位。

根據如此構成，例如端子TE1所連接之半導體晶片CHP2的柱狀凸塊電極PLBMP1由於係包含輸入輸出信號接腳之凸塊電極，因此藉由對端子TE1供給I/O電路用電源電位及基準電位，可以最短距離高效地供給作為I/O電路用之電源電位及基準電位。另一方面，端子TE2所連接之半導體晶片CHP2的柱狀凸塊電極PLBMP2由於係不含輸入輸出信號接腳之凸塊電極，因此藉由供給用於驅動配置於半導體晶片CHP2的中央部之內部電路(核心電路)之核心電路用電源電位及基準電位，可以最短距離高效地供給作為核心電路用之電源電位及基準電位。

再者，在本實施形態中，較理想為配置於貫通基板THWB的區域AR3之通孔TH3交替地配置有供給電源電位之通孔TH3與供給基準電位之通孔TH3。在該情形下，可遍布半導體晶片CHP2的區域AR3之全 體均等地供給電源電位及基準電位。具體而言，雖於半導體晶片CHP2的中央部即區域AR3形成有內部電路(核心電路)，但藉由交替地配置供給電源電位之通孔TH3與供給基準電位之通孔TH3，可對該核心電路均等地供給電源電位及基準電位。亦即，例如在供給電源電位之通孔TH3與供給基準電位之通孔TH3偏離配置之情形下，雖難以對形成於區域AR3之核心電路均等地供給電源電位或基準電位，但藉由交替地配置供給電源電位之通孔TH3與供給基準電位之通孔TH3，可對核心電路均等地供給電源電位及基準電位，其結果是，可使核心電路的動作穩定性提高。

基於以上，本實施形態之貫通基板THWB具備上述之第2特徵點及第3特徵點，而如圖6所示般，於貫通基板THWB的區域AR1形成端子TE1，於貫通基板THWB的區域AR3形成端子TE2。亦即，在本實施形態中，由於並非是於搭載半導體晶片CHP2之貫通基板THWB的區域AR1、區域AR2及區域AR3全部存在有端子(端子TE1、TE2)，因此亦可變更形成於搭載在貫通基板THWB上之半導體晶片CHP2之凸塊電極的配置位置。具體而言，如圖1所示般，自於具有矩形形狀之半導體晶片CHP1的表面全體形成有凸塊電極BMP之構成，變更為如圖4所示般僅於具有矩形形狀之半導體晶片CHP2的區域AR1與區域AR3形成有柱狀凸塊電極PLBMP1(PLBMP2)之構成。

以下，茲就本實施形態之搭載於貫通基板THWB之半導體晶片CHP2的特徵進行説明。本實施形態之第4特徵點在於搭載於貫通基板THWB之半導體晶片CHP2的凸塊構造。具體而言，如圖4所示般，本實施形態之半導體晶片CHP2具有區域AR1、較該區域AR1更內側的區域AR2、及較該區域AR2為更內側的區域AR3。而於區域AR1形成有柱狀凸塊電極PLBMP1，且，於區域AR3形成有柱狀凸塊電極PLBMP2，另一方面，於區域AR2未形成柱狀凸塊電極PLBMP1及柱 狀凸塊電極PLBMP2。

將如此構成之半導體晶片CHP2搭載於貫通基板THWB之狀態係顯示於圖6中。如圖6所示般，可知形成於半導體晶片CHP2的區域AR1之柱狀凸塊電極PLBMP1係與形成於貫通基板THWB的區域AR1之端子TE1直接連接，形成於半導體晶片CHP2的區域AR3之柱狀凸塊電極PLBMP2係與形成於貫通基板THWB的區域AR3之端子TE2直接連接。亦即，連接柱狀凸塊電極PLBMP1與端子TE1之部分以及連接柱狀凸塊電極PLBMP2與端子TE2之部分，係夾著半導體晶片CHP2(貫通基板THWB)的區域AR2而分離配置。

此處，茲就自圖1所示之半導體晶片CHP1的凸塊構造變更為圖4所示之半導體晶片CHP2的凸塊構造時之問題點進行説明。可考慮例如無需變更形成於圖1所示之半導體晶片CHP1之凸塊電極個數，而自圖1所示之半導體晶片CHP1的凸塊構造變更為圖4所示之半導體晶片CHP2的凸塊構造。在該情形下，在圖1所示之半導體晶片CHP1中，相對於在表面區域全體配置凸塊電極BMP，在圖4所示之半導體晶片CHP2中，則僅在表面區域的一部分(區域AR1與區域AR3)配置凸塊電極。該點係意味著在圖4所示之半導體晶片CHP2中之配置凸塊電極之面積，小於在圖1所示之半導體晶片CHP1中之配置凸塊電極BMP之面積。因而，在將圖1所示之半導體晶片CHP1的凸塊電極個數與圖4所示之半導體晶片CHP2的凸塊電極個數設為相同之情形下，相較於圖1所示之半導體晶片CHP1的凸塊電極BMP的尺寸，必須將圖4所示之半導體晶片CHP2的凸塊電極的尺寸縮小。

形成於圖1所示之半導體晶片CHP1之凸塊電極BMP係由例如焊錫構成之半球狀的凸塊電極BMP，首先，可考慮將該凸塊電極BMP的尺寸縮小。

圖10係顯示將由焊錫構成之半球狀的凸塊電極BMP的尺寸縮 小，並將該凸塊電極BMP搭載於貫通基板THWB上之狀態之剖面圖。如圖10所示般，在貫通基板THWB上形成有端子TE1，在該端子TE1上搭載有凸塊電極BMP。該凸塊電極BMP係形成於例如於包含氮化矽膜之鈍化膜(表面保護膜)PAS上形成之開口部OP，凸塊電極BMP形成於自開口部OP露出之墊片PD上。而該墊片PD形成於層間絕緣膜IL上。

此時，若將半球狀的凸塊電極BMP之尺寸縮小，則伴隨此，半導體晶片與貫通基板THWB之間的間隙(直立間距)A1亦會變小。如此，若半導體晶片與貫通基板THWB之間的間隙(直立間距)A1變得狹窄，則會產生填充於該間隙之底層填料的填充性下降，而於底層填料內產生空隙(氣泡)之情形。若底層填料內產生空隙，則會因水分侵入空隙內，在對安裝基板進行焊錫安裝之時的高溫迴流焊接(例如240~260℃左右)下使空隙內的水分膨脹，因而發生以空隙為起點於底層填料內產生裂縫之情形。再者，在凸塊電極鄰接空隙之情形下，會因水分侵入空隙內，而引起凸塊電極BMP與端子TE1的連接部腐蝕，而有導致半導體晶片與貫通基板THWB的連接可靠性下降之顧慮。亦即，若僅將形成於圖1所示之半導體晶片CHP1之半球狀的凸塊電極BMP縮小，則半導體晶片與貫通基板THWB之間的間隙(直立間距)A1會變小，而導致半導體裝置的可靠性下降。

本發明人經研討之結果是，為確保底層填料的填充性，半導體晶片與貫通基板THWB之間的間隙(直立間距)A1需要為約20μm左右以上。對此，在本實施形態中，並非採用如圖10所示之半球狀的凸塊電極BMP，而是採用圖11所示般之柱狀凸塊電極PLBMP1。圖11係顯示將柱狀凸塊電極PLBMP1搭載於貫通基板THWB上之狀態之部分剖面圖。如圖11所示般，於貫通基板THWB上形成有端子TE1，而於該端子TE1上搭載柱狀凸塊電極PLBMP1。該柱狀凸塊電極PLBMP1包含 例如由銅(Cu)構成的柱狀部、與形成於該柱狀部上之由焊錫構成的連接部而構成。若換做其他表現，亦可說是，柱狀凸塊電極PLBMP1係包含由焊錫構成的第1部分與具有較該第1部分(焊錫)的熔點更高的熔點之第2部分(銅)而構成。該柱狀凸塊電極PLBMP1係形成於例如在包含氮化矽膜之鈍化膜(表面保護膜)PAS上所形成之開口部OP，柱狀凸塊電極PLBMP1係形成於自開口部OP露出之墊片PD上。而該墊片PD係形成於層間絕緣膜IL上。

在如此構成之柱狀凸塊電極PLBMP1中，即便將柱狀凸塊電極PLBMP1的尺寸縮小，但利用銅所構成的柱狀部，半導體晶片與貫通基板THWB之間的間隙(直立間距)A2並不會小於以圖10所示之半球狀的凸塊電極BMP連接時的間隙(直立間距)A1(A2>A1)。亦即，柱狀凸塊電極BMP係包含由焊錫構成的第1部分、與具有較該第1部分(焊錫)的熔點更高的熔點之第2部分(銅)而構成。因此，在將半導體晶片安裝於貫通基板THWB上，並使柱狀凸塊電極PLBMP1的第1部分(焊錫)以高溫(例如240~260℃左右)熔融，使半導體晶片的柱狀凸塊電極PLBMP1與貫通基板THWB上的端子TE1電性連接之時，凸塊電極PLBMP1的第2部分(銅)之熔點由於高於第1部分(焊錫)的熔點，因此在高溫下不會熔融。因而，半導體晶片與貫通基板THWB之間的間隙(直立間距)A2不會小於柱狀凸塊電極PLBMP1之第2部分(銅)的高度。如前述所示，為確保底層填料的填充性，半導體晶片與貫通基板THWB之間的間隙(直立間距)A2需要為約20μm左右以上，但由於柱狀凸塊電極PLBMP1之第2部分(銅)的高度為約30μm左右，因此充分滿足該條件。

其結果，在使用如圖11所示之柱狀凸塊電極PLBMP1之情形下，即便將柱狀凸塊電極PLBMP1自身的尺寸縮小，由於可確保直立間距，因此可抑制底層填料之填充性的下降、或半導體晶片與貫通基板 THWB之連接可靠性的下降。基於該點，在本實施形態之半導體晶片CHP2中，例如圖5及圖6所示，使用柱狀凸塊電極PLBMP1或柱狀凸塊電極PLBMP2。

另，此處，雖舉柱狀凸塊電極PLBMP1的第2部分為銅之情形為例進行了説明，但只要是熔點高於第1部分的焊錫之(金屬)材料則均無問題。第2部分除銅以外的材料，亦可為金(Au)等。將第2部分設為銅之情形，相較於金可抑制成本(材料費)。又，柱狀凸塊電極PLBMP1的第2部分若藉由電鍍法而堆積形成，可容易形成得較高。

又，柱狀凸塊電極PLBMP1之第1部分的焊錫使用Sn-Ag系或Sn-Ag-Cu系的相應於無鉛之焊錫為佳。

基於以上，本實施形態之第4特徵點在於，例如如圖4所示，可謂其係僅於半導體晶片CHP2之表面區域的一部分(區域AR1與區域AR3)形成柱狀凸塊電極PLBMP1(PLBMP2)之特點。藉此，可構成對應於具備第2特徵點與第3特徵點之貫通基板THWB之半導體晶片CHP2。而後，在具備第2特徵點與第3特徵點之貫通基板THWB上，藉由搭載具備第4特徵點之半導體晶片CHP2，可謀求半導體裝置的可靠性提高及成本降低。

再者，在本實施形態之半導體晶片CHP2中，藉由具備上述之第4特徵點，亦可獲得以下所示之效果。亦即，在本實施形態之半導體晶片CHP2中，例如如圖4所示，於區域AR1形成有柱狀凸塊電極PLBMP1，且，在與區域AR1之間夾著區域AR2之區域AR3形成有柱狀凸塊電極PLBMP2。此點意味著形成於區域AR1之柱狀凸塊電極PLBMP1與形成於區域AR3之柱狀凸塊電極PLBMP2僅以形成於區域AR1與區域AR3之間之區域AR2的空間而分離形成。此處，形成於區域AR3之柱狀凸塊電極PLBMP2係與電源線連接，且具有對形成於半導體晶片CHP2的內部之積體電路供給電源電位、或是基準電位之功 能者。另一方面，形成於區域AR1之柱狀凸塊電極PLBMP1除與電源線連接者以外，亦有與信號線連接者。因而，若以鄰接於形成於區域AR3之柱狀凸塊電極PLBMP2之方式配置形成於區域AR1之柱狀凸塊電極PLBMP1，則於柱狀凸塊電極PLBMP1與柱狀凸塊電極PLBMP2之間容易引起彼此干擾(交叉耦合)，且在對與電源線連接之柱狀凸塊電極PLBMP2供給之電源電壓或基準電壓中容易產生雜訊。相對於此，在本實施形態之半導體晶片CHP2中，於區域AR1與區域AR3之間存在未形成凸塊電極之區域AR2，藉由該區域AR2，可將形成於區域AR3之柱狀凸塊電極PLBMP2與形成於區域AR1之柱狀凸塊電極PLBMP1之間的距離增大。此點意味著根據本實施形態之半導體晶片CHP2，可抑制與形成於區域AR3之柱狀凸塊電極PLBMP2連接之電源線、以及與形成於區域AR1之柱狀凸塊電極PLBMP1連接之信號線之交叉耦合。其結果，根據本實施形態，可提高施加於與形成於區域AR3之柱狀凸塊電極PLBMP2連接之電源線之電源電壓、或是基準電壓的安定性，且可謀求形成於半導體晶片CHP2之積體電路的動作可靠性之提高。

接著，茲就本實施形態之第5特徵點進行説明。本實施形態之第5特徵點係關於半導體晶片的構造者，具體而言，本實施形態之第5特徵點係在圖1所示之本發明人所研討之半導體晶片CHP1中，相對於具有所謂的再配線構造，而在圖4所示之本實施形態之半導體晶片CHP2中，採用不具有再配線構造之點。藉此，在本實施形態之半導體裝置中，因無需於半導體晶片上形成再配線構造，故可獲得能夠簡化半導體晶片的設計之優點。

例如，在圖1所示之本發明人所研討之半導體晶片CHP1中，由於需要遍及表面區域全體形成凸塊電極BMP，因此會需要所謂的再配線構造。以下，茲就該再配線構造進行説明。圖12係顯示形成於半導體 晶片CHP1之再配線構造之剖面圖。如圖12所示般，在半導體晶片CHP1中，於最上層的層間絕緣膜IL上形成有墊片PD，且以覆蓋該墊片PD之方式，形成例如包含氮化矽膜之鈍化膜PAS。而於該鈍化膜PAS形成有開口部，使墊片PD自該開口部露出。再者，於鈍化膜PAS上形成有例如由聚醯亞胺樹脂膜構成的樹脂膜PI1，且於該樹脂膜PI1上亦形成有開口部。而後，以與墊片PD電性連接、且在樹脂膜PI1上延伸之方式形成再配線RW。其次，以覆蓋再配線RW之方式，形成例如由聚醯亞胺樹脂膜構成的樹脂膜PI2，並於該樹脂膜PI2上形成開口部OP1。而後，於自該開口部OP1露出之再配線RW上形成凸塊電極BMP。以上述方式，在圖1所示之本發明人所研討之半導體晶片CHP1中，形成再配線構造。如此，在形成有再配線構造之半導體晶片CHP1中，由於必須進行連接墊片PD與凸塊電極BMP之再配線RW的佈局設計，因此會導致半導體晶片CHP1的設計複雜化。又，於墊片PD與凸塊電極BMP之間嵌入再配線RW，會對傳輸路徑施加配線電阻或電感，而對半導體裝置的高速動作造成影響。

相對於此，在圖4所示之本實施形態之半導體晶片CHP2中，由於無需遍及半導體晶片CHP2的表面全體形成柱狀凸塊電極PLBMP1(PLBMP2)，且只要僅於區域AR1與區域AR3形成柱狀凸塊電極PLBMP1(PLBMP2)即可，因此無需使用再配線構造。圖13係顯示形成於半導體晶片CHP2之凸塊構造之剖面圖。如圖13所示般，在半導體晶片CHP2中，於最上層的層間絕緣膜IL上形成有墊片PD，且以覆蓋該墊片PD之方式，形成例如包含氮化矽膜之鈍化膜PAS。再者，於該鈍化膜PAS形成有開口部，使墊片PD自該開口部露出。而後，於墊片PD上直接形成柱狀凸塊電極PLBMP1。如此根據本實施形態之半導體晶片CHP2，可知於墊片PD的上部未形成再配線。換言之，在本實施形態之半導體晶片CHP2中，於鈍化膜(表面保護膜)PAS(或是在鈍 化膜PAS上形成聚醯亞胺樹脂膜之情形下為聚醯亞胺樹脂膜)的上部未形成再配線之點，可說是本實施形態之第5特徵點。如此根據本實施形態，因於半導體晶片無需形成再配線構造，故可獲得能夠簡化半導體晶片的設計之優點。又，由於未形成再配線RW，因此相較於前述再配線構造，可降低傳輸路徑的配線電阻或電感，其結果，可使半導體裝置高速動作。

其次，茲就本實施形態之第6特徵點進行説明。例如圖6或圖7所示般，在本實施形態之半導體裝置中，於貫通基板THWB的區域AR2及區域AR3形成有複數個通孔TH1及通孔TH3。此點在貫通基板THWB上搭載半導體晶片CHP2之情形下，意味著於與半導體晶片CHP2於俯視時重疊之貫通基板THWB的區域(區域AR2及區域AR3)存在有多數個通孔TH1及通孔TH3。而後，於通孔TH1及通孔TH3的內壁由於形成有例如由熱導率良好的銅所構成之電鍍膜，因此可將半導體晶片CHP2所產生之熱自形成於半導體晶片CHP2的正下方之多數個通孔TH1及通孔TH3高效地發散。因而，根據本實施形態之半導體裝置，可使半導體晶片CHP2所產生之熱的散熱特性提高。其結果是，有時可省略圖2所示之散熱器HS。若省略散熱器HS，則可使該部分的材料成本降低。

如上述般，在本實施形態中，至少存在第1特徵點~第6特徵點，歸納其第1特徵點~第6特徵點係如以下所示。

(1)本實施形態之第1特徵點在於，作為搭載半導體晶片CHP2之配線基板，不使用圖3所示般之增層基板BPWB，而是使用圖6所示般之貫通基板THWB。藉此，在本實施形態中，藉由使用僅由核心層CRL構成的貫通基板THWB，而無需考量增層BPL1(BPL2)與核心層CRL之熱膨脹係數的差異，再者，由於不存在增層BPL1(BPL2)，因此亦無需考量形成於增層BPL1(BPL2)之微細的通道VA之電性切斷。 其結果是，根據本實施形態，可一方面謀求成本降低，並謀求半導體裝置的可靠性提高。

(2)本實施形態之第2特徵點在於，例如圖6所示般，將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離之下設想出之配線佈局。具體而言，如圖6所示般，於貫通基板THWB的區域AR0設置有複數個通孔TH2，於貫通基板THWB的區域AR1設置有複數個端子TE1。而後，於貫通基板THWB的區域AR2設置有複數個通孔TH1。且，在本實施形態中，如圖7所示般，將與形成於區域AR0之通孔TH2電性連接之端子TE1配置於靠近區域AR0之側，且，將與形成於區域AR2之通孔TH1電性連接之端子TE1配置於靠近區域AR2之側。藉此，根據本實施形態，無需在區域AR1內進行配線拉線，而在將通孔TH1的形成區域、通孔TH2的形成區域、及端子TE1的形成區域各自分離之下，可高效地連接通孔TH1與端子TE1，且，高效地連接通孔TH2與端子TE2。

(3)本實施形態之第3特徵點在於，如圖6所示般，將複數個通孔TH3及複數個端子TE2形成於區域AR3，且連接形成於該區域AR3之通孔TH3與端子TE2之配線係僅由例如供給電源電位之電源線、或供給基準電位(GND電位)之GND線構成。藉此，根據本實施形態，不僅可自形成於區域AR1之端子TE1的一部分向半導體晶片CHP2供給電源電位及基準電位，亦可自形成於區域AR3之端子TE2向半導體晶片CHP2供給電源電位及基準電位。亦即，由於不僅自半導體晶片CHP2的區域AR1，亦可自區域AR3供給電源電位及基準電位，因此可降低在半導體晶片CHP2內的電源下降(IR下降)。

(4)本實施形態之第4特徵點在於，例如圖4所示般，僅於半導體晶片CHP2之表面區域的一部分(區域AR1與區域AR3)形成柱狀凸塊電極PLBMP1(PLBMP2)。藉此，即使將柱狀凸塊電極 PLBMP1(PLBMP2)自身的尺寸縮小，亦可保有直立間距，因此可抑制底層填料之填充性的下降、或半導體晶片與貫通基板THWB之連接可靠性的下降。再者，可構成與具備第2特徵點與第3特徵點之貫通基板THWB對應之半導體晶片CHP2。再者，根據本實施形態之第4特徵點，可於區域AR1與區域AR3之間存在未形成凸塊電極之區域AR2，且藉由該區域AR2，而將形成於區域AR3之柱狀凸塊電極PLBMP2、與形成於區域AR1之柱狀凸塊電極PLBMP1之間的距離增大。其結果是，根據本實施形態，可抑制與形成於區域AR3之柱狀凸塊電極PLBMP2連接之電源線、以及與形成於區域AR1之柱狀凸塊電極PLBMP1連接之信號線之交叉耦合。因此，根據本實施形態，可提高施加於與形成於區域AR3之柱狀凸塊電極PLBMP2連接之電源線之電源電壓、或是基準電壓的安定性，而可謀求形成於半導體晶片CHP2之積體電路之動作可靠性的提高。

(5)本實施形態之第5特徵點在於，例如在圖4所示之本實施形態之半導體晶片CHP2中不採用再配線構造。藉此，在本實施形態之半導體裝置中，因半導體晶片無需形成再配線構造，故可獲得能夠簡化半導體晶片的設計之優點。

(6)本實施形態之第6特徵點在於，在貫通基板THWB上搭載半導體晶片CHP2之情形下，於與半導體晶片CHP2俯視時重疊之貫通基板THWB的區域(區域AR2及區域AR3)存在有多數個通孔TH1及通孔TH3。藉此，根據本實施形態之半導體裝置，可使半導體晶片CHP2所產生之熱的散熱特性提高。

<實施形態之半導體裝置之製造方法>

本實施形態之半導體裝置係如上述般構成，以下，茲參照圖面就該製造方法之一例進行説明。

首先，如圖14所示般，準備本實施形態之貫通基板THWB。於該 貫通基板THWB上，以例如圖7所示般之佈局構成，形成有端子TE1、TE2及通孔TH1、TH2等。

而後，如圖15所示般，於貫通基板THWB的表面之晶片搭載區域塗佈底層填料UF。另，作為此處使用之底層填料UF，係使用速硬化性樹脂NCP(Non-Conductive Paste，非導電膠材)為佳。

其後，如圖16所示般，於貫通基板THWB上搭載半導體晶片CHP2。於此時搭載之半導體晶片CHP2的表面(主面)，形成有例如圖4所示般之柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2。而後，以將形成於半導體晶片CHP2之柱狀凸塊電極PLBMP1(PLBMP2)直接接觸於形成於貫通基板THWB之端子(未圖示)之方式，於貫通基板THWB上搭載半導體晶片CHP2，並加熱至高溫。其結果，柱狀凸塊電極PLBMP1(PLBMP2)的焊錫熔融，且貫通基板THWB上的端子TE1(TE2)與柱狀凸塊電極PLBMP1(PLBMP2)的銅電性連接。此時，底層填料UF會濕潤擴散而填充於半導體晶片CHP2與貫通基板THWB之間的間隙。且，由於作為底層填料UF係使用速硬化性樹脂NCP，因此底層填料UF會硬化。此處，在本實施形態中，由於使用在半導體晶片CHP2與貫通基板THWB之連接中即使將尺寸縮小亦可確保高度之柱狀凸塊電極PLBMP1(PLBMP2)，因此不會妨礙底層填料UF的濕潤擴散。

其後，如圖17所示般，於貫通基板THWB的背面(與晶片搭載面相反側之面)搭載焊錫球SB。以上述方式，可製造本實施形態之半導體裝置。

其次，茲就本實施形態之半導體裝置的其他製造方法進行説明。首先，如圖18所示般，準備本實施形態之貫通基板THWB。於該貫通基板THWB上以例如圖7所示般之佈局構成，形成有端子TE1、TE2及通孔TH1、TH2等。

其後，如圖19所示般，於貫通基板THWB上搭載半導體晶片CHP2。於此時搭載之半導體晶片CHP2的表面(主面)形成有例如圖4所示般之柱狀凸塊電極PLBMP1及柱狀凸塊電極PLBMP2。而後，以將形成於半導體晶片CHP2之柱狀凸塊電極PLBMP1(PLBMP2)直接接觸於形成於貫通基板THWB之端子(未圖示)之方式，於貫通基板THWB上搭載半導體晶片CHP2。其後，加熱至高溫，使柱狀凸塊電極PLBMP1(PLBMP2)的焊錫熔融，而將貫通基板THWB上的端子TE1(TE2)與柱狀凸塊電極PLBMP1(PLBMP2)的銅電性連接。

而後，如圖20所示般，於半導體晶片CHP2與貫通基板THWB之間隙填充底層填料UF。此處，在本實施形態中，由於使用在半導體晶片CHP2與貫通基板THWB之連接中即使將尺寸縮小亦可確保高度之柱狀凸塊電極PLBMP1(PLBMP2)，因此可確保底層填料UF的填充性。

其後，如圖21所示般，於貫通基板THWB的背面(與晶片搭載面相反側之面)搭載焊錫球SB。以上述方式，可製造本實施形態之半導體裝置。

<變形例>

其後，茲就本實施形態之變形例進行説明。在前述實施形態中，雖就將形成於半導體晶片CHP2之凸塊電極由柱狀凸塊電極PLBMP1(PLBMP2)構成之例進行了説明，但在本變形例中，係就將形成於半導體晶片CHP2之凸塊電極由圓釘凸塊電極構成之例進行説明。

圖22係顯示將例如由金構成的圓釘凸塊電極SDBMP1搭載於貫通基板THWB上之狀態之剖面圖。如圖22所示般，於貫通基板THWB上形成有端子TE1，於該端子TE1上搭載圓釘凸塊電極SDBMP1，且以覆蓋端子TE1與圓釘凸塊電極SDBMP1的連接部之方式形成焊錫S。圓 釘凸塊電極SDBMP1係形成於例如包含氮化矽膜之鈍化膜(表面保護膜)PAS上形成之開口部OP，圓釘凸塊電極SDBMP1係形成於自開口部OP露出之墊片PD上。而該墊片PD係形成於層間絕緣膜IL上。

在如此構成之圓釘凸塊電極SDBMP1中，即便將圓釘凸塊電極SDBMP1的尺寸縮小，亦可確保半導體晶片與貫通基板THWB之間的間隙(直立間距)A3(>A1)。亦即，此處亦以圓釘凸塊電極SDBMP1(第2部分)的熔點高於焊錫S(第1部分)的熔點之材料構成。藉此，在使焊錫S(第1部分)在高溫下熔融而使圓釘凸塊電極SDBMP1(第2部分)與貫通基板THWB上的端子TE1電性連接之時，由於圓釘凸塊電極SDBMP1(第2部分)的熔點高於焊錫S(第1部分)的熔點，因此在高溫下不會熔融。因而，半導體晶片與貫通基板THWB之間的間隙(直立間距)A3不會小於圓釘凸塊電極SDBMP1(第2部分、金)的高度。

其結果是，在使用圖22所示般之圓釘凸塊電極SDBMP1之情形下，由於即便將圓釘凸塊電極SDBMP1自身的尺寸縮小，亦可確保直立間距，因此可抑制底層填料之填充性的下降、或半導體晶片與貫通基板THWB之連接可靠性的下降。如此，亦可取代於前述實施形態所説明之柱狀凸塊電極PLBMP1(PLBMP2)，而使用本變形例所説明之圓釘凸塊電極SDBMP1。

另，此處雖舉使用金作為圓釘凸塊電極SDBMP1之情形為例進行了説明，但亦可使用例如銅導線而形成之銅的圓釘凸塊電極。

本變形例之半導體裝置係如上述般構成，以下，茲就其製造方法之一例進行説明。

首先，如圖23所示般，準備本變形例之貫通基板THWB。於該貫通基板THWB上，以例如圖7所示般之佈局構成，形成有端子TE1、TE2及通孔TH1、TH2等。

其後，如圖24所示般，於貫通基板THWB上搭載半導體晶片 CHP2。於此時搭載之半導體晶片CHP2的表面(主面)，形成有例如圓釘凸塊電極SDBMP1、SDBMP2。而後，將形成於半導體晶片CHP2之圓釘凸塊電極SDBMP1、SDBMP2直接接觸於形成於貫通基板THWB之端子(未圖示)，且以覆蓋端子TE1與圓釘凸塊電極SDBMP1、SDBMP2之方式使焊錫S熔融而形成連接部。以上述方式，於貫通基板THWB上搭載半導體晶片CHP2。另，藉由使焊錫S預先施塗於端子TE1上(預塗敷焊錫)，可容易進行組裝。

而後，如圖25所示般，於半導體晶片CHP2與貫通基板THWB之間隙填充底層填料UF。此處，在本變形例中，由於係使用即使在半導體晶片CHP2與貫通基板THWB之連接中將尺寸縮小亦可確保高度之圓釘凸塊電極SDBMP1、SDBMP2，因此可確保底層填料UF的填充性。

其後，如圖26所示般，於貫通基板THWB的背面(與晶片搭載面相反側之面)搭載焊錫球SB。以上述方式，可製造本變形例之半導體裝置。

另，此處，雖針對在將半導體晶片CHP2安裝於貫通基板THWB上之後填充底層填料UF之製造方法(組裝方法)進行了説明，但並非限定於此。亦可於前述貫通基板THWB預先塗佈底層填料UF(速硬化性樹脂NCP)，其後，以搭載半導體晶片CHP2之製造方法組裝。

<本發明之定位>

最後，茲參照圖面就本發明之定位進行説明。圖27係說明本發明之定位之圖。在圖27中，橫軸表示晶片尺寸，縱軸表示形成於晶片之墊片個數(凸塊電極個數)。

首先，茲就於區域(1)所示之區域中使用之半導體裝置的構造進行説明。於區域(1)使用之半導體裝置的形態係對配線基板使用增層基板，且形成於半導體晶片之半球狀的凸塊電極為區域凸塊配置(例 如圖1之配置)之形態。

其後，茲就於區域(2)所示之區域中使用之半導體裝置的構造進行説明。於區域(2)使用之半導體裝置的形態係對配線基板使用貫通基板，而於半導體晶片上不形成凸塊電極、而是於半導體晶片的周緣部形成有墊片之形態。具體而言，係指打線接合構造者。

其後，茲就於區域(3)所示之區域中使用之半導體裝置的構造進行説明。於區域(3)使用之半導體裝置的形態係對配線基板使用增層基板，於半導體晶片上形成柱狀凸塊電極，且該柱狀凸塊電極為區域凸塊配置之形態。

最後，茲就於區域(4)所示之區域中使用之半導體裝置的構造進行説明。於區域(4)使用之半導體裝置的形態係對配線基板使用貫通基板，且於半導體晶片上形成有柱狀凸塊電極之本發明之形態。

此處，自區域(1)所示之半導體裝置的形態變更為區域(4)所示之半導體裝置的形態(本發明之形態)之優點在於，不使用增層基板而使用貫通基板，而謀求半導體裝置之可靠性提高。亦即，可因不使用微細的通道及增層而謀求可靠性提高。再者，藉由自昂貴的增層基板變更為廉價的貫通基板，亦可謀求半導體裝置的成本減少。特別是在區域(1)所示之半導體裝置之形態中，雖因凸塊電極個數比較少，但在增層基板上進行配線佈局後則基板上無用的區域增多，但在藉由使用先前説明之本發明的特徵而利用貫通基板亦可進行配線佈局般之製品之情形下，變更為區域(4)所示之半導體裝置之形態(本發明之形態)之實用性增大。

另一方面，自區域(2)所示之半導體裝置之形態變更為區域(4)所示之半導體裝置之形態(本發明之形態)之優點在於，不僅自半導體晶片之周緣部，亦自半導體晶片之中央部供給電源電壓及基準電壓，而謀求半導體裝置之高性能化。亦即，在區域(2)所示之半導體裝置之 形態中，雖僅可自形成於半導體晶片的周緣部之墊片向半導體晶片的內部進行電源供給，但在區域(4)所示之半導體裝置之形態(本發明之形態)中，由於不僅自半導體晶片的周緣區域、亦自中央區域供給電源，因此可降低半導體晶片內之電源下降(IR下降)。特別是，在區域(2)所示之半導體裝置之形態中，在電源電壓比較低之製品之情形下，變更為區域(4)所示之半導體裝置之形態(本發明之形態)之有效性增大。

又，區域(2)所示之半導體裝置的形態具體而言係打線接合構造。在接腳個數(墊片個數)增加之時，若未將晶片尺寸增大而配置墊片，會變成墊片集中設置於半導體晶片中心附近。在該情形下，由於相較於貼附於半導體晶片周緣部的墊片上之導線，導線長度變長，因此基於在由密封樹脂進行密封之時易於發生導線移動等之理由，將難以進行接線。在該等情形下，藉由使用先前説明之本發明的特徵，則不僅於半導體晶片的周緣區域，亦可於中央區域配置凸塊電極。其結果，由於可能使半導體晶片的尺寸設為與接線構造時為同等或是小於其，因此變更為區域(4)所示之半導體裝置之形態(本發明之形態)之有效性增大。

以上，雖係將由本發明人完成之發明基於實施形態而具體地進行了説明，但本發明並不限定於前述實施形態，在未脫離其要旨之範圍內當可進行各種變更。

另，上述MOSFET並不限定於由氧化膜形成閘極絕緣膜之情形，可假定為亦包含將閘極絕緣膜自廣泛的絕緣膜所形成之MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效應電晶體)者。亦即，在本說明書中，雖為方便起見而使用MOSFET之用語，但該MOSFET係作為亦包含MISFET之意圖之用語而在本說明書中使用。

再者，先前雖舉於貫通基板THWB的背面(與晶片搭載面相反側之面)搭載有焊錫球SB之BGA封裝體構造為例進行了説明，但亦可為未搭載焊錫球SB之LGA(Land Grid Array，平面柵格陣列)封裝體。藉由不搭載焊錫球SB，可降低該部分之材料成本。

[產業上之可利用性]

本發明可廣泛地利用在製造半導體裝置之製造業中。

AR0‧‧‧區域

AR1‧‧‧區域

AR2‧‧‧區域

AR3‧‧‧區域

BTE1‧‧‧背面端子

CHP2‧‧‧半導體晶片

CRL‧‧‧核心層

PLBMP1‧‧‧柱狀凸塊電極

PLBMP2‧‧‧柱狀凸塊電極

SB‧‧‧焊錫球

SR‧‧‧阻焊劑

TE1‧‧‧端子

TE2‧‧‧端子

TH1‧‧‧通孔

TH2‧‧‧通孔

TH3‧‧‧通孔

THWB‧‧‧貫通基板

UF‧‧‧底層填料

Claims (5)

1. 一種半導體裝置，其包括：配線基板，其包含：核心層，其具有表面、及與上述表面為相反側之背面；複數個第1表面端子，其形成於上述核心層之上述表面；第1阻焊劑(solder resist)，其以使上述複數個第1表面端子之各個露出的方式，形成於上述核心層之上述表面；複數個背面端子，其形成於上述核心層之上述背面；第2阻焊劑，其以使上述複數個背面端子之各個露出的方式，形成於上述核心層之上述背面；複數個通孔(through hole)，其從上述核心層之上述表面或上述核心層之上述背面中之一方到另一方分別貫通；複數個電鍍(plating)膜，其分別形成於上述複數個通孔內；半導體晶片，其具有主面、及形成於上述主面之複數個第1墊片(pad)，上述主面以與上述第1阻焊劑之表面對向之方式搭載於上述核心層之上述表面上，且上述複數個第1墊片係與上述配線基板之上述複數個第1表面端子分別電性連接；及密封樹脂，其位於上述配線基板與上述半導體晶片之間，且與上述第1阻焊劑之上述表面相接；上述核心層包含玻璃布；上述半導體晶片之上述主面包含：配置有上述複數個第1墊片的第1晶片區域、及俯視時在上述第1晶片區域之內側的第2晶片區域；上述核心層之上述表面包含：配置有上述複數個通孔中之複 數個第1通孔的第1基板區域、配置有上述複數個第1表面端子且於俯視時在上述第1基板區域之內側的第2基板區域、及配置有上述複數個通孔中之複數個第2通孔且於俯視時在上述第2基板區域之內側的第3基板區域；上述複數個第1表面端子於俯視時以2行配置；且上述複數個第1表面端子包含複數之第1外側端子及複數之第1內側端子；上述複數之第1外側端子係：分別配置在於上述第2基板區域內，相較於上述第3基板區域較位於上述第1基板區域之附近的第1行，且經由複數之第1配線而與上述複數個第1通孔內之複數個第1電鍍膜分別電性連接；上述複數之第1內側端子係：分別配置在於上述第2基板區域內，相較於上述第1基板區域較位於上述第3基板區域之附近的第2行，且經由複數之第2配線而與上述複數個第2通孔內之複數個第2電鍍膜分別電性連接。
2. 如請求項1之半導體裝置，其中上述半導體晶片之上述表面由包含氮化矽膜的鈍化膜所覆蓋；上述半導體晶片之上述複數個第1墊片係從上述鈍化膜之複數個開口部分別露出。
3. 如請求項1之半導體裝置，其中上述複數個第1墊片係經由複數個第1凸塊電極而與上述複數個第1表面端子分別電性連接。
4. 如請求項1之半導體裝置，其中上述核心層之上述表面包含：配置有複數個第2表面端子及上述複數個通孔中之複數個第3通孔，且於俯視時在上述第3基板區域之內側之第4基板區域； 上述複數個第2表面端子係經由複數之第3配線而與上述複數個第3通孔內之複數個第3電鍍膜分別電性連接；上述半導體晶片之上述主面包含：配置有複數個第2墊片，且於俯視時在上述第2晶片區域之內側的第3晶片區域；上述第1阻焊劑係以使上述複數個第1表面端子及上述複數個第2表面端子之各個露出的方式而形成於上述核心層之上述表面；於上述半導體晶片之上述第3晶片區域形成有積體電路；上述複數之第1配線及上述複數之第2配線係包含：供給電源電位之電源線、供給基準電位之接地(GND)線、及傳遞信號之信號線；上述複數之第3配線係包含：供給電源電位之電源線、及供給基準電位之接地(GND)線，但不包含傳遞信號之信號線。
5. 如請求項4之半導體裝置，其中上述複數個第1墊片係經由複數個第1凸塊電極而與上述複數個第1表面端子分別電性連接；上述複數個第2墊片係經由複數個第2凸塊電極而與上述複數個第2表面端子分別電性連接。