JP2010219554A - 半導体装置及びそれを用いた電子制御装置 - Google Patents

Abstract

【課題】安価で放熱性の良い半導体装置または電子制御装置を提供する。
【解決手段】第１主面に回路が配置された基板１と、前記基板１の前記第１主面に設けられ、ワイヤボンディング２にて前記回路との間で電気的接続された半導体素子６と、前記基板の内部に設けられ、前記半導体素子６と電気的接続された金属コア層１ａと、前記基板１の前記第１主面とは反対側の第２主面に設けられた複数の導電性バンプ７と、少なくとも前記半導体素子６及び前記基板１の前記第１主面側を封止した熱硬化性封止樹脂５と、前記第２主面に設けられ、前記金属コア層１ａと電気的に接続された金属部材とを備え、前記基板１の内部には、前記第１主面と前記第２主面との間を貫通するスルーホール１ｂが設けられ、前記スルーホール１ｂは、前記金属コア層と電気的に接続するように構成すればよい。
【選択図】図１

Description

本発明は、半導体装置及びそれを用いた電子制御装置に関し、特に、金属コア層を用いた半導体装置及びそれを用いた電子制御装置に関する。

従来、リードフレームとダイパット上に半導体素子を実装し、半導体素子の電極部とリードフレームのリードをワイヤボンディングにて接続する半導体装置があった。

しかし、半導体素子の高集積化が進むにつれて半導体電極部の数が急速に増大し、半導体パッケージの多ピン化，大型化が進行していく一方であった。また、回路素子の集積化が進むにつれて素子面積あたりの消費電力が大きくなり、放熱基板を採用する等放熱構造が必要になってきた。

一方、半導体を使用する機器は、より小型化，高密度化が求められ且つ高性能，高機能を要求することから、高放熱の小型半導体パッケージが求められている。このため、近年では、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Scale Package），フィリップチップ等の導電性ボールを電極に持つ、多ピンで高密度なパッケージが開発され、放熱性を向上させるためにインターポーザ基板にフィリップチップ実装し、その上にヒートシンクを接着し放熱していた。

また、特許文献１（特開２００３−４６０２２号公報）には、金属板を有する電子装置が開示されている。

特開２００３−４６０２２号公報

しかしながら、上記従来技術には次の問題点がある。

リードフレームとダイパット上に半導体素子を実装し、半導体素子の電極部とリードフレームのリードをワイヤボンディングにて接続する構造では、高機能の半導体装置を実装しようとすると、封止樹脂サイズが大きくなり、実装後の信頼性が低下し、コストが増大する。また、制御回路を構成する電源やドライバ等の半導体装置は、高発熱部品であり、かつ複数個必要な場合があるため、この半導体装置の適用には限界がある。

一方、ＢＧＡやＣＳＰ等の高密度パッケージを用いた場合には、高集積化及び高機能化に伴い発熱量が増大し、放熱性を向上させる必要がある。また、パッケージを多数使用するため、実装基板もＢＧＡやＣＳＰに合わせて狭ピッチ化する必要がある。しかし、実装基板のコストが高価となり、多ピンのパッケージには対応できない。

また、このような半導体装置を自動車等の悪環境に設置される電子制御装置に採用する際に、狭ピッチの半導体パッケージを用いると、はんだバンプ径が小さくなるため、接続部での信頼性が低下する。さらに、発熱する狭ピッチの半導体パッケージを採用した場合、放熱板を取り付ける等の工夫が生じ、部品によっては、放熱効果が得られないために実装できない部品もある。

また、特許文献１（特開２００３−４６０２２号公報）の構造では、放熱性が不十分であり、また、製造コストも問題となる。

本発明の目的は、高信頼で安価、かつ、放熱性のよい構造を有する半導体装置及びそれを用いた電子制御装置を提供することにある。

上記目的を達成するために、例えば、第１主面に回路が配置された基板と、前記基板の前記第１主面に設けられ、ワイヤボンディングにて前記回路との間で電気的接続された半導体素子と、前記基板の内部に設けられ、前記半導体素子と電気的接続された金属コア層と、前記基板の前記第１主面とは反対側の第２主面に設けられた複数の導電性バンプと、少なくとも前記半導体素子及び前記基板の前記第１主面側を封止した熱硬化性封止樹脂と、前記第２主面に設けられ、前記金属コア層と電気的に接続された金属部材とを備え、前記基板の内部には、前記第１主面と前記第２主面との間を貫通するスルーホールが設けられ、前記スルーホールは前記金属コア層と電気的に接続しているように構成すればよい。

本発明によれば、安価で放熱性の良い半導体装置または電子制御装置を提供することができる。

本発明の第１の実施例を示す断面図。 本発明の第１の実施例を示す側面図。 本発明の第２の実施例を示す断面図。 本発明の第３の実施例を示す断面図。 本発明の第４の実施例を示す断面図。 本発明の第５の実施例を示す全体断面図。 本発明の第５の実施例を示す部分拡大断面図。

以下、本発明の実施形態を図面を参照して詳細に説明する。

図１，図２は、それぞれ、本実施例における半導体装置の断面図と側面図を示したものである。

電子回路が構成された基板１の上には、半導体素子６と受動素子等の電子部品３が配置されている。これらは、導電性接着剤４を用いて基板１に固定されている。また、半導体素子６は、ワイヤボンディング２にて基板１上の電子回路に接続されている。なお、図１，図２で示される半導体素子６は一つのみであるが、複数の半導体素子６が存在するものであってもよい。なお、基板１としては、プリント基板やフレキシブル基板が用いられる。

半導体装置１００は、エポキシ樹脂等の熱硬化性封止樹脂５により樹脂封止されている。半導体素子搭載面６ａ側には半導体素子６と電子部品３が搭載されているが、熱硬化性封止樹脂５が半導体素子６や電子部品３を含めて基板１上に充填されている。なお、熱硬化性封止樹脂５は、信頼性向上のため、基板１の物理特性との整合をとることが望ましい。このため、熱硬化性封止樹脂５の硬化後の物理特性は、線膨張係数が７〜２５ppm／℃、弾性率が７〜３０Ｇｐａ、ガラス転移温度が７０〜２００℃の範囲にあることがより好ましい。

基板１の半導体素子搭載面６ａとは反対側の主面には、複数の導電性バンプ７が設けられている。導電性バンプ７は、半導体装置１００が外部基板との間で電気的接続をとることができるように配置されている。なお、導電性バンプ７としては、信頼性向上のため、高強度で高融点である鉛フリーのはんだバンプを用いることがより好ましい。

基板１の内部には、基板１のコア材として、金属コア層１ａが設けられている。半導体素子６を実装する部分にはザグリ１０、すなわち基板１面における凹部が設けられており、基板１のコア材として設けられている金属コア層１ａにエポキシ系接着剤等の導電性接着剤４を用いて半導体素子６が接続されている。

基板１の両主面のうち、導電性バンプ７が配置される主面には、放熱用のザグリ１０がその中央に配置されている。ザグリ１０には、薄い金属プレート８が設けられており、金属プレート８は、はんだ材９を介して金属コア層１ａに接続されている。

また、半導体装置１００を製造する際には、一枚のシート上に複数の半導体装置分の部品が搭載され、最後にこれをダイシングすることにより、複数の半導体装置１００が製造される。金属コア層１ａについては、一枚の金属板がシート上に配置され、最後にこれをダイシングすることにより、金属コア層１ａが形成されることになる。このため、基板１の外周側面１ｆには、ダイシングにより切断された金属コア層１ａの一部が露出している。

なお、半導体素子６や電子部品３は、銀ペースト等の導電性接着剤４を用いて接続されているため、高温でリフローされる鉛フリーの導電性バンプ７を用いて接続する場合でも、剥離や断線はないため、信頼性の問題も生じない。

基板１上における導電性バンプ７の接続部及び電子部品３の接続部には、Ｃｕ系導体
１ｄ上にＮｉ―Ａｕ系のめっき１ｅが施されている。また、半導体素子６が実装される金属コア層１ａの上には、Ｎｉ−Ａｕ系めっき１ｅが施されている。

信頼性向上のため、基板１の物理特性は、熱硬化性封止樹脂５との整合をとることが望ましい。このため、基板１を構成する樹脂材の物理特性は、線膨張係数が２０〜７０ppm／℃であり、ガラス転移温度が１５０℃以上であることがより好ましい。

本実施例によれば、高密度実装部品を用いることなく、安価で放熱性のよい半導体装置を提供することができる。また、導電性バンプの径を小さくすることや狭ピッチの半導体パッケージを用いる必要がないため、信頼性を向上することができる。

図３は、第２の実施形態である半導体装置２００の断面図を示したものである。

半導体装置２００は、実施例１で説明した半導体装置１００の構成と比較して、基板１の内部に貫通スルーホール１ｐ，１ｑが設けられている点が異なっている。半導体装置２００における他の構成は、半導体装置１００と基本的に同一である。

貫通スルーホール１ｐ，１ｑがないと、半導体素子搭載面６ａ側から導電性バンプ７配置面側に電気的接続を行う場合に、インナービアホール１ｃを複数個経由して配線する必要がある。このため、基板１の製造時における加工工数が増加してしまう。

貫通スルーホール１ｐ，１ｑが設けられた半導体装置２００を採用すれば、貫通スルーホール１ｐを用いて直接に半導体素子搭載面６ａ側から導電性バンプ７配置面側に簡易に電気的接続を行うことができる。このため、複数のインナービアホール１ｃを経由する必要はなく、実施例１の半導体装置１００と比較して、インナービアホール１ｃの加工工数を低減することが可能になる。

また、貫通スルーホール１ｑは、金属コア層１ａとも電気的に接続しているため、放熱性の向上にも寄与する。

図４は、第３の実施形態である半導体装置３００の断面図を示したものである。

半導体装置３００は、実施例１で説明した半導体装置１００の構成と比較して、半導体素子６の下部に存在する金属コア層１ａに導電性バンプ７を直接に接続している点が異なっている。半導体装置３００における他の構成は、半導体装置１００と基本的に同一である。

半導体装置３００は、金属コア層１ａに導電性バンプ７を直接接続した構成となっているため、金属コア層１ａの下にある導電性バンプ７により、基板１上の配線のグランドをとることができる。このため、半導体装置３００では、金属コア層１ａをグランド電位層として用いることが可能となる。また、金属コア層１ａの下に設けられている導電性バンプはグランドとして機能し、これらの導電性バンプに接続される金属コア層１ａは、所定の広さ，厚さを有しているため、半導体装置３００は強固なグランド電位を保持することができる。

また、グランド電位となった金属コア層１ａと導電性バンプ７を直接接続することにより、グランド電位が強化し、大電流回路及びパワー系半導体素子の実装が可能となる。

金属コア層１ａに接続した導電性バンプ７は、熱衝撃試験１０００サイクル以上の信頼性を確保することができる。

図５は、第４の実施形態である半導体装置４００の断面図を示したものである。

半導体装置４００は、実施例１で説明した半導体装置１００の基本構成を積層して多層基板構造としたものである。金属コア層１ａは、基板毎に配置され、多層基板のそれぞれの層に設けられている。

半導体素子６は、第１層（最上層）の金属コア層１ａと電気的に接続されている。半導体素子実装面６ａからインナービアホール１ｃを介して各金属コア層と接続し、各金属コア層からインナービアホール１ｃを介して導電性バンプ７へ接続される。

半導体装置４００では、各層の金属コア層１ａのそれぞれを、グランド電位層１ｋ，電源電位層１ｍ、及び、パワー信号電位層１ｎとすることにより、金属コア層１ａを回路の一部として構成している。このような構成によれば、バスバーを用いて構成していた従来の所定回路を、バスバーを用いることなく半導体装置４００の内部で所定回路を構成することができるため、装置の小型化及び低コスト化を図ることが可能になる。

また、積層された各基板層は、スルーホール１ｂ及びインナービアホール１ｃを介して電気的に接続されているが、信号線となるスルーホール１ｂは、グランド電位層１ｋや電源電位層１ｍと接触しないように穴が開けられている。

また、基板１の内部には受動素子２４や能動素子２５が埋め込まれており、小形化及び高密度化を図ることができる。

図６，図７は、半導体装置１８を用いた電子制御装置５００の構造を示したものである。電子制御装置５００は、例えば、自動車用のエンジン制御装置として用いられる。図６は、本実施例における電子制御装置５００の全体断面図であり、図７は、図６の要部を拡大した部分断面図である。

電子制御装置５００は、アルミ等からなる金属ケース１１を有する。金属ケース１１の内部には、基板１９が設けられている。基板１９は、金属ケース１１の凸部１１ａにシリコン系接着剤１３を介して接続されている。また、基板１９は、基板固定部１５により金属ケース１１に固定されており、基板１９と金属ケース１１との間の固定を確実なものとしている。電子制御装置５００の内部は、金属ケース１１にカバー１４を被せることにより封止されている。

基板１９上には、ＢＧＡ１７（Ball Grid Array）や半導体装置１８，電子部品３３が配置されている。電子部品３３は、基板１９上において、半導体装置１８が搭載されている主面側だけでなく、反対側の主面にも搭載されている。

金属ケース１１には、コネクタ１２が取り付けられている。コネクタ１２は、基板１９上の回路と外部装置とを電気的接続するための複数のピンが設けられており、これらのピンは、基板１９に固定されている。本実施例のコネクタ１２は、金属ケース１１の下面部に設けられているが、特にこれに限られず、金属ケースの上面部や側面部に設けられるものであってもよい。

半導体装置１８は、上記実施例で説明した半導体装置と同様の構造を有している。すなわち、半導体素子６が金属コア層１ａの上に搭載され、金属コア層１ａの下部に配置された金属プレート８は金属コア層１ａと接続している。このため、半導体素子６による発熱は、金属コア層１ａから金属プレート８を通って外部へ効率的に放出される。

ＢＧＡ１７及び半導体装置１８は、外部入出力用の複数の導電性バンプ７を有している。ＢＧＢ１７及び半導体装置１８は、この導電性バンプ７を介することにより、基板１９上の回路に電気的に接続されている。

半導体装置１８の中央に配置された薄い金属プレート８は、はんだ材９を介して基板１９に接続されている。また、基板１９には、半導体装置１８の金属プレート８の直下において、多数のサーマルビア１６が配置されている。サーマルビア１６の内部は、はんだ材９及び導電性ペーストにより充填されている。はんだ材９及び導電性ペーストが充填されたサーマルビア１６の上部は、はんだ材９を介して半導体装置１８の金属プレート８に接続されている。

基板１９の両主面のうち、半導体装置１８が接続されている主面とは反対側の主面には、金属ケース１１の凸部１１ａが配置されている。凸部１１ａは、シリコン系接着剤１３を介して基板１９と接続されている。シリコン系接着剤１３は、放熱性向上のため、熱伝導率が１Ｗ／ｍ・Ｋ以上で、かつ、厚さが５mm以下であることがより好ましい。また、シリコン系接着剤に代えて放熱用グリースを採用することもできる。

本実施例の電子制御装置によれば、半導体装置１８による発熱をはんだ材９が充填されたサーマルビア１６を介して金属ケース１１へと効率的に放熱することが可能になる。

また、受動態部品等を実装した半導体装置を用いているため、基板上には半導体装置間を接続するための最小限の配線を設ければよい。このため、基板を高密度化する必要がなく、安価な基板を採用することができる。

以上、本発明の半導体装置及び電子制御装置を上記実施例に基づいて詳細に説明したが、特にこれらに限られず、本発明の技術思想を逸脱しない範囲で、種々の変更が可能である。例えば、上記実施例で説明した電子制御装置では、半導体パッケージの小型化や放熱性向上に有利なＢＧＡ１７が搭載されているが、必ずしもこれに限られず、他の構造を有する代替素子が搭載されている電子制御装置であっても構わない。

１，１９…基板、１ａ…金属コア層、３，３３…電子部品、４…導電性接着剤、５…熱硬化性封止樹脂、６…半導体素子、６ａ…半導体素子搭載面、７…導電性バンプ、８…金属プレート、９…はんだ材、１０…ザグリ、１１…金属ケース、１２…コネクタ、１３…シリコン系接着剤、１４…カバー、１５…基板固定部、１６…サーマルビア、１８，１００，２００，３００，４００…半導体装置、５００…電子制御装置。

Claims (9)

1. 第１主面に回路が配置された基板と、
   前記基板の前記第１主面に設けられ、ワイヤボンディングにて前記回路との間で電気的
   接続された半導体素子と、
   前記基板の内部に設けられ、前記半導体素子と電気的接続された金属コア層と、
   前記基板の前記第１主面とは反対側の第２主面に設けられた複数の導電性バンプと、
   少なくとも前記半導体素子及び前記基板の前記第１主面側を封止した熱硬化性封止樹脂
   と、
   前記第２主面に設けられ、前記金属コア層と電気的に接続された金属部材とを備え、
   前記基板の内部には、前記第１主面と前記第２主面との間を貫通するスルーホールが設
   けられていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記スルーホールは、前記金属コア層と電気的に接続していることを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、
   前記基板の前記第１主面にはザグリが設けられており、
   前記半導体素子は、前記ザグリの内部に配置されていることを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、
   前記導電性バンプと前記金属コア層との間にザグリを配置し、該導電性バンプが該金属
   コア層と直接接続されていることを特徴とする半導体装置。
5. 請求項１記載の半導体装置において、
   前記半導体素子と前記金属コア層は、導電性接着剤を用いて電気的接続されていること
   を特徴とする半導体装置。
6. 請求項５記載の半導体装置において、
   前記金属コア層をグランド電位として用いることを特徴とした半導体構造。
7. 請求項１記載の半導体装置において、
   前記導電性バンプは、鉛フリーのはんだバンプであることを特徴とする半導体装置。
8. 第１主面に回路が配置された基板と、
   前記基板の前記第１主面には凹部上の溝が設けられ、前記凹部の溝内に配置された半導体素子と、
   前記基板の内部に設けられ、前記半導体素子と電気的接続された金属コア層と、
   前記基板の前記第１主面とは反対側の第２主面に設けられた複数の導電性バンプと、
   前記第２主面に設けられ、前記金属コア層と電気的に接続された金属部材とを備え、
   前記基板において、前記第１主面と前記第２主面との間にスルーホールが設けられ、前記スルーホールが前記導電性バンプと前記金属コア層と電気的に接続されていることを特徴とする半導体装置。
9. 請求項８記載の半導体装置において、
   前記半導体素子及び前記基板の前記第１主面側を全体的に封止した熱硬化性封止樹脂を備えることを特徴とする半導体装置。

Images