TWI612009B - 半導體之配置及其形成方法 - Google Patents

Abstract

本發明提供一種半導體之配置及其形成方法。半導體之配置包括位於一MEMS區域之內的MEMS裝置，其中一第一金屬層連接於鄰近MEMS區域的一第一金屬連接，且一遮罩位於MEMS區域之上，以真空密封MEMS區域。一第一晶圓部分接合於第一金屬層之上，第一金屬層使用金屬佈線以連接第一金屬連接至一第一I/O埠。介於第一金屬層和第一晶圓部分之間的接合，相較於一不包括第一金屬層的接合，需要的接合面積減少10%。包括第一金屬層的半導體之配置，相較於需要一摻雜物植入以連接一第一金屬層至一第一I/O埠的一佈置，具有增加的導電率及需要較少的製程，並由於除氣量的減少而具有較佳的真空密封

Description

半導體之配置及其形成方法

本發明係有關於一種半導體之配置(arrangement)及其形成方法。

一種半導體之配置(arrangement)，包括一或多個微機電系統(MEMS)裝置。在例如一壓力感測器之微機電系統裝置中，一般包括感測(sensing)、處理(processing)或致動(actuating)功能中之至少兩者被結合於單一個微晶片上。

根據一實施例，本發明提供一種半導體之配置(arrangement)，包括：一第一金屬連接(connect)及一第二金屬連接，第一金屬連接和第二金屬連接位於一基板之上；一第一金屬層，位於第一金屬連接之上，且第一金屬層的一部份接觸第一金屬連接的一頂面；一第二金屬層，位於第二金屬連接之上，且第二金屬層的一部份接觸第二金屬連接的一頂面；一微機電系統(MEMS)區域，位於第一金屬層和第二金屬層之間，微機電系統區域包括一微機電系統裝置；一第一晶圓部分，接合於在第一金屬連接之上的第一金屬層，其中第一金屬層包括鈦，第一晶圓部分包括矽，且第一晶圓部分與第一金屬層通過一鈦矽接合(titanium silicon bond)在第一晶圓部分和第一金屬 層的一界面處形成接合；一第二晶圓部分，接合於在第二金屬連接之上的第二金屬層；以及一遮罩(cap)，通過一第一接合(bond)連接第一晶圓部分的一頂面，及通過一第二接合連接第二晶圓部分的一頂面，且遮罩覆蓋微機電系統區域。

根據另一實施例，本發明提供一種半導體之配置的形成方法，包括：圖案化(patterning)一初始(initial)氧化層，而形成位於一第一金屬連接之上的一第一氧化層和一第二金屬連接之上的一第二氧化層，第一金屬連接和第二金屬連接鄰近並位於一基板之上；形成一第一開口，穿過第一金屬連接之上的第一氧化層，而使得第一金屬連接的一頂面被暴露；形成一第二開口，穿過第二金屬連接之上的第二氧化層，而使得第二金屬連接的一頂面被暴露；形成一初始金屬層，順應地(conformally)位於第一氧化層、第二氧化層、第一開口、第二開口及第一氧化層和第二氧化層之間的一微機電系統區域之上，而使得初始金屬層的一第一金屬層的一部份接觸第一金屬連接的頂面，及初始金屬層的一第二金屬層的一部份接觸第二金屬連接的頂面；從微機電系統區域移除初始金屬層的一部分，而使得初始金屬層的第一金屬層形成於第一氧化層之上，及初始金屬層的第二金屬層形成於第二氧化層之上；以及接合(bonding)包括微機電系統區域的一微機電系統裝置的一晶圓於第一金屬層和第二金屬層之上。

又根據另一實施例，本發明提供一種半導體之配置，包括：一第一金屬連接鄰近一第二金屬連接，第一金屬連接和第二金屬連接位於一基板之上；一第一金屬層，位於第一 金屬連接之上，而使得第一金屬層的一部份接觸第一金屬連接的一頂面；一第一氧化層，位於第一金屬連接和第一金屬層之間；一第二金屬層，位於第二金屬連接之上，而使得第二金屬層的一部份接觸第二金屬連接的一頂面；一第二氧化層，位於第二金屬連接和第二金屬層之間；一微機電系統區域，位於第一金屬層和第二金屬層之間，微機電系統區域包括一微機電系統裝置；一第一晶圓部分，接合於第一金屬連接之上的第一金屬層；一第二晶圓部分，接合於第二金屬連接之上的第二金屬層；以及一遮罩，通過一第一接合連接第一晶圓部分的一頂面，及通過一第二接合連接第二晶圓部分的一頂面，而使得遮罩越過微機電系統區域。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧方法

102、104、106、108、110、112、114‧‧‧步驟

200‧‧‧半導體之配置

202‧‧‧基板

203‧‧‧晶圓

203a‧‧‧第一晶圓部分

203b‧‧‧第二晶圓部分

203c‧‧‧微機電系統裝置

204a‧‧‧第一金屬連接

204b‧‧‧第二金屬連接

205a‧‧‧第一金屬連接的頂面

205b‧‧‧第二金屬連接的頂面

206‧‧‧初始氧化層

206a‧‧‧第一氧化層

206b‧‧‧第一凸塊層

206c‧‧‧第二凸塊層

206d‧‧‧第二氧化層

207a‧‧‧第一金屬層的部分

207b‧‧‧第二金屬層的部分

208a‧‧‧第一開口

208b‧‧‧第二開口

209‧‧‧微機電系統區域

210‧‧‧初始金屬層

210a‧‧‧第一金屬層

210b‧‧‧第二金屬層

211a‧‧‧第一金屬層的部分的頂面

211b‧‧‧第二金屬層的部分的頂面

212a‧‧‧第一金屬墊

212b‧‧‧第一接合墊

212c‧‧‧第一擠流避免節點

212d‧‧‧第二擠流避免節點

212e‧‧‧第二接合墊

212f‧‧‧第二金屬墊

213a‧‧‧第一晶圓部分底面

213b‧‧‧第二晶圓部分底面

214a‧‧‧第一微機電系統開口

214b‧‧‧第二微機電系統開口

216a‧‧‧微機電系統裝置的第一側

216b‧‧‧微機電系統裝置的第二側

218‧‧‧遮罩

220a‧‧‧第一遮罩接合墊

220b‧‧‧第二遮罩接合墊

222a‧‧‧第一膠合墊

222b‧‧‧第二膠合墊

224a‧‧‧第一I/O埠

224b‧‧‧第二I/O埠

225a‧‧‧第一晶圓部分的頂面

225b‧‧‧第二晶圓部分的頂面

226a‧‧‧第一擠流避免開口

226b‧‧‧第二擠流避免開口

228a‧‧‧第一擠流避免區域

228b‧‧‧第二擠流避免區域

第1圖為根據一些實施例顯示一半導體之配置的形成方法的流程圖。

第2圖為根據一些實施例顯示一半導體之配置。

第3圖為根據一些實施例顯示一半導體之配置。

第4圖為根據一些實施例顯示一半導體之配置。

第5圖為根據一些實施例顯示一半導體之配置。

第6圖為根據一些實施例顯示一半導體之配置。

第7圖為根據一些實施例顯示一半導體之配置。

第8圖為根據一些實施例顯示一半導體之配置。

第9圖為根據一些實施例顯示一半導體之配置。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

此外，空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。

此處提供用以形成一半導體之配置(arrangement)及由此產生之結構的一或多種技術。

第1圖為根據一些實施例顯示一半導體之配置200 的形成方法100，第2~9圖顯示各個製程階段中形成的一或多個結構。根據一些實施例，如第9圖所示，半導體之配置200包括一第一金屬連接(connect)204a鄰近一第二金屬連接204b，位於一基板202之上。在一些實施例中，一第一氧化層206a位於第一金屬連接204a之上，一第二氧化層206d位於第二金屬連接204b之上。在一些實施例中，一第一金屬層210a位於第一氧化層206a之上，而使得第一金屬層210a的一部分207a接觸第一金屬連接204a的一頂面205a，如第4圖所示。在一些實施例中，一第二金屬層210b位於第二氧化層206d之上，而使得第二金屬層210b的一部分207b接觸第二金屬連接204b的一頂面205b，如第4圖所示。在一些實施例中，第一金屬層210a和第二金屬層210b包括鈦(titanium)。在一些實施例中，一微機電系統(MEMS)區域209位於第一金屬層210a和第二金屬層210b之間，如第9圖所示。在一些實施例中，MEMS區域209包括一微機電系統(MEMS)裝置203c。在一些實施例中，一包括矽(silicon)的第一晶圓部分203a通過一鈦矽接合(titanium silicon bond)接合於(bonded to)第一金屬層210a，一包括矽的第二晶圓部分203b通過一鈦矽接合接合於第二金屬層210b。在一些實施例中，一遮罩(cap)218通過一第一接合(bond)連接於第一晶圓部分203a的一頂面225a之上，及通過一第二接合連接第二晶圓部分203b的一頂面225b之上。在一些實施例中，包括一第一共晶接合(eutectic bond)的第一接合位於一第一接合墊212b和遮罩218的一第一遮罩接合墊220a之間。在一些實施例中，第一接合墊212b位於第一晶圓部分203a的頂面225a之上，並包括鋁 (aluminum)或銅(copper)之至少一者。在一些實施例中，第一遮罩接合墊220a包括鍺(germanium)。在一些實施例中，包括一第二共晶接合的第二接合位於一第二接合墊212e和遮罩218的一第二遮罩接合墊220b之間。在一些實施例中，第二接合墊212e位於第二晶圓部分203b的頂面225b之上，並包括鋁或銅之至少一者。在一些實施例中，第二遮罩接合墊220b包括鍺。在一些實施例中，遮罩218真空密封MEMS區域209，而使得MEMS裝置203c位於其中。在一些實施例中，一第一I/O埠224a，包括一包括鈦或氮化物(nitride)之至少一者的第一膠合墊222a，位於一包括鋁或銅之至少一者的第一金屬墊212a之上，第一金屬墊212a位於第一晶圓部分203a的頂面225a之上，鄰近遮罩218但位於MEMS區域209之外。在一些實施例中，一第二I/O埠224b，包括一包括鈦或氮化物之至少一者的第二膠合墊222b，位於一包括鋁或銅之至少一者的第二金屬墊212f之上，第二金屬墊212f位於第二晶圓部分203b的頂面225b之上，鄰近遮罩218但位於MEMS區域209之外。在一些實施例中，至少一第一金屬佈線(routing)(未顯示)連接第一金屬層210a至第一I/O埠224a，或一第二金屬佈線(未顯示)連接第二金屬層210b至第二I/O埠224b。在一些實施例中，位於第一金屬層210a和第一晶圓部分203a之間的接合，所需要的接合面積減少約5%至約10%，相較於不是位於第一金屬層和第一晶圓部分之間的接合。在一些實施例中，第一金屬層210a和第二金屬層210b可增加半導體之配置200的導電率(conductivity)，相較於一缺少第一金屬層或第二金屬層之至少一者的配置。在一些實施例中， 包括第一金屬層210a的半導體之配置200透過一第一金屬佈線連接第一金屬連接204a至第一I/O埠224a，其相較於一需要摻雜物植入(dopant implant)以連接第一金屬連接至第一I/O埠的裝置，需要較少的製程。另外，一不需要摻雜物植入以連接第一金屬連接至第一I/O埠的半導體裝置，可具有至少一強化的第一接合或一強化的第二接合，並由於除氣量(outgassing)的減少而達到較佳的真空密封，相較於一需要摻雜物植入的半導體佈置。

在102，一初始(initial)氧化層206被圖案化(patterned)，而形成第一金屬連接204a之上的第一氧化層206a和第二金屬連接204b之上的第二氧化層206d，如第4圖所示。翻到第2圖，在第4圖之前，第一金屬連接204a鄰近第二金屬連接204b，並位於基板202之上，根據一些實施例。在一些實施例中，基板202包括矽或鍺之至少一者。根據一些實施例，基板202包括一磊晶層(epitaxial layer)、一絕緣層上覆矽(SOI)結構、一晶圓、或由一晶圓形成的一晶粒之至少一者。在一些實施例中，基板202包括至少一CMOS裝置。在一些實施例中，第一金屬連接204a或第二金屬連接204b之至少一者包括鋁或銅之至少一者。在一些實施例中，第一金屬連接204a或第二金屬連接204b之至少一者具有一金屬層厚度，介於約2Å至約16Å。在一些實施例中，一初始氧化層206被形成於第一金屬連接204a和第二金屬連接204b之上，如第3圖所示。在一些實施例中，初始氧化層206包括氧化物(oxide)。在一些實施例中，初始氧化層206是透過沉積(deposition)形成。在一些實施例中， 初始氧化層206具有一初始氧化厚度，介於約1800Å至約2400Å。在一些實施例中，初始氧化層206被圖案化，而形成第一氧化層206a、第二氧化層206d、一第一凸塊(bump)層206b和一第二凸塊層206c，第一凸塊層206b位於基板202之上的第一氧化層206a和第二凸塊層206c之間，第二凸塊層206c位於基板202之上的第二氧化層206d和第一凸塊層206b之間。在一些實施例中，第一氧化層206a或第二氧化層206d之至少一者具有一氧化層厚度，介於約1200Å至約1800Å。在一些實施例中，第一凸塊層206b或第二凸塊層206c之至少一者具有一凸塊層厚度，介於約5Å至約50Å。

在104，一第一開口208a被形成，並穿過第一金屬連接204a之上的第一氧化層206a，一第二開口208b被形成，並穿過第二金屬連接204b之上的第二氧化層206d，如第4圖所示，根據一些實施例。在一些實施例中，第一開口208a暴露出第一金屬連接204a的頂面205a，第二開口208b暴露出第二金屬連接204b的頂面205b。在一些實施例中，第一開口208a或第二開口208b之至少一者是透過蝕刻(etching)形成。

在106，一初始金屬層210被形成於第一氧化層206a、第二氧化層206d、第一開口208a和第二開口208b之上，如第5圖所示，根據一些實施例。在一些實施例中，初始金屬層210被形成於MEMS區域209之內的基板202、第一凸塊層206b和第二凸塊層206c之上。在一些實施例中，初始金屬層210是透過沉積形成。在一些實施例中，初始金屬層210被順應地(conformally)形成於第一氧化層206a、第二氧化層206d、第一 開口208a、第二開口208b、基板202、第一凸塊層206b和第二凸塊層206c之上。在一些實施例中，初始金屬層210包括鈦。在一些實施例中，初始金屬層210具有一金屬層厚度，介於約100Å至約7000Å。

在108，初始金屬層210的一部分被從MEMS區域209移除，而使得第一金屬層210a形成於第一氧化層206a之上及第二金屬層210b形成於第二氧化層206d之上，如第6圖所示，根據一些實施例。在一些實施例中，初始金屬層210的該部分是透過蝕刻而被移除。在一些實施例中，移除初始金屬層210的該部分，暴露出MEMS區域209之內的第一凸塊層206b、第二凸塊層206c和基板202。在一些實施例中，第一金屬層210a具有一第一金屬厚度，介於約100Å至約7000Å。在一些實施例中，第二金屬層210b具有一第二金屬厚度，介於約100Å至約7000Å。在一些實施例中，第一金屬層210a的該部分207a接觸第一金屬連接204a的頂面205a。在一些實施例中，第二金屬層210b的該部分207b接觸第二金屬連接204b的頂面205b。

在110，包括一MEMS裝置203c的一晶圓203被接合於第一金屬層210a和第二金屬層210b之上，如第7圖所示，根據一些實施例。在一些實施例中，晶圓203包括一磊晶層、一絕緣層上覆矽(SOI)結構、一晶圓、或由一晶圓形成的一晶粒之至少一者。在一些實施例中，晶圓203包括矽。在一些實施例中，晶圓203是透過一鈦-矽晶圓接合(titanium-silicon wafer bond)被接合於第一金屬層210a和第二金屬層210b。在一些實施例中，一第一空缺(vacancy)被形成於第一金屬層210a的該部 分207a的一頂面211a和第一晶圓部分203a的一第一晶圓部分底面213a之間。在一些實施例中，一第二空缺被形成於第二金屬層210b的該部分207b的一頂面211b和第二晶圓部分203b的一第二晶圓部分底面213b之間。在一些實施例中，一包括鋁或銅之至少一者的初始金屬墊被形成於晶圓203之上。在一些實施例中，該初始金屬墊被圖案化，而形成第一金屬墊212a、第一接合墊212b、一第一擠流避免節點(squish prevention node)212c、一第二擠流避免節點212d、第二接合墊212e和第二金屬墊212f。在一些實施例中，第一金屬墊212a和第一接合墊212b位於MEMS裝置203c的一第一側216a及MEMS區域209之外，而使得第一接合墊212b位於第一擠流避免節點212c和第一金屬墊212a之間。在一些實施例中，第二金屬墊212f和第二接合墊212e位於MEMS裝置203c的一第二側216b及MEMS區域209之外，而使得第二接合墊212e位於第二擠流避免節點212d和第二金屬墊212f之間。在一些實施例中，第一擠流避免節點212c和第二擠流避免節點212d位於MEMS區域209之內。在一些實施例中，包括鈦或氮化物之至少一者的第一膠合墊222a被形成於第一金屬墊212a之上而形成第一I/O埠224a。在一些實施例中，包括鈦或氮化物之至少一者的第二膠合墊222b被形成於第二金屬墊212f之上而形成第二I/O埠224b。在一些實施例中，至少第一金屬佈線(routing)(未顯示)通過第一金屬層210a連接第一金屬連接204a至第一I/O埠224a，或第二金屬佈線(未顯示)通過第二金屬層210b連接第二金屬連接204b至第二I/O埠224b。在一些實施例中，第一I/O埠224a或第二I/O埠224b之至 少一者包括一用於半導體佈置200的輸入埠(input port)。在一些實施例中，第一I/O埠224a或第二I/O埠224b之至少一者包括一用於半導體佈置200的輸出埠(output port)。

在112，一第一微機電系統(MEMS)開口214a被形成於MEMS裝置203c的第一側216a，而形成位於MEMS裝置203c的第一側216a的第一晶圓部分203a，一第二MEMS開口214b被形成於MEMS裝置203c的第二側216b，而形成位於MEMS裝置203c的第二側216b的第二晶圓部分203b，如第8圖所示，根據一些實施例。在一些實施例中，一第一擠流避免開口226a被形成於MEMS區域209之內，及第一擠流避免節點212c和第一接合墊212b之間，而形成一包括第一擠流避免節點212c和第一擠流避免開口226a的第一擠流避免區域228a。在一些實施例中，一第二擠流避免開口226b被形成於MEMS區域209之內，及第二擠流避免節點212d和第二接合墊212e之間，而形成一包括第二擠流避免節點212d和第二擠流避免開口226b的第二擠流避免區域228b。在一些實施例中，第一MEMS開口214a、第二MEMS開口214b、第一擠流避免開口226a、或第二擠流避免開口226b之至少一者是透過蝕刻形成。在一些實施例中，MEMS裝置203c透過第一MEMS開口214a和第二MEMS開口214b而與第一晶圓部分203a和第二晶圓部分203b分開，而使得第一MEMS開口214a和第二MEMS開口214b穿過晶圓203。在一些實施例中，MEMS裝置203c被貼附於一錨(未顯示)，而使得當MEMS第一MEMS開口214a和第二MEMS開口214b被形成時，裝置203c不會下落。

在114，遮罩218被連接於第一晶圓部分203a的頂面225a之上及第二晶圓部分203b的頂面225b之上，如第9圖所示，根據一些實施例。在一些實施例中，遮罩218包括矽。在一些實施例中，遮罩218通過第一接合被連接於第一晶圓部分203a的頂面225a，及通過第二接合被連接於第二晶圓部分203b的頂面225b。在一些實施例中，第一接合包括第一接合墊212b和遮罩218的第一遮罩接合墊220a之間的第一共晶接合。在一些實施例中，第一接合墊212b位於第一晶圓部分203a的頂面225a之上，並包括鋁或銅之至少一者。在一些實施例中，第一遮罩接合墊220a包括鍺。在一些實施例中，第二接合包括第二接合墊212e和遮罩218的第二遮罩接合墊220b之間的第二共晶接合。在一些實施例中，第二接合墊212e位於第二晶圓部分203b的頂面225b，並包括鋁或銅之至少一者。在一些實施例中，第二遮罩接合墊220b包括鍺。在一些實施例中，部分之第一接合墊212b，在第一共晶接合的形成過程中，會朝向第一擠流避免開口226a擠流。在一些實施例中，第一擠流避免開口226a避免被擠流的第一接合墊212b材料移動至基板202。在一些實施例中，部分之第二接合墊212e，在第二共晶接合的形成過程中，會朝向第二擠流避免開口226b擠流。在一些實施例中，第二擠流避免開口226b避免被擠流的第二接合墊212e材料移動至基板202。在一些實施例中，至少第一共晶接合是介於鍺、鋁或銅之至少一者，或第二共晶接合是介於鍺、鋁或銅之至少一者。在一些實施例中，遮罩218是被真空密封，而使得MEMS區域209內僅有少量至沒有空氣。在一些實施例中，半導 體之配置200包括一運動感測器(motion sensor)、一壓力感測器、一無線電感測器(radio sensor)、或一加速器(accelerometer)之至少一者。在一些實施例中，位於第一金屬層210a和第一晶圓部分203a之間的接合，所需要的接合面積減少約5%至約10%，相較於不是位於第一金屬層和第一晶圓部分之間的接合。在一些實施例中，第一金屬層210a和第二金屬層210b可增加半導體之配置200的導電率，相較於一缺少第一金屬層或第二金屬層之至少一者的配置。在一些實施例中，包括第一金屬層210a的半導體之配置200透過一第一金屬佈線連接第一金屬連接204a至第一I/O埠224a，其相較於一需要摻雜物植入(dopant implant)以連接第一金屬連接至第一I/O埠的裝置，需要較少的製程。另外，一不需要摻雜物植入以連接第一金屬連接至第一I/O埠的半導體裝置，可具有至少一強化的第一接合或一強化的第二接合，並由於除氣量(outgassing)的減少而達到較佳的真空密封，相較於一需要摻雜物植入的半導體佈置。

根據一些實施例，一種半導體之配置，包括一第一金屬連接鄰近一第二金屬連接，第一金屬連接和第二金屬連接位於一基板之上，一第一金屬層位於第一金屬連接之上，而使得第一金屬層的一部分接觸第一金屬連接的一頂面。在一些實施例中，一第二金屬層位於第二金屬連接之上，而使得第二金屬層的一部分接觸第二金屬連接的一頂面。在一些實施例中，一微機電系統(MEMS)區域位於第一金屬層和第二金屬層之間，MEMS區域包括一MEMS裝置。在一些實施例中，一第一晶圓部分接合於第一金屬連接之上的第一金屬層，一第二晶 圓部分接合於第二金屬連接之上的第二金屬層。在一些實施例中，一遮罩通過一第一接合連接第一晶圓部分的一頂面，及通過一第二接合連接第二晶圓部分的一頂面，而使得遮罩越過(goes over)微機電系統區域。

根據一些實施例，一種半導體之配置的形成方法，包括圖案化(patterning)一初始氧化層，而形成位於一第一金屬連接之上的一第一氧化層和一第二金屬連接之上的一第二氧化層，其中第一金屬連接和第二金屬連接鄰近並位於一基板之上。根據一些實施例，所述半導體之配置的形成方法，更包括形成一第一開口，穿過第一金屬連接之上的第一氧化層，而使得第一金屬連接的一頂面被暴露，及形成一第二開口，穿過第二金屬連接之上的第二氧化層，而使得第二金屬連接的一頂面被暴露。根據一些實施例，所述半導體之配置的形成方法，更包括形成一初始金屬層，順應地位於第一氧化層、第二氧化層、第一開口、第二開口及第一氧化層和第二氧化層之間的一微機電系統(MEMS)區域之上，而使得初始金屬層的一第一金屬層的一部份接觸第一金屬連接的頂面，及初始金屬層的一第二金屬層的一部份接觸第二金屬連接的頂面。根據一些實施例，所述半導體之配置的形成方法，更包括從MEMS區域移除初始金屬層的一部分，而使得初始金屬層的第一金屬層形成於第一氧化層之上，及初始金屬層的第二金屬層形成於第二氧化層之上，以及接合包括MEMS區域的一MEMS裝置的一晶圓於第一金屬層和第二金屬層之上。

根據一些實施例，一種半導體之配置，包括一第 一金屬連接鄰近一第二金屬連接，第一金屬連接和第二金屬連接位於一基板之上，一第一金屬層位於第一金屬連接之上，而使得第一金屬層的一部分接觸第一金屬連接的一頂面。在一些實施例中，一第一氧化層位於第一金屬連接和第一金屬層之間，一第二金屬層位於第二金屬連接之間，而使得第二金屬層的一部分接觸第二金屬連接的一頂面。在一些實施例中，一第二氧化層位於第二金屬連接和第二金屬層之間。在一些實施例中，一微機電系統(MEMS)區域位於第一金屬層和第二金屬層之間，MEMS區域包括一MEMS裝置。在一些實施例中，一第一晶圓部分接合於第一金屬連接之上的第一金屬層，一第二晶圓部分接合於第二金屬連接之上的第二金屬層。在一些實施例中，一遮罩通過一第一接合連接第一晶圓部分的一頂面，及通過一第二接合連接第二晶圓部分的一頂面，而使得遮罩越過微機電系統區域。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

此處提供各種實施例的操作。所描述的一些或全部的操作順序不應被視為暗示這些操作一定是按照順序。可理 解替代的順序具有此敘述的好處。此外，可了解的是，並非所有的操作在此處提供的每一個實施例中都是必要的。且，可了解的是，在一些實施例中，並非所有的操作都是必要的。

可理解的是，此處所描述的層、特徵、元件等以相對於彼此的特定尺寸顯示，像是結構尺寸或方位，例如，在一些實施中，為了簡化及易於了解的目的，其實際尺寸大致上不同於此處所示。此外，此處所提及的各種用以形成層特徵、元件等的技術，像是蝕刻技術、植入技術、摻雜(doping)技術、旋塗(spin-on)技術、濺鍍(sputtering)技術例如磁控(magnetron)或離子束(ion beam)濺鍍、生長(growth)技術例如熱生長(thermal growth)、或是沉積技術例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PECVD)、或原子層沉積(ALD)。

此外，此處使用“實施例(exemplary)”代表做為一實例(example)、例子(instance)、例證(illustration)等，且不一定為優選的。在本發明中使用“或(or)”是為了代表包容性的“或”而不是排他性的“或”。此外，除非特別說明，否則本發明中使用的“一(a)”或“一(an)”以及附加的申請專利範圍被視為代表“一或多個”，或者內文已清楚指示為單數形式。還有，至少一A及B及/或其類似一般代表A或B或A和B兩者。此外，在“包括(includes)”、“具有(having)”、“具有(has)”、“具有(with)”、或其變化被使用的範圍中，這樣的用語被用來代表與用語“包括(comprising)”類似的包容性。還有，除非特別說明，“第一”、“第二”或類似的用語並非 用來暗示時間概念、空間概念、順序等。反而，這些用詞僅用以做為特徵、元件、項目等的辨識符號、名稱等。例如，第一元件和第二元件一般對應至元件A和元件B或兩個不同或兩個雷同的(identical)元件或相同的元件。

還有，雖然本發明已以一或多個實施例顯示或描述，其他所屬技術領域中具有通常知識者可基於閱讀或了解本說明書及所附的圖式進行相當的替代或修飾。本發明包括所有這類的修飾及替代且僅受限於以下申請專利範圍。特別考慮到上述元件(例如：元件、資源等)所表現的各種功能，除非特別說明，描述這種元件的用語是用來對應至表現所述元件的特定功能的任何元件(例如：功能相當)，即使在結構上並未相當於所述結構。此外，雖然本發明的特定元件已以數個實施例之一揭露，當受預期或對任何給定或特定的發明有利時，這種特徵可與其他實施例的一或多個其他特徵結合。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧半導體之配置

202‧‧‧基板

203a‧‧‧第一晶圓部分

203b‧‧‧第二晶圓部分

203c‧‧‧微機電系統裝置

204a‧‧‧第一金屬連接

204b‧‧‧第二金屬連接

206a‧‧‧第一氧化層

206b‧‧‧第一凸塊層

206c‧‧‧第二凸塊層

206d‧‧‧第二氧化層

207a‧‧‧第一金屬層的部分

207b‧‧‧第二金屬層的部分

209‧‧‧微機電系統區域

210a‧‧‧第一金屬層

210b‧‧‧第二金屬層

211a‧‧‧第一金屬層的部分的頂面

211b‧‧‧第二金屬層的部分的頂面

212a‧‧‧第一金屬墊

212b‧‧‧第一接合墊

212c‧‧‧第一擠流避免節點

212d‧‧‧第二擠流避免節點

212e‧‧‧第二接合墊

212f‧‧‧第二金屬墊

213a‧‧‧第一晶圓部分底面

213b‧‧‧第二晶圓部分底面

214a‧‧‧第一微機電系統開口

214b‧‧‧第二微機電系統開口

216a‧‧‧微機電系統裝置的第一側

216b‧‧‧微機電系統裝置的第二側

218‧‧‧遮罩

220a‧‧‧第一遮罩接合墊

220b‧‧‧第二遮罩接合墊

222a‧‧‧第一膠合墊

222b‧‧‧第二膠合墊

224a‧‧‧第一I/O埠

224b‧‧‧第二I/O埠

225a‧‧‧第一晶圓部分的頂面

225b‧‧‧第二晶圓部分的頂面

226a‧‧‧第一擠流避免開口

226b‧‧‧第二擠流避免開口

228a‧‧‧第一擠流避免區域

228b‧‧‧第二擠流避免區域

Claims (10)

1. 一種半導體之配置(arrangement)，包括：一第一金屬連接(connect)及一第二金屬連接，該第一金屬連接和該第二金屬連接位於一基板之上；一第一金屬層，位於該第一金屬連接之上，且該第一金屬層的一部份接觸該第一金屬連接的一頂面；一第二金屬層，位於該第二金屬連接之上，且該第二金屬層的一部份接觸該第二金屬連接的一頂面；一微機電系統(MEMS)區域，位於該第一金屬層和該第二金屬層之間，該微機電系統區域包括一微機電系統裝置；一第一晶圓部分，接合於在該第一金屬連接之上的該第一金屬層，其中該第一金屬層包括鈦，該第一晶圓部分包括矽，且該第一晶圓部分與該第一金屬層通過一鈦矽接合在該第一晶圓部分和該第一金屬層的一界面處形成接合；一第二晶圓部分，接合於在該第二金屬連接之上的該第二金屬層；以及一遮罩(cap)，通過一第一接合(bond)連接該第一晶圓部分的一頂面，及通過一第二接合連接該第二晶圓部分的一頂面，且該遮罩覆蓋該微機電系統區域。
2. 如申請專利範圍第1項所述的半導體之配置，更包括下列至少一者：一第一氧化層，位於該第一金屬連接和該第一金屬層之 間；或者一第二氧化層，位於該第二金屬連接和該第二金屬層之間。
3. 如申請專利範圍第2項所述的半導體之配置，更包括下列至少一者：一第一空缺(vacancy)，位於該第一金屬層的該部分的一頂面和該第一晶圓部分的一第一晶圓部分底面之間；或者一第二空缺，位於該第二金屬層的該部分的一頂面和該第二晶圓部分的一第二晶圓部分底面之間。
4. 如申請專利範圍第1項所述的半導體之配置，特徵包括下列至少一者：該第一接合包括介於鍺、鋁或銅之至少一者的一第一共晶接合(eutectic bond)；或者該第二接合包括介於鍺、鋁或銅之至少一者的一第二共晶接合。
5. 如申請專利範圍第1項所述的半導體之配置，更包括下列至少一者：一第一金屬佈線(routing)，連接該第一金屬層至一第一I/O埠；或者一第二金屬佈線，連接該第二金屬層至一第二I/O埠。
6. 一種半導體之配置的形成方法，包括：圖案化(patterning)一初始(initial)氧化層，而形成位於一第一金屬連接(connect)之上的一第一氧化層和一第 二金屬連接之上的一第二氧化層，該第一金屬連接和該第二金屬連接鄰近並位於一基板之上；形成一第一開口，穿過該第一金屬連接之上的該第一氧化層，而使得該第一金屬連接的一頂面被暴露；形成一第二開口，穿過該第二金屬連接之上的該第二氧化層，而使得該第二金屬連接的一頂面被暴露；形成一初始金屬層，順應地(conformally)位於該第一氧化層、該第二氧化層、該第一開口、該第二開口及該第一氧化層和該第二氧化層之間的一微機電系統(MEMS)區域之上，而使得該初始金屬層的一第一金屬層的一部份接觸該第一金屬連接的該頂面，及該初始金屬層的一第二金屬層的一部份接觸該第二金屬連接的該頂面；從該微機電系統區域移除該初始金屬層的一部分，而使得該初始金屬層的該第一金屬層形成於該第一氧化層之上，及該初始金屬層的該第二金屬層形成於該第二氧化層之上；以及接合(bonding)包括該微機電系統區域的一微機電系統裝置的一晶圓於該第一金屬層和該第二金屬層之上。
7. 如申請專利範圍第6項所述之方法，更包括形成一第一微機電系統開口於該微機電系統裝置的一第一側，及一第二微機電系統開口於該微機電系統裝置的一第二側，而使得該晶圓的一第一晶圓部分形成於該微機電系統裝置的該第一側和該第一金屬層之上，及該晶圓的一第二晶圓部分形成於該微機電系統裝置的該第二側和 該第二金屬層之上。
8. 如申請專利範圍第7項所述之方法，更包括通過一第一接合(bond)及一第二接合連接一遮罩(cap)和該第一晶圓部分的一頂面及該第二晶圓部分的一頂面，而使得該遮罩越過該微機電系統區域。
9. 如申請專利範圍第8項所述之方法，更包括下列至少一者：形成一第一I/O埠於該第一晶圓部分的該頂面之上，鄰近該遮罩但位於該微機電系統區域之外；或形成一第二I/O埠於該第二晶圓部分的該頂面之上，鄰近該遮罩但位於該微機電系統區域之外。
10. 如申請專利範圍第8項所述之方法，更包括下列至少一者：形成一第一擠流(squish)避免區域於該第一晶圓部分的該頂面之上，鄰近該遮罩且位於該微機電系統區域之內；或形成一第二擠流避免區域於該第二晶圓部分的該頂面之上，鄰近該遮罩且位於該微機電系統區域之內。