TWI607959B - 包括不同受控壓力下的多個空腔之ｃｍｏｓ－ｍｅｍｓ集成裝置及製造方法 - Google Patents

Description

包括不同受控壓力下的多個空腔之CMOS-MEMS集成裝置及製造方法

根據35 USC 119(e)，本申請案請求保護在2014年10月7日提交、題目為“使用MEMS慣性感測器和致動器上的除氣來源層以及除氣阻擋層以控制空腔壓力之方法(METHOD TO CONTROL CAVITY PRESSURE BY USING OUTGASSING SOURCE LAYER AND OUTGASSING BARRIER LAYER ON MEMS INERTIAL SENSOR AND ACTUATOR)”的美國臨時專利申請案號62/061,062之權益，並且該臨時專利申請案係為在2012年6月27日提交、題目為“用於帶有多個保持在不同壓力下的密封空腔的CMOS-MEMS集成裝置之方法(METHODS FOR CMOS-MEMS INTEGRATED DEVICES WITH MULTIPLE SEALED CAVITIES MAINTAINED AT VARIOUS PRESSURES)”的美國臨時專利案號13/535,180的部分接續申請案，在此併入該等申請案之全部參考內容。

本發明總體上關於互補式金屬氧化物半導體-微機電系統(CMOS-MEMS)集成裝置，並且更具體而言，關於包括多個閉合空間的CMOS-MEMS集成裝置，該等閉合空間各自維持不同的受控壓力。

在單一CMOS-MEMS集成裝置中實施多個感測器的挑戰之其一者係在該晶片中提供多個閉合空間壓力以便獨立地優化每個感測器各自的效能。例如，加速度計可能需要高的閉合空間壓力以便更好地抵抗聲音的振動，而相 同CMOS-MEMS集成裝置上的陀螺儀則可能需要較低的閉合空間壓力。本發明針對此類需求。

揭露了一集成MEMS裝置以及製造方法。在第一方面，該集成MEMS裝置包括第一基底和第二基底。該第一基底和該第二基底被耦合在一起並且在其間具有至少兩個閉合空間。該第一基底和該第二基底之其一者包括一除氣來源層和一除氣阻擋層以便調節這至少兩個閉合空間內的壓力。

在第二方面，該方法包括在基底上沈積並且構圖一除氣來源層和一第一除氣阻擋層，從而產生兩個截面。在這兩個截面中的其一者中，該除氣來源層的頂表面沒有被該除氣阻擋層所覆蓋，並且在這兩個截面中的另一者中，該除氣來源層被封裝在該除氣阻擋層中。該方法還包括保形地沈積一第二除氣阻擋層並且蝕刻該第二除氣阻擋層，以便在該除氣來源層的側壁上留下該第二除氣阻擋層的間隙。

90‧‧‧左側區域

92‧‧‧右側區域

100、100’‧‧‧CMOS晶圓

101、101’‧‧‧金屬間介電層

102、102’‧‧‧接合層

103、103’‧‧‧除氣來源層

104、104’‧‧‧第一除氣阻擋層

105‧‧‧第二除氣阻擋層

106、106’‧‧‧熔融接合層

107、107’‧‧‧MEMS操作晶圓

108、108’‧‧‧MEMS裝置層

109、109’‧‧‧金屬焊盤

110、110’‧‧‧致動器溝槽

111、111’‧‧‧MEMS接合錨或支架

112、112’‧‧‧閉合空間

113、113’‧‧‧閉合空間

150‧‧‧光罩

200、200’‧‧‧MEMS結構

201‧‧‧中間層

300‧‧‧MEMS結構

400‧‧‧MEMS結構

500‧‧‧MEMS結構

600‧‧‧MEMS結構

700‧‧‧集成裝置

702‧‧‧CMOS晶圓

713‧‧‧除氣來源層

714‧‧‧除氣來源層

715‧‧‧金屬間介電層

716‧‧‧接合層

717‧‧‧第一鈍化層

718‧‧‧第二鈍化層

W1‧‧‧厚度

W2、W2’‧‧‧尺寸

W3‧‧‧光罩閉合空間

〔圖1A至圖1C〕展示了CMOS晶圓之製備過程以提供除氣功能。

〔圖2A〕展示了第一過程的第一實施方式之其餘步驟。

〔圖2B〕展示了根據第一實施方式而形成的接合到CMOS晶圓上之MEMS裝置。

〔圖3A〕展示了第一過程的第二實施方式之其餘步驟。

〔圖3B〕展示了根據第二實施方式而形成的接合到CMOS晶圓上的一MEMS裝置。

〔圖4A至圖4E〕展示了該CMOS晶圓的一替代實現方式之流程圖，該CMOS晶圓利用除氣阻擋層選擇性地覆蓋該除氣來源層。

〔圖5A和圖5B〕分別展示了圖2A-2B以及圖3A-3B的流程圖之替代實施方式。

〔圖6〕展示了圖4A-4E的流程圖的一替代實施方式。

〔圖7〕展示了在該集成CMOS-MEMS裝置的MEMS晶圓內提供該除氣層以提供除氣功能。

本發明總體上關於CMOS-MEMS集成裝置，並且更具體而言，關於包括多個閉合空間的CMOS-MEMS集成裝置，該等閉合空間各自維持不同的受控壓力。呈現以下說明以使得本發明所屬技術領域具有通常知識者能夠製造並且使用本發明，並且以下說明係在專利申請案及其要求的背景下提供。較佳實施方式的各種變更以及此處所述的一般原理和特徵對本發明所屬技術領域具有通常知識者而言是顯而易見的。因此，根據本發明之方法和系統並不旨在受限於所示出的實施方式而旨在與此處所述的原理和特徵相一致的最大範圍一致。

在所述實施方式中，微機電系統(MEMS,Micro-Electro-Mechanical Systems)指的是使用類似半導體的過程製造並且展示機械特徵(例如移動或變形能力)的一類結構或裝置。MEMS通常但不是總是與電信號相互作用。MEMS裝置包括但不限於陀螺儀、加速度計、磁力儀、壓 力感測器以及射頻部件。包含MEMS結構的矽晶圓被稱為MEMS晶圓。

在所述的實施方式中，MEMS裝置可以指被實施成一微機電系統的半導體裝置。MEMS結構可以是指一較大MEMS裝置的一部分的任何特徵。工程設計的絕緣體上矽(ESOI)晶圓可以指在該矽片裝置層或基底下帶有多個空腔的SOI晶圓。操作晶圓典型地指絕緣體上矽晶圓中被用作較薄矽片裝置基底載體的較厚基底。操作基底與操作晶圓可以相互交換。

在所述的實施方式中，空腔可以指基底晶圓中的一個開口或凹陷並且閉合空間可以指完整的密封的空間。接合室可以是一接合設備的發生晶圓接合過程的閉合空間。接合室中的氣壓決定了密封在所接合的晶圓中的氣壓。

此外，根據本發明之系統和方法描述了一類RF MEMS裝置、感測器以及致動器，包括但不限於開關、諧振器以及可調諧電容器，該等裝置係密封的並且被接合到積體電路上，該等積體電路可以使用電容傳感、靜電、磁性或壓電致動。

為了實現包括CMOS晶圓的CMOS-MEMS集成裝置內的多個閉合空間的壓力，其中每個閉合空間內的閉合空間壓力之間存在實質上的不同，已經嘗試在CMOS晶圓中使用除氣來源層和除氣阻擋層。在需要高壓力的閉合空間中，除氣來源層應被盡可能地暴露；對於需要低壓力的閉合空間，除氣來源層應盡可能地被封裝在除氣阻擋層內。在一實施方式中，一個密封的閉合空間中的壓力可以比另一個密封的閉合空間中的壓力大50%。

下述過程提供了CMOS-MEMS集成裝置的製造過程，該製造過程利用共晶晶圓接合以便在該MEMS與CMOS晶圓之間產生一密封的閉合空間 並且以便在該MEMS裝置與CMOS電路之間產生電互連。根據本發明之方法和系統提供了在操作中需要不同操作壓力或環境氣體的兩個或更多個MEMS裝置的集成。例如，典型地需要低並且穩定壓力的MEMS陀螺儀可以與需要較高操作壓力的慣性感測器(例如加速度計)集成在一起。

在一個或多個實施方式中，根據本方面之方法和系統提供了將多個裝置集成到一個集成CMOS-MEMS，以便產生用於多裝置的多個環境。它進一步提供了用於該被密閉的MEMS裝置和任選地封蓋層到該閉合空間的MEMS結構外側和CMOS晶圓之電互連裝置。根據本方面之方法，在一個或多個實施方式中，在一個或多個方案中，提供了用於將第二密封的閉合空間沿該主要的密封的閉合空間進行集成的方法。

以下提供了多個可用於根據本發明之方法和系統的方案，在一個或多個實施方式中，從而提供了將此類裝置集成到一集成CMOS-MEMS以產生多環境裝置。在所述的實施方式中，CMOS晶圓可以被任何合適的封蓋晶圓或基底所替代。

對每個實施方式而言，應理解的是MEMS結構包括一MEMS晶圓。MEMS晶圓包括接合到一元件晶圓(device wafer)上的、帶有多個空腔的操作晶圓(handle wafer)，這係藉由佈置在該操作晶圓與元件晶圓之間的介電層。該元件晶圓的接合和該元件晶圓隨後的薄化產生了該過程的一中間階段，被稱為工程設計的絕緣體上矽晶圓，其中該操作晶圓中的空腔藉由該元件晶圓的層來密封。該MEMS晶圓還包括該元件晶圓的懸在該操作晶圓中的空腔上方的一可移動部分。該MEMS晶圓包括多個支架，該等支架由該元件晶圓選擇性移除的區域所限定以產生該裝置層的凸起或支架。

然後一鍺材料被佈置在該等支架上並且將被用來藉由鋁對鍺的接合而將CMOS晶圓附接到該MEMS晶圓上。該MEMS晶圓在接合之前還包括該元件晶圓的懸在該操作晶圓中的空腔上方的一可移動部分。該等部分典型地是由微影光罩和蝕刻步驟來限定的。

從該CMOS晶圓除氣

圖1A-1C展示了CMOS晶圓的製備過程以提供一除氣功能。圖1A展示了一裝置100，該裝置包括一除氣來源層，該除氣來源層被一CMOS晶圓上的除氣阻擋層所覆蓋以根據第一過程調節壓力。本實施方式中的裝置100包括一金屬間介電層101、佈置在該金屬間介電層101上的一接合層102、佈置在該接合層102上的一除氣來源層103以及佈置在該除氣來源層103上的一第一除氣阻擋層104。在一實施方式中，該金屬間介電層101包括例如介電材料(例如氧化物)。在一實施方式中，該接合層102包括例如鋁。在一實施方式中，該除氣來源層103包括例如氧化物。在一實施方式中，該除氣阻擋層104包括例如氮化矽。

在本實施方式中，例如在圖1B中，該CMOS晶圓100的左側區域90可以支援在其內用於感測器精度的高閉合空間壓力並且該CMOS晶圓的右側區域92可以要求比其內用於感測器精度的區域90低的壓力。圖1A示出了該接合層102在該CMOS晶圓100中的金屬間介電層101頂部的構圖。然後除氣來源層103和該第一除氣阻擋層104相繼被佈置。

圖1B展示了在該除氣來源層103構圖並且該第一除氣阻擋層104使用兩個光罩後的CMOS晶圓100，從而產生兩個截面，包括：僅有除氣來 源層103、除氣來源層103與該第一除氣來源層104的堆疊。圖1C展示了用第二除氣阻擋層105保形地塗覆該CMOS晶圓100。在該第二除氣阻擋層105的保形塗覆之後，可以使用流程圖的兩個不同實施方式以提供用於該MEMS-CMOS集成裝置之成品CMOS晶圓。

圖2A展示了第一流程圖，其中該第二除氣阻擋層105被全蝕刻，從而在側壁上留下該第二除氣阻擋層104的間隔。該區域90包括一暴露的除氣來源層103，而該區域92被該第一除氣阻擋層104和該第二除氣阻擋層105所封裝。在本實施方式中，W1代表側壁上該第二除氣阻擋層105的厚度並且W2代表當與MEMS裝置耦合時的接合焊盤尺寸。

圖2B示出了藉由將一MEMS晶圓110接合到該CMOS晶圓100上而形成的一MEMS結構200。在所述的實施方式中，接合可以是如在轉讓給本申請案的申請人的、2005年3月18日提交的、現已作為美國專利案號7,442,570授權的並且題為“在晶圓封裝環境下製造AI/Ge接合的方法及由此而產生的產品(Method of Fabrication of AI/Ge Bonding in a Wafer Packaging Environment and a Product Produced Therefrom)”的美國申請案號11/084,296(案卷號IVS-105/3404P)中所述的Al與Ge之間的任何共晶接合，該專利案藉由引用而結合在此，並且其他接合技術包括但不限於融熔接合、熱壓接合、玻璃熔塊、焊料以及黏合劑接合。在很多實施方式中，接合升高所接合結構的溫度以便導致一定的除氣。此外，該接合結構可以被退火以進一步有利於除氣過程。

該MEMS晶圓包括一MEMS操作晶圓107，該操作晶圓包括被耦合到一MEMS裝置層108上的第一空腔和第二空腔。一熔融接合層106係位於該操作晶圓107與該裝置層108之間的。該MEMS裝置層108進而藉由包括 多個金屬焊盤109的MEMS接合錨或支架111被耦合到該CMOS晶圓100上。該等金屬焊盤109在一實施方式中包括一金屬(例如鍺)。在一實施方式中，該MEMS裝置層108中形成了一致動器溝槽110並且存在第一密封的閉合空間112和第二密封的閉合空間113。密封的閉合空間113包括一暴露的除氣來源層103並且閉合空間112包括被該第一除氣阻擋層104和該第二除氣阻擋層105所封裝的整個除氣來源層103。在一實施方式中，所接合的MEMS結構300被退火。如此，提供了該結構的除氣並且允許在該等閉合空間內實現改良的壓力調節。如此，閉合空間112和113可以被保持在不同的壓力下。

圖3A展示了第二流程圖，其中該第二除氣阻擋層105使用光罩150來定向地蝕刻，從而在側壁上和除氣來源層103、接合層102及金屬間介電層101頂部上的第二除氣阻擋層105上留下該第二除氣阻擋層105的間隔以便允許實現壓力的調節。

圖3B示出了藉由將一MEMS晶圓110’接合到該CMOS晶圓100’上而形成的一MEMS結構200’。該MEMS晶圓包括一MEMS操作晶圓107’，該操作晶圓包括被耦合到一MEMS裝置層108’上的第一密封的閉合空間112’和第二密封的閉合空間113’。該MEMS裝置層108’進而藉由包括多個金屬焊盤109’的MEMS接合錨或支架111’被耦合到該CMOS晶圓100’上。該等金屬片109’在一實施方式中包括一金屬(例如鍺)。在一實施方式中，該MEMS裝置層108’中形成了一致動器溝槽110’並且存在第一密封的閉合空間112’和第二密封的閉合空間113’。

圖2A的第一流程圖優於圖3A的第二流程圖，原因在於：(1)它不需要額外的光罩；並且(2)與MEMS晶圓的接合尺寸(W2)比該流程圖 的接合尺寸(W2’)大2xW3，其中W3係光罩閉合空間。圖3A的流程圖與圖2A的流程圖相比在第二除氣阻擋層105的蝕刻步驟中具有更多邊緣並且還可以覆蓋暴露的金屬間介電層101。

圖4A-4E展示了該CMOS晶圓300的一替代實現方式的流程圖，該CMOS晶圓利用除氣阻擋層104選擇性地覆蓋該除氣來源層103。左側區域90代表希望高的閉合空間壓力的地方並且右側區域92代表需要低的閉合空間壓力的地方。圖4A示出了CMOS晶圓的製備，其中一除氣來源層103被佈置在接合層102上方，該接合層在該CMOS晶圓300的金屬間介電層101頂部進行構圖。

圖4B示出了在使用一光罩將該除氣來源層103構圖後的一截面。圖4C和圖4D示出了其餘步驟。除氣阻擋層104被保形地沈積並且使用一光罩150被定向地蝕刻，從而在側壁上留下該除氣阻擋層104的間隔並且在該除氣來源層103、該接合層102和該金屬間介電層104的頂部留下該除氣阻擋層104。圖4E展示了藉由將一MEMS晶圓110”接合到該CMOS晶圓300上而形成的一MEMS結構400。

圖4A-4E的流程圖類似於圖3A和圖3B的流程圖，其方式為，最終的CMOS晶圓300具有關於MEMS晶圓與流程圖1A相比減少的接合尺寸。圖4A-4E的過程與圖3的流程圖相比需要少用一個覆蓋。

圖2A和圖2B、圖3A和圖3B以及圖4A和圖4B的流程圖可以直接被擴展以在該除氣來源層與第一除氣阻擋層之間提供一中間層。為了說明該等流程圖可以如何擴展，現與附圖相結合地參考以下說明。

圖5A和圖5B展示了從圖2A-2B和圖3A-3B的流程圖變化而來 的過程變體，其中提供了中間層。在圖5A中，中間層被沈積在除氣來源層的頂部並且在圖5B中，在該除氣阻擋層被沈積後，如所示出的，除氣阻擋層104和中間層201的堆疊被一起構圖。其後，可以被使用圖2A和圖2B的流程圖或者圖3A和圖3B的流程圖以提供成品CMOS晶圓。

圖6展示了從如4A-4E的流程圖變化而來的過程變體，其中在除氣來源層103構圖之後並且在該第一除氣阻擋層104沈澱之後提供了一中間層，該第一除氣阻擋層104與該中間層201的堆疊被一起構圖。其後可以利用圖4A-4E的過程以便提供成品CMOS晶圓。

從該MEMS晶圓除氣

圖7展示了在集成裝置700內的MEMS晶圓110’內提供除氣來源層以允許實現其內的閉合空間中的壓力調節。該CMOS晶圓702包括一金屬間介電層715、佈置在該金屬間介電層715上的一接合層716、佈置在該接合層716上的一第一鈍化層717以及佈置在該第一鈍化層717上的一第二鈍化層718。在一實施方式中，該第一鈍化層717包括氧化物層並且該第二鈍化層718包括氮化矽層。該MEMS晶圓110’具有與圖2B、3B和4E相類似的元件並且包括類似的參考號。

為了形成該除氣來源層713和714，矽被構圖(溝槽蝕刻)並且然後該溝槽被該除氣來源層713和714所填充。該等除氣來源層713和714中的任一者或二者可以被用來提供除氣功能。

揭露了根據本發明之集成MEMS裝置和方法。該集成MEMS裝置包括第一基底和第二基底。該第一基底和該第二基底被耦合在一起並且在 其間具有至少兩個閉合空間。該第一基底和該第二基底之其一者包括一個除氣來源層和一個除氣阻擋層以便調節這至少兩個閉合空間內的壓力。

該方法包括在基底上沈積並且構圖除氣來源層和第一除氣阻擋層，從而產生兩個截面。在這兩個截面中的其一者中，該除氣來源層的頂表面沒有被該除氣阻擋層所覆蓋，並且在這兩個截面中的另一者中，該除氣來源層被封裝在該除氣阻擋層中。該方法還包括保形地沈積一第二除氣阻擋層並且蝕刻該第二除氣阻擋層以便在該除氣來源層的側壁上留下該第二除氣阻擋層的間隙。

儘管已經根據所示出的實施方式進行了說明，本發明所屬技術領域具有通常知識者將容易地認識到會存在該等實施方式之變體並且該等變體將在本發明之精神和範圍內。由此，本發明所屬技術領域具有通常知識者可以製造很多變更而不脫離本方面之精神和範圍。

100‧‧‧CMOS晶圓

101‧‧‧金屬間介電層

102‧‧‧接合層

103‧‧‧除氣來源層

104‧‧‧第一除氣阻擋層

105‧‧‧第二除氣阻擋層

106‧‧‧熔融接合層

107‧‧‧MEMS操作晶圓

108‧‧‧MEMS裝置層

109‧‧‧金屬焊盤

110‧‧‧致動器溝槽

111‧‧‧MEMS接合錨或支架

112‧‧‧閉合空間

113‧‧‧閉合空間

200‧‧‧MEMS結構

Claims (18)

1. 一種集成的微機電系統(MEMS,Micro-Electro-Mechanical Systems)裝置，包括：一第一基底，包括一微機電系統基底；以及一第二基底，包括一互補式金氧半導體基底，其中該第一基底和該第二基底被耦合在一起並且在其間具有至少兩個閉合空間，且其中該第二基底包括一除氣來源層和一除氣阻擋層，該除氣阻擋層被配置以調節該至少兩個閉合空間內的壓力。
2. 如請求項1所述之微機電系統裝置，其中該至少兩個閉合空間包括兩個基底部分，其中在這兩個基底部分中的其一者中，該除氣來源層的頂表面沒有被該除氣阻擋層所覆蓋，使其具有一暴露的除氣來源層，並且在這兩個基底部分中的另一者中，該除氣來源層被封裝在該除氣阻擋層中，使其不具有暴露的除氣來源層。
3. 如請求項1所述之微機電系統裝置，更包括：一中間層，位於該除氣來源層與該除氣阻擋層之間。
4. 一種製備一第一基底之方法，包括以下步驟：在該第一基底上沈積並且構圖一除氣來源層和一第一除氣阻擋層，從而產生兩個基底部分，其中在這兩個基底部分中的其一者中，該除氣來源層的頂表面沒有被該第一除氣阻擋層所覆蓋並產生一暴露的除氣來源層，並且在這兩個基底部分中的另一者中，該除氣來源層被封裝在該第一除氣阻擋層中，從而不會產生暴露的除氣來源層；保形地沈積一第二除氣阻擋層；並且 蝕刻該第二除氣阻擋層以便在該除氣來源層的側壁上留下該第二除氣阻擋層的間隙。
5. 如請求項4所述之方法，其中該沈積並且構圖的步驟包括藉由透過一個或多個光罩之沈積與蝕刻以沈積並且構圖該第一除氣阻擋層。
6. 如請求項4所述之方法，更包括：將一第二基底接合到該第一基底上從而提供具有一第一密封的閉合空間和一第二密封的閉合空間的已接合的基底，其中該第一密封的閉合空間包括這兩個基底部分中的其一者並且該第二密封的閉合空間包括這兩個基底部分中的另一者。
7. 如請求項6所述之方法，其中提供該等已接合的基底的步驟包括提供包含一積體電路的已接合的基底於該第一基底和該第二基底中的至少一者。
8. 如請求項6所述之方法，更包括：在該接合步驟過程中將該第一基底和該第二基底的溫度升高。
9. 如請求項8所述之方法，其中升高溫度的步驟包括升高該除氣來源層的溫度，從而在該接合步驟過程中在該第一密封的閉合空間和該第二密封的閉合空間之其一者內釋放氣體。
10. 如請求項9所述之方法，進一步包括：將該等已接合的基底退火，從而增加該第一密封的閉合空間和該第二密封的閉合空間之其一者內的壓力。
11. 如請求項10所述之方法，其中該接合步驟包括形成一共晶接合於該第一基底的至少一部分與該第二基底之間。
12. 一種製備包括一互補式金氧半導體基底之一第一基底的方法，該方法包括以 下步驟：在包括該互補式金氧半導體基底之該第一基底上沈積一除氣來源層與一除氣阻擋層，從而產生兩個基底部分，其中在這兩個基底部分中的其一者中，該除氣來源層的頂表面上被暴露並產生一暴露的除氣來源層，以及在這兩個基底部分中的另一者中，具有一沒有產生暴露的除氣來源層的除氣來源層。
13. 如請求項12所述之方法，其中該沈積步驟包括在包括該互補式金氧半導體基底之該第一基底上構圖該除氣來源層。
14. 如請求項12所述之方法，更包括：將包括一微機電系統基底之一第二基底接合到該第一基底上，從而提供具有一第一密封的閉合空間和一第二密封的閉合空間之已接合的基底，其中該第一密封的閉合空間包括該除氣來源層並且該第二密封的閉合空間不包括該除氣來源層。
15. 如請求項14所述之方法，更包括：在該接合步驟過程中將該第一基底和該第二基底的溫度升高。
16. 如請求項15所述之方法，其中該升高溫度的步驟包括升高該除氣來源層的溫度，從而在該接合步驟過程中在該第一密封的閉合空間和該第二密封的閉合空間之其一者內釋放氣體。
17. 如請求項16所述之方法，進一步包括：將該等已接合的基底退火，從而增加該第一密封的閉合空間和該第二密封的閉合空間之其一者內的壓力。
18. 如請求項17所述之方法，其中該接合步驟包括形成一共晶接合於該第一基底的至少一部分與該第二基底之間。