TWI608488B - 資料儲存裝置以及資料存取方法 - Google Patents
資料儲存裝置以及資料存取方法 Download PDFInfo
- Publication number
- TWI608488B TWI608488B TW104109491A TW104109491A TWI608488B TW I608488 B TWI608488 B TW I608488B TW 104109491 A TW104109491 A TW 104109491A TW 104109491 A TW104109491 A TW 104109491A TW I608488 B TWI608488 B TW I608488B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- column
- bad
- columns
- flash memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
本發明係關於一種資料儲存裝置,特別係關於可對根據壞列數據跳過損壞之壞列。
快閃記憶體係為一種可以被電抹除並且重新寫入的非易失性記憶體,並且主要係應用在記憶卡、USB隨身碟、eMMC以及固態硬碟(Solid-State Disk)中,藉以作為一般的儲存與電腦裝置和數位產品間的資料之轉運。
快閃記憶體係包括眾多的記憶區塊(block),並且每一記憶區塊具有複數個用以儲存資料的儲存頁面(page)。快閃記憶體係以記憶區塊為單元進行抹除,而以儲存頁面為單位進行寫入。快閃記憶體於生產過程中,會因為粉塵或是光罩問題,使得快閃記憶單元中的一整列(column)的資料都無法正確存取。
本發明所提供之資料儲存裝置以及資料存取方法可根據壞列數據跳過快閃記憶體中之壞列。
本發明提供一種資料儲存裝置。資料儲存裝置包括一快閃記憶體以及一控制器。快閃記憶體包括複數晶粒,並且每一晶粒包括由扇區所構成的複數列。控制器被設置為用以
根據一讀取命令或者一寫入命令,對快閃記憶體之列中之一第一列至一第N列進行讀取或者寫入,並且根據一第一壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第一壞列數據之複數條列,其中第一壞列數據包括一第一數據以及一第二數據,第一數據為一起始位址,並且第二數據為一列數量。
在一實施例中,快閃記憶體更包括一壞列表,其中控制器更被設置為用以在讀取或者寫入的過程之前,讀取壞列表,以獲得第一壞列數據。控制器更被設置為根據讀取命令或者寫入命令,判斷即將進行存取之晶粒,並讀取壞列表中相應於即將進行存取之晶粒的數據。
在另一實施例中,壞列表更包括一第二壞列數據,控制器更用以根據第二壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第二壞列數據之一條列,其中第二壞列數據包括一第三數據,用以代表一條列之位址。
本發明提供另一種資料儲存裝置。資料儲存裝置包括一快閃記憶體以及一壞列表。快閃記憶體包括複數晶粒,並且每一晶粒包括由扇區所構成的複數列。壞列表包括複數壞列數據用以紀錄快閃記憶體中壞損的列,其中壞列數據包括至少一第一壞列數據,每一第一壞列數據包括一第一數據以及一第二數據,第一數據為一起始位址,並且第二數據為一列數量。
在一實施例中,壞列數據更包括至少一第二壞列數據,第二壞列數據包括一第三數據,用以代表一條列之位址。另外,壞列表更包括複數晶粒區域分別用以儲存晶粒之壞
列數據。
資料儲存裝置更包括一控制器被設置為根據一讀取命令或者一寫入命令,判斷即將進行存取之晶粒,讀取壞列表中相應於即將進行存取之晶粒的壞列數據。另外,控制器被設置為根據讀取命令或者寫入命令,對快閃記憶體之列中之一第一列至一第N列進行讀取或者寫入,並且根據所讀取之壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於壞列數據之至少一條列。
本發明更提供一種資料存取方法,適用於一資料儲存裝置,其中資料儲存裝置包括一快閃記憶體,快閃記憶體包括複數晶粒,並且每一晶粒包括由扇區所構成的複數列。資料存取方法包括:接收相應於對列中之一第一列至一第N列進行讀取或者寫入之一讀取命令或者一寫入命令;讀取一壞列表中相應於即將進行存取之晶粒的至少一第一壞列數據;以及根據讀取命令或者寫入命令,對快閃記憶體第一列至第N列進行讀取或者寫入,並且根據所讀取之第一壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第一壞列數據之至少一條列,其中第一壞列數據包括一第一數據以及一第二數據,第一數據為一起始位址,並且第二數據為一列數量。
100‧‧‧電子系統
120‧‧‧主機
140‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
166‧‧‧隨機存取記憶體
180‧‧‧快閃記憶體
182‧‧‧壞列表
S200-S204‧‧‧步驟
第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。
第2圖為本發明所提供之一資料存取方法之一種實施例的
流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是,本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法,但非用於限定本發明之範圍。
第1圖為本發明所提供之一電子系統之一種實施例的方塊圖。電子系統100包括一主機120以及一資料儲存裝置140。資料儲存裝置140包括一快閃記憶體180以及一控制器160,且可根據主機110所下達的命令操作。控制器160包括一運算單元162、一永久記憶體(如,唯讀記憶體ROM)164以及隨機存取記憶體(RAM)166。永久記憶體164與所載之程式碼、資料組成韌體(firmware),由運算單元162執行,使控制器160基於該韌體控制該快閃記憶體180。隨機存取記憶體(RAM)166用以載入程式碼與參數以提供控制器160根據所載入的程式碼與參數動作。快閃記憶體180包括複數晶粒(die),並且每一晶粒包括由扇區(sector)所構成的複數列(column)以及複數行(row),其中快閃記憶體180中之扇區(sector)更被區分為複數區塊以及區塊中之複數頁面。值得注意的是,一個用以儲存資料之扇區以及一個用以儲存錯誤檢查碼(ECC Parity)之扇區可構成一記憶體單元(chunk),其中記憶體單元係一個錯誤檢查(ECC)的計算單位,但本發明不限於此。在其他實施例中,記憶體單元亦可由兩個用以儲存資料之扇區以及兩個用以儲存錯誤檢查碼之扇區構成。
值得注意的是,快閃記憶體於生產過程中,會因為粉塵或是光罩問題,使得快閃記憶單元中的一整列(column)的資料都無法正確存取,損毀的列稱為壞列(bad column)。另外,在某些製程中,快閃記憶單元容易產生連續的壞列。
在本發明之一實施例中,控制器160,被設置為用以根據一讀取命令或者一寫入命令,對快閃記憶體180之列中之一第一列至一第N列進行讀取或者寫入,並且根據一第一壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第一壞列數據之複數條列。值得注意的是,第一壞列數據包括一第一數據以及一第二數據,第一數據為一起始位址,並且第二數據為一列數量。因此,控制器160可根據第一數據所相應之起始位址定位至一位址,並且根據第二數據所相應之列數量決定要從所定位之該位址開始跳過幾條列,但本發明不限於此。舉例而言,當需要跳過的列為50列時,控制器160可根據第一壞列數據中之兩個數據跳過該50列,其中第一壞列數據中之第一數據以及第二數據僅需要兩個記憶體單元(chunk)的記憶體空間。
在另一實施例中,控制器160更用以根據一第二壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第二壞列數據之一條列。值得注意的是,第二壞列數據包括一第三數據,用以代表一條列之位址。因此,控制器160可根據第二壞列數據中之第三數據所相應之位址定位至一位址,以跳該位址所相應之列,但本發明不限於此。舉例而言,當需要跳過的列為50列時,控制器160可根據第二壞列數據中之50個
第二壞列數據中之50個第三數據跳過該50列,其中每一第三數據需要一個記憶體單元(chunk)的記憶體空間。因此,在本實施例中,控制器160需要讀取50個記憶體單元(chunk)的記憶體空間跳過50列。
在一實施例中,快閃記憶體180更用以儲存一壞列表182。壞列表182包括複數晶粒區域分別用以儲存晶粒之複數壞列數據。壞列數據用以紀錄快閃記憶體180中壞損的列,其中壞列數據包括至少一第一壞列數據。如上所述,每一第一壞列數據包括一第一數據以及一第二數據,第一數據為一起始位址,並且第二數據為一列數量。在另一實施例中,壞列數據更包括至少一第二壞列數據。如上所述,第二壞列數據包括一第三數據,用以代表一條列之位址。
控制器160更被設置為用以在讀取以及寫入的過程之前,讀取壞列表182,以獲得第一壞列數據及/或第二壞列數據。在一實施例中,資料儲存裝置140被上電後,控制器160將壞列表182自快閃記憶體180中載入隨機存取記憶體166,以在讀取以及寫入的過程之前直接從隨機存取記憶體166對壞列表182進行讀取。另外,控制器160更被設置為根據讀取命令或者寫入命令,判斷即將進行存取之晶粒,並讀取壞列表182中相應於即將進行存取之晶粒的數據。詳細而言,控制器160被設置為根據一讀取命令或者一寫入命令,判斷即將進行存取之晶粒,接著再讀取壞列表182中相應於即將進行存取之晶粒的壞列數據。接著,控制器160根據讀取命令或者寫入命令,對快閃記憶體180之列中之一第一列至一第N列進行讀取或者寫
入,並且根據所讀取之壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於壞列數據之至少一條列。
第2圖為本發明所提供之一資料存取方法之一種實施例的流程圖。資料存取方法適用於第1圖所示之資料儲存裝置140。流程開始於步驟S200。
在步驟S200中,控制器160接收相應於對列中之一第一列至一第N列進行讀取或者寫入之一讀取命令或者一寫入命令。
接著,在步驟S202中,控制器160讀取一壞列表182中相應於即將進行存取之晶粒的至少一第一壞列數據及/或至少一第二壞列。
接著,在步驟S204中,控制器160根據讀取命令或者寫入命令,對快閃記憶體180第一列至第N列進行讀取或者寫入,並且根據所讀取之第一壞列數據及/或第二壞列數據,在讀取或者寫入的過程中跳過第一列至第N列中相應於第一壞列數據之至少一條列。詳細而言,控制器160被設置為根據一讀取命令或者一寫入命令,判斷即將進行存取之晶粒,接著再讀取壞列表182中相應於即將進行存取之晶粒的壞列數據。值得注意的是,控制器160係根據所讀取之第一壞列數據中之第一數據所相應之起始位址定位至一位址以及根據第一壞列數據中之第二數據所相應之列數量決定要從所定位之該位址開始跳過幾條列,並且根據第二壞列數據中之第三數據所相應之位址定位至一位址,以跳該位址所相應之列,但本發明不限於此。流程結束於步驟S204。
如上所述,本發明所提供之資料儲存裝置140以及資料存取方法可根據壞列數據跳過快閃記憶體180中之壞列,其中第一壞列數據更可以僅藉由兩個數據紀錄連續的壞列,以節省記憶體空間與控制器160資源。
本發明之方法,或特定型態或其部份,可以以程式碼的型態存在。程式碼可儲存於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,亦或不限於外在形式之電腦程式產品,其中,當程式碼被機器,如電腦載入且執行時,此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時,程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外,摘要部分和標題僅是用來輔助專利文件搜尋之用,並非用來限制本發明之權利範圍。
100‧‧‧電子系統
120‧‧‧主機
140‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
166‧‧‧隨機存取記憶體
180‧‧‧快閃記憶體
182‧‧‧壞列表
Claims (7)
- 一種資料儲存裝置,包括:一快閃記憶體,包括複數晶粒(die),並且每一上述晶粒包括由複數扇區(sector)所構成的複數列(column);以及一控制器,被設置為用以根據一讀取命令或者一寫入命令,對上述快閃記憶體之上述列中之一第一列至一第N列進行讀取或者寫入,並且根據一第一壞列數據,在上述讀取或者寫入的過程中跳過上述第一列至上述第N列中相應於上述第一壞列數據之複數條上述列,其中上述第一壞列數據包括一第一數據以及一第二數據,上述第一數據為一起始位址,並且上述第二數據為一列數量,其中N為上述快閃記憶體中列數量之最大值,且N為大於或等於3之正整數;其中,上述快閃記憶體更包括一壞列表,其中上述控制器更被設置為用以在上述讀取或者寫入的過程之前,讀取上述壞列表,以獲得上述第一壞列數據;以及其中,上述壞列表更包括一第二壞列數據,上述控制器更用以根據上述第二壞列數據,在上述讀取或者寫入的過程中跳過上述第一列至上述第N列中相應於上述第二壞列數據之一條上述列,其中上述第二壞列數據包括一第三數據,用以代表一條上述列之位址。
- 如申請專利範圍第1項所述之資料儲存裝置,其中上述控制器更被設置為根據上述讀取命令或者上述寫入命令,判斷即將進行存取之上述晶粒,並讀取上述壞列表中相應於即將進行存取之上述晶粒的數據。
- 一種資料儲存裝置,包括:一快閃記憶體,包括複數晶粒(die),並且每一上述晶粒包括由複數扇區所構成的複數列(column);以及一壞列表,包括複數壞列數據用以紀錄上述快閃記憶體中壞損的上述列,其中上述壞列數據包括至少一第一壞列數據,每一上述第一壞列數據包括一第一數據以及一第二數據,上述第一數據為一起始位址,並且上述第二數據為一列數量;其中上述壞列數據更包括至少一第二壞列數據,上述第二壞列數據包括一第三數據,用以代表一條上述列之位址。
- 如申請專利範圍第3項所述之資料儲存裝置,其中上述壞列表更包括複數晶粒區域分別用以儲存上述晶粒之上述壞列數據。
- 如申請專利範圍第4項所述之資料儲存裝置,更包括一控制器被設置為根據一讀取命令或者一寫入命令,判斷即將進行存取之上述晶粒,讀取上述壞列表中相應於即將進行存取之上述晶粒的上述壞列數據。
- 如申請專利範圍第4項所述之資料儲存裝置,其中上述控制器被設置為根據上述讀取命令或者上述寫入命令,對上述快閃記憶體之上述列中之一第一列至一第N列進行讀取或者寫入,並且根據所讀取之上述壞列數據,在上述讀取或者寫入的過程中跳過上述第一列至上述第N列中相應於上述壞列數據之至少一條上述列,其中N為上述快閃記憶體中列數量之最大值,且N為大於或等於3之正整數。
- 一種資料存取方法,適用於一資料儲存裝置,其中上述資料儲存裝置包括一快閃記憶體,上述快閃記憶體包括複數晶粒(die),並且每一上述晶粒包括由扇區所構成的複數列(column),並且上述資料存取方法包括:接收相應於對上述列中之一第一列至一第N列進行讀取或者寫入之一讀取命令或者一寫入命令,其中N為上述快閃記憶體中列數量之最大值,且N為大於或等於3之正整數;讀取一壞列表中相應於即將進行存取之上述晶粒的至少一第一壞列數據;以及根據上述讀取命令或者上述寫入命令,對上述快閃記憶體上述第一列至上述第N列進行讀取或者寫入,並且根據所讀取之上述第一壞列數據,在上述讀取或者寫入的過程中跳過上述第一列至上述第N列中相應於上述第一壞列數據之至少一條上述列,其中上述第一壞列數據包括一第一數據以及一第二數據,上述第一數據為一起始位址,並且上述第二數據為一列數量;其中,上述壞列表包括複數晶粒區域分別用以儲存上述晶粒之複數壞列數據;其中,上述壞列數據包括至少一上述第一數據以及至少一第二數據,並且上述第二壞列數據包括一第三數據,用以代表一條上述列之位址。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109491A TWI608488B (zh) | 2015-03-25 | 2015-03-25 | 資料儲存裝置以及資料存取方法 |
| CN201510180634.4A CN106155572B (zh) | 2015-03-25 | 2015-04-16 | 数据储存装置以及数据存取方法 |
| US15/073,062 US9779017B2 (en) | 2015-03-25 | 2016-03-17 | Data storage device and data accessing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109491A TWI608488B (zh) | 2015-03-25 | 2015-03-25 | 資料儲存裝置以及資料存取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201635304A TW201635304A (zh) | 2016-10-01 |
| TWI608488B true TWI608488B (zh) | 2017-12-11 |
Family
ID=56975414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104109491A TWI608488B (zh) | 2015-03-25 | 2015-03-25 | 資料儲存裝置以及資料存取方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9779017B2 (zh) |
| CN (1) | CN106155572B (zh) |
| TW (1) | TWI608488B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI605462B (zh) * | 2016-05-11 | 2017-11-11 | 慧榮科技股份有限公司 | 資料儲存媒體之損壞資料行的篩選方法 |
| CN108073473A (zh) * | 2018-01-12 | 2018-05-25 | 江苏华存电子科技有限公司 | 一种闪存坏列表压缩方法 |
| US11170853B2 (en) | 2020-03-04 | 2021-11-09 | Micron Technology, Inc. | Modified write voltage for memory devices |
| TWI774015B (zh) * | 2020-07-03 | 2022-08-11 | 慧榮科技股份有限公司 | 資料的寫入方法及其資料儲存裝置 |
| CN112083887B (zh) * | 2020-09-10 | 2023-09-15 | 深圳芯邦科技股份有限公司 | 一种数据处理方法及相关设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020154543A1 (en) * | 2000-02-17 | 2002-10-24 | Conley Kevin M. | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US7366042B2 (en) * | 2004-06-21 | 2008-04-29 | Kabushiki Kaisha Toshiba | Defective column(s) in a memory device/card is/are skipped while serial data programming is performed |
| US20130007544A1 (en) * | 2011-07-01 | 2013-01-03 | Avalanche Technology, Inc. | Mapping of random defects in a memory device |
| US20130077419A1 (en) * | 2011-09-22 | 2013-03-28 | Kabushiki Kaisha Toshiba | Data generation apparatus |
| US20130151752A1 (en) * | 2011-12-07 | 2013-06-13 | Skymedi Corporation | Bit-level memory controller and a method thereof |
| US8503235B2 (en) * | 1996-02-29 | 2013-08-06 | Solid State Storage Solutions, Inc. | Nonvolatile memory with faulty cell registration |
| US20130229886A1 (en) * | 2012-03-05 | 2013-09-05 | Raytheon Company | Repair device and method for integrated circuit structured arrays |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295255A (en) * | 1991-02-22 | 1994-03-15 | Electronic Professional Services, Inc. | Method and apparatus for programming a solid state processor with overleaved array memory modules |
| JP2003346496A (ja) * | 2002-05-22 | 2003-12-05 | Mitsubishi Electric Corp | 不良情報格納装置とその装置を備える不良情報蓄積処理装置、不良情報蓄積方法、不良情報格納装置を備える半導体装置試験装置、および不良情報格納装置を備える半導体装置 |
| US6781898B2 (en) * | 2002-10-30 | 2004-08-24 | Broadcom Corporation | Self-repairing built-in self test for linked list memories |
| WO2005074613A2 (en) * | 2004-02-03 | 2005-08-18 | Nextest Systems Corporation | Method for testing and programming memory devices and system for same |
| CN102169462B (zh) * | 2011-04-27 | 2014-03-05 | 中国科学院光电技术研究所 | 基于NAND Flash的数据记录方法与记录控制器 |
| CN103279424A (zh) * | 2013-05-15 | 2013-09-04 | 建荣集成电路科技(珠海)有限公司 | 一种Nand Flash的坏列管理装置和方法 |
| US9136014B2 (en) * | 2013-12-23 | 2015-09-15 | Storart Technology Co. Ltd. | Method for replacing the address of some bad bytes of the data area and the spare area to good address of bytes in non-volatile storage system |
-
2015
- 2015-03-25 TW TW104109491A patent/TWI608488B/zh active
- 2015-04-16 CN CN201510180634.4A patent/CN106155572B/zh active Active
-
2016
- 2016-03-17 US US15/073,062 patent/US9779017B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8503235B2 (en) * | 1996-02-29 | 2013-08-06 | Solid State Storage Solutions, Inc. | Nonvolatile memory with faulty cell registration |
| US20020154543A1 (en) * | 2000-02-17 | 2002-10-24 | Conley Kevin M. | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US7366042B2 (en) * | 2004-06-21 | 2008-04-29 | Kabushiki Kaisha Toshiba | Defective column(s) in a memory device/card is/are skipped while serial data programming is performed |
| US20130007544A1 (en) * | 2011-07-01 | 2013-01-03 | Avalanche Technology, Inc. | Mapping of random defects in a memory device |
| US20130077419A1 (en) * | 2011-09-22 | 2013-03-28 | Kabushiki Kaisha Toshiba | Data generation apparatus |
| US20130151752A1 (en) * | 2011-12-07 | 2013-06-13 | Skymedi Corporation | Bit-level memory controller and a method thereof |
| US20130229886A1 (en) * | 2012-03-05 | 2013-09-05 | Raytheon Company | Repair device and method for integrated circuit structured arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106155572A (zh) | 2016-11-23 |
| US9779017B2 (en) | 2017-10-03 |
| US20160283367A1 (en) | 2016-09-29 |
| TW201635304A (zh) | 2016-10-01 |
| CN106155572B (zh) | 2019-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI603194B (zh) | 資料儲存裝置以及其資料存取方法 | |
| TWI604308B (zh) | 資料儲存裝置及其資料維護方法 | |
| TWI608488B (zh) | 資料儲存裝置以及資料存取方法 | |
| TWI601148B (zh) | 損壞資料行的篩選方法與具有損壞資料行總表的資料儲存裝置 | |
| US10283216B2 (en) | Data storage device and data maintenance method thereof | |
| TW201800947A (zh) | 資料儲存裝置及其資料維護方法 | |
| US20190065361A1 (en) | Method for writing data into flash memory module and associated flash memory controller and electronic device | |
| TWI523030B (zh) | 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
| US9754682B2 (en) | Implementing enhanced performance with read before write to phase change memory | |
| US10340025B2 (en) | Data-storage device and block-releasing method | |
| US8370564B2 (en) | Access control device, information processing device, access control program and access control method | |
| US9928137B2 (en) | Data storage device and error correction method | |
| JP2008191701A (ja) | エラー回復処理方法および情報処理装置 | |
| CN100367181C (zh) | 廉价磁盘冗余阵列中硬盘重新识别系统及其方法 | |
| TWI410981B (zh) | 資料保護方法及應用其之記憶體 | |
| TWI544490B (zh) | 資料儲存裝置及其資料維護方法 | |
| US9678831B2 (en) | Error correction method and memory device capable of reading pages continuously | |
| US11061764B2 (en) | Data storage device and data retrieval method | |
| TWI508068B (zh) | 管理快閃記憶體中所儲存之資料的方法,及相關的記憶裝置與控制器 | |
| JP2008159198A (ja) | 誤り訂正装置及び記録再生装置 | |
| TWI795974B (zh) | 資料儲存裝置及其錯誤容忍度的篩選方法 | |
| TWI662473B (zh) | 資料儲存裝置的映像檔製作方法 | |
| US20180196722A1 (en) | Data Storage Device and Data Maintenance Method Thereof | |
| JP2013218525A (ja) | 半導体記憶システム、メモリコントローラおよびメモリ制御方法 |