[go: up one dir, main page]

TWI603329B - 改善半導體記憶體之讀取穩定性 - Google Patents

改善半導體記憶體之讀取穩定性 Download PDF

Info

Publication number
TWI603329B
TWI603329B TW100144690A TW100144690A TWI603329B TW I603329 B TWI603329 B TW I603329B TW 100144690 A TW100144690 A TW 100144690A TW 100144690 A TW100144690 A TW 100144690A TW I603329 B TWI603329 B TW I603329B
Authority
TW
Taiwan
Prior art keywords
voltage level
access control
data
line
access
Prior art date
Application number
TW100144690A
Other languages
English (en)
Other versions
TW201230033A (en
Inventor
伊剛濟薩青薩帝許
賈傑沃爾漢門吉烏瑪肯特
舒培文生菲利浦
鍾怡康
陳信宇
Original Assignee
Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｒｍ股份有限公司 filed Critical Ａｒｍ股份有限公司
Publication of TW201230033A publication Critical patent/TW201230033A/zh
Application granted granted Critical
Publication of TWI603329B publication Critical patent/TWI603329B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Description

改善半導體記憶體之讀取穩定性
本發明領域相關於資料儲存領域，並特定相關於在半導體記憶體中儲存及存取資料。
隨著對於減少裝置尺寸與功率消耗的要求越來越高，設計強健的半導體記憶體(諸如SRAM)變得越來越具有挑戰性。SRAM中的每一儲存細胞元包含用於保持資料值的回授迴路。為了寫入回授迴路並儲存新值，輸入資料值必須具有足夠高的電壓位準，以能夠在需要時切換由回授迴路儲存的狀態，同時讀取回授迴路必須被執行為不會攪亂儲存在任何回授迴路中的值。在讀取細胞元時，兩個位元線皆被預充電，且儲存0的細胞元側將拉下連接至此細胞元側的位元線，並可偵測此電壓位準改變以決定0被儲存在何處。然而，在預充電位元線與0之間的電壓位準差異，可使得儲存0的節點被朝著1向上拉，造成位元細胞元的不穩定性以及位元細胞元翻轉值。此係稱為讀取攪亂(read disturb)，且可在讀取細胞元期間或在寫入位於相同字線上的另一細胞元期間發生於細胞元中。在後者情況中，啟動字線以存取要寫入的細胞元，此影響連接至字線的其他細胞元。
隨著裝置尺寸縮小，由隨機摻雜物擾動(random dopant fluctuations)、不平整線邊緣等等所造成的裝置性質變異大大地提升。
因此，設計可在所有操作電壓範圍下讀取(而不產生讀取攪亂)並寫入細胞元的強健SRAM，可變得相當困難。減少可成功讀取並寫入SRAM細胞元的電壓並不容易，且特別是隨著電壓縮小，寫入細胞元變得越來越困難。
將期望能夠同時減少半導體記憶體的讀取與寫入失效。
本發明之第一態樣提供一種用於儲存數位資料的半導體記憶體儲存裝置，該數位資料包含兩個數位值之一者，該兩個數位值包含由預定較高電壓位準代表的第一數位值與由預定較低電壓位準代表的第二數位值，該半導體記憶體儲存裝置包含：用以儲存資料的複數個儲存細胞元，該複數個儲存細胞元之每一者包含存取控制裝置，該存取控制裝置用以回應於存取控制訊號，而使該儲存細胞元存取資料存取埠，或使該儲存細胞元隔離自該資料存取埠；存取控制電路系統，該存取控制電路系統用以沿著存取控制線傳輸該存取控制訊號，以控制連接至該存取控制線的複數個該等存取控制裝置；該存取控制電路系統係回應於資料存取要求訊號，而存取連接至該存取控制線的選定儲存細胞元，以藉由將供應至該存取控制線的電壓位準以第一平均速率提升至第一電壓位準，並隨後回應於接收到另一訊號而將供應至該存取控制線的該電壓位準從該第一電壓位準提升至該預定較高電壓位準，來傳輸該存取控制訊號，其中將該電壓位準從該第一電壓位準提升至該預定較高電壓位準的另一平均速率係低於該第一平均速率。
本發明認知到，在存取儲存細胞元時，由經由存取控制裝置將儲存細胞元連接至資料線所產生的在小型轉變時間中的電流量，可造成電荷被注入儲存細胞元，此電荷可破壞回授迴路的穩定性。電荷注入得越多，儲存細胞元被攪亂且失去所儲存值的機率就越高。為了處理此問題，本發明提供兩個訊號，該兩個訊號包含第一存取控制訊號與第二訊號，第一存取控制訊號使供應至存取控制線的電壓以第一較高速率提升，而第二訊號使電壓位準提升地較慢。以此方式，電壓位準轉變被控制，且注入細胞元的電荷量因此亦被控制。此允許初始電壓提升為高，以不增加不必要的存取時間，同時一旦存取控制裝置開始導通並提供資料埠與儲存細胞元之間的連結，至預定較高電壓位準的提升被控制，以限制注入細胞元的電荷，並改善穩定性。
在一些具體實施例中，該第一電壓位準包含實質上等於該存取控制裝置之臨限電壓的電壓位準。
對於控制電壓提升，一種特別有效的方法為允許電壓快速提升至存取控制裝置的臨限電壓位準，因為儲存細胞元至此電壓係與資料存取埠隔離，且隨後控制電壓提升從此電壓位準較慢地提升至預定高電壓位準。以此方式，快速的初始提升使得存取時間不延遲，同時存取控制裝置係保護儲存細胞元，一旦到達此裝置的臨限值，此裝置開始開啟，且因此改善細胞元的穩定性，電壓提升被控制為以較慢的速率提升，藉以限制對細胞元的電荷注入。
在一些具體實施例中，該第一電壓位準包含該複數個存取控制裝置的平均臨限電壓位準，該平均臨限電壓位準提升該平均值的0%至15%。
較佳地，從較快速率切換至較慢速率可發生在稍微位於存取控制裝置之臨限電壓之上。在此處，裝置開始導通且延遲完全導通(允許電荷分享發生)，且因此在存在完全連結之時任何電壓差被減少。
在一些具體實施例中，該存取控制電路系統包含低阻抗開關與較高阻抗開關，該存取控制電路系統經配置，以藉由將該第一電壓位準經由該低阻抗開關連接至該存取控制線來提供該第一平均速率，並藉由將該存取控制線經由該較高阻抗開關且不經由該低阻抗開關連接至該預定較高電壓位準來提供該另一平均速率。
雖然可由數種方式達成改變電壓位準提升的速率，在一些具體實施例中，使用具有不同阻抗的開關。對於提供所需的存取控制線電壓位準而言，此為簡單且容易的實施方式。
在一些具體實施例中，該存取控制電路系統進一步包含另一低阻抗開關，該另一低阻抗開關經配置以在高效能作業模式中為有效，且在該高效能作業模式中該另一低阻抗開關回應於該存取控制訊號，而將該存取控制線經由該另一低阻抗開關連接至該預定較高電壓位準。
如上文所述，雖然將電壓位準提升至預定較高電壓位準的速率減慢，改善了讀取攪亂邊際，但此降低了記憶體的效能，使記憶體存取資料較慢。因此，在一些具體實施例中，記憶體可經配置以操作於高效能模式，在高效能模式中存取控制線回應於資料存取要求訊號而連接至較高電壓位準。此可應用於使用較高電壓位準的作業，其中製程變異與環境變異對穩定性具有較小的影響。以此方式，提供了可操作於具有低存取時間之高效能模式以及具有較低存取時間但具有較高讀取穩定性之較低效能模式中，而可能使較低操作電壓能夠被使用的裝置。
在一些具體實施例中，該資料存取要求包含寫入要求，且該存取控制電路系統係回應於接收到另一升壓控制訊號，而將該存取控制線連接至高於該預定較高電壓位準的經升壓電壓位準，該經升壓電壓位準協助將存在於該資料埠上的資料值儲存於該選定儲存細胞元中。
如上文所述，回授迴路的穩定性，必須高到足以避免被存取控制訊號攪亂。然而，在欲將值寫入細胞元的情況中，此訊號必須能夠藉由攪亂回授迴路而將所儲存的值複寫。因此，在一些具體實施例中，對存取控制線施加經升壓電壓位準，以協助寫入。
在一些具體實施例中，該存取控制電路系統包含延遲控制電路系統，該延遲控制電路系統經配置，以在該存取控制線連接至該預定較高電壓位準之時與該存取控制線連接至該經升壓電壓位準之時之間提供時間延遲，該延遲控制電路系統根據該半導體記憶體儲存裝置的特性來決定該時間延遲。
存取控制線升壓的副作用為，在與正寫入之細胞元相同的存取控制線上的細胞元所儲存的資料值損壞的機率提升。於在位於資料線上的值，與由連接至資料線之儲存細胞元中的節點所保持的值之間，具有資料值差異的情況中，在此兩點之間的電壓差異將如上文所述，在寫入週期的開始處為最高。此差異將隨著寫入週期進行而降低，且因此，本發明之具體實施例認知到，對將資料存取控制線上的電壓升壓的升壓訊號提供延遲，將減少此兩點之間的最大電壓差異，且因此減少未經選定細胞元所儲存值被攪亂的機率，因為升壓將在所儲存值與資料線之間的電壓位準差異不於最高時發生。應注意到，在資料線與未被寫入之細胞元之間的電壓位準差異，在寫入週期中逐漸衰減，因為資料線將不被保持在與資料線在週期開始時的值相同的值，且因此，此值將隨著電荷分享發生而改變。
延遲的缺點為，延遲將提升寫入週期時間。對存取線電壓提供升壓以支援寫入，而升壓被越快提供，寫入就越快發生，且寫入將較不會不發生在寫入週期時間中。因此，在習知技術系統中，一般在盡可能地接近寫入週期開始處提供升壓。然而，本發明之具體實施例認知到，藉由提供延遲控制電路系統，以根據半導體記憶體裝置的特性自動地決定延遲，可對所關注之記憶體提供適合的延遲。
在一些具體實施例中，該延遲控制電路系統經配置以根據該記憶體的目標讀取穩定性良率來產生延遲。
雖然可根據數種因素來產生延遲。因為延遲被用以提升讀取穩定性，較佳地為決定記憶體的目標讀取穩定性良率，因為此為對記憶體使用者重要的值，且隨後根據此目標讀取穩定性良率設定延遲。因此，延遲被決定以將記憶體裝置的讀取穩定性提升至所需位準，同時仍提供可接受的寫入時間。
在一些具體實施例中，該複數個儲存細胞元係設置於至少一個陣列中，該至少一個陣列包含複數個列、對應之複數個存取控制線、複數個行以及對應之複數個資料埠，該延遲控制電路系統包含偵測電路系統，該偵測電路系統用於偵測該記憶體的行數量與列數量，並根據該行數量與該列數量來決定該延遲。
記憶體尺寸為(例如)將影響產生目標讀取穩定性所需之延遲的記憶體特性。因此，延遲控制電路系統可偵測且可用於決定延遲的特性之一者，為記憶體的行數量與列數量。
在一些具體實施例中，延遲控制電路系統包含偵測電路系統，該偵測電路系統用於追蹤在該半導體記憶體儲存裝置中的製程變異，並根據該等製程變異決定該延遲。
用以決定適合的延遲的另一特性，為記憶體儲存裝置的製程變異。因此，根據彼特定記憶體的操作條件與實際特性，對於(例如)特定讀取穩定性目標所需的延遲可變化。因此，偵測這些製程變異並適當地設定延遲的偵測電路系統提供系統，其中適合的延遲可被自動地提供，且裝置的讀取穩定性可被提升而不會不必要地影響所寫入之細胞元的寫入能力。
在一些具體實施例中，該半導體記憶體儲存裝置包含用於接收使用者輸入的輸入埠，該延遲控制電路系統回應於該使用者輸入而根據該使用者輸入來調整該延遲。
在一些具體實施例中，較佳地是提供可調整經自動地決定之延遲的使用者輸入。此對使用者提供依所需調整記憶體效能的能力，使得使用者可依所需，選擇提升讀取穩定性或提升寫入效能。
在一些具體實施例中，該半導體記憶體儲存裝置進一步包含連接至一行虛擬儲存細胞元的虛擬資料線，該延遲控制電路系統經配置以回應於該寫入要求而測量該虛擬資料線的電壓，並回應於該電壓到達預設值而觸發該升壓至該預定電壓位準。
對於決定適合延遲之一種可能的方式，為使用連接至一行虛擬儲存細胞元的虛擬資料線。隨後，延遲控制電路系統可偵測虛擬資料線何時到達目標值，且在此處延遲控制電路系統可觸發升壓至預定電壓位準。提供對升壓至預定電壓位準的延遲，使得在未經選定儲存細胞元與資料線之間的電壓位準差異已在提供此升壓之前降下。因此，對於決定適合以產生延遲的點的一種方式，為偵測虛擬資料線上的電壓位準，且在虛擬資料線上的電壓位準到達所需值時觸發升壓。此方法將精確地預測適合觸發此升壓的時間。
在一些具體實施例中，該複數個儲存細胞元經設置於至少一個陣列中，該至少一個陣列包含複數個列、對應之複數個存取控制線、複數個行以及對應之複數個資料線與互補資料線，該等儲存細胞元之每一者包含用於控制存取該資料線與該互補資料線的兩個存取控制裝置；其中回應於該寫入要求，將該等儲存細胞元之未被選定的該資料線與該互補資料線預充電至該預定電壓位準，並回應於該等存取控制裝置提供該儲存細胞元對該資料線與該互補資料線的存取，且根據所儲存的資料值，該兩個資料線之一者的電壓位準開始下降，將該升壓至該預定較高電壓位準延遲直到該電壓位準下降了預設量之後再發生。
在一些具體實施例中，記憶體儲存裝置可具有含有資料線與互補資料線的儲存細胞元行列陣列，諸如在靜態隨機存取記憶體(SRAM)中。在此種記憶體裝置中，位被寫入之細胞元的資料線與互補資料線兩者，在寫入要求之前被預充電。因此，儲存細胞元的一側將儲存0，且此將不同於資料線之一者的預充電值。一旦資料存取裝置開始導通，在資料線與儲存0之儲存細胞元的節點之間的電壓差異，將隨著開關裝置開始導通而開始下降。決定資料線上電壓位準的下降，為決定升壓預定電壓位準之適合點的一種方式，且從而協助寫入，同時減少在存取控制線上未被寫入之細胞元發生讀取攪亂的機率。
本發明之第二態樣提供一種半導體記憶體儲存裝置，包含：用以儲存資料的複數個儲存細胞元，該複數個儲存細胞元之每一者包含存取控制裝置，該存取控制裝置用以回應於存取控制訊號，而使該儲存細胞元存取資料線，或使該儲存細胞元隔離自該資料線；存取控制電路系統，該存取控制電路系統用以沿著存取控制線傳輸該存取控制訊號，以控制連接至該存取控制線的複數個該等存取控制裝置；該存取控制電路系統經配置以回應於寫入要求，而寫入資料至連接至該存取控制線的選定儲存細胞元，以藉由將供應至該存取控制線的電壓位準提升至預定電壓位準來傳輸該存取控制訊號，以使連接至該存取控制線的該等存取控制裝置對該等存取控制裝置的儲存細胞元提供對於該資料線的存取，且在延遲之後提供升壓至該預定電壓位準以協助將存在於該資料線上的資料值儲存至該選定儲存細胞元中；該存取控制電路系統包含延遲控制電路系統，該延遲控制電路系統用以自動地根據該半導體記憶體裝置的特性來決定該延遲。
本發明認知到，字線升壓的副作用為存取攪亂邊際的減少，此為在與所寫入之細胞元相同的字線上但卻不欲寫入之細胞元所儲存的資料值損壞的機率的提升。本發明亦認知到，於在資料線上的值與由連接至資料線之儲存細胞元中的節點所保持的值之間存在資料值差異的情況中，在這兩點之間的電壓差異在寫入週期開始處將為最高。此差異將隨著寫入週期進行而降低，且因此，認知到對將資料存取控制線電壓升壓的升壓訊號提供延遲，將減少這兩點之間的最大電壓差異，且藉以減少未經選定細胞元所儲存的值被攪亂的機率，因為升壓將在所儲存值與資料線之間的電壓位準差異不在最高點時發生。應注意到，在資料線與未經寫入細胞元之間的電壓位準差異，將在寫入週期中逐漸衰減，因為資料線將不被保持在資料線所具有的值，因此，此值將隨著電荷分享發生而改變。
延遲的缺點為，延遲將提升寫入週期時間。對存取線電壓提供升壓以支援寫入，而升壓被越快提供，寫入就越快發生，且寫入將較不會不發生在寫入週期時間中。本發明認知到，藉由提供延遲控制電路系統，以根據半導體記憶體裝置的特性自動地決定延遲，可對提升記憶體裝置讀取穩定性至所需位準提供適合的延遲，同時仍提供可接受的寫入時間。
本發明之第三態樣提供一種儲存數位資料的方法，該數位資料包含兩個數位值之一者，該兩個數位值包含在半導體記憶體儲存裝置中之由預定較高電壓位準代表的第一數位值與由預定較低電壓位準代表的第二數位值，該方法包含以下步驟：回應於資料存取要求訊號：將存取控制線經由低阻抗開關連接至第一電壓位準，該存取控制線經配置以控制複數個存取控制裝置，該複數個存取控制裝置提供對於對應之用於儲存資料之複數個儲存細胞元的存取，該第一電壓位準介於該預定較高電壓位準與該預定較低電壓位準之間；回應於另一控制訊號，將該存取控制線經由較高阻抗開關連接至該預定較高電壓位準，該預定較高電壓位準高於該第一電壓位準；使得該存取控制線的電壓位準以第一平均提升速率提升至該第一電壓位準，且隨後以另一平均提升速率提升至該預定較高電壓位準，該另一平均提升速率係慢於該第一平均提升速率。
本發明之第四態樣提供一種設計記憶體的方法，該方法包含以下步驟：將用於儲存資料的複數個儲存細胞元設置於陣列中，每一儲存細胞元包含存取控制裝置，該存取控制裝置用以回應於存取控制訊號，而使該儲存細胞元存取資料線，或使該儲存細胞元隔離自該資料線，該陣列包含用於該陣列之每一行的至少一個資料線以及用於該陣列之每一列的存取控制線；提供存取控制電路系統，該存取控制電路系統用以沿著該等存取控制線之選定者傳輸該存取控制訊號，以控制連接至該存取控制線的複數個該等存取控制裝置；配置該存取控制電路系統，使得該存取控制電路系統回應於資料存取要求訊號而存取連接至該存取控制線的選定儲存細胞元，該存取控制電路系統藉由將供應至該存取控制線的電壓位準以第一平均速率提升至第一電壓位準，並隨後回應於接收到另一訊號，該存取控制電路系統將供應至該存取控制線的該電壓位準從該第一電壓位準以另一平均速率提升至該預定較高電壓位準，來傳輸該存取控制訊號，其中使該電壓位準從該第一電壓位準提升至該預定較高電壓位準的另一平均速率係低於該第一平均速率。
本發明之第五態樣提供一種電腦程式產品，包含電腦程式，該電腦程式在由電腦執行時使該電腦產生如本發明第一態樣所述之對於記憶體的設計。
上述與其他之本發明的目的、特徵與優點，將顯然於下文對於說明性具體實施例的詳盡說明，該詳盡說明將連同附加圖式一併閱讀。
第1a圖圖示資料儲存細胞元10，資料儲存細胞元10為SRAM記憶體的傳統六電晶體位元細胞元。此儲存細胞元10具有存取控制電晶體12與14，存取控制電晶體12與14提供交互耦合(cross-coupled)反相器儲存細胞元16、位元線BL與互補位元線之間的存取。
這些存取控制裝置12與14係由字線WL上的電壓位準控制。因此，若要求存取記憶體陣列中儲存細胞元10的一列，則在此字線上的電壓位準被提升至預定值，預定值對應於電路的高電壓軌，且存取控制裝置12與14(在此具體實施例中為電晶體)被開啟。因此，在儲存細胞元中的兩個節點Q與Q'隨後被分別連接至互補位元線與位元線。
在字線電壓位準提升之前，未被寫入之細胞元的位元線與互補位元線被預充電以保持1位準。
在此範例中，資料儲存細胞元10正儲存1，此代表連接至位元線BL的Q'節點保持1，且另一節點Q保持0。因此在存取控制裝置12與14被開啟時，在節點Q與互補位元線之間存在電壓差異。此將導致一些電荷分享(charge sharing)，因此在字線電壓提升之後，互補位元線電壓位準將逐漸隨著時間降低。類似地，在節點Q的電壓位準初始地開始提升。然而，因為在互補位元線上的電壓位準未被保持在此值，此電壓位準將降低，且因此在節點Q的電壓位準將達到峰值(peak)，且隨後將開始降低。在此具體實施例中，字線電壓的提升發生於兩階段。第一較快的提升，將電壓帶到約等於存取控制裝置或傳輸閘12與14的臨限電壓的位準，且因此在此處存取控制裝置或傳輸閘12與14開始開啟。此造成Q的電壓位準隨著Q節點與互補位元線上的1之間發生電荷分享而開始提升。此字線電壓提升隨後以較慢的速率繼續提升，且因此，隨著互補位元線上的電壓位準降低，傳輸閘被更完全地開啟，且Q的電壓繼續提升一段時間，而隨後隨著互補位元線上的電壓輸出降至0，Q的電壓再次降至0。
第1b圖圖示與第1a圖相同的儲存細胞元，但在此具體實施例中，字線直接地提升至預定高位準，且隨後在延遲之後對字線提供升壓(boost)。此升壓被提供以改善成功寫入的機率，然而，此升壓將影響在與所寫入之細胞元相同的字線上，但卻不欲寫入之細胞元的穩定性。
因此，在此範例中，如在第1a圖之範例中，位元線與互補位元線被預充電至1。在字線上的電壓隨後提升至高電壓軌位準，且在延遲之後提供升壓至彼位準。藉由延遲升壓，直到節點Q的電壓位準超過峰值，由升壓字線電壓所造成的電壓位準提升將在互補位元線與Q之間的電壓差異到達峰值之後發生，且因此相較於在節點Q的峰值處升壓字線電壓將具有較小的影響，並較不會使細胞元翻轉細胞元所儲存的值。儲存細胞元16為具有交互耦合反相器的儲存細胞元，且具有兩個穩定狀態。若節點Q的電壓位準提升的太高，則狀態可切換以到達另一穩定狀態，且Q提升以保持電壓位準1且Q'保持電壓位準0。此係等於儲存0的資料儲存細胞元。因此，若吾人不希望攪亂儲存在資料儲存細胞元中的值，則重要的是在Q的電壓不提升得太高，以使儲存細胞元16在穩定狀態中發生不期望之切換的機率為低。
應注意到，為了改善讀取穩定性，仍可進一步地由經延遲雙等變率(ramp)方式完成對於高電壓未經升壓位準的初始提升，諸如第1a圖圖示。隨後可有進一步的延遲，直到字線升壓。
第1c圖圖示相同的資料儲存細胞元10，此資料儲存細胞元10當前儲存1並正寫入0。若正寫入0，則位元線被保持在0值，且互補位元線被預充電至1。在字線被觸發時，節點Q與Q'被連接至節點Q與Q'各別的位元線，且因為在節點與該等節點各別的位元線之間存在電壓差異，所以電壓位準開始改變。因此，在Q的電壓位準將開始提升，同時在Q'的電壓位準將開始降低。
在此範例中，字線係以減慢雙等變率形式提升至預定高電壓位準，且在稍微延遲之後升壓字線。升壓字線幫助觸發儲存細胞元16在穩定狀態中切換，且因此儲存細胞元將從一個穩定狀態(其中Q保持0且Q'保持1)切換至另一穩定狀態(其中Q保持1且Q'保持0)。以此方式，0被成功寫入資料儲存細胞元10。
第2圖圖示根據本發明一具體實施例回應於資料存取要求之字線上的電壓位準提升。電壓位準以第一較高速率提升至約等於儲存細胞元之傳輸閘的臨限電壓的位準。因此，在此電壓傳輸閘開始開啟。控制訊號WL_DLY隨後被用以減慢電壓提升，使得在傳輸閘完全開啟之前在儲存細胞元節點與位元線之間存在一些電荷分享。此幫助防止細胞元在未被寫入時切換狀態。
第3圖圖示具有傳輸閘12與14的儲存細胞元，傳輸閘12與14係由第2圖之字線WL上的電壓位準控制。字線由包含切換電路系統160的存取控制電路系統連接至高電壓位準VDD。
第4圖圖示包含第3圖之切換電路系統160的存取控制電路系統。此電路系統具有三個控制訊號輸入。WL_PERF為使用於高效能模式中的輸入，且用以經由低阻抗開關M1將字線連接至高電壓軌VDD，且藉以控制字線電壓在此高效能模式中直接快速提升至VDD。此使儲存細胞元能夠被快速存取，但具有造成讀取攪亂發生的相關風險。
wlin為指示資料存取被要求的存取控制訊號。此訊號開啟二極體連接(diode connected)之pmos電晶體M2，且亦開啟電晶體開關M4，以使字線上的電壓位準被上拉至VDD-Vt，Vt為跨反向偏壓二極體的電壓，且Vt被選定以使VDD-Vt稍微大於儲存細胞元之傳輸閘的臨限電壓，以使傳輸閘恰好被開啟。隨後另一控制訊號wldly被輸入至切換電路系統160並開啟電晶體M3。M3為弱高阻抗電晶體，且因此字線上的電壓提升被減慢。電晶體M3的強度被選定以提供所期望之從VDD-Vt至VDD的慢電壓提升，以減少注入細胞元的電荷量。以此方式，儲存細胞元中之節點Q或Q'之電壓的改變速率被降低，使得峰值與不期望之切換的發生機會亦被減少。
第5圖圖示如第6圖圖示之電路之字線上的電壓改變。
第6圖圖示用於儲存資料值的位元細胞元150，位元細胞元150連接至字線WL。字線的電壓位準由控制電路系統100控制。控制電路系統100包含控制邏輯110、切換電路系統120以及電壓位準偵測器130。
回應於資料存取要求，控制邏輯110指示切換電路系統120經由低阻抗開關連接至第一中間電壓位準Vth，且字線的電壓位準快速提升至此中間電壓位準。電壓偵測器130偵測此電壓位準提升，且在預定時間延遲之後電壓偵測器130發出訊號至控制電路系統110，控制電路系統110相應地發出控制訊號WL_DLY至切換電路系統120，切換電路系統120經由較高阻抗開關連接VDD至字線，使得從中間電壓位準Vth至VDD的電壓提升慢於至Vth的初始提升。
若資料存取要求為寫入要求，則控制電路系統回應於電壓偵測器130偵測到字線電壓位準已到達VDD，而等待預定延遲，並隨後施加對字線電壓的提升。在施加升壓之前控制電路系統所使用的時間延遲，係由記憶體裝置的特性來決定，記憶體裝置的特性可由如圖示於第7圖中的偵測電路系統來偵測。再者，在傳輸WL_DLY訊號之前所施加的延遲，亦可由此種電路系統來決定，或者，可回應偵測到字線上的電壓位準到達中間電壓來發出訊號。
第7圖圖示根據本發明一具體實施例的半導體記憶體儲存裝置30。半導體記憶體儲存裝置30包含位元細胞元陣列40，位元細胞元陣列40具有複數個儲存細胞元行與複數個儲存細胞元列。這些儲存細胞元由字線42存取，字線42上具有字線驅動器44，字線驅動器44用以在要求對彼特定儲存細胞元列存取資料時，將字線的電壓位準驅動為高。半導體記憶體儲存裝置30亦具有用於每一儲存細胞元行的位元線與互補位元線50與52，且位元線與互補位元線50與52係經未圖示電路的要求，而被驅動為高與低。使用感測放大器60來偵測位元線與互補位元線之間電壓位準的差異值。
記憶體儲存裝置30亦包含存取控制電路系統60，存取控制電路系統60用以產生存取位元細胞元陣列40中各種位元細胞元所需的訊號。存取控制電路系統包含偵測電路系統70，在此具體實施例中偵測電路系統70用以偵測位元細胞元陣列所具有的列數量與行數量。相應地，此被用於決定適合各種脈衝的時序，且特定言之為適合欲施加至字線之升壓值的延遲。
因此，延遲決定電路系統72從偵測電路系統70接收資訊，並設定發生在對於特定列之字線被確立(asserted)與對於電壓位準之升壓被施加之間的適合的延遲。此係由控制電路系統74控制，控制電路系統74從延遲電路系統接收資訊，並控制字線驅動器44為在某一點被確立，且在適合的延遲之後提供對電壓位準的升壓。電路系統亦可用以設定WL_DLY訊號的時序，WL_DLY訊號連接VDD至字線，並開始將字線電壓從中間電壓位準提升至VDD。
在此具體實施例中亦存在使用者輸入埠76，使用者輸入埠76允許使用者調整由延遲電路系統72提供的延遲，並隨使用者所需而增加或減少。因此，使用者可決定記憶體的讀取穩定性良率係高於所需，且使用者將希望記憶體具有較高的效能，且因此在此具體實施例中使用者可於此點插入指示延遲控制電路系統72減少某些延遲量的值。或者，使用者可要求較高的讀取穩定性良率，且因此可經由使用者輸入76提供資料至延遲控制電路系統72，資料指示延遲必須被增加。
雖然在此具體實施例中，偵測電路系統70被特定地用以偵測位元細胞元陣列的尺寸，但偵測電路系統70亦可用以偵測位元細胞元陣列的其他特性，諸如追蹤位元細胞元陣列中的製程變異，使得特定位元細胞元陣列的效能可被決定，且用於彼位元細胞元陣列之適合的延遲可被計算出。
應注意到，諸如位元細胞元陣列之個別細胞元的製程變異，在決定延遲時可為重要的，因為在考慮記憶體良率時，最差效能細胞元是重要的，且在大型陣列中此細胞元為(例如)離字線驅動器最遠，且因此比較接近於字線驅動器的細胞元較遲地接收訊號的細胞元。
第8圖圖示半導體記憶體細胞元30的替代性具體實施例，其中存取控制電路系統60使用偵測電路系統80與鏈結至未圖示之虛擬儲存細胞元的虛擬(dummy)資料線82與84，以決定觸發由字線驅動器44施加之對字線電壓之升壓的適合點。
如上文所述，在預充電之位元線與互補位元線以及細胞元內節點之間的電壓差異，對於決定何時施加升壓以達成所需讀取穩定性是重要的。因此，偵測在這些位元線上的電壓位準，對於決定何時這些位元線已到達所需值，且因此決定何時適合施加升壓至字線電壓，為便利的方式。提供映射位元細胞元陣列效能的虛擬資料線與虛擬儲存細胞元，以便利的形式提供此資訊，控制電路系統可使用此資訊形式以在正確點觸發對字線電壓的升壓。
第9圖圖示流程圖，流程圖圖示說明根據本發明一具體實施例存取記憶體之方法的步驟。回應於資料存取要求，將存取控制線(先前圖式中的字線)經由低阻抗開關連接至第一中間電壓位準。因此，存取控制線的電壓快速提升至此第一中間電壓位準。此位準一般為儲存細胞元之傳輸閘的臨限電壓位準。存取控制線隨後經由較高阻抗開關被連接至電路的高電壓位準，使得在字線上提升至此位準的電壓位準提升被減慢。此限制了注入細胞元的電荷，且幫助細胞元的穩定性。
隨後決定存取要求是否為寫入要求。若是，則在預定延遲之後提供對字線電壓的升壓，若否，則此存取要求完成。
第10圖圖示設計根據本發明一具體實施例之記憶體的方法。應注意到，雖然已在這些圖式中圖示說明了記憶體硬體，但此硬體的設計可被實施為電腦程式中的步驟。在此可使用軟體件以產生具有如使用者所需之特定特性，且具有本發明具體實施例之可控制字線電壓位準提升之特性的記憶體。
因此在此方法中，提供了複數個儲存細胞元，每一儲存細胞元包含存取控制裝置，存取控制裝置回應於存取控制訊號而使儲存細胞元存取資料存取埠或與資料存取埠隔離。這些儲存細胞元可被提供為陣列形式。即提供了用於沿存取控制線傳輸存取控制訊號，以控制連接至存取控制線之複數個存取控制裝置的存取控制電路系統。
此存取控制電路系統經配置，以回應於存取連接至存取控制線之選定儲存細胞元的資料存取要求訊號，而將供應至存取控制線的電壓位準以第一平均速率提升至第一電壓位準，且隨後回應於接收到另一訊號而將供應至存取控制線的電壓位準以另一較慢平均速率提升至預定較高電壓位準。以此方式，電壓位準快速提升至第一值，且隨後較慢地提升。此允許儲存細胞元對資料埠的實際連結被控制，使得注入細胞元的電荷亦被控制且減少不期望的儲存值切換。
雖然本文已參照附加圖式詳細說明了本發明的說明性具體實施例，但應瞭解，本發明並不限於彼等精確的具體實施例，且在本發明領域中具有通常知識者可進行各種改變與修改，而不脫離如由附加申請專利範圍所界定之本發明的範圍與精神。例如，可進行各種下列附屬項之特徵與獨立項之特徵的組合，而不脫離本發明的範圍。
10．．．資料儲存細胞元
12．．．存取控制電晶體
14．．．存取控制電晶體
16．．．儲存細胞元
30．．．半導體記憶體儲存裝置
40．．．位元細胞元陣列
42．．．字線
44．．．字線驅動器
50．．．位元線
52．．．互補位元線
60．．．感測放大器
70．．．偵測電路系統
72．．．延遲決定電路系統
74．．．控制電路系統
76．．．使用者輸入埠
80．．．偵測電路系統
82．．．虛擬資料線
84．．．虛擬資料線
100．．．控制電路系統
110．．．控制邏輯
120．．．切換電路系統
130．．．電壓位準偵測器
140．．．電晶體
150．．．位元細胞元
160．．．切換電路系統
第1a圖圖示儲存1的資料儲存細胞元，以及彼資料儲存細胞元之電壓位準的改變，同時正根據本發明之具體實施例執行讀取；
第1b圖圖示儲存1的資料儲存細胞元，以及彼資料儲存細胞元之電壓位準的改變，同時正對在相同列中的另一儲存細胞元執行寫入；
第1c圖圖示儲存1的資料儲存細胞元，以及彼資料儲存細胞元中電壓位準的改變，同時正寫入0至彼資料儲存細胞元；
第2圖圖示字線上電壓的改變速率；
第3圖圖示儲存細胞元、字線與存取控制電路系統；
第4圖圖示根據本發明之具體實施例的存取控制電路系統，存取控制電路系統用於產生字線上電壓位準提升中的經修改等變率；
第5圖圖示字線上電壓位準的改變速率；
第6圖圖示根據本發明之具體實施例的資料儲存細胞元與存取控制電路系統；
第7圖圖示根據本發明之具體實施例的半導體記憶體儲存裝置；
第8圖圖示根據本發明之具體實施例之具有虛擬資料線的半導體記憶體儲存裝置；
第9圖為圖示說明根據本發明之具體實施例之存取資料方法的流程圖；以及
第10圖為圖示說明根據本發明之具體實施例之設計記憶體方法之步驟的流程圖。

Claims (16)

  1. 一種用於儲存數位資料的半導體記憶體儲存裝置，該數位資料包含兩個數位值之一者，該兩個數位值包含由一預定較高電壓位準代表的一第一數位值與由一預定較低電壓位準代表的一第二數位值，該半導體記憶體儲存裝置包含：用以儲存資料的複數個儲存細胞元，該複數個儲存細胞元之每一者包含一存取控制裝置，該存取控制裝置用以回應於一存取控制訊號，而使該儲存細胞元存取一資料存取埠，或使該儲存細胞元隔離自該資料存取埠；存取控制電路系統，該存取控制電路系統用以沿著一存取控制線傳輸該存取控制訊號，以控制連接至該存取控制線的複數個該等存取控制裝置；該存取控制電路系統係回應於欲存取連接至該存取控制線的一選定儲存細胞元的一資料存取要求訊號而傳輸該存取控制訊號，此係藉由將供應至該存取控制線的一電壓位準以一第一平均速率提升至一第一電壓位準，並隨後回應於接收到一另一訊號而將供應至該存取控制線的該電壓位準從該第一電壓位準提升至該預定較高電壓位準，其中將該電壓位準從該第一電壓位準提升至該預定較高電壓位準的一另一平均速率係低於該第一平均速率； 其中該資料存取要求包含一寫入要求，且該存取控制電路系統係回應於接收到一另一升壓控制訊號，而將該存取控制線連接至高於該預定較高電壓位準的一經升壓電壓位準，該經升壓電壓位準協助將存在於該資料埠上的一資料值儲存於該選定儲存細胞元中。
  2. 如請求項1之半導體記憶體儲存裝置，其中該第一電壓位準包含實質上等於該存取控制裝置之一臨限電壓的一電壓位準。
  3. 如請求項1之半導體記憶體儲存裝置，其中該第一電壓位準包含該複數個存取控制裝置的一平均臨限電壓位準，該平均臨限電壓位準提升該平均值的0%至15%。
  4. 如請求項1之半導體記憶體儲存裝置，其中該存取控制電路系統包含一低阻抗開關與一較高阻抗開關，該存取控制電路系統經配置，以藉由將該第一電壓位準經由該低阻抗開關連接至該存取控制線來提供該第一平均速率，並藉由將該存取控制線經由該較高阻抗開關且不經由該低阻抗開關連接至該預定較高電壓位準來提供該另一平均速率。
  5. 如請求項4之半導體記憶體儲存裝置，包含一另一低阻抗開關，該另一低阻抗開關經配置以在一高效能作業模 式中為有效，且在該高效能作業模式中該另一低阻抗開關回應於該存取控制訊號，而將該存取控制線經由該另一低阻抗開關連接至該預定較高電壓位準。
  6. 如請求項1之半導體記憶體儲存裝置，其中該存取控制電路系統包含延遲控制電路系統，該延遲控制電路系統經配置，以在該存取控制線連接至該預定較高電壓位準時與該存取控制線連接至該經升壓電壓位準時之間提供一時間延遲，該延遲控制電路系統根據該半導體記憶體儲存裝置的特性來決定該時間延遲。
  7. 如請求項6之半導體記憶體儲存裝置，該延遲控制電路系統經配置以根據該記憶體的一目標讀取穩定性良率來產生一延遲。
  8. 如請求項6之半導體記憶體儲存裝置，其中該複數個儲存細胞元係設置於至少一個陣列中，該至少一個陣列包含複數個列、對應之複數個存取控制線、複數個行以及對應之複數個資料埠，該延遲控制電路系統包含偵測電路系統，該偵測電路系統用於偵測該記憶體的一行數量與一列數量，並根據該行數量與該列數量來決定該延遲。
  9. 如請求項6之半導體記憶體儲存裝置，其中該延遲控制電路系統包含偵測電路系統，該偵測電路系統用於追蹤在該半導體記憶體儲存裝置中的製程變異，並根據偵測到的該等製程變異決定該延遲。
  10. 如請求項6之半導體記憶體儲存裝置，該半導體記憶體儲存裝置包含用於接收一使用者輸入的一輸入埠，該延遲控制電路系統回應於該使用者輸入而根據該使用者輸入來調整該延遲。
  11. 如請求項10之半導體記憶體儲存裝置，其中該使用者輸入包含對一目標讀取穩定性良率的一調整。
  12. 如請求項1之半導體記憶體儲存裝置，該半導體記憶體儲存裝置進一步包含連接至一行虛擬儲存細胞元的一虛擬資料線，該延遲控制電路系統經配置以回應於該資料存取要求而測量該虛擬資料線的一電壓，並回應於該電壓到達一預設值而觸發該升壓至該預定電壓位準。
  13. 如請求項1之半導體記憶體儲存裝置，其中該複數個儲存細胞元經設置於至少一個陣列中，該至少一個陣列包含複數個列、對應之複數個存取控制線、複數個行以及對應之複數個資料線與互補資料線，該等儲存細胞元 之每一者包含用於控制存取該資料線與該互補資料線的兩個存取控制裝置；其中回應於該寫入要求，將未被選定的該等儲存細胞元的該資料線與該互補資料線預充電至該預定電壓位準，並回應於該等存取控制裝置提供該儲存細胞元對該資料線與該互補資料線的存取，且根據所儲存的一資料值，該兩個資料線之一者的一電壓位準開始下降，將該升壓至該預定較高電壓位準延遲直到該電壓位準下降了一預設量之後再發生，該預設量由該延遲控制電路系統決定。
  14. 一種在一半導體記憶體儲存裝置中儲存數位資料的方法，該數位資料包含兩個數位值之一者，該兩個數位值包含由一預定較高電壓位準代表的一第一數位值與由一預定較低電壓位準代表的一第二數位值，該方法包含以下步驟：回應於一資料存取要求訊號：將一存取控制線經由一低阻抗開關連接至一第一電壓位準，該存取控制線經配置以控制複數個存取控制裝置，該複數個存取控制裝置提供對於對應之用於儲存資料之複數個儲存細胞元的存取，該第一電壓位準介於該預定較高電壓位準與該預定較低電壓位準之間； 回應於一另一控制訊號，將該存取控制線經由一較高阻抗開關連接至該預定較高電壓位準，該預定較高電壓位準高於該第一電壓位準；使得該存取控制線的一電壓位準以一第一平均提升速率提升至該第一電壓位準，且隨後以一另一平均提升速率提升至該預定較高電壓位準，該另一平均提升速率係慢於該第一平均提升速率；以及其中該資料存取要求包含一寫入要求，且該方法包含以下步驟：回應於接收到一另一升壓控制訊號，而將該存取控制線連接至高於該預定較高電壓位準的一經升壓電壓位準，該經升壓電壓位準協助將存在於該資料埠上的一資料值儲存於該選定儲存細胞元中。
  15. 一種設計一記憶體的方法，該方法包含以下步驟：將用於儲存資料的複數個儲存細胞元設置於一陣列中，每一儲存細胞元包含一存取控制裝置，該存取控制裝置用以回應於一存取控制訊號，而使該儲存細胞元存取一資料線，或使該儲存細胞元隔離自該資料線，該陣列包含用於該陣列之每一行的至少一個資料線以及用於該陣列之每一列的一存取控制線；提供存取控制電路系統，該存取控制電路系統用以沿著該等存取控制線之一選定者傳輸該存取控制訊號，以控制連接至該存取控制線的複數個該等存取控制裝置； 配置該存取控制電路系統，使得該存取控制電路系統回應於欲存取連接至該存取控制線的一選定儲存細胞元的一資料存取要求訊號而傳輸該存取控制訊號，此係藉由該存取控制電路系統將供應至該存取控制線的一電壓位準以一第一平均速率提升至一第一電壓位準，並隨後回應於接收到一另一訊號而將供應至該存取控制線的該電壓位準從該第一電壓位準以一另一平均速率提升至該預定較高電壓位準，其中使該電壓位準從該第一電壓位準提升至該預定較高電壓位準的一另一平均速率係低於該第一平均速率，其中該資料存取要求包含一寫入要求，且該存取控制電路系統係回應於接收到一另一升壓控制訊號，而將該存取控制線連接至高於該預定較高電壓位準的一經升壓電壓位準，該經升壓電壓位準協助將存在於該資料埠上的一資料值儲存於該選定儲存細胞元中。
  16. 一種電腦可讀取儲存媒體，該電腦可讀取儲存媒體以非暫態性形式儲存標準電路元件庫資料，以控制一電腦形成佈局資料，來控制如請求項1所述之半導體記憶體儲存裝置的生產。
TW100144690A 2011-01-03 2011-12-05 改善半導體記憶體之讀取穩定性 TWI603329B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/929,138 US8830783B2 (en) 2011-01-03 2011-01-03 Improving read stability of a semiconductor memory

Publications (2)

Publication Number Publication Date
TW201230033A TW201230033A (en) 2012-07-16
TWI603329B true TWI603329B (zh) 2017-10-21

Family

ID=46380680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144690A TWI603329B (zh) 2011-01-03 2011-12-05 改善半導體記憶體之讀取穩定性

Country Status (2)

Country Link
US (1) US8830783B2 (zh)
TW (1) TWI603329B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013949B2 (en) * 2011-12-19 2015-04-21 Advanced Micro Devices, Inc. Memory access control system and method
US9105315B2 (en) * 2012-07-23 2015-08-11 Arm Limited Controlling the voltage level on the word line to maintain performance and reduce access disturbs
US9105328B2 (en) 2012-07-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking signals in memory write or read operation
US9263123B2 (en) * 2013-10-31 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and a method of operating the same
GB2520277B (en) * 2013-11-13 2016-07-20 Advanced Risc Mach Ltd Controlling the voltage level on the word line to maintain performance and reduce access disturbs
US9600179B2 (en) * 2014-07-30 2017-03-21 Arm Limited Access suppression in a memory device
JP6193187B2 (ja) 2014-07-31 2017-09-06 株式会社東芝 半導体装置
TWI588827B (zh) 2015-02-06 2017-06-21 円星科技股份有限公司 隨機存取記憶體與記憶體存取方法
JP2017216025A (ja) * 2016-05-31 2017-12-07 東芝メモリ株式会社 半導体記憶装置
US10163524B2 (en) 2016-06-22 2018-12-25 Darryl G. Walker Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor
US10014049B2 (en) 2016-06-22 2018-07-03 Darryl G. Walker Semiconductor devices, circuits and methods for read and/or write assist of an SRAM circuit portion based on voltage detection and/or temperature detection circuits
KR20210066000A (ko) 2018-11-20 2021-06-04 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 구동 회로 및 전자 디바이스
CN113762780B (zh) * 2021-09-09 2023-08-22 广东工业大学 一种使用改进遗传算法处理医疗废料收集问题的方法
US11955171B2 (en) 2021-09-15 2024-04-09 Mavagail Technology, LLC Integrated circuit device including an SRAM portion having end power select circuits
US12334144B2 (en) * 2022-05-20 2025-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device including booster circuit for tracking word line

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040156230A1 (en) * 2003-02-07 2004-08-12 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US20080037346A1 (en) * 2005-07-28 2008-02-14 Texas Instruments Incorporated Memory array with a delayed wordline boost
US7558145B2 (en) * 2006-08-31 2009-07-07 Infineon Technologies Ag Word line control for improving read and write margins
US20100054052A1 (en) * 2008-09-01 2010-03-04 Fujitsu Microelectronics Limited Semiconductor memory
US20100188886A1 (en) * 2009-01-27 2010-07-29 International Business Machines Corporation Implementing Enhanced SRAM Stability and Enhanced Chip Yield With Configurable Wordline Voltage Levels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416580B2 (ja) * 2004-06-28 2010-02-17 株式会社リコー 遅延制御装置
US7142470B2 (en) * 2005-03-22 2006-11-28 Mediatek Inc. Methods and systems for generating latch clock used in memory reading
JP2011018420A (ja) * 2009-07-10 2011-01-27 Toshiba Corp 半導体記憶装置およびワード線電位の制御方法
US8355276B2 (en) * 2009-11-20 2013-01-15 Arm Limited Controlling voltage levels applied to access devices when accessing storage cells in a memory
US8295099B1 (en) * 2010-05-28 2012-10-23 Xilinx, Inc. Dual port memory with write assist

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040156230A1 (en) * 2003-02-07 2004-08-12 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US20080037346A1 (en) * 2005-07-28 2008-02-14 Texas Instruments Incorporated Memory array with a delayed wordline boost
US7558145B2 (en) * 2006-08-31 2009-07-07 Infineon Technologies Ag Word line control for improving read and write margins
US20100054052A1 (en) * 2008-09-01 2010-03-04 Fujitsu Microelectronics Limited Semiconductor memory
US20100188886A1 (en) * 2009-01-27 2010-07-29 International Business Machines Corporation Implementing Enhanced SRAM Stability and Enhanced Chip Yield With Configurable Wordline Voltage Levels

Also Published As

Publication number Publication date
US20120170390A1 (en) 2012-07-05
US8830783B2 (en) 2014-09-09
TW201230033A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI603329B (zh) 改善半導體記憶體之讀取穩定性
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
US10854275B2 (en) Memory device and operation method thereof
KR101934808B1 (ko) 크로스-포인트 메모리에서의 참조 아키텍처
KR100778178B1 (ko) 로우 및 칼럼 액세스 동작을 동기시키는 방법 및 장치
TWI506647B (zh) 當存取記憶體中儲存單元時控制施加於存取裝置之電壓位準
KR20160047982A (ko) 메모리 디바이스 및 메모리 디바이스에서 기록 동작을 수행하는 방법
US7450448B2 (en) Semiconductor memory device
US10665272B2 (en) Methods and apparatuses for compensating for source voltage
US11011218B2 (en) Apparatuses and methods for refresh operations including multiple refresh activations
TW201618108A (zh) 具有升壓之感測技術
US9105315B2 (en) Controlling the voltage level on the word line to maintain performance and reduce access disturbs
KR102111076B1 (ko) 반도체 메모리 장치 및 그것의 감지 증폭기 제어 방법
KR102010233B1 (ko) 이중 기록 라인 반도체 메모리에서의 기록 보조
CN102842338A (zh) 存储装置与控制存储装置的方法
US20030133328A1 (en) Current sense amplifier with dynamic pre-charge
TWI600011B (zh) 用於控制存取信號之電壓層級以減少半導體記憶體中之存取干擾的方法、裝置、構件及電腦程式產品
US7567469B2 (en) Over driving pulse generator
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
WO2024093017A1 (zh) 存储器和控制方法
EP1132923A1 (en) Bit line sense circuit and method for dynamic random access memories
US20230139664A1 (en) Memory read-write circuit, method for controlling memory, and electronic device
CA2415218C (en) Method and apparatus for synchronization of row and column access operations
CN120877815A (zh) 存储器及其操作方法、存储器系统
CN116844617A (zh) 一种感应放大器性能的检测方法、存储芯片