[go: up one dir, main page]

TWI601185B - A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer - Google Patents

A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer Download PDF

Info

Publication number
TWI601185B
TWI601185B TW104102129A TW104102129A TWI601185B TW I601185 B TWI601185 B TW I601185B TW 104102129 A TW104102129 A TW 104102129A TW 104102129 A TW104102129 A TW 104102129A TW I601185 B TWI601185 B TW I601185B
Authority
TW
Taiwan
Prior art keywords
wafer
heat insulating
cleaning
insulating wall
wall portion
Prior art date
Application number
TW104102129A
Other languages
English (en)
Other versions
TW201539531A (zh
Inventor
長岡康男
Original Assignee
信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導體股份有限公司 filed Critical 信越半導體股份有限公司
Publication of TW201539531A publication Critical patent/TW201539531A/zh
Application granted granted Critical
Publication of TWI601185B publication Critical patent/TWI601185B/zh

Links

Classifications

    • H10P72/0416
    • H10P50/642
    • H10P30/204
    • H10P30/21
    • H10P70/15
    • H10P72/0426
    • H10P90/1916
    • H10W10/181

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)

Description

半導體晶圓的清洗槽及貼合晶圓的製造方法
本發明有關一種半導體晶圓的清洗槽、及使用該清洗槽之貼合晶圓的製造方法,該貼合晶圓的製造方法是藉由離子注入剝離法來實施;尤其,本發明有關一種SOI晶圓的製造方法,該SOI晶圓被稱為ETSOI(Extremely Thin SOI(Silicon On Insulator,絕緣層上覆硅),極薄SOI)晶圓,其SOI層膜厚為30nm以下,且被要求在晶圓面內為±0.05nm的膜厚均勻性。
作為SOI晶圓的製造方法,尤其是薄膜SOI晶圓的製造方法,其可使尖端的積體電路的高性能化成為可能,一種製造SOI晶圓的方法(離子注入剝離法,也稱為智切法(註冊商標))受到矚目,該方法將已進行離子注入的晶圓貼合後加以剝離來製造SOI晶圓。
此離子注入剝離法,是在二片矽晶圓之中的至少其中一片上形成氧化膜,並自其中一片矽晶圓(接合晶圓,bonded wafer)的頂面注入氫離子或稀有氣體離子等氣體離子,而在晶圓內部形成離子注入層(也稱為微小氣泡層或封入層)。之後,使經注入離子的矽晶圓的面,隔著氧化膜而與另一片矽晶圓(base wafer,基底晶圓)密合,之後施加熱處理(剝離熱處理), 來使微小氣泡層成為解理面,而將其中一片晶圓(接合晶圓)剝離成薄膜狀。進一步,是一種施加熱處理(結合熱處理)來牢固地接合而製造SOI晶圓的技術(專利文獻1)。此階段中,較容易獲得下述SOI晶圓:解理面(剝離面)成為SOI層的表面,而SOI膜厚較薄且均勻性較高。
然而,在剝離後的SOI晶圓表面,會存在由於離子注入所導致的損傷層,並且,其表面粗糙度比一般矽晶圓的鏡面大。因此,在離子注入剝離法中,需要將此種損傷層與表面粗糙度去除。以往為了將此損傷層等去除,在結合熱處理後的最後步驟中,會實行被稱為接觸拋光(touch polish)的鏡面研磨(去除量(stock removal):100nm左右),該鏡面研磨的研磨量極少。然而,若對SOI層進行包含機械加工性要素的研磨,會產生下述問題:因為研磨的去除量不均勻,所以藉由氫離子等的注入與剝離所達成的SOI層的膜厚均勻性會惡化。
作為解決此種問題點的方法,已開始進行平坦化處理來取代接觸拋光,該平坦化處理是實行高溫熱處理來改善表面粗糙度(專利文獻2、3、4)。由於已開始進行平坦化處理,藉此,現在可藉由離子注入剝離法,以量產方式來獲得直徑300mm且具有優異膜厚均勻性的SOI晶圓,該膜厚均勻性是SOI層的膜厚全距(面內膜厚的最大值減去最小值而得的數值)在3nm以內(亦即,在晶圓面內為±1.5nm)。
另一方面,在離子注入剝離法中,已揭示下述方法來作為剝離後的減厚處理:以氨水與過氧化氫之混合水溶液 (SC1)進行蝕刻,藉此以面內均勻的方式來進行減厚的方法(專利文獻5);藉由SC1所實施的蝕刻來實行SOI層的膜厚調整的方法(專利文獻6)等。
[先前技術文獻] (專利文獻)
專利文獻1:日本特開平5-211128號公報
專利文獻2:日本特開平11-307472號公報
專利文獻3:日本特開2000-124092號公報
專利文獻4:國際再公表特許WO2003/009386號
專利文獻5:日本特開2000-173976號公報
專利文獻6:日本特開2004-311526號公報
伴隨近年來可攜式終端(portable terminal)的普及,而需要半導體裝置(semiconductor device)的低耗電化、微細化、高性能化,且根據設計規則(design rule),作為22奈米世代以後的有利候補,已在進行開發一種使用了SOI晶圓之全空乏(full depletion)型的裝置。在此全空乏型裝置中,其SOI的膜厚是10nm左右而非常薄,此外,因為SOI的膜厚分布會影響裝置的臨界電壓(threshold voltage),所以已要求以SOI的面內膜厚分布而言的膜厚全距為1nm以下(亦即,在晶圓面內為±0.5nm)的膜厚均勻性,但是在量產方面則非常難以達到此要求。
本發明是為了解決上述問題而完成,其目的在於提供:一種方法,其能夠以高產率來製造貼合晶圓,該貼合晶圓在用來調整膜厚的蝕刻後仍維持膜厚均勻性;及,一種清洗槽,其用於該蝕刻。
為了達成上述目的,本發明提供一種半導體晶圓的清洗槽,其將半導體晶圓浸泡於清洗液來進行清洗,該半導體晶圓的清洗槽的特徵在於,具備:槽本體部,其由石英所構成,並貯存前述清洗液,且將複數的前述半導體晶圓浸泡於前述清洗液中;溢流承接部,其由石英所構成,並設置於前述槽本體部的開口部的周圍,且承接由前述槽本體的開口部上端所溢流出來的前述清洗液;及,隔熱壁部,其設置於前述槽本體部的周圍; 並且,前述隔熱壁部是不間斷地包圍著前述槽本體部,且在前述隔熱壁部與前述槽本體部的側壁之間形成有中空層。
若為此種半導體晶圓的清洗槽,可藉由在隔熱壁部與前述槽本體部的側壁之間所形成的中空層,減少從槽本體部的壁面來的散熱,並且可利用在中空層內產生空氣對流,來使槽本體部的壁面內的溫度均勻性提升。因此,可使槽本體部內的清洗液的溫度均勻性提升,且若用於用來調整膜厚的蝕刻步驟,能夠以高產率來製造一種貼合晶圓,該貼合晶圓在用來調整膜厚的蝕刻後仍維持膜厚均勻性。
又,此時可設為下述構成:前述隔熱壁部是由前述 溢流承接部向下方延伸而成。
在溢流承接部的下方,因為容易自槽本體的壁面散熱,所以可將隔熱壁部適當地設置於此處。
又,此時較佳是:前述溢流承接部的底面是位於比前述被浸泡的半導體晶圓的上端更上方,且前述隔熱壁部的下端是位於比前述被浸泡的半導體晶圓的下端更下方。
藉由上述構成,可使被浸泡的半導體晶圓整體的周圍的清洗液的溫度均勻性更加提升。
又,此時可設為下述構成:前述隔熱壁部的下部為開放狀態。
藉由上述構成,可使滯留於隔熱壁部的下部的低溫空氣散逸。
又,此時可設為下述構成:前述隔熱壁部的下部被封閉,且在前述隔熱壁部上設置有通氣孔。
可藉由封閉前述隔熱壁部的下部,抑制從前述隔熱壁部的下部來的散熱,且可藉由設置通氣孔,來防止由於空氣膨脹所造成的隔熱壁部的破損。
又,此時可設為下述構成:在前述隔熱壁部的下部設置有整流板。
可藉由將用以形成流路的整流板設置在隔熱壁部的下部,來增加流路的表面積而提高保溫性。
又,此時,前述整流板較佳是設置在比前述被浸泡的半導體晶圓的下端更下方。
可藉由上述構成,來使被浸泡的半導體晶圓整體的周圍 的清洗液的溫度均勻性更加提升。
又,本發明提供一種貼合晶圓的製造方法,其將選自氫離子和惰性氣體離子中的一種以上氣體離子,對接合晶圓表面進行離子注入,而在前述接合晶圓內部形成離子注入層,並將前述接合晶圓的經離子注入的表面與基底晶圓的表面,隔著絕緣膜貼合後,將前述離子注入層作為剝離面而將接合晶圓剝離,藉此,製作在前述基底晶圓上具有薄膜之貼合晶圓,然後實行前述薄膜的減厚加工,其中,該貼合晶圓的製造方法的特徵在於:前述實行減厚加工的步驟包含蝕刻階段,該蝕刻階段是將前述貼合晶圓浸泡在已裝滿經溫度調節的蝕刻液之藥液槽中,來將前述薄膜進行蝕刻,藉此來實行前述薄膜的膜厚調整,並且,在前述蝕刻階段中,作為前述藥液槽,是使用上述半導體晶圓的清洗槽,來將前述薄膜進行蝕刻。
在實行薄膜的膜厚調整的蝕刻階段中,作為藥液槽,可藉由使用上述半導體晶圓的清洗槽,來使藥液槽內的藥液的溫度均勻性提升,且能夠以高產率來製造一種貼合晶圓,該貼合晶圓在用來調整膜厚的蝕刻後仍維持膜厚均勻性。
又,此時可使用矽晶圓作為前述接合晶圓,且可使用氨水與過氧化氫之混合水溶液作為前述蝕刻液。
可適當使用矽晶圓作為接合晶圓。
又,氨水與過氧化氫之混合水溶液,因為去除微粒子和有機物污染等的能力較高,所以可作為蝕刻液而適當使用。
又,此時前述溫度調節較佳是:調節成50℃以上且 80℃以下的溫度。
若蝕刻液的溫度為50℃以上,蝕刻溫度則為適度,而膜厚調整不會過於耗時。又,若蝕刻液的溫度為80℃以下,因為蝕刻速度不會過快,所以適合於進行膜厚調整。
如上所述,若使用本發明的清洗槽進行薄膜(SOI層)的膜厚調整,可極度均勻地進行膜厚調整,因此,能夠以高產率來製造下述貼合晶圓:被要求在晶圓面內為±0.5nm的薄膜膜厚均勻性。
1‧‧‧清洗槽
2‧‧‧隔熱壁部
3‧‧‧貼合晶圓
4‧‧‧過濾器
5‧‧‧溢流承接部
6‧‧‧溫度計
7‧‧‧加熱器
8‧‧‧泵浦
9‧‧‧空氣過濾器
10‧‧‧排氣管
11、12‧‧‧淋洗槽
13‧‧‧中空層
14‧‧‧整流板
15‧‧‧槽本體部
16‧‧‧蝕刻液
21‧‧‧藥液槽
A‧‧‧載入區
B‧‧‧第一清洗區
C‧‧‧第二清洗區
D‧‧‧乾燥區
E‧‧‧卸載區
a‧‧‧循環方向
b‧‧‧潔淨空氣
第1圖是表示本發明的第1實施形態的半導體晶圓的清洗槽的一例的示意剖面圖。
第2圖是表示在本發明的貼合晶圓的製造方法的蝕刻步驟中所使用的清洗線的一例的示意圖。
第3圖是本發明的第1實施形態的半導體晶圓的清洗槽的前視圖、側視圖、俯視圖、仰視圖。
第4圖是表示本發明的第2實施形態的半導體晶圓的清洗槽的一例的示意剖面圖。
第5圖是本發明的第2實施形態的半導體晶圓的清洗槽的前視圖、側視圖、俯視圖、仰視圖。
第6圖是將實驗例的1批次的晶圓間的去除量加以比較而得的圖表。
第7圖是將實驗例的晶圓面內的去除量加以比較而得的圖表。
第8圖是表示在實驗例中進行膜厚測定的自晶圓中心線往左右R/2的位置的說明圖。
如上所述,已要求以SOI的面內膜厚分布而言的膜厚全距為1nm以下(亦即,在晶圓面內為±0.5nm)的膜厚均勻性,且利用離子注入剝離法來形成薄膜時,由於離子注入深度的面內偏差的影響,導致即使在剛剝離後亦會有一定程度的膜厚全距(<1nm),因此為了獲得一種具有在晶圓面內為±0.5nm的膜厚均勻性的SOI層來作為最終製品,重要的是,在剝離後的膜厚調整(犧牲氧化處理、平坦化熱處理、蝕刻等)中,不會使該膜厚全距惡化(或是改善該膜厚全距)。關於此點,在日本特開2013-125909號公報中,已揭示一種製造方法,其藉由研究出離子注入條件或犧牲氧化條件等,來獲得一種具有在晶圓面內為±0.5nm的膜厚均勻性的SOI層。
若為此製造方法,可藉由研究出離子注入條件或犧牲氧化條件等,而不會使剝離後的膜厚全距惡化(或改善剝離後的膜厚全距),但是,另一方面,已知在實行犧牲氧化處理或平坦化處理等步驟時,因為在其前後會實行複數次使用SC1等藥液而實施的清洗步驟(蝕刻步驟),所以需要考慮該清洗步驟中的SOI層的去除量的面內均勻性或晶圓間均勻性。
根據本發明人專心研究後的結果,SC1等藥液,一般而言是在藥液槽內以±1℃左右的精度來進行溫度調整,但是因為藥液槽的壁面的周圍溫度較藥液溫度低,所以藥液槽壁面會進行熱交換,在各個壁面分別被帶走熱量,於是藥液 槽的壁面溫度會下降。結果,配置於藥液槽內的晶圓的SOI膜厚,在晶圓面內和插槽位置處的去除量會些微不同。本發明人新發現,因為該去除量的差異是極微量的,所以在較厚膜(例如100nm以上)的SOI層的情況,幾乎不會影響清洗後的膜厚均勻性,但是在ETSOI的情況,則會成為無法忽視的差異,而完成本發明。
以下,詳細說明本發明,但是本發明並不受限於此等。
再者,在本說明書中,作為貼合晶圓,是舉例使用矽晶圓所製作的SOI晶圓來進行說明,但是本發明的「貼合晶圓」並不受限於SOI晶圓,亦未受限於矽晶圓。
亦即,只要是利用離子注入剝離法來製造貼合晶圓時的藉由蝕刻所進行的減厚加工,便可應用於任何晶圓。
可列舉例如:將矽化鍺(SiGe)晶圓或化合物半導體晶圓、其他晶圓,與矽、石英、氧化鋁等貼合的情況。此時,要貼合的接合晶圓可以有絕緣膜,亦可以沒有絕緣膜。又,蝕刻液只要是可將已形成的薄膜進行蝕刻者即可,且只要配合所使用的接合晶圓來適當選擇即可。
本發明的貼合晶圓的製造方法中,首先,製作一種在基底晶圓上具有薄膜之貼合晶圓。此貼合晶圓的製作,只要是以藉由離子注入剝離法(也稱為智切法(Smart Cut,註冊商標))所實施的公知的方法來進行即可,亦即,是藉由下述方式來製作一種在基底晶圓上具有薄膜之貼合晶圓:將選自氫離子和惰性氣體離子中的一種以上的氣體離子,對接合晶圓 的表面進行離子注入,而在接合晶圓內部形成離子注入層,並將接合晶圓的經離子注入的表面與基底晶圓的表面,直接或隔著絕緣膜貼合後,將離子注入層作為剝離面而將接合晶圓剝離。
此時,作為接合晶圓並無特別限定,較佳是使用矽晶圓。
減厚加工(蝕刻步驟)中所使用的貼合晶圓,較佳是利用離子注入剝離法所製造的薄膜(SOI層)的膜厚全距在3nm以內(亦即,在晶圓面內為±1.5nm)的貼合晶圓,更佳是在1nm以內(亦即,在晶圓面內為±0.5nm)。
又,在剝離後可實行犧牲氧化處理或平坦化熱處理等。此犧牲氧化處理或平坦化熱處理等只要是利用公知的方法實行即可。
在製作貼合晶圓後,實行薄膜的減厚加工。
在裝滿經溫度調節的蝕刻液之本發明的清洗槽(藥液槽)中,浸泡剝離後的貼合晶圓來將薄膜進行蝕刻,藉此來實行減厚加工,而在本發明中,此時是在以具有中空層之隔熱壁部包圍藥液槽周圍的狀態,來實行蝕刻
以下,一面參照圖式一面進一步詳細說明本發明的貼合晶圓的製造方法中的蝕刻步驟(清洗步驟)。
(第1實施形態)
蝕刻步驟中所使用的第1實施形態的藥液槽(清洗槽)1的示意剖面圖,如第1圖所示。
剝離後的貼合晶圓3,配置於藥液槽1內,且SC1等蝕 刻液(清洗液)16是藉由第1圖右側的驅動區的泵浦8的作用,而以第1圖中的實線箭頭a所示的方式進行循環,並實行蝕刻。
蝕刻液的溫度,是藉由配置於溢流承接部5的溫度計6與加熱器7而進行PID(Proportional Integral Differential,比例微積分)控制,而被控制在所希望的溫度(例如70±1℃)。又,自溢流承接部5回到泵浦8的蝕刻液,通過過濾器4且藉由加熱器7而被控制在所希望的溫度,然後再度進入藥液槽1內。
又,成為下述構造:經由設置於藥液槽1的上部之空氣過濾器9,形成如空白箭頭b所示的潔淨空氣的下降氣流,並經由藥液槽1的周圍,通過側壁側和下部的排氣管10等,而被排出至主排氣側。
在以往的蝕刻步驟中,因為在此潔淨空氣與藥液槽1或淋洗槽等之間會進行熱交換,所以在藥液槽1的周圍或藥液中會產生微小的溫度分布,於是晶圓面內或晶圓間的去除量會產生微小的差異。
另一方面,在本發明中,在槽本體部15的周圍設置隔熱壁部2,藉此,在隔熱壁部2與槽本體部15的側壁之間形成中空層13。可藉由此中空層13而使來自槽本體部15的側壁面的散熱減少,並可利用在中空層內產生空氣對流來使槽本體部15的側壁面內的溫度均勻性提升。
可藉由使用此種藥液槽1進行蝕刻,來減少藥液槽1內的蝕刻液16的溫度偏差,且藉此來實行蝕刻(清洗),該蝕刻(清 洗)在晶圓面內、晶圓間的去除量,其均勻性皆極高。亦即,在蝕刻後仍可維持膜厚均勻性。
又,可藉由將隔熱壁部2的表面設為噴砂面,提高中空層13的保溫性。
隔熱壁部2可設為下述構成:自溢流承接部5向下方延伸。
在溢流承接部5的下方,因為容易自槽本體15的側壁面散熱,所以可將隔熱壁部2適當地設置於此處。
較佳是:溢流承接部5的底面是位於比被浸泡的半導體晶圓3的上端更上方,且隔熱壁部2的下端是位於比被浸泡的半導體晶圓3的下端更下方。
藉由上述構成,可使被浸泡的半導體晶圓3整體的周圍的蝕刻液(清洗液)16的溫度均勻性更加提升。
在第1實施形態中,隔熱壁部2的下部為開放狀態。
藉由上述構成,可使滯留於隔熱壁部2下部的低溫空氣散逸。
隔熱壁部2,如第3圖所示,為下述構成:不間斷地設置於槽本體部15的周圍,藉此,不管槽本體部15的周圍環境如何,可良好地保持槽本體部15的側壁面的溫度均勻性。
(第2實施形態)
蝕刻步驟中所使用的第2實施形態的藥液槽(清洗槽)21的示意剖面圖,如第4圖所示。
第2實施形態的藥液槽(清洗槽)21,在隔熱壁部2的下部 設置有用以形成空氣流路的整流板14,因此與第1實施形態的藥液槽(清洗槽)1不同。
可利用將用以形成流路的整流板14設置在隔熱壁部2的下部,使滯留於隔熱壁部2的下部的低溫空氣散逸,並增加流路的表面積而提高保溫性。
整流板14較佳是設置在比被浸泡的半導體晶圓3的下端更下方。可藉由上述構成,使被浸泡的半導體晶圓3整體的周圍的蝕刻液(清洗液)16的溫度均勻性更加提升。
隔熱壁部2和整流板14,如第5圖所示,為下述構成:不間斷地設置於槽本體部15的周圍,藉此,不管槽本體部15的周圍環境如何,可良好地保持槽本體部15的側壁面的溫度均勻性。
再者,可設為下述構成:隔熱壁部2的下部被封閉,且在隔熱壁部2上設置有通氣孔。
可藉由封閉隔熱壁部的下部,來抑制從隔熱壁部的下部來的散熱,且可藉由設置通氣孔,來防止由於空氣膨脹所造成的隔熱壁部的破損。
又,使用矽晶圓來作為接合晶圓時,作為蝕刻液,較佳是使用SC1,其為氨水與過氧化氫之混合水溶液,且具有將矽蝕刻的作用。
SC1因為會去除微粒子和有機物污染等,所以在使用離子注入剝離法來實行的SOI晶圓的製造步驟中頻繁地使用,因此效果較高。
又,此時,溫度調節較佳是:調節成50℃以上且80 ℃以下的範圍內的特定溫度(例如70℃)。
若蝕刻液的溫度為50℃以上,蝕刻溫度為適度,而膜厚調整不會過於耗時。又,若蝕刻液的溫度為80℃以下,因為蝕刻速度不會過快,所以適合於實行膜厚調整。
又,本發明的貼合晶圓的製造方法中的蝕刻步驟(清洗步驟)整體,例如是藉由如第2圖的清洗線來進行。
在第2圖中,符號A為載入區,符號B為第一清洗區(鹼性清洗),符號C為第二清洗區(酸性清洗),符號D為乾燥區,符號E為卸載區。在符號B亦即第一清洗區(鹼性清洗)中,在上述第1圖的藥液槽1中使用SC1等鹼性蝕刻液進行蝕刻後,在淋洗槽11、淋洗槽12進行淋洗。在符號C亦即第二清洗區(酸性清洗)中,將蝕刻液設為SC2(鹽酸與過氧化氫之混合水溶液,沒有將矽蝕刻的作用)等酸性蝕刻液,並以與第一清洗區相同方式進行蝕刻及淋洗。
再者,上述第1圖是由第2圖中的箭頭方面觀察藥液槽1而得的示意剖面圖。
又,當然,可將本發明的貼合晶圓的製造方法中的蝕刻步驟,應用於一般的鏡面研磨晶圓(Polished Wafer,PW晶圓)的蝕刻步驟(清洗步驟),但是PW晶圓的厚度是以微米(μm)級在進行管理,因此以嚴密地調整小於奈米(nm)的去除量為目的之本發明的貼合晶圓的製造方法,即使應用該蝕刻步驟,所獲得的效果亦較少。
如上所述,若使用本發明的清洗槽來進行薄膜(SOI層)的膜厚調整,可極度均勻地進行膜厚調整,因此能夠以高 產率來製造下述貼合晶圓:被要求在晶圓面內為±0.5nm的薄膜膜厚均勻性。
[實施例]
以下,使用實驗例、實施例、及比較例來具體地說明本發明,但是本發明並不受限於這些例子。
(實驗例)
如上所述,因為在第1圖中的潔淨空氣與藥液槽1或第2圖中的淋洗槽11等之間會進行熱交換,所以推定在藥液槽的周圍或藥液中會產生微量的溫度分布,而晶圓面內或晶圓間的去除量會產生微小的差異。
因為清洗(蝕刻)中的藥液中的微小溫度差(晶圓間、晶圓面內)的測定較困難,所以進行下述實驗:在第2圖的符號B所示的第一清洗區中,將1批次(25片)的SOI晶圓(在由直徑300mm的單晶矽晶圓所構成的基底晶圓上,依序積層由二氧化矽所構成的埋入氧化膜層與由單晶矽層所構成的SOI層而成之構造)重複實行清洗,並調查晶圓間和晶圓面內的去除量。
第6圖是比較1批次的晶圓間的去除量之圖表,表示將配置有25片SOI晶圓之晶圓載具的各插槽位置中的平均去除量(在清洗前後,整個面測定SOI層膜厚,並求得去除量的平均值)。
由第6圖的圖表可知,在晶圓載具內,配置於驅動區側(主排氣側)的晶圓的去除量較少。亦即,可推定藥液槽的驅動區側(主排氣側)的液體溫度相對較低。
繼而,為了比較晶圓面內的去除量,依下述方式進 行並繪出的圖表,如第7圖所示:以刻痕(notch)部成為最上部的方式,將SOI晶圓配置於晶圓載具內並重複實行清洗,且在自晶圓中心線往左右R/2的位置(R:半徑)實行測定(參照第8圖)該晶圓在清洗前後的膜厚,來計算出在兩者的測定位置中的平均去除量。
由第7圖的圖表可知,相較於載入區側的半面,淋洗槽側的半面的平均去除量較少。亦即,可推定淋洗槽側的液體溫度相對較低。
(實施例及比較例)
使用第2圖的清洗線的第一清洗區B(第1圖的清洗線的清洗區),並下述兩種情形重複清洗(蝕刻)1批次(25片)SOI晶圓,來比較其去除量:使用具有隔熱壁部2之本發明的第1實施形態的清洗槽1時(實施例);及,使用無隔熱壁部之以往的清洗槽時(比較例)。
[清洗條件]
(清洗流程)
SC1(75±1℃)→淋洗(25℃)→淋洗(25℃),重複6次。
(清洗槽)
材質:透明石英,厚度3mm(槽本體部、溢流承接部、隔熱壁部的厚度相同)
結構:
(溢流承接部)
將底部配置在比清洗用晶圓的上端更往上30mm的位置。
(隔熱壁)
設置至比清洗用晶圓的下端更往下30mm的位置為止。
[使用晶圓]
使用25片SOI晶圓(直徑300mm,晶體方位<100>),該SOI晶圓是藉由離子剝離法(使用單晶矽晶圓來作為接合晶圓和基底晶圓)所製作,並在剝離後進行犧牲氧化處理和平坦化處理,而將SOI層的平均膜厚調整成90nm,且將膜厚全距(晶圓面內)調整成1.0nm(±0.5nm)。再者,此25片SOI晶圓,其批次內的晶圓間的膜厚全距(最大-最小)也調整成1.0mm。
[SOI膜厚測定]
藉由ADE公司製造的Acumap(商品名)來對除了邊緣3mm以外的整個面(4237點)進行測定。
如表1所示,實施例的25片晶圓,在以SC1重複進行清洗6次後,批次內的去除量公差、平均去除量全距,分別為0.06nm、0.03nm而較小,且晶圓間、晶圓面內皆幾乎維持膜厚全距為1.0nm(±0.5nm)的膜厚均勻性。另一方面,比較例的25片晶圓,批次內的去除量公差、平均去除量全距分別為0.39nm、0.40nm而較大,且晶圓間、晶圓面內的膜厚全距皆惡化為約1.4nm。
如上所述,可知若使用本發明的清洗槽來進行薄膜(SOI層)的膜厚調整,可極度均勻地實行膜厚調整,因此能夠以高產率來製造下述貼合晶圓:在用來調整膜厚的蝕刻後,仍維持膜厚均勻性。
再者,本發明並不受限於上述實施形態。上述實施形態為例示,任何具有實質上與本發明的申請專利範圍所述的技術思想相同的構成且發揮相同功效者,皆包含在本發明的技術範圍內。
1‧‧‧清洗槽
2‧‧‧隔熱壁部
3‧‧‧貼合晶圓
4‧‧‧過濾器
5‧‧‧溢流承接部
6‧‧‧溫度計
7‧‧‧加熱器
8‧‧‧泵浦
9‧‧‧空氣過濾器
10‧‧‧排氣管
13‧‧‧中空層
15‧‧‧槽本體部
16‧‧‧蝕刻液
21‧‧‧藥液槽
a‧‧‧循環方向
b‧‧‧潔淨空氣

Claims (17)

  1. 一種半導體晶圓的清洗槽,其係將半導體晶圓浸泡於清洗液來進行清洗之半導體晶圓的清洗槽,其特徵在於具備:槽本體部,其由石英所構成,並貯存前述清洗液,且將複數的前述半導體晶圓浸泡於前述清洗液中;溢流承接部,其由石英所構成,並設置於前述槽本體部的開口部的周圍,且承接由前述槽本體的開口部上端所溢流出來的前述清洗液;及,隔熱壁部,其設置於前述槽本體部的周圍;前述隔熱壁部是不間斷地包圍著前述槽本體部,且在前述隔熱壁部與前述槽本體部的側壁之間形成有中空層;並且,前述隔熱壁部是由前述溢流承接部向下方延伸而成。
  2. 如請求項1所述的半導體晶圓的清洗槽,其中,前述溢流承接部的底面是位於比前述被浸泡的半導體晶圓的上端更上方,並且,前述隔熱壁部的下端是位於比前述被浸泡的半導體晶圓的下端更下方。
  3. 如請求項1所述的半導體晶圓的清洗槽,其中,前述隔熱壁部的下部為開放狀態。
  4. 如請求項2所述的半導體晶圓的清洗槽,其中,前述隔熱壁部的下部為開放狀態。
  5. 如請求項1所述的半導體晶圓的清洗槽,其中,前述隔熱壁部的下部被封閉,且在前述隔熱壁部上設置有通氣孔。
  6. 如請求項2所述的半導體晶圓的清洗槽,其中,前述隔熱壁部的下部被封閉,且在前述隔熱壁部上設置有通氣孔。
  7. 如請求項1所述的半導體晶圓的清洗槽,其中,在前述隔熱壁部的下部設置有整流板。
  8. 如請求項2所述的半導體晶圓的清洗槽,其中,在前述隔熱壁部的下部設置有整流板。
  9. 如請求項7或8所述的半導體晶圓的清洗槽,其中,前述整流板是設置在比前述被浸泡的半導體晶圓的下端更下方。
  10. 一種貼合晶圓的製造方法,其將選自氫離子和惰性氣體離子中的一種以上氣體離子,對接合晶圓的表面進行離子注入,而在前述接合晶圓內部形成離子注入層,並將前述接合晶圓的經離子注入的表面與基底晶圓的表面,直接或隔著絕緣膜貼合後,將前述離子注入層作為剝離面而將接合晶圓剝離,藉此,製作在前述基底晶圓上具有薄膜之貼合晶圓,然後實行前述薄膜的減厚加工,其中,該貼合晶圓的製造方法的特徵在於:前述實行減厚加工的步驟包含蝕刻階段,該蝕刻階段是將前述貼合晶圓浸泡在已裝滿經溫度調節的蝕刻液之藥液槽中,來將前述薄膜進行蝕刻,藉此來實行前述薄膜的膜厚調整,並且,在前述蝕刻階段中,作為前述藥液槽,是使用如請求項1~8中任一項所述的半導體晶圓的清洗槽,來將前述薄膜進行蝕刻。
  11. 一種貼合晶圓的製造方法,其將選自氫離子和惰性氣體 離子中的一種以上氣體離子,對接合晶圓的表面進行離子注入,而在前述接合晶圓內部形成離子注入層,並將前述接合晶圓的經離子注入的表面與基底晶圓的表面,直接或隔著絕緣膜貼合後,將前述離子注入層作為剝離面而將接合晶圓剝離,藉此,製作在前述基底晶圓上具有薄膜之貼合晶圓,然後實行前述薄膜的減厚加工,其中,該貼合晶圓的製造方法的特徵在於:前述實行減厚加工的步驟包含蝕刻階段,該蝕刻階段是將前述貼合晶圓浸泡在已裝滿經溫度調節的蝕刻液之藥液槽中,來將前述薄膜進行蝕刻,藉此來實行前述薄膜的膜厚調整,並且,在前述蝕刻階段中,作為前述藥液槽,是使用如請求項9所述的半導體晶圓的清洗槽,來將前述薄膜進行蝕刻。
  12. 如請求項10所述的貼合晶圓的製造方法,其中,使用矽晶圓作為前述接合晶圓,且使用氨水與過氧化氫之混合水溶液作為前述蝕刻液。
  13. 如請求項11所述的貼合晶圓的製造方法,其中,使用矽晶圓作為前述接合晶圓,且使用氨水與過氧化氫之混合水溶液作為前述蝕刻液。
  14. 如請求項10所述的貼合晶圓的製造方法,其中,前述溫度調節是調節成50℃以上且80℃以下的溫度。
  15. 如請求項11所述的貼合晶圓的製造方法,其中,前述溫度調節是調節成50℃以上且80℃以下的溫度。
  16. 如請求項12所述的貼合晶圓的製造方法,其中,前述溫度調節是調節成50℃以上且80℃以下的溫度。
  17. 如請求項13所述的貼合晶圓的製造方法,其中,前述溫度調節是調節成50℃以上且80℃以下的溫度。
TW104102129A 2014-01-27 2015-01-22 A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer TWI601185B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012267A JP6090184B2 (ja) 2014-01-27 2014-01-27 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201539531A TW201539531A (zh) 2015-10-16
TWI601185B true TWI601185B (zh) 2017-10-01

Family

ID=53681198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102129A TWI601185B (zh) 2014-01-27 2015-01-22 A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer

Country Status (7)

Country Link
US (1) US20160336188A1 (zh)
EP (1) EP3101683B1 (zh)
JP (1) JP6090184B2 (zh)
KR (1) KR102299150B1 (zh)
CN (1) CN105934814B (zh)
TW (1) TWI601185B (zh)
WO (1) WO2015111383A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6735718B2 (ja) * 2017-09-28 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム
CN110756513A (zh) * 2019-09-19 2020-02-07 上海提牛机电设备有限公司 一种以声波作为动能的晶圆清洗装置
KR102751035B1 (ko) * 2019-12-19 2025-01-07 삼성디스플레이 주식회사 박리 장치 및 그를 이용한 표시 장치의 제조 방법
CN111659665B (zh) * 2020-05-29 2022-02-01 徐州鑫晶半导体科技有限公司 硅片的清洗方法及硅片的清洗设备
CN114361062A (zh) * 2020-10-14 2022-04-15 张家港市超声电气有限公司 气泡处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023952A (ja) * 1999-03-30 2001-01-26 Tokyo Electron Ltd エッチング方法及びエッチング装置
US20070267040A1 (en) * 2006-05-19 2007-11-22 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system and program storage medium
TW201005883A (en) * 2008-03-21 2010-02-01 Shinetsu Chemical Co Method for manufacturing soi wafer
TW201145379A (en) * 2010-03-09 2011-12-16 Tokyo Electron Ltd Substrate processing device, substrate processing method, and storage medium
TW201324603A (zh) * 2011-10-17 2013-06-16 信越半導體股份有限公司 剝離晶圓的再生加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62284140A (ja) * 1986-05-30 1987-12-10 Tsugio Morozumi 浴槽
JPH0286877A (ja) * 1988-06-27 1990-03-27 Nippon Denso Co Ltd 洗浄装置
JPH0449619A (ja) * 1990-06-18 1992-02-19 Shimada Phys & Chem Ind Co Ltd 超音波洗浄槽
JP2902757B2 (ja) * 1990-09-14 1999-06-07 株式会社東芝 半導体ウェハの洗浄方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10311653A (ja) * 1997-05-14 1998-11-24 Satake Eng Co Ltd 低温貯蔵倉庫
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000173976A (ja) 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001217219A (ja) * 2000-01-31 2001-08-10 Tokyo Electron Ltd 液処理方法及び液処理装置
JP4564202B2 (ja) * 2001-05-07 2010-10-20 高松機械工業株式会社 工作機械
EP1408551B1 (en) 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
CN100367458C (zh) * 2002-10-25 2008-02-06 东京毅力科创株式会社 热处理装置和热处理方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
JP2004343013A (ja) * 2003-05-19 2004-12-02 Shin Etsu Handotai Co Ltd シリコン材料のエッチング方法
US7415985B2 (en) 2003-09-24 2008-08-26 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning and drying apparatus
CN100380607C (zh) * 2004-09-09 2008-04-09 旺宏电子股份有限公司 蚀刻氮化硅薄膜的设备及方法
TW201005076A (en) * 2008-07-31 2010-02-01 Nihon Valqua Kogyo Kk Process for regenerating a phosphoric acid-containing treatment liquid
JP5599754B2 (ja) * 2010-05-31 2014-10-01 東京エレクトロン株式会社 基板処理装置、基板処理方法、およびこの基板処理方法を実行するためのコンピュータプログラムが記録された記録媒体
JP5724499B2 (ja) 2011-03-22 2015-05-27 凸版印刷株式会社 ビルドアップ基板絶縁層の表面粗化装置
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Soiウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023952A (ja) * 1999-03-30 2001-01-26 Tokyo Electron Ltd エッチング方法及びエッチング装置
US20070267040A1 (en) * 2006-05-19 2007-11-22 Tokyo Electron Limited Substrate cleaning method, substrate cleaning system and program storage medium
TW201005883A (en) * 2008-03-21 2010-02-01 Shinetsu Chemical Co Method for manufacturing soi wafer
TW201145379A (en) * 2010-03-09 2011-12-16 Tokyo Electron Ltd Substrate processing device, substrate processing method, and storage medium
TW201324603A (zh) * 2011-10-17 2013-06-16 信越半導體股份有限公司 剝離晶圓的再生加工方法

Also Published As

Publication number Publication date
CN105934814A (zh) 2016-09-07
TW201539531A (zh) 2015-10-16
KR102299150B1 (ko) 2021-09-07
WO2015111383A1 (ja) 2015-07-30
CN105934814B (zh) 2018-12-07
EP3101683A4 (en) 2017-09-20
JP2015141923A (ja) 2015-08-03
JP6090184B2 (ja) 2017-03-08
US20160336188A1 (en) 2016-11-17
KR20160110397A (ko) 2016-09-21
EP3101683A1 (en) 2016-12-07
EP3101683B1 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
JP4509488B2 (ja) 貼り合わせ基板の製造方法
CN102136413B (zh) 倒角基板布线方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
TWI604502B (zh) Fitting wafer manufacturing method
CN101996922B (zh) Soi晶片及其形成方法
CN101689478A (zh) Soi芯片的制造方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
CN106663597A (zh) 绝缘体上硅晶圆的制造方法
JP6760245B2 (ja) 薄膜soi層を有するsoiウェーハの製造方法
WO2017173613A1 (en) Tsv structure planarization process and apparatus
CN117136428A (zh) 硅晶圆的清洗方法及带自然氧化膜的硅晶圆的制造方法
JP6287920B2 (ja) 貼り合わせウェーハの製造方法
CN104160475A (zh) “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
CN103531520A (zh) 浅沟槽隔离的形成方法及半导体结构
EP3029730B1 (en) Bonded wafer manufacturing method
CN106298504A (zh) 减薄栅极氧化层的方法及mos器件的制作方法
CN114830302B (zh) 蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法
JP2015103661A (ja) 貼り合わせウェーハの製造方法
CN106415784A (zh) 绝缘体上硅晶圆的制造方法
JP2006013179A (ja) Soiウェーハの製造方法